CN110416407B - 相变存储器结构 - Google Patents

相变存储器结构 Download PDF

Info

Publication number
CN110416407B
CN110416407B CN201811233728.3A CN201811233728A CN110416407B CN 110416407 B CN110416407 B CN 110416407B CN 201811233728 A CN201811233728 A CN 201811233728A CN 110416407 B CN110416407 B CN 110416407B
Authority
CN
China
Prior art keywords
phase change
switch
change material
change memory
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811233728.3A
Other languages
English (en)
Other versions
CN110416407A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110416407A publication Critical patent/CN110416407A/zh
Application granted granted Critical
Publication of CN110416407B publication Critical patent/CN110416407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例涉及一种相变存储器结构，其包含：底部电极；第一相变材料，其接触所述底部电极的顶面；第一开关，其位于所述第一相变材料上方；第二相变材料，其位于所述第一开关上方；及顶部电极，其位于所述第二相变材料上方。

Description

相变存储器结构
技术领域
本发明实施例涉及一种相变存储器结构。
背景技术
相变技术有希望用于下一代存储器。其使用硫属化物半导体来存储状态。硫属化物半导体(还称为相变材料)具有结晶状态及非结晶状态。在结晶状态中，相变材料具有低电阻率，而在非结晶状态中，其具有高电阻率。非结晶及结晶状态中的相变材料的电阻率比通常大于1000且相变存储器装置因此不太可能被误读。在结晶及非结晶两种状态中，硫属化物材料在特定温度范围内是稳定的且可因电脉冲而来回切换于两种状态之间。使用硫属化物半导体的相变原理的存储器装置类型通常指称相变随机存取存储器(PCRAM)。
PCRAM具有若干操作及工程优点，其包含高速、低功率、非易失性、高密度及低成本。例如，PCRAM装置是非易失性的且可被快速写入，例如不到约50纳秒。PCRAM单元可具有高密度。另外，与其它存储器单元类型相比，PCRAM存储器单元与CMOS逻辑相容且一般可以低成本生产。
相变材料形成于顶部电极接点与底部电极接点之间。在复位操作中，相变材料可在电流通过其时加热到高于熔融温度的温度。接着，温度快速下降到低于结晶温度。相变材料的一部分变成具有高电阻率的非结晶状态，PCRAM单元的状态因此变成高电阻状态。可通过在特定时段内将相变材料加热到高于结晶温度但低于熔融温度的温度来将区域设定回到结晶状态。
常规相变存储器结构在相邻氧化层之间包含相变材料、双向定限开关、中间电极、顶部电极及底部电极。然而，为组合多个相变材料或双向定限开关的材料性质，我们将组合若干相变结构，即，将多个相变材料或双向定限开关安置于不同层处，即多个相变材料或双向定限开关之间由氧化层间隔。因此，整个相变结构的厚度变厚。
发明内容
本发明的一实施例涉及一种相变存储器结构，其包括：底部电极；第一相变材料，其接触所述底部电极的顶面；第一开关，其位于所述第一相变材料上方；第二相变材料，其位于所述第一开关上方；及顶部电极，其位于所述第二相变材料上方。
本发明的一实施例涉及一种相变存储器结构，其包括：底部电极；第一开关，其接触所述底部电极的顶面；第一相变材料，其位于所述第一开关上方；第二开关，其位于所述第一相变材料上方；及顶部电极，其位于所述第二开关上方。
本发明的一实施例涉及一种相变存储器结构，其包括：底部电极；开关超晶格结构，其接触所述底部电极的顶面，所述开关超晶格结构包括第一开关及与所述第一开关堆叠的第二开关，所述第一开关的材料不同于所述第二开关的材料；相变材料，其位于所述开关超晶格结构上方；及顶部电极，其位于所述相变材料上方。
附图说明
从结合附图来阅读的[实施方式]最优选理解本揭露的方面。应注意，根据行业标准做法，各种装置未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种装置的尺寸。
图1是根据本揭露的一些实施例的半导体结构的横截面。
图2A是根据本揭露的一些实施例的相变存储器结构的横截面。
图2B是根据本揭露的一些实施例的相变存储器结构的横截面。
图2C是根据本揭露的一些实施例的相变存储器结构的横截面。
图3A是根据本揭露的一些实施例的相变存储器结构的横截面。
图3B是根据本揭露的一些实施例的相变存储器结构的横截面。
图3C是根据本揭露的一些实施例的相变存储器结构的横截面。
图4A是根据本揭露的一些实施例的相变存储器结构的横截面。
图4B是根据本揭露的一些实施例的相变存储器结构的横截面。
图4C是根据本揭露的一些实施例的相变存储器结构的横截面。
图5A是根据本揭露的一些实施例的相变存储器结构的横截面。
图5B是根据本揭露的一些实施例的相变存储器结构的横截面。
图5C是根据本揭露的一些实施例的相变存储器结构的横截面。
图6A是根据本揭露的一些实施例的相变存储器结构的横截面。
图6B是根据本揭露的一些实施例的相变存储器结构的横截面。
具体实施方式
以下揭露提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一装置形成于第二装置上方或形成于第二装置上可包含其中形成直接接触的所述第一装置及所述第二装置的实施例，且还可包含其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”等)可在本文中用于描述元件或装置与另外(若干)元件或装置的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还打算涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)，且还可因此解译本文中所使用的空间相对描述词。
虽然阐述本揭露的广泛范围的数值范围及参数是近似值，但应尽可能精确地报告特定实例中所阐述的数值。然而，任何数值固有地包含由各自测试测量中所见的标准差必然所致的特定误差。此外，如本文中所使用，术语“约”大体上意谓在给定值或范围的10％、5％、1％或0.5％内。替代地，如一般技术人员所考量，术语“约”意谓在平均数的可接受标准误差内。除在操作/运作实例中之外，或除非另有明确说明，否则全部数值范围、数量、值及百分比(例如本文中所揭露的材料量、持续时间、温度、操作条件、数量比等等的数值范围、数量、值及百分比)应被理解为在全部例子中由术语“约”修饰。因此，除非有相反指示，否则本揭露及附随权利要求书中所阐述的数值参数是可根据期望变动的近似值。最后，应至少鉴于所报告的有效数字的数目且通过应用一般舍入技术来解释各数值参数。本文中可将范围表示为从一端点到另一端点或介于两个端点之间。除非另有说明，否则本文中所揭露的全部范围包含端点。
常规地，仅一个开关及一个相变存储器材料安置于一个相变存储器单元中。随着阈值电压减小，开关的厚度必然变薄到触发实质泄漏电流的程度。因此，直接减小开关的厚度以降低阈值电压是以增大泄漏电流为代价。另外，归因于保存损失是随机程序的事实，在一个相变存储器单元中仅具有一个相变材料面临较高存储器单元失效威胁。例如，如果唯一相变材料在操作期间失效，那么整个存储器单元被计为失效单元。
本揭露提供一种具有通用阈值电压调谐设计及低存储器失效率的相变存储器单元结构。由于使至少两个开关串联布置于一个相变存储器单元中，所以可通过调适开关的各种材料及厚度来容易地调谐相变存储器结构的性质，例如泄漏电流或阈值电压。同时，可通过使两个相变材料串联布置来大幅降低相变存储器结构的失效率。
参考图1，图1是根据本揭露的一些实施例的半导体结构100的横截面。半导体结构100包含至少相变存储器堆叠140。在一些实施例中，相变存储器堆叠140包含：顶部电极104，其位于相变存储器堆叠140的顶部部分处；及底部电极101，其位于相变存储器堆叠140的底部部分处。相变存储器堆叠140可由介电层127包围。相变存储器堆叠140安置于第N层间介电质(下文称为第N ILD)128与第(N+1)层间介电质(下文称为第(N+1)ILD)128'之间。在本文中，N是大于或等于1的整数。在一些实施例中，顶部电极104的顶面与第(N+1)ILD128'接触。在一些实施例中，底部电极101的底面与第N ILD 128接触。在一些实施例中，第NILD 128及第(N+1)ILD 128'可由各种介电材料形成且可(例如)包含氧化物、氮化物、硅化物、碳化物、金属等等。在一些实施例中，第N ILD 128及第(N+1)ILD 128'可包含由上述介电材料包围的金属层。本文中所提及的金属层包含由铜或铜合金组成的金属线及金属通路。不同金属层中的金属线及金属通路形成由大体上纯铜(例如，其中铜的重量百分比大于约90％或大于约95％)或铜合金组成的互连结构且可使用单镶嵌及/或双镶嵌程序来形成。金属线及金属通路可大体上含有或不含铝。互连结构包含多个金属层。在一些实施例中，第(N+1)ILD 128'中的一或多个金属线可连接到顶部电极104。在一些实施例中，第N ILD 128中的一或多个金属线可连接到底部电极101。
参考图2A，图2A是相变存储器结构的横截面。在一些实施例中，相变存储器结构可包含安置于第N ILD 128与第(N+1)ILD 128'之间的相变存储器堆叠140。相变存储器堆叠140由介电层127包围。相变存储器堆叠140包含安置于第N ILD 128上方的底部电极101、接触底部电极101的顶面的第一相变材料211、安置于相变材料211的顶面上方的第一开关111、安置于第一开关111的顶面上方的第二相变材料211'及安置于第二相变材料211'的顶面与第(N+1)ILD 128'的底面之间的顶部电极104。
在一些实施例中，第一开关111在低于第一开关111的阈值电压值的电压下具有高电阻。如果施加电压超过第一开关111的阈值电压值，那么第一开关111的电阻变得显著降低。在一些实施例中，第一开关111的厚度t111在从20埃到500埃的范围内。如果第一开关111的厚度t111薄于20埃，那么所制造的开关的膜厚度均匀性难以在沉积期间受控制。如果第一开关111的厚度t111厚于500埃，那么后续操作可能(例如)在形成穿层通路时面临高纵横比问题。
在一些实施例中，第一开关111可具有包含(但不限于)As、Ge及Se的一或多者的硫属化物材料，例如，其可为AsGeSe、掺杂N的AsGeSe、掺杂Si的AsGeSe、InAsGeSe或化学计量材料。在一些实施例中，第一开关111可包含超晶格结构，如随后本揭露的图6A中将描述。在一些实施例中，底部电极101或顶部电极104的厚度在从20埃到500埃的范围内。如果厚度t101或t104薄于20埃，那么所制造的底部电极101的膜厚度均匀性难以在金属形成期间受控制。如果厚度t101或t104厚于500埃，那么后续操作可能(例如)在形成穿层通路时面临高纵横比问题。
如图2A中所展现，使两个相变材料串联布置可大幅降低相变存储器结构的失效率。例如，如果第一相变材料211在操作期间失效，那么第二相变材料211'(其与第一相变材料211串联布置)仍可正常工作，使得整个存储器单元(主要由相变存储器堆叠140组成)不被计为失效单元。仍参考图2A，第一相变材料211及第二相变材料211'两者的材料具有与不同电阻率相关的两个不同亚隐相，例如结晶及非结晶。在一些实施例中，第一相变材料211及第二相变材料211'可具有包含(但不限于)Ge、Te及Sb的一或多者的常用硫属化物材料，例如，其可为GeSbTe、掺杂N的GeSbTe、掺杂Si的GeSbTe、InGeSbTe或化学计量材料。在一些实施例中，第一相变材料211可包含超晶格结构。在一些实施例中，第二相变材料211'可包含超晶格结构。在一些实施例中，第一相变材料具有相同于第二相变材料211'的材料。在一些其它实施例中，第一相变材料211具有不同于第二相变材料211'的材料。在一些实施例中，第一相变材料211的厚度t211在从20埃到500埃的范围内。如果第一相变材料211的厚度t211薄于20埃，那么所制造的相变材料的膜厚度均匀性难以在沉积期间受控制。如果第一相变材料211的厚度t211厚于500埃，那么后续操作可能(例如)在形成穿层通路时面临高纵横比问题。在一些实施例中，第二相变材料211'具有类似于第一相变材料211的范围内的厚度。在一些实施例中，第二相变材料211'的厚度t211'不同于第一相变材料211的厚度t211。而在一些实施例中，厚度t211等于厚度t211'。
在一些实施例中，第一相变材料211及第二相变材料211'可通过更改由底部电极101及/或顶部电极104提供的焦耳热来切换于不同亚稳相之间。在一些实施例中，顶部电极104及/或底部电极101经选择以拥有适合导热性或经设计以拥有保热结构以有效达成相变温度。
在一些实施例中，图2A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的第一中间电极300，如图2B中所展示。与顶部电极104及底部电极101相比，第一中间电极300经选择以具有不同于其顶部及底部对应物的热性质(例如较低保热性)，此归因于中间电极300的一端与第一开关111(其无需如同第一相变材料211或第二相变材料211'般升温)接触的事实。在一些实施例中，第一中间电极300可由例如(例如)以下各者的一或多个导电及/或半导电材料组成：碳(C)、氮化碳(CxNy)；n掺杂多晶硅及p掺杂多晶硅；包含Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta及/或W的金属；包含TiN、TaN、WN及/或TaCN的导电金属氮化物；包含硅化钽、硅化钨、硅化镍、硅化钴及/或硅化钛的导电金属硅化物；包含TiSiN及/或WSiN的导电金属硅氮化物；包含TiCN及/或WCN的导电金属碳氮化物；及包含RuO2的导电金属氧化物。参考图2B(相变存储器结构的横截面)，第一中间电极300可安置于第一开关111与第二相变材料211'之间。第一中间电极300还可为其它开关-相变材料界面之间(例如，第一开关111与第一相变材料211之间)的间隔物。在一些实施例中，第一中间电极300的厚度t300在从20埃到500埃的范围内。第一中间电极300的厚度t300的临界性类似于底部电极101的厚度t101，如先前图2A中所讨论。
参考图2C，图2A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的多个中间电极。例如，第一中间电极300是第一相变材料211与第一开关111之间的间隔物；同时第二中间电极300'安置于第一开关111与第二相变材料211'之间。在一些实施例中，第二中间电极300'的厚度t300'在类似于第一中间电极300的厚度t300的范围内。
参考图3A，图3A是相变存储器结构的横截面。相变存储器结构可包含安置于第NILD 128与第(N+1)ILD 128'之间的相变存储器堆叠140。相变存储器堆叠140由介电层127包围。在一些实施例中，相变存储器堆叠140包含安置于第N ILD 128上方的底部电极101、接触底部电极101的顶面的第一相变材料211、安置于第一相变材料211的顶面上方的第一开关111、安置于第一开关111的顶面上方的第二相变材料211'、安置于第二相变材料211'的顶面上方的第二开关111'及安置于第二开关111'的顶面与第(N+1)ILD 128'的底面之间的顶部电极104。
在一些实施例中，相变存储器堆叠140可进一步包含顶部电极104与第二开关111'之间的一或多个相变材料及/或一或多个开关。在一些实施例中，第一开关111及第二开关111'在分别低于第一开关111及第二开关111'的阈值电压值的电压下具有高电阻。如果施加电压超过阈值电压值，那么开关的电阻变得显著降低。如先前图2A中所讨论，在一些实施例中，第一开关111的厚度t111在从20埃到500埃的范围内。第二开关111'的厚度t111'在类似于第一开关111的厚度t111的范围内。在一些实施例中，第二开关111'的厚度t111'不同于第一开关111的厚度t111。而在一些实施例中，厚度t111等于厚度t111'。
如先前图2A中所讨论，在一些实施例中，底部电极101的厚度t101在从20埃到500埃的范围内。底部电极104的厚度t104在类似于底部电极101的厚度t101的范围内。在一些实施例中，第一开关111及第二开关111'可具有包含(但不限于)As、Ge及Se的一或多者的常用硫属化物材料，例如，其可为AsGeSe、掺杂N的AsGeSe、掺杂Si的AsGeSe、InAsGeSe或化学计量材料。在一些实施例中，第一开关111可包含超晶格结构。在一些实施例中，第二开关111'可包含超晶格结构。在一些实施例中，第一开关111的材料等同于第二开关111'。在一些其它实施例中，第一开关111的材料不同于第二开关111'。在一些实施例中，第二开关111'的厚度t111'不同于第一开关111的厚度t111。而在一些实施例中，厚度t111等于厚度t111'。
常规地，仅一个开关安置于一个相变存储器结构中。随着阈值电压减小，开关的厚度必然变薄到触发实质泄漏电流的程度。因此，直接减小开关的厚度以降低阈值电压是以增大泄漏电流为代价。由于使至少两个开关串联布置于一个相变存储器结构中，所以可通过调适开关的各种材料及厚度来容易地调谐相变存储器结构的性质，例如泄漏电流或阈值电压。如图3A中所绘示，第一开关111及第二开关111'可由具有不同切换性质的不同材料组成。在一些实施例中，可在不牺牲装置泄漏电流的情况下通过使第一开关111及第二开关111'具有适合厚度来达成有效阈值电压。例如，第一开关111可具有较大阈值电压且第二开关111'可具有与较大阈值电压匹配的较小阈值电压以呈现相变存储器结构所要的有效临时电压。
如先前图2A中所讨论，使两个相变材料串联布置可大幅降低相变存储器结构的失效率。参考图3A，第一相变材料211及第二相变材料211'两者的材料可具有与不同电阻率相关的两个不同亚稳相，例如结晶及非结晶。在一些实施例中，第一相变材料211及第二相变材料211'可具有包含(但不限于)Ge、Te及Sb的一或多者的常用硫属化物材料，例如，其可为GeSbTe、掺杂N的GeSbTe、掺杂Si的GeSbTe、InGeSbTe或化学计量材料。在一些实施例中，第一相变材料211可包含超晶格结构。在一些实施例中，第二相变材料211'可包含超晶格结构。在一些实施例中，第一相变材料211具有相同于第二相变材料211'的材料。在一些其它实施例中，第一相变材料211具有不同于第二相变材料211'的材料。如先前图2A中所讨论，第一相变材料211的厚度t211在从20埃到500埃的范围内。在一些实施例中，第二相变材料211'具有类似于第一相变材料211的范围内的厚度。在一些实施例中，第二相变材料211'的厚度t211'不同于第一相变材料211的厚度t211。而在一些实施例中，厚度t211等于厚度t211'。
在一些实施例中，第一相变材料211及第二相变材料211'可通过更改由底部电极101及/或顶部电极104提供的焦耳热来切换于不同亚稳相之间。如先前图2A中所讨论，顶部电极104及/或底部电极101经选择以拥有适合导热性或经设计以拥有保热结构以有效达成相变温度。
在一些实施例中，图3A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的第一中间电极300，如图3B中所展示。如先前图2B中所讨论，与顶部电极104及底部电极101相比，第一中间电极300经选择以具有不同于其顶部及底部对应物的热性质(例如较低保热性)，此归因于中间电极300的一端与第一开关111(其无需如同第一相变材料211或第二相变材料211'般升温)接触的事实。参考图3B(相变存储器结构的横截面)，第一中间电极300可安置于第一开关111与第二相变材料211'之间。第一中间电极300还可为其它开关-相变材料界面(例如，第一开关111与第一相变材料211之间或第二相变材料211'与第二开关111'之间)的间隔物。如先前图2B中所讨论，在一些实施例中，第一中间电极300的厚度t300在从20埃到500埃的范围内。
参考图3C，图3A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的多个中间电极。例如，第一中间电极300是第一相变材料211与第一开关111之间的间隔物；第二中间电极300'安置于第一开关111与第二相变材料211'之间；同时第三中间电极300”安置于第二开关111'与第二相变材料211'之间。在一些实施例中，第二中间电极300'的厚度t300'在类似于第一中间电极300的厚度t300的范围内。在一些实施例中，第三中间电极300”的厚度t300”在类似于第一中间电极300的厚度t300的范围内。
参考图4A，图4A是相变存储器结构的横截面。相变存储器结构可包含安置于第NILD 128与第(N+1)ILD 128'之间的相变存储器堆叠140。相变存储器堆叠140由介电层127包围。在一些实施例中，相变存储器堆叠140包含安置于第N ILD 128上方的底部电极101、接触底部电极101的顶面的第一开关111、安置于第一开关111的顶面上方的第一相变材料211、安置于第一相变材料211的顶面上方的第二开关111'及安置于第二开关111'的顶面与第(N+1)ILD 128'的底面之间的顶部电极104。在一些实施例中，第一开关111及第二开关111'在分别低于第一开关111及第二开关111'的阈值电压值的电压下具有高电阻。如果施加电压超过阈值电压值，那么开关的电阻变得显著降低。如先前图2A中所讨论，在一些实施例中，第一开关111的厚度t111在从20埃到500埃的范围内。第二开关111'的厚度t111'在类似于第一开关111的厚度t111的范围内。
在一些实施例中，第一开关111及第二开关111'可具有包含(但不限于)As、Ge及Se的一或多者的常用硫属化物材料，例如，其可为AsGeSe、掺杂N的AsGeSe、掺杂Si的AsGeSe、InAsGeSe或化学计量材料。在一些实施例中，第一开关111可包含超晶格结构。在一些实施例中，第二开关111'可包含超晶格结构。在一些实施例中，第一开关111等同于第二开关111'。在一些其它实施例中，第一开关111不同于第二开关111'。常规地，仅一个开关安置于一个相变存储器结构中。随着阈值电压减小，开关的厚度必然变薄到触发实质泄漏电流的程度。因此，直接减小开关的厚度以降低阈值电压是以增大泄漏电流为代价。由于使至少两个开关串联布置于一个相变存储器结构中，所以可通过调适开关的各种材料及厚度来容易地调谐相变存储器结构的性质，例如泄漏电流或阈值电压。如先前图2A中所讨论，在一些实施例中，底部电极101的厚度t101在从20埃到500埃的范围内。底部电极104的厚度t104在类似于底部电极101的厚度t101的范围内。
仍参考图4A，第一相变材料211具有与不同电阻率相关的两个不同亚稳相，例如结晶及非结晶。在一些实施例中，第一相变材料211可具有包含(但不限于)Ge、Te及Sb的一或多者的常用硫属化物材料，例如，其可为GeSbTe、掺杂N的GeSbTe、掺杂Si的GeSbTe、InGeSbTe或化学计量材料。在一些实施例中，第一相变材料211可包含超晶格结构。如先前图2A中所讨论，在一些实施例中，第一相变材料211的厚度t211在从20埃到500埃的范围内。
在一些实施例中，第一相变材料211可通过更改由底部电极101及/或顶部电极104提供的焦耳热来切换于不同亚稳相之间。如先前图2A中所讨论，顶部电极104及/或底部电极101经选择以拥有适合导热性或经设计以拥有保热结构以有效达成相变温度。
在一些实施例中，图4A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的第一中间电极300，如图4B中所展示。如先前图2B中所讨论，与顶部电极104及底部电极101相比，第一中间电极300经选择以具有不同于其顶部及底部对应物的热性质(例如较低保热性)，此归因于中间电极300的一端与第二开关111'(其无需如同第一相变材料211或第二相变材料211'般升温)接触的事实。参考图4B(相变存储器结构的横截面)，第一中间电极300可安置于第二开关111'与第一相变材料211之间。第一中间电极300还可为其它开关-相变材料界面之间(例如，第一相变材料211与第一开关111之间)的间隔物。如先前图2B中所讨论，在一些实施例中，第一中间电极300的厚度t300在从20埃到500埃的范围内。
参考图4C，图4A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的多个中间电极。例如，第一中间电极300是第一相变材料211与第一开关111之间的间隔物；同时第二中间电极300'安置于第二开关111'与第一相变材料211之间。在一些实施例中，第二中间电极300'的厚度t300'在类似于第一中间电极300的厚度t300的范围内。
参考图5A，图5A是相变存储器结构的横截面。相变存储器结构可包含安置于第NILD 128与第(N+1)ILD 128'之间的相变存储器堆叠140。相变存储器堆叠140由介电层127包围。在一些实施例中，相变存储器堆叠140包含安置于第N ILD 128上方的底部电极101、接触底部电极101的顶面的第一开关111、安置于第一开关111的顶面上方的第一相变材料211、安置于第一相变材料211的顶面上方的第二开关111'、安置于第二开关111'的顶面上方的第二相变材料211'及安置于第二相变材料211'的顶面与第(N+1)ILD 128'的底面之间的顶部电极104。在一些实施例中，相变存储器堆叠140可进一步包含顶部电极104与第二开关111'之间的一或多个相变材料及/或一或多个开关。
如先前图2A中所讨论，使两个相变材料串联布置可大幅降低相变存储器结构的失效率。参考图5A，第一相变材料211及第二相变材料211'两者的材料具有与不同电阻率相关的两个不同亚稳相，例如结晶及非结晶。在一些实施例中，第一相变材料211及第二相变材料211'可具有包含(但不限于)Ge、Te及Sb的一或多者的常用硫属化物材料，例如，其可为GeSbTe、掺杂N的GeSbTe、掺杂Si的GeSbTe、InGeSbTe或化学计量材料。在一些实施例中，第一相变材料211可包含超晶格结构。在一些实施例中，第二相变材料211'可包含超晶格结构。在一些实施例中，第一相变材料211具有相同于第二相变材料211'的材料。在一些其它实施例中，第一相变材料211具有不同于第二相变材料211'的材料。如先前图2A中所讨论，在一些实施例中，第一相变材料211的厚度t211在从20埃到500埃的范围内。在一些实施例中，第二相变材料211'具有类似于第一相变材料211的范围内的厚度。
在一些实施例中，第一相变材料211及第二相变材料211'可通过更改由底部电极101及/或顶部电极104提供的焦耳热来切换于不同亚稳相之间。如先前图2A中所讨论，顶部电极104及/或底部电极101经选择以拥有适合导热性或经设计以拥有保热结构以有效达成相变温度。
在一些实施例中，图5A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的第一中间电极300，如图5B中所展示。如先前图2B中所讨论，与顶部电极104及底部电极101相比，第一中间电极300经选择以具有不同于其顶部及底部对应物的热性质(例如较低保热性)，此归因于中间电极300的一端与第二开关111'(其无需如同第一相变材料211或第二相变材料211'般升温)接触的事实。参考图5B(相变存储器结构的横截面)，第一中间电极300可安置于第二开关111'与第一相变材料211之间。第一中间电极300还可为其它开关-相变材料界面(例如，第一开关111与第一相变材料211之间或第二相变材料211'与第二开关111'之间)的间隔物。如先前图2B中所讨论，在一些实施例中，第一中间电极300的厚度t300在从20埃到500埃的范围内。
参考图5C，图5A中所绘示的相变存储器结构可进一步包含顶部电极104与底部电极101之间的多个中间电极。例如，第一中间电极300是第一相变材料211与第一开关111之间的间隔物；第二中间电极300'安置于第二开关111'与第一相变材料211之间；同时第三中间电极300”安置于第二开关111'与第二相变材料211'之间。在一些实施例中，第二中间电极300'的厚度t300'在类似于第一中间电极300的厚度t300的范围内。在一些实施例中，第三中间电极300”的厚度t300”在类似于第一中间电极300的厚度t300的范围内。
参考图6A，图6A是相变存储器结构的横截面。相变存储器结构可包含安置于第NILD 128与第(N+1)ILD 128'之间的相变存储器堆叠140。相变存储器堆叠140由介电层127包围。在一些实施例中，相变存储器堆叠140包含安置于第N ILD 128上方的底部电极101、接触底部电极101的顶面的开关超晶格结构112、安置于开关超晶格结构112的顶面上方的相变材料212及安置于相变材料212的顶面与第(N+1)ILD 128'的底面之间的顶部电极104。如先前图2A中所讨论，顶部电极104及/或底部电极101经选择以拥有适合导热性或经设计以拥有保热结构以有效达成相变温度。开关超晶格结构112的套组包含第一开关112a及堆叠于第一开关112a上方的第二开关112b。在一些实施例中，开关超晶格结构112可包含1个到20个套组。在一些实施例中，开关超晶格结构112可包含8个到10个套组。在一些实施例中，第一开关112a的材料不同于相同超晶格套组中的第二开关112b的材料。而在一些其它实施例中，第一开关112a的材料等同于第二开关112b的材料但仅具有不同掺杂剂。
相变材料212的套组包含第一相变材料212a及堆叠于第一相变材料212a上方的第二相变材料212b。在一些实施例中，相变材料212可包含1个到20个套组。在一些实施例中，相变材料212可包含8个到10个套组。在一些实施例中，第一相变材料212a的材料不同于相同超晶格套组中的第二相变材料212b的材料。而在一些其它实施例中，第一相变材料212a的材料等同于第二相变材料212b的材料但仅具有不同掺杂剂。在一些实施例中，第一开关112a的厚度t112a及第二开关112b的厚度t112b为约10埃。在一些实施例中，第一相变材料212a的厚度t212a及第二相变材料212b的厚度t212b为约10埃。
相变存储器结构可进一步包含间隔于开关超晶格结构112与相变材料212之间的中间电极600，如图6B中所展示。如先前图2B中所讨论，与顶部电极104及底部电极101相比，第一中间电极600经选择以具有不同于其顶部及底部对应物的热性质(例如较低保热性)，此归因于中间电极300的一端与开关超晶格结构112(其无需如同第一相变材料211或第二相变材料211'那样升温)接触的事实。在一些实施例中，第一中间电极600的材料可类似于先前图2B中所讨论的第一中间电极300。在一些实施例中，中间电极600的厚度t600在从20埃到500埃的范围内。第一中间电极600的厚度t600的临界性类似于第一中间电极300的厚度t300，如先前图2B中所讨论。
上文已概述若干实施例的特征，使得所属领域的技术人员可优选理解本揭露的方面。所属领域的技术人员应了解，其可易于将本揭露用作用于设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其它操作及结构的基础。所属领域的技术人员还应认知，这些等效构建不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、替换及更改。
再者，本申请案的范围不打算受限于本说明书中所描述的程序、机器、制造、物质组成、方式、方法及步骤的特定实施例。普通技术人员将易于从本发明实施例的揭露内容了解，可根据本发明实施例来利用执行大体上相同于本文中所描述的对应实施例的功能或达成大体上相同于本文中所描述的对应实施例的结果的目前既有或后续开发的程序、机器、制造、物质组成、方式、方法或步骤。因此，随附权利要求书打算将这些程序、机器、制造、物质组成、方式、方法或步骤包含于其范围内。
本揭露的一些实施例提供一种相变存储器结构，其包含：底部电极；第一相变材料，其接触所述底部电极的顶面；第一开关，其位于所述第一相变材料上方；第二相变材料，其位于所述第一开关上方；及顶部电极，其位于所述第二相变材料上方。
本揭露的一些实施例提供一种相变存储器结构，其包含：底部电极；第一开关，其接触所述底部电极的顶面；第一相变材料，其位于所述第一开关上方；第二开关，其位于所述第一相变材料上方；及顶部电极，其位于所述第二开关上方。
本揭露的一些实施例提供一种相变存储器结构，其包含：底部电极；开关超晶格结构，其接触所述底部电极的顶面，所述开关超晶格结构包含第一开关及与所述第一开关堆叠的第二开关，其中所述第一开关的材料不同于所述第二开关的材料；相变材料，其位于所述开关超晶格结构上方；及顶部电极，其位于所述相变材料上方。
符号说明
100 半导体结构
101 底部电极
104 顶部电极
111 第一开关
111' 第二开关
112 开关超晶格结构
112a 第一开关
112b 第二开关
127 介电层
128 第N层间介电质(ILD)
128' 第(N+1)ILD
140 相变存储器堆叠
211 第一相变材料
211' 第二相变材料
212 相变材料
212a 第一相变材料
212b 第二相变材料
300 第一中间电极
300' 第二中间电极
300” 第三中间电极
600 中间电极
t101 厚度
t104 厚度
t111 厚度
t111' 厚度
t112a 厚度
t112b 厚度
t211 厚度
t211' 厚度
t212a 厚度
t212b 厚度
t300 厚度
t300' 厚度
t300” 厚度
t600 厚度

Claims (40)

1.一种相变存储器结构，其包括：
底部电极；
第一相变材料，其接触所述底部电极的顶面；
第一开关，其位于所述第一相变材料上方，其中所述第一开关具有第一阈值电压；
第二相变材料，其位于所述第一开关上方；
顶部电极，其位于所述第二相变材料上方；及
第二开关，其在所述第二相变材料与所述顶部电极之间，其中所述第二开关具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压。
2.根据权利要求1所述的相变存储器结构，其中所述第二开关掺杂有硅。
3.根据权利要求1所述的相变存储器结构，其进一步包括：
第N层间介电质，其位于所述底部电极下方；及
第(N+1)层间介电质，其位于所述顶部电极上方，其中N是大于零的整数。
4.根据权利要求1所述的相变存储器结构，其中所述第一相变材料的厚度在20埃到500埃范围内。
5.根据权利要求1所述的相变存储器结构，其中所述第一相变材料与所述第二相变材料不同。
6.根据权利要求1所述的相变存储器结构，其进一步包括在所述顶部电极与所述底部电极之间的至少一个中间电极，其中所述中间电极具有与所述顶部电极的导热性不同的导热性。
7.根据权利要求1所述的相变存储器结构，其中所述第一相变材料和所述第二相变材料中的至少一个包括第一超晶格结构。
8.根据权利要求1所述的相变存储器结构，其中所述第一开关包括第二超晶格结构。
9.一种相变存储器结构，其包括：
底部电极；
第一开关，其接触所述底部电极的顶面，其中所述第一开关具有第一阈值电压；
第一相变材料，其位于所述第一开关上方；
第二开关，其位于所述第一相变材料上方，其中所述第二开关具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压；及
顶部电极，其位于所述第二开关上方。
10.根据权利要求9所述的相变存储器结构，其进一步包括在所述第二开关与所述顶部电极之间的至少一个第二相变材料。
11.根据权利要求9所述的相变存储器结构，其中所述第一开关的材料与所述第二开关的材料不同。
12.根据权利要求9所述的相变存储器结构，所述第一开关的厚度在20埃到500埃范围内。
13.根据权利要求9所述的相变存储器结构，其进一步包括：
第一中间电极，其位于所述第一开关与所述第一相变材料之间；及
第二中间电极，其位于所述第一相变材料与所述第二开关之间。
14.根据权利要求9所述的相变存储器结构，其进一步包括：
第N层间介电质，其位于所述底部电极下方；及
第(N+1)层间介电质，其位于所述顶部电极上方，其中N是大于零的整数。
15.根据权利要求9所述的相变存储器结构，其中所述第一相变材料和所述第一开关中的至少一个包括超晶格结构。
16.根据权利要求9所述的相变存储器结构，其中所述第一开关的厚度与所述第二开关的厚度不同。
17.一种相变存储器结构，其包括：
底部电极；
第一开关超晶格结构，其接触所述底部电极的顶面，其中所述第一开关超晶格结构具有第一阈值电压，所述第一开关超晶格结构包括：
第一开关；及
第二开关，其与所述第一开关堆叠，所述第一开关的材料与所述第二开关的材料不同；
相变材料，其位于所述开关超晶格结构上方；
第二开关超晶格结构，其位于所述相变材料上方，其中所述第二开关超晶格结构具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压；及
顶部电极，其位于所述相变材料上方。
18.根据权利要求17所述的相变存储器结构，其中所述相变材料是相变材料超晶格结构，所述相变存储器结构包括：
第一相变材料；及
第二相变材料，其与所述第一相变材料堆叠，所述第一相变材料与所述第二相变材料不同。
19.根据权利要求18所述的相变存储器结构，其中所述第一相变材料的厚度和所述第二相变材料的厚度为10埃。
20.根据权利要求17所述的相变存储器结构，其进一步包括在所述开关超晶格结构与所述相变材料之间的中间电极。
21.一种相变存储器结构，其包括：
底部电极；
第一开关，其位于所述底部电极上方，其中所述第一开关具有第一阈值电压；
第二开关，其位于所述第一开关上方，其中所述第二开关具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压；
相变材料，其间隔于所述第一开关与所述第二开关之间；
顶部电极，其位于所述第二开关上方。
22.根据权利要求21所述的相变存储器结构，其进一步包括位于所述第二开关与所述相变材料之间的中间电极。
23.根据权利要求21所述的相变存储器结构，其中所述第二开关掺杂有硅。
24.根据权利要求21所述的相变存储器结构，其中所述第二开关包括AsGeSe、掺杂N的AsGeSe、掺杂Si的AsGeSe、InAsGeSe中的一个。
25.根据权利要求21所述的相变存储器结构，其中所述第一开关的材料与所述第二开关的材料不同。
26.根据权利要求25所述的相变存储器结构，其中所述第一开关和所述第二开关中的一个包括超晶格结构。
27.根据权利要求22所述的相变存储器结构，其中所述中间电极具有与所述顶部电极的导热性不同的导热性。
28.根据权利要求27所述的相变存储器结构，其中所述中间电极位于所述第一开关与所述第二开关之间。
29.根据权利要求21所述的相变存储器结构，其进一步包括包围所述第一开关的侧壁和所述第二开关的侧壁的介电层。
30.一种相变存储器结构，其包括：
底部电极；
第一开关，其接触所述底部电极的顶面，其中所述第一开关具有第一厚度并具有第一阈值电压；
第二开关，其位于所述第一开关上方，其中所述第二开关具有与所述第一厚度不同的第二厚度并具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压；
相变材料，其间隔于所述第一开关与所述第二开关之间；及
顶部电极，其位于所述第二开关上方。
31.根据权利要求30所述的相变存储器结构，其中所述第一开关的材料与所述第二开关的材料相同。
32.根据权利要求30所述的相变存储器结构，其中所述第二开关掺杂有硅。
33.根据权利要求30所述的相变存储器结构，其进一步包括在所述第一开关与所述第二开关之间的中间电极。
34.根据权利要求30所述的相变存储器结构，其中所述第一厚度在20埃到500埃范围内。
35.根据权利要求30所述的相变存储器结构，其中所述第一开关和所述第二开关中的至少一个包括超晶格结构。
36.根据权利要求30所述的相变存储器结构，其中所述第一开关的第一阈值电压与所述第二开关的第二阈值电压不同。
37.一种相变存储器结构，其包括：
底部电极；
第一开关超晶格结构，其接触所述底部电极的顶面，其中所述第一开关超晶格结构掺杂有第一掺杂剂并具有第一阈值电压；
第二开关超晶格结构，其位于所述第一开关超晶格结构上方，其中所述第二开关超晶格结构掺杂有与所述第一掺杂剂不同的第二掺杂剂并具有第二阈值电压，所述第一阈值电压大于所述第二阈值电压；
相变材料，其间隔于所述第一开关超晶格结构与所述第二开关超晶格结构之间；及
顶部电极，其位于所述第二开关超晶格结构上方。
38.根据权利要求37所述的相变存储器结构，其中所述第一开关超晶格结构包括AsGeSe。
39.根据权利要求37所述的相变存储器结构，其中所述相变材料包括GeSbTe、掺杂N的GeSbTe、掺杂Si的GeSbTe或InGeSbTe中的一个。
40.根据权利要求37所述的相变存储器结构，其中所述第一掺杂剂是N或Si。
CN201811233728.3A 2018-04-27 2018-10-23 相变存储器结构 Active CN110416407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/964,900 2018-04-27
US15/964,900 US10693060B2 (en) 2018-04-27 2018-04-27 Phase change memory structure and the same

Publications (2)

Publication Number Publication Date
CN110416407A CN110416407A (zh) 2019-11-05
CN110416407B true CN110416407B (zh) 2024-02-09

Family

ID=68292930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811233728.3A Active CN110416407B (zh) 2018-04-27 2018-10-23 相变存储器结构

Country Status (3)

Country Link
US (3) US10693060B2 (zh)
CN (1) CN110416407B (zh)
TW (1) TWI752268B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
FR3084963B1 (fr) * 2018-08-08 2022-12-16 Commissariat Energie Atomique Dispositif memoire
US11386953B2 (en) * 2018-10-23 2022-07-12 Cyberswarm, Inc. Multiple memory states device and method of making same
US11482669B2 (en) * 2019-09-10 2022-10-25 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
FR3107138B1 (fr) 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
CN1983616A (zh) * 2005-11-26 2007-06-20 尔必达存储器株式会社 相变存储器件及其制造方法
CN102934229A (zh) * 2010-05-25 2013-02-13 美光科技公司 电阻可变存储器单元结构及方法
CN103119708A (zh) * 2010-08-26 2013-05-22 美光科技公司 相变存储器结构及方法
CN104335350A (zh) * 2012-06-27 2015-02-04 英特尔公司 低功率相变存储器单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
KR100642634B1 (ko) * 2004-06-29 2006-11-10 삼성전자주식회사 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US20090095985A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US7897953B2 (en) * 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US8765581B2 (en) * 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
JP5957375B2 (ja) * 2012-11-30 2016-07-27 株式会社日立製作所 相変化メモリ
US10403680B2 (en) * 2015-03-31 2019-09-03 Sony Semiconductor Solutions Corporation Switch device and storage unit
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
CN1983616A (zh) * 2005-11-26 2007-06-20 尔必达存储器株式会社 相变存储器件及其制造方法
CN102934229A (zh) * 2010-05-25 2013-02-13 美光科技公司 电阻可变存储器单元结构及方法
CN103119708A (zh) * 2010-08-26 2013-05-22 美光科技公司 相变存储器结构及方法
CN104335350A (zh) * 2012-06-27 2015-02-04 英特尔公司 低功率相变存储器单元

Also Published As

Publication number Publication date
US20220199901A1 (en) 2022-06-23
TW201946304A (zh) 2019-12-01
CN110416407A (zh) 2019-11-05
US20200287130A1 (en) 2020-09-10
US11276818B2 (en) 2022-03-15
US10693060B2 (en) 2020-06-23
TWI752268B (zh) 2022-01-11
US20190334083A1 (en) 2019-10-31
US11974510B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
CN110416407B (zh) 相变存储器结构
US11672191B2 (en) Semiconductor devices comprising threshold switching materials
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
US10950791B2 (en) Apparatuses including electrodes having a conductive barrier material and methods of forming same
CN109860387A (zh) 具有选择器件的pcram结构
TWI283407B (en) Accessing phase change memories
US9006023B2 (en) Diffusion barrier layer for resistive random access memory cells
US8236685B2 (en) Phase change memory device having multiple metal silicide layers and method of manufacturing the same
US8243507B2 (en) Programmable via devices in back end of line level
US10290800B2 (en) Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
US20200006431A1 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
EP2204851A2 (en) Ovonic threshold switch film composition for TSLAGS material
CN105229786A (zh) 热优化相变存储器单元及其制造方法
CN110197837A (zh) 包括相变材料层的半导体存储器件及其制造方法
EP1677372B1 (en) Phase change memory and manufacturing method thereof
US20210249600A1 (en) Phase change memory with a carbon buffer layer
US8729522B2 (en) Memory constructions comprising thin films of phase change material
US20230240081A1 (en) Memory device and method of forming the same and integrated circuit
US20220216400A1 (en) Memory cell, method of forming the same, and semiconductor die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant