JP5957375B2 - 相変化メモリ - Google Patents
相変化メモリ Download PDFInfo
- Publication number
- JP5957375B2 JP5957375B2 JP2012262080A JP2012262080A JP5957375B2 JP 5957375 B2 JP5957375 B2 JP 5957375B2 JP 2012262080 A JP2012262080 A JP 2012262080A JP 2012262080 A JP2012262080 A JP 2012262080A JP 5957375 B2 JP5957375 B2 JP 5957375B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change memory
- layer
- electrode
- sb2te3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Description
前記基板の上方に設けられた第1の電極と、
前記第1の電極の上方に設けられた第2の電極と、
前記第1の電極と第2の電極との間に挟まれ、Sb2Te3層とGeTe層が繰り返し成膜された超格子構造の相変化メモリ層と、を有する相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、前記第1の電極に接して設けられ、Zrを含むSb2Te3層を有することを特徴とする。
前記第1の電極の上に、Sb2Te3層とGeTe層が繰り返し成膜された超格子構造の相変化メモリ層と、
前記超格子構造の相変化メモリ層の上に形成された第2の電極と、を有する相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、前記第1の電極に接するSb2Te3層と、前記第2の電極に接するGeTe層とを有し、
前記Sb2Te3層の少なくとも1層がZrを含むことを特徴とする。
また、図4に示したようなメモリアレイとすることにより高密度化を図ることができる。
超格子構造の相変化メモリ層の下部電極となる金属膜305は、必要に応じて高速熱処理あるいは低温熱処理などで選択素子用のシリコン積層膜304を改質したのち、PVD法もしくはCVD法を用いて成膜する。下部電極となる金属膜305は例えばタングステンなどの高融点金属を選択する。
超格子構造の相変化メモリ層306は、まずPVD法やCVD法などによりZrO2やYSZが添加されたSb2Te3層を形成し、更にGeTe層とSb2Te3層とを所定回数繰り返し成膜する(図1に示す構造と同一)。
以上、本実施例によれば、実施例1と同様の効果を得ることができる。また、Sb2Te3層と相性の悪い金属を上部電極として用いることができる。
Claims (15)
- 半導体素子が形成され表面に絶縁膜を有する基板と、
前記基板の上方に設けられた第1の電極と、
前記第1の電極の上方に設けられた第2の電極と、
前記第1の電極と第2の電極との間に挟まれ、Sb2Te3層とGeTe層が繰り返し成膜された超格子構造の相変化メモリ層と、を有する相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、前記第1の電極に接して設けられ、Zrを含むSb2Te3層を有することを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、前記第2の電極に接して設けられたSb2Te3層を有することを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記第1の電極と、前記超格子構造の相変化メモリ層とは柱状の構造であることを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記第1の電極に接して設けられ、Zrを含むSb2Te3層の膜厚が1〜20nmの範囲内であることを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記基板と前記第1の電極との間に、選択素子が設けられていることを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、Zrが添加された複数のSb2Te3層を有することを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記Zrを含むSb2Te3層は、Zrの添加量をYとした場合、
0重量%<Y<20重量%
の範囲の量が添加されていることを特徴とする相変化メモリ。 - 第1の電極と、
前記第1の電極の上に、Sb2Te3層とGeTe層が繰り返し成膜された超格子構造の相変化メモリ層と、
前記超格子構造の相変化メモリ層の上に形成された第2の電極と、を有する相変化メモリにおいて、
前記超格子構造の相変化メモリ層は、前記第1の電極に接するSb2Te3層と、前記第2の電極に接するGeTe層とを有し、
前記Sb2Te3層の少なくとも1層がZrを含むことを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記Zrを含むSb2Te3層は、前記第1の電極に接するSb2Te3層であることを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記Zrを含むSb2Te3層は、前記第1の電極に接するSb2Te3層以外のSb2Te3層の何れかであることを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記Sb2Te3層の複数の層にZrが添加され、当該複数のSb2Te3層の、各層への重量%で定義されるZr添加量が均一であることを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記Zrを含むSb2Te3層は、1〜20nmの範囲の膜厚を有することを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記Zrを含むSb2Te3層は、Zrの添加量をYとした場合、
0重量%<Y<20重量%
の範囲の量が添加されていることを特徴とする相変化メモリ。 - 請求項8に記載の相変化メモリにおいて、
前記第1の電極は、選択素子に接続されていることを特徴とする相変化メモリ。 - 請求項14に記載の相変化メモリにおいて、
前記選択素子と、前記第1の電極と、前記超格子構造の相変化メモリ層とは柱状に加工され、アレイ状に配置されていることを特徴とする相変化メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012262080A JP5957375B2 (ja) | 2012-11-30 | 2012-11-30 | 相変化メモリ |
US14/091,487 US9024284B2 (en) | 2012-11-30 | 2013-11-27 | Superlattice phase change memory including Sb2Te3 layers containing Zr |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012262080A JP5957375B2 (ja) | 2012-11-30 | 2012-11-30 | 相変化メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014107528A JP2014107528A (ja) | 2014-06-09 |
JP5957375B2 true JP5957375B2 (ja) | 2016-07-27 |
Family
ID=50824545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012262080A Active JP5957375B2 (ja) | 2012-11-30 | 2012-11-30 | 相変化メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9024284B2 (ja) |
JP (1) | JP5957375B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11744167B2 (en) | 2020-11-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015015309A (ja) * | 2013-07-03 | 2015-01-22 | 株式会社東芝 | 記憶装置 |
JPWO2016009472A1 (ja) * | 2014-07-14 | 2017-04-27 | 株式会社日立製作所 | 相変化メモリおよび半導体装置 |
US9812639B2 (en) * | 2014-09-10 | 2017-11-07 | Toshiba Memory Corporation | Non-volatile memory device |
US9281473B1 (en) | 2015-03-13 | 2016-03-08 | Kabushiki Kaisha Toshiba | Memory device |
WO2016147802A1 (ja) * | 2015-03-16 | 2016-09-22 | 国立研究開発法人産業技術総合研究所 | マルチフェロイック素子の初期化方法 |
CN104831235B (zh) * | 2015-03-26 | 2017-07-14 | 中国科学院上海微系统与信息技术研究所 | 用于相变存储器的Zr‑Sb‑Te系列相变材料及其制备方法 |
CN107431069B (zh) | 2015-03-31 | 2022-03-01 | 索尼半导体解决方案公司 | 开关器件和存储装置 |
JP6505619B2 (ja) * | 2016-02-09 | 2019-04-24 | 株式会社東芝 | 超格子メモリ及びクロスポイント型メモリ装置 |
US11264568B2 (en) * | 2016-07-29 | 2022-03-01 | Micron Technology, Inc. | Textured memory cell structures |
JP6697366B2 (ja) | 2016-10-20 | 2020-05-20 | キオクシア株式会社 | 超格子メモリ及びクロスポイント型メモリ装置 |
KR102036882B1 (ko) | 2017-06-07 | 2019-10-25 | 한양대학교 산학협력단 | 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리 |
DE112017008120T5 (de) * | 2017-09-29 | 2020-11-26 | Intel Corporation | Selbstausgerichtete, eingebettete Phasenänderungs-Speicherzelle |
US10693060B2 (en) * | 2018-04-27 | 2020-06-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Phase change memory structure and the same |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120118060A (ko) * | 2006-11-02 | 2012-10-25 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 금속 박막의 cvd/ald용으로 유용한 안티몬 및 게르마늄 착체 |
JP4595125B2 (ja) * | 2007-08-31 | 2010-12-08 | 独立行政法人産業技術総合研究所 | 固体メモリ |
US9129845B2 (en) * | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
KR101178767B1 (ko) * | 2008-10-30 | 2012-09-07 | 한국과학기술연구원 | 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조 |
JP2010183017A (ja) * | 2009-02-09 | 2010-08-19 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
WO2010095467A1 (ja) * | 2009-02-23 | 2010-08-26 | パナソニック株式会社 | 情報記録媒体 |
JP2010263131A (ja) * | 2009-05-08 | 2010-11-18 | Elpida Memory Inc | 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置 |
JP2010287744A (ja) * | 2009-06-11 | 2010-12-24 | Elpida Memory Inc | 固体メモリ、データ処理システム及びデータ処理装置 |
JP2011082316A (ja) * | 2009-10-07 | 2011-04-21 | Hitachi Ltd | 半導体記憶装置 |
KR101096517B1 (ko) * | 2009-10-19 | 2011-12-20 | 한국과학기술연구원 | 수직 자화 자성층을 갖는 자기 터널 접합 구조 |
JP5659480B2 (ja) * | 2009-10-26 | 2015-01-28 | ソニー株式会社 | 記憶装置の製造方法 |
JP2012084765A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | 不揮発性メモリ素子及びその製造方法 |
WO2012120817A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 情報記録媒体とその製造方法 |
JP2012199336A (ja) * | 2011-03-18 | 2012-10-18 | Sony Corp | 記憶素子および記憶装置 |
JP2013175570A (ja) * | 2012-02-24 | 2013-09-05 | National Institute Of Advanced Industrial & Technology | 半導体記憶装置およびその製造方法 |
US9496491B2 (en) * | 2012-05-21 | 2016-11-15 | Micron Technology, Inc. | Methods of forming a metal chalcogenide material and related methods of forming a memory cell |
-
2012
- 2012-11-30 JP JP2012262080A patent/JP5957375B2/ja active Active
-
2013
- 2013-11-27 US US14/091,487 patent/US9024284B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11744167B2 (en) | 2020-11-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer |
Also Published As
Publication number | Publication date |
---|---|
JP2014107528A (ja) | 2014-06-09 |
US9024284B2 (en) | 2015-05-05 |
US20140151622A1 (en) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5957375B2 (ja) | 相変化メモリ | |
US10424732B2 (en) | Fin selector with gated RRAM | |
CN106992196B (zh) | 可变电阻存储器件 | |
US8350262B2 (en) | Nonvolatile memory device and nonvolatile memory array including the same | |
TWI325174B (en) | I-shaped phase change memory cell | |
US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
CN100481389C (zh) | 可编程电阻随机存取存储器及其制造方法 | |
KR102607859B1 (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
US7667998B2 (en) | Phase change memory device and method of forming the same | |
US20120235112A1 (en) | Resistive switching memory and method for manufacturing the same | |
TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
US8518790B2 (en) | Method of forming memory device | |
CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
CN106205679B (zh) | 电阻式存储器件及其制造方法 | |
TW201629968A (zh) | 記憶裝置 | |
JP2011082316A (ja) | 半導体記憶装置 | |
JP5043044B2 (ja) | 半導体記憶装置の製造方法 | |
JP6270600B2 (ja) | 相変化メモリ | |
US8106394B2 (en) | Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same | |
JP2015072977A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR101213225B1 (ko) | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | |
JP2013045892A (ja) | 不揮発性半導体記憶装置 | |
Gyanathan et al. | Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack | |
JP5940924B2 (ja) | 低電力で動作する半導体記憶装置 | |
JP2013179203A (ja) | 記憶素子および記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5957375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |