JP6697366B2 - 超格子メモリ及びクロスポイント型メモリ装置 - Google Patents
超格子メモリ及びクロスポイント型メモリ装置 Download PDFInfo
- Publication number
- JP6697366B2 JP6697366B2 JP2016205908A JP2016205908A JP6697366B2 JP 6697366 B2 JP6697366 B2 JP 6697366B2 JP 2016205908 A JP2016205908 A JP 2016205908A JP 2016205908 A JP2016205908 A JP 2016205908A JP 6697366 B2 JP6697366 B2 JP 6697366B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superlattice
- chalcogen compound
- compound layer
- gete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005900 GeTe Inorganic materials 0.000 claims description 40
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 150000004770 chalcogenides Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 205
- 238000009792 diffusion process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910017629 Sb2Te3 Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- -1 but SiTe Inorganic materials 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011533 mixed conductor Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明の実施形態は、超格子メモリ、及び超格子メモリを用いたクロスポイント型メモリ装置に関する。
近年、２つの電極間にＧｅＴｅ層とＳｂ2Ｔｅ3 層とを交互に積層し、層状結晶（ＧｅＴｅ／Ｓｂ2Ｔｅ3）中のＧｅ原子の移動により抵抗値を変化させる、超格子メモリが注目されている。この超格子メモリは、相変化メモリと比較して低電流のスイッチングが可能であり、低消費電力化を達成できる。
しかし、超格子メモリを用いたクロスポイント型メモリ装置では、メモリセルへのセット（書き込み）／リセット（消去）の書き換え回数の制限が問題となる。
"Physics in Charge Injection Induced On-Off Switching Mechanism of Oxide-Based Resistive Random Access Memory (ReRAM) and Superlattice GeTe/Sb2Te3 Phase Change Memory (PCM)", K. Shiraishi, M.Y. Yang, S. Kato et al., Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials, Fukuoka, 2013, pp574-575
"Te-Based Amorphous Binary OTS Device with Excellent Selector Characteristics for X-point Memory Applications", Y. Koo, K. Baek, and H. Hwang, in VLSI symposium, 2016, pp87
発明が解決しようとする課題は、メモリセル部における書き換え回数の増大をはかることのできる超格子メモリ、及びこれを用いたクロスポイント型メモリ装置を提供することである。
実施形態の超格子メモリは、基板上に設けられた第１の電極と、前記第１の電極に対向配置された第２の電極と、前記第１及び第２の電極間に設けられた超格子構造部と、を具備し、前記超格子構造部は、第１のカルコゲン化合物層と、前記第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層と、前記第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層と、を積層した構造である。
以下、実施形態のクロスポイント型メモリ装置を、図面を参照して説明する。
（第１の実施形態）
図１及び図２は、第１の実施形態に係わるクロスポイント型メモリ装置の概略構成を説明するためのもので、図１は斜視図、図２は等価回路図である。
図１及び図２は、第１の実施形態に係わるクロスポイント型メモリ装置の概略構成を説明するためのもので、図１は斜視図、図２は等価回路図である。
下部電極（第１の電極）１１としての複数本のワード線（ＷＬ［WL1，WL2，…］）が、互いに平行配置されている。これらのＷＬと直交するように、上部電極（第２の電極）１８としての複数本のビット線（ＢＬ［BL1，BL2，…］）が互いに平行配置されている。そして、ＷＬとＢＬとの各交差部にそれぞれ、超格子メモリセル２０とセレクタ３０とを直列接続した超格子メモリが設けられている。即ち、ＷＬとＢＬは一部が対向配置され、対向する部分でＷＬとＢＬとの間に、超格子メモリが設けられている。なお、図１では、構成を分かり易くするために層間絶縁膜等は省略して示している。
図３は、超格子メモリセル２０及びセレクタ３０からなる超格子メモリの素子構造を示す断面図である。
基板１０上に、下部電極１１が設けられている。この下部電極１１は、図１のＷＬを成すものであり、紙面表裏方向に延在している。この下部電極１１の側部は、ＳｉＯ2 等の絶縁膜１２で埋め込まれている。なお、下部電極１１そのものをＷＬとするのではなく、ＷＬ上に下部電極１１を設けるようにしても良い。また、基板１０は、例えば半導体基板であり、この半導体基板にはメモリの書き込み及び読み出しのためのＣＭＯＳ回路等が設けられている。
下部電極１１上に、セレクタ３０及び抵抗変化型の超格子メモリセル２０が、ピラー状に設けられている。
具体的には、下部電極１１上にスパッタ法やＣＶＤ法等で、金属層１３，セレクタ材料層１４及び金属層１５を形成することにより、セレクタ３０が構成されている。即ち、ＴｅＧｅ等のセレクタ材料層１４を金属層１３，１５で挟んだオボニック素子が構成されている。このオボニック素子は、スイッチング素子又は整流素子として機能する。
なお、セレクタ材料層１４としては、ＧｅＴｅに限るものではなく、ＳｉＴｅ，ＺｎＴｅ，ＡｓＴｅＧｅＳｉＮやその他Ｔｅ化合物、他のカルコゲン材料を用いることが可能である。また、セレクタ３０としては、オボニック素子以外にもＳｉ，Ｇｅ等の単元素半導体又はＩｎＧａＺｎＯやＳｎＯ2 等の酸化物半導体やＳｂＴｅ／ＢｉＴｅ等の半導体の接合から成るｐｎ接合、ｐｉｎダイオード、更にはＮｂＯ2 ，ＶＯ2 等の金属絶縁体素子やＴａＯ／ＴｉＯ／ＴａＯ等のトンネル障壁素子、ＭＩＥＣと呼ばれるＣｕ−ｂａｓｅの整流素子等を用いることも可能である（非特許文献２参照）。なお、上記組成の元素比は１：１等に限らず任意のものを含む。
金属層１５上にアモルファスシリコン層（ａ−Ｓｉ層）１６が設けられ、その上に抵抗変化型の超格子メモリセル２０が設けられている。ａ−Ｓｉ層１６は、例えば１ｎｍと薄く形成され、その上に形成する超格子構造部のシード層として用いられる。そして、超格子構造部の結晶性の向上に寄与するものとなっている。
超格子メモリセル２０は、Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１、ＧｅＴｅ層（第２のカルコゲン化合物層）２２、及びＳｂ2Ｔｅ3 に窒素（Ｎ）を添加したＳｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３を、スパッタ法，ＣＶＤ法，ＡＬＤ法，又はＭＢＥ法等で積層した超格子構造となっている。
具体的には、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１，Ｓｂ2Ｔｅ3：Ｎ層２３，ＧｅＴｅ層２２，Ｓｂ2Ｔｅ3：Ｎ層２３を順に堆積し、更にこれらを繰り返し堆積する。そして、最上層をＳｂ2Ｔｅ3 層２１にした構造である。
また、この構造は、次のように説明することができる。図４（ａ）に参考例として、Ｓｂ2Ｔｅ3 層（ＳＴ）２１とＧｅＴｅ層（ＧＴ）２２とを交互に積層した従来の超格子構造を示す。本実施形態では、この構成に加え、図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２と間にＳｂ2Ｔｅ3：Ｎ層（ＳＴＮ）２３を挿入した構造となっている。
実施形態における各層２１，２２，２３の厚みは、例えばＳｂ2Ｔｅ3 層２１が２ｎｍ、ＧｅＴｅ層２２が１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３が１ｎｍとした。また、超格子メモリセル２０を構成するためのＳｂ2Ｔｅ3 層２１，ＧｅＴｅ層２２，及びＳｂ2Ｔｅ3：Ｎ層２３の積層数は、仕様に応じて適宜変更可能である。
なお、Ｓｂ2Ｔｅ3 層２１及びＧｅＴｅ層２２は、例えばＡｒガスを用いたスパッタ法で形成される。即ち、Ｓｂ2Ｔｅ3 層２１はＡｒガス中でＳｂ2Ｔｅ3 ターゲットをスパッタすることにより形成され、ＧｅＴｅ層２２はＡｒガス中でＧｅＴｅターゲットをスパッタすることにより形成される。
また、Ｓｂ2Ｔｅ3：Ｎ層２３は、ＡｒにＮを添加した混合ガスを用いたスパッタ法で形成される。即ち、Ｓｂ2Ｔｅ3：Ｎ層２３を形成するために新たなターゲットは必要とせず、Ｓｂ2Ｔｅ3 ターゲットを用いてＡｒ＋Ｎの混合ガス中でスパッタすることにより形成される。
そして、各層１３〜１６，２１〜２３は、ＲＩＥ法等で選択エッチングすることによりピラー状に加工されている。
ここで、超格子メモリは、印加する電圧や電流によって、結晶構造の中でＧｅ原子の位置が入れ替わることを動作原理としている。そして、Ｇｅ2Ｓｂ2Ｔｅ5 などの相変化材料を用いた相変化メモリと比較して、低電流でのスイッチングが可能であり、低電力化に有効である。
図５に示すように、メモリセルに入力される電気エネルギーにより、ＧｅＴｅ層内に存在するＧｅ原子を当該ＧｅＴｅ層とＳｂ2Ｔｅ3 層との界面に拡散させ、結晶状態と同様の構造を「異方性を持った結晶」として形成させること（書き込み状態）ができる。Ｇｅ原子が拡散する前の構造と比較して、電気抵抗が低くなる。
また、界面に蓄積された上記Ｇｅ原子を、メモリセルに入力された電気エネルギーにより、元にＧｅＴｅ層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること（消去状態）ができる。この場合、電気抵抗が高くなる。
このように、結晶構造の中でＧｅ原子の位置を入れ替えることにより抵抗値を変えることによって、抵抗変化型のメモリとして機能することになる。
超格子メモリセル２０上に上部電極（第２の電極）１８が設けられている。上部電極１８は、図１のＢＬを成すものであり、紙面左右方向に延在している。ここで、上部電極１８そのものをＢＬとするのではなく、上部電極１８上にＢＬを設けるようにしても良い。
なお、セレクタ３０、ａ−Ｓｉ層１６及び超格子メモリセル２０の各ピラー間を埋め込むように、ＳｉＯ2 等からなる層間絶縁膜１７が設けられ、表面が平坦化されている。そして、上部電極１８は、複数の超格子メモリセル２０の上面を接続するように層間絶縁膜１７上に延在して設けられている。
このように本実施形態では、ＢＬとＷＬの各交差部に超格子メモリセル２０とセレクタ３０との直列回路からなる超格子メモリを接続することにより、クロスポイント型メモリ装置を作製することができる。
また、本実施形態では、前記図４（ａ）に示すような一般的な超格子構造に対し、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を挿入した構造となっている。このＳｂ2Ｔｅ3：Ｎ層２３の付加により、Ｓｂ2Ｔｅ3 層２１中のＧｅの拡散を抑制することができる。このため、陰極側へのＧｅの凝集を抑制することができ、書き換え回数の増加をはかることが可能となる。
また、金属層１５上に超格子構造を直接形成するのではなく、金属層１５上にａ−Ｓｉ層１６を形成し、その上に超格子構造を形成することにより、超格子構造の結晶性向上をはかり得る利点もある。さらに、Ｓｂ2Ｔｅ3：Ｎ層２３を形成するために新たなターゲットは必要とせず、Ｓｂ2Ｔｅ3：Ｎ層２３の付加に伴う製造コストの上昇を抑制できる利点もある。
次に、本実施形態による作用効果について、図６〜図１３を参照して更に詳しく説明する。
Ｓｂ2Ｔｅ3：Ｎ層２３を設けない前記図４（ａ）のような超格子構造の場合、ＧｅＴｅ層２２中のＧｅがＳｂ2Ｔｅ3 層２１中に容易に拡散する。Ｓｂ2Ｔｅ3 層２１中にＧｅが拡散していると、set/reset 動作を繰り返した場合に、超格子部分の電極（陰極側）との界面近傍にＧｅが凝集する。そして、このＧｅの凝集によって、書き換え回数が１０8 程度に制限されてしまう。
これに対して本実施形態では、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を設けることにより、Ｓｂ2Ｔｅ3 層２１中へのＧｅの拡散を抑制することができる。このため、超格子構造部の電極（陰極側）との界面近傍のＧｅの凝集を抑制することができる。これにより、従来構造では１０8 回程度であった書き込み回数を大幅に増加させることができる。
なお、上記のＧｅの拡散の抑制とは、Ｓｂ2Ｔｅ3 層２１中へのＧｅの拡散を完全に阻止するのではなく、電極１１，１８間の電圧印加によるＧｅの拡散は許容できる程度である。
図６は、スパッタで形成したＳｂ2Ｔｅ3：Ｎ層のＮ濃度をＳＩＭＳ（Secondary Ion Mass Spectroscopy）で測定した結果であり、深さ方向のＮ濃度を示す特性図である。横軸は深さ方向（ｎｍ）、縦軸はＮの強度（２次イオン強度（cps））である。
なお、以降に示す各濃度測定もＳＩＭＳで行った。さらに、スパッタに用いた混合ガス中のＮの流量比｛Ｎ／（Ａｒ＋Ｎ）％｝が０％，１％，５％，１０％の場合をそれぞれ測定したが、０％は１％と殆ど同じであるため、省略している。
図７は、膜中のＮ濃度の流量比依存性を示す特性図である。横軸はスパッタに用いた混合ガス中のＮの流量比｛Ｎ／（Ａｒ＋Ｎ）％｝、縦軸はＮ濃度（at％）である。
Ｓｂ2Ｔｅ3：Ｎ層は、スパッタガス（Ａｒ＋Ｎの混合ガス）中でＳｂ2Ｔｅ3 をターゲットとしたスパッタで形成した。スパッタガス中のＮの流量比が高くなるほどＳｂ2Ｔｅ3：Ｎ層中のＮ濃度が高くなっており、Ｎの流量比が５％以上になると、Ｓｂ2Ｔｅ3：Ｎ層中のＮ濃度は６at％以上と十分に高くなる。Ｎの流量比が１％以下では、Ｓｂ2Ｔｅ3：Ｎ層中のＮ濃度は極めて低く、０％の場合と殆ど変わらなかった。
図８は、Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向の酸素（Ｏ）濃度を示す特性図である。横軸はＳｂ2Ｔｅ3：Ｎ層の表面からの深さ、縦軸はＯの強度（２次イオン強度（cps））である。Ｎの添加量が多いほど表面からのＯの拡散が抑制されている。そして、Ｎの流量比が５％以上では、Ｓｂ2Ｔｅ3：Ｎ層中へのＯの拡散が十分に抑制されているのが分かる。
図９は、Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向のシリコン（Ｓｉ）濃度を示す特性図である。横軸は基板表面からの深さ、縦軸はＳｉの強度（２次イオン強度（cps））である。Ｎの添加量が多いほど基板側からのＳｉの拡散が抑制されている。そして、Ｎの流量比が５％以上では、基板側からＳｂ2Ｔｅ3：Ｎ層中へのＳｉの拡散が十分抑制されているのが分かる。
このように、Ｎを添加したＳｂ2Ｔｅ3：Ｎ層２３においては、Ｓｂ2Ｔｅ3 層２１よりも各種の元素の拡散が抑制されるのが分かる。
図１０は、Ｓｂ2Ｔｅ3 層へＮを添加した場合のＸＲＤ（Ｘ線回折）結果を示す図である。横軸は回折角２θ、縦軸は回折強度を示している。図１０中のＡはＮの添加がないＳｂ2Ｔｅ3 層の回折パターンであり、ＢはＮを添加したＳｂ2Ｔｅ3：Ｎ層｛Ｎ／（Ｎ＋Ａｒ）＝５％｝の回折パターンであり、ＣはＮを添加したＳｂ2Ｔｅ3：Ｎ層｛Ｎ／（Ｎ＋Ａｒ）＝１０％｝の回折パターンである。
Ｎの添加がない場合（Ａ）に比して、Ｎの添加がある場合（Ｂ，Ｃ）は、回折強度のピーク値は下がり、半値幅は大きくなっている。また、Ｘ−ＴＥＭ（透過型電子顕微鏡による断面像）で調べたところ、Ｎの添加がある場合は、結晶粒が小さくなり、シード層のｃ軸配向性が劣化しているのが分かった。即ち、Ｓｂ2Ｔｅ3 層を単にＳｂ2Ｔｅ3：Ｎ層に置換したのみでは、結晶性が低下すると考えられる。
図１１は、Ｓｂ2Ｔｅ3 ／Ｓｂ2Ｔｅ3：Ｎの積層の場合のＸＲＤ結果を示す図である。図１１中のＡは、前記図４（ａ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層を設けない場合である。Ｂは、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層を設けた場合である。何れの場合も、回折パターンは良好な特性を示している。また、Ｘ−ＴＥＭで調べたところ、Ｓｂ2Ｔｅ3 層：Ｎ層を介在させた方では、結晶性が更に良くなり、ｃ軸配向性も問題ないのが分かった。
つまり、Ｓｂ2Ｔｅ3 層の全体をＳｂ2Ｔｅ3：Ｎ層に置換するのではなく、一部をＳｂ2Ｔｅ3：Ｎ層に置換することにより、結晶性の低下を抑制できると考えられる。従って、本実施形態のように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を挿入した構成は、超格子構造を結晶性良く作製することができることになる。
図１２は、Ｓｂ2Ｔｅ3 層へのＮ添加によるＧｅ拡散状態の違いを説明するための模式図である。横軸は表面からの深さ（左が表面側、右が基板側）、縦軸はＧｅの強度（２次イオン強度（cps））である。図１２中のＡは前記図４（ａ）のような参考例の場合であり、Ｂは図４（ｂ）のようにＳｂ2Ｔｅ3：Ｎ層を挿入した場合である。
Ｓｂ2Ｔｅ3：Ｎ層の挿入により、表面側でのＧｅの濃度が低くなり、Ｇｅの拡散が抑制されているのが分かる。なお、基板側において、ＧｅＴｅ層の近傍のＳｂ2Ｔｅ3：Ｎ層ではＧｅの濃度が増えているが、これはＧｅ−Ｎ結合起因でＧｅが広がったものと考えられる。しかし、基板側においてもＳｂ2Ｔｅ3 層ではＧｅの濃度が低くなり、Ｇｅの拡散が抑制されているのが分かる。
従って、基板側及び表面側の何れに陰極を配置しても、電極近傍へのＧｅの凝集を抑制することが可能となる。
ここで、超格子構造中でのＧｅの拡散が抑制される効果は、次のように説明される。Ｓｂ2Ｔｅ3 層では、図１３（ａ）に示すように、Ｓｂ／Ｔｅ比は若干Ｔｅが欠乏し、Ｔｅ空孔が生じる。このため、Ｇｅの拡散が容易となる。
これに対し、Ｓｂ2Ｔｅ3：Ｎ層では、ＮはＳｂと結合し、Ｔｅとは結合しないため、図１３（ｂ）に示すように、ＮはＴｅサイトに入り、Ｔｅ空孔を補償し、拡散パスを埋めることになる。即ち、Ｔｅ空孔３つをＮ原子２つが補完することになる。これによって、Ｇｅの拡散を抑制することが可能となる。
なお、このような補償効果は、Ｎに限らず、Ｆ（Ｆ-），Ｏ（Ｏ2-）でも同様に期待される。さらに、Ｎと同一周期の軽元素であるＢ，Ｃでも同様に期待される。
また、本実施形態ではセレクタ３０としてオボニック素子を用いたが、その代わりに、図１４に示すように、Ｓｉのｐｎ接合によるダイオードを用いることも可能である。即ち、下部電極１１上にｎ型Ｓｉ層４１及びｐ型Ｓｉ層４２を設け、その上に金属層４３を設けた構成であっても良い。セレクタ３０としてオボニック素子の代わりにダイオードを用いても良いのは、以下の実施形態でも同様である。
（第２の実施形態）
図１５及び図１６は、第２の実施形態に係わるクロスポイント型メモリ装置を説明するためのもので、図１５はクロスポイント型メモリ装置の概略構成を示す斜視図、図１６は超格子メモリの素子構造を示す断面図である。なお、図１及び図３と同一部分には同一符号を付して、その詳しい説明は省略する。
図１５及び図１６は、第２の実施形態に係わるクロスポイント型メモリ装置を説明するためのもので、図１５はクロスポイント型メモリ装置の概略構成を示す斜視図、図１６は超格子メモリの素子構造を示す断面図である。なお、図１及び図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、超格子メモリセル２０を構成する各層２１，２２，２３がピラー状に加工されることなく、複数のセルに亘って連続していることである。即ち、Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１，ＧｅＴｅ層（第２のカルコゲン化合物層）２２，及びＳｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３の超格子構造部５０の積層構成は、第１の実施形態と同様である。しかし、この超格子構造部５０は、スパッタ法等で堆積させるのみであり、ＲＩＥ法等のエッチング加工はされていない。
このような構成においては、超格子構造部５０は、ＢＬとＷＬとの交差部分が実質的な超格子メモリセル２０として機能することになる。即ち、超格子構造部５０が隣接セルで繋がっていても、隣接セル間が極端に近くない限りセル分離は可能となり、前記図２に示す等価回路と同様となる。
従って本実施形態においても、先の第１の実施形態と同様に、クロスポイント型メモリ装置を作製することができ、第１の実施形態と同様の効果が得られる。また、本実施形態では、超格子構造部５０のエッチング加工が不要となるため、製造プロセスが簡略化される利点もある。
（第３の実施形態）
図１７は、第３の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
図１７は、第３の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３がＳｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１とＧｅＴｅ層（第２のカルコゲン化合物層）２２との間に挿入されるのではなく、Ｓｂ2Ｔｅ3 Ｎ層２１中に挿入されていることである。即ち、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１，Ｓｂ2Ｔｅ3：Ｎ層２３，Ｓｂ2Ｔｅ3 層２１，ＧｅＴｅ層２２を積層し、更にこれらを繰り返し堆積する。そして、最上層をＳｂ2Ｔｅ3 層２１とした構造である。
これは、前記図４（ａ）に示すＳｂ2Ｔｅ3 層２１とＧｅＴｅ層２２を交互に積層した超格子構造において、Ｓｂ2Ｔｅ3 層２１の厚み方向の中央部にＳｂ2Ｔｅ3：Ｎ層２３が挿入された構造と等価である。また、ＧｅＴｅ層２２とＳｂ2Ｔｅ3：Ｎ層２３が交互に積層され、ＧｅＴｅ層２２とＳｂ2Ｔｅ3：Ｎ層２３との間にＳｂ2Ｔｅ3 層２２がそれぞれ設けられた構造と云うこともできる。
本実施形態における各層２１，２２，２３の厚みは、例えばＳｂ2Ｔｅ3 層２１が１ｎｍ、ＧｅＴｅ層２２が１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３が２ｎｍとした。
このような構成であっても、第１の実施形態と同様に、Ｓｂ2Ｔｅ3 層２２へのＧｅの拡散を抑制することができる。即ち、１つのＳｂ2Ｔｅ3：Ｎ層２３を挟む２つのＳｂ2Ｔｅ3 層２２を１つの層としてみた場合に、Ｓｂ2Ｔｅ3 層２２へのＧｅの拡散を抑制することができる。従って、電極側へのＧｅの凝集を抑制することができ、書き換え回数の増加をはかることができる。
また、本実施形態では、Ｓｂ2Ｔｅ3：Ｎ層２３がＧｅＴｅ層２２と直接接することがないため、ＧｅＴｅ層２２へのＮの拡散を抑制することができる。これにより、Ｇｅ−Ｎ結合に起因するＧｅの広がりを抑制することも可能となる。
（第４の実施形態）
図１８は、第４の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
図１８は、第４の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３がＳｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１とＧｅＴｅ層（第２のカルコゲン化合物層）２２との間に挿入されるのではなく、最上層のＧｅＴｅ層２２と上部電極１８との間に挿入されていることである。即ち、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１及びＧｅＴｅ層２２が交互に積層され、最上層のＧｅＴｅ層２２上にＳｂ2Ｔｅ3：Ｎ層２３が設けられている。なお、Ｓｂ2Ｔｅ3 層２１の厚さは４ｎｍ、ＧｅＴｅ層２２の厚さは１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３の厚さは４ｎｍとした。
このような構成であれば、超格子構造部全体でのＧｅの拡散を抑制することはできないが、最上層のＧｅＴｅ層２２と上部電極１８との間にＳｂ2Ｔｅ3：Ｎ層２３が設けられているので、上部電極１８側へのＧｅの拡散を抑制することができる。従って、上部電極１８を陰極として用いた場合に、上部電極１８の近傍にＧｅが凝集するのを抑制することができ、これにより書き換え回数の増加をはかることが可能となる。
なお、最上層のＳｂ2Ｔｅ3：Ｎ層２３の代わりに、図１９（ａ）に示すように、Ｓｂ2Ｔｅ3 層２１上にＳｂ2Ｔｅ3：Ｎ層２３を配置した２層を設けるようにしても良い。さらに、これとは逆に、図１９（ｂ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層２３上にＳｂ2Ｔｅ3 層２１を配置した２層を設けるようにしても良い。
このような構成であっても、上部電極１８の近傍にＧｅが凝集するのを抑制することができ、これにより書き換え回数の増加をはかることが可能となる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
第１のカルコゲン化合物層は、必ずしもＳｂ2Ｔｅ3 に限るものではなく、Ｓｂを含むカルコゲン化合物であれば良い。更には、(Ｓｂ2Ｔｅ3)n のＳｂの少なくとも一部をＢｉ，Ａｓ，Ｐ，Ｎで置き換えたものや、Ｔｅの少なくともその一部をＳｅ，Ｓ，Ｏで置き換えたもの等、ホモロガス系列［(ＡＣ)m(Ｂ2Ｄ3))n 、ここでＡ，Ｂは元素、Ｃ，ＤはＴｅ又はＳｅ，Ｓ，Ｏ元素、ｍ，ｎは数字］の化合物単結晶又は多結晶を用いることも可能である。
また、第２のカルコゲン化合物層は、必ずしもＧｅＴｅに限るものではなく、Ｇｅを含むカルコゲン化合物であれば良い。さらに、第１のカルコゲン化合物に添加するＮの代わりに、Ｂ，Ｃ，Ｏ，Ｆを用いることも可能である。
実施形態では、超格子構造部の結晶性を良くするためにａ−Ｓｉ層を設けたが、ａ−Ｓｉ層がなくても超格子構造部を十分に結晶性良く形成できる場合は、ａ−Ｓｉ層を省略することも可能である。さらに、超格子メモリは必ずしも２次元に配列した構造に限らない。超格子メモリを３次元的に配列した３次元メモリに適用することも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
ＢＬ…ビット線
ＷＬ…ワード線
１０…基板
１１…下部電極（第１の電極）
１２…埋め込み絶縁膜
１３…金属層
１４…セレクタ材料層
１５…金属層
１６…ａ−Ｓｉ層
１７…層間絶縁膜
１８…上部電極（第２の電極）
２０…超格子メモリセル
２１…Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）
２２…ＧｅＴｅ層（第２のカルコゲン化合物層）
２３…Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）
３０…セレクタ
４１…ｎ型Ｓｉ層
４２…ｐ型Ｓｉ層
４３…金属層
５０…超格子構造部
ＷＬ…ワード線
１０…基板
１１…下部電極（第１の電極）
１２…埋め込み絶縁膜
１３…金属層
１４…セレクタ材料層
１５…金属層
１６…ａ−Ｓｉ層
１７…層間絶縁膜
１８…上部電極（第２の電極）
２０…超格子メモリセル
２１…Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）
２２…ＧｅＴｅ層（第２のカルコゲン化合物層）
２３…Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）
３０…セレクタ
４１…ｎ型Ｓｉ層
４２…ｐ型Ｓｉ層
４３…金属層
５０…超格子構造部
Claims (6)
- 基板上に設けられた第１の電極と、
前記第１の電極に対向配置された第２の電極と、
前記第１及び第２の電極間に設けられた超格子構造部と、
を具備し、
前記超格子構造部は、第１のカルコゲン化合物層と、前記第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層と、前記第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層と、を積層した構造であり、
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、前記第３のカルコゲン化合物層は、前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層との間にそれぞれ設けられている超格子メモリ。 - 前記第１のカルコゲン化合物層はＳｂ２Ｔｅ３層であり、前記第２のカルコゲン化合物層はＧｅＴｅ層であり、前記第３のカルコゲン化合物層はＳｂ２Ｔｅ３にＮを添加したＳｂ２Ｔｅ３：Ｎ層である請求項１に記載の超格子メモリ。
- 前記第１の電極上に非晶質Ｓｉのシード層が設けられ、前記シード層上に前記超格子構造部が設けられている請求項１又は２に記載の超格子メモリ。
- 互いに平行配置された複数のビット線と、
前記ビット線に交差するように、互いに平行配置された複数のワード線と、
前記ビット線と前記ワード線との各交差部にそれぞれ配置された請求項１に記載の超格子メモリセルと、
前記ビット線又は前記ワード線と前記超格子メモリセルとの間にそれぞれ設けられたセレクタ素子と、
を具備するクロスポイント型メモリ装置。 - 前記セレクタ素子は、オボニック素子又はダイオード素子である請求項４に記載のクロスポイント型メモリ装置。
- 前記第１のカルコゲン化合物層はＳｂ２Ｔｅ３層であり、前記第２のカルコゲン化合物層はＧｅＴｅ層であり、前記第３のカルコゲン化合物層はＳｂ２Ｔｅ３にＮを添加したＳｂ２Ｔｅ３：Ｎ層である請求項４に記載のクロスポイント型メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016205908A JP6697366B2 (ja) | 2016-10-20 | 2016-10-20 | 超格子メモリ及びクロスポイント型メモリ装置 |
| US15/457,479 US10283707B2 (en) | 2016-10-20 | 2017-03-13 | Superlattice memory having GeTe layer and nitrogen-doped Sb2Te3 layer and memory device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016205908A JP6697366B2 (ja) | 2016-10-20 | 2016-10-20 | 超格子メモリ及びクロスポイント型メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018067656A JP2018067656A (ja) | 2018-04-26 |
| JP6697366B2 true JP6697366B2 (ja) | 2020-05-20 |
Family
ID=61970427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016205908A Active JP6697366B2 (ja) | 2016-10-20 | 2016-10-20 | 超格子メモリ及びクロスポイント型メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10283707B2 (ja) |
| JP (1) | JP6697366B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992251B (zh) * | 2017-05-12 | 2019-08-30 | 华中科技大学 | 一种基于VOx选通管的相变存储单元 |
| US10672833B2 (en) | 2017-07-26 | 2020-06-02 | Micron Technology, Inc. | Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices |
| CN112292758A (zh) * | 2018-07-10 | 2021-01-29 | 国立研究开发法人产业技术综合研究所 | 积层构造体及积层构造体的制造方法以及半导体装置 |
| US11631717B2 (en) * | 2018-09-28 | 2023-04-18 | Intel Corporation | 3D memory array with memory cells having a 3D selector and a storage component |
| JP2020150082A (ja) | 2019-03-12 | 2020-09-17 | キオクシア株式会社 | 記憶装置 |
| KR20210081783A (ko) | 2019-12-24 | 2021-07-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
| JP2021150316A (ja) | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | セレクタ及び不揮発性記憶装置 |
| JP2021150522A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 記憶装置 |
| US11744167B2 (en) * | 2020-11-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer |
| JP2022147390A (ja) * | 2021-03-23 | 2022-10-06 | キオクシア株式会社 | 記憶装置 |
| US20230077912A1 (en) * | 2021-09-15 | 2023-03-16 | International Business Machines Corporation | Phase change memory cell with superlattice based thermal barrier |
| US20240196766A1 (en) * | 2022-12-08 | 2024-06-13 | International Business Machines Corporation | Phase-change memory cell with mixed-material switchable region |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080055508A (ko) | 2006-12-15 | 2008-06-19 | 삼성전자주식회사 | 한 층에서 다른 결정 격자 구조를 갖는 상변화층 및 그형성 방법과 Ｔｉ 확산 방지 수단을 구비하는 상변화메모리 소자 및 그 제조 방법 |
| KR100857466B1 (ko) | 2007-05-16 | 2008-09-08 | 한국전자통신연구원 | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 |
| JP2010171196A (ja) | 2009-01-22 | 2010-08-05 | Elpida Memory Inc | 固体メモリ及び半導体装置 |
| JP2013175570A (ja) * | 2012-02-24 | 2013-09-05 | National Institute Of Advanced Industrial & Technology | 半導体記憶装置およびその製造方法 |
| JP5957375B2 (ja) * | 2012-11-30 | 2016-07-27 | 株式会社日立製作所 | 相変化メモリ |
| JP5934086B2 (ja) * | 2012-12-27 | 2016-06-15 | 株式会社東芝 | 記憶装置 |
| JP6084521B2 (ja) * | 2013-06-20 | 2017-02-22 | 株式会社日立製作所 | 相変化デバイス |
| JP2015015309A (ja) * | 2013-07-03 | 2015-01-22 | 株式会社東芝 | 記憶装置 |
| US9893280B2 (en) * | 2015-02-06 | 2018-02-13 | Toshiba Memory Corporation | Memory device |
| KR102446863B1 (ko) * | 2016-02-22 | 2022-09-23 | 삼성전자주식회사 | 메모리 소자 및 그 제조방법 |
-
2016
- 2016-10-20 JP JP2016205908A patent/JP6697366B2/ja active Active
-
2017
- 2017-03-13 US US15/457,479 patent/US10283707B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10283707B2 (en) | 2019-05-07 |
| JP2018067656A (ja) | 2018-04-26 |
| US20180114900A1 (en) | 2018-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6697366B2 (ja) | 超格子メモリ及びクロスポイント型メモリ装置 | |
| KR102530067B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR102607859B1 (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
| US9019777B2 (en) | Nonvolatile semiconductor memory device and operating method of the same | |
| US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
| KR20180109287A (ko) | 메모리 소자 | |
| JP6505619B2 (ja) | 超格子メモリ及びクロスポイント型メモリ装置 | |
| KR20180010790A (ko) | 메모리 소자 | |
| TW201301283A (zh) | 記憶體單元 | |
| JP5390918B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| US10658588B2 (en) | Memory cell switch device | |
| KR102119306B1 (ko) | 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자 | |
| KR20170098673A (ko) | 메모리 소자 | |
| TWI759457B (zh) | 記憶裝置 | |
| US10026895B2 (en) | Superlattice memory and crosspoint memory device | |
| US11616197B2 (en) | Variable resistance memory device | |
| US9281473B1 (en) | Memory device | |
| WO2019181273A1 (ja) | クロスポイント素子および記憶装置 | |
| US20200066794A1 (en) | Memory cell switch device | |
| Kamata et al. | Superlattice memory having GeTe layer and nitrogen-doped Sb 2 Te 3 layer and memory device having the same | |
| KR102666706B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| JP6505800B2 (ja) | 記憶装置 | |
| US9812639B2 (en) | Non-volatile memory device | |
| JP2024031380A (ja) | 磁気デバイス及び磁気記憶デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20191205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20191205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6697366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |