JP2010183017A - 固体メモリ - Google Patents
固体メモリ Download PDFInfo
- Publication number
- JP2010183017A JP2010183017A JP2009027561A JP2009027561A JP2010183017A JP 2010183017 A JP2010183017 A JP 2010183017A JP 2009027561 A JP2009027561 A JP 2009027561A JP 2009027561 A JP2009027561 A JP 2009027561A JP 2010183017 A JP2010183017 A JP 2010183017A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid
- state memory
- recording layer
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Abstract
【課題】より多くの回数データを繰り返し書き換えることができる固体メモリを実現する。
【解決手段】本発明の固体メモリは、記録層4と、上部電極層6と、下部電極層3とを備える固体メモリであり、上記記録層4は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記上部電極層6と上記記録層4との間に、上記記録層4の相変態時に生じる体積変化を緩和する体積変化緩衝層5を更に備える。
【選択図】図1
【解決手段】本発明の固体メモリは、記録層4と、上部電極層6と、下部電極層3とを備える固体メモリであり、上記記録層4は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記上部電極層6と上記記録層4との間に、上記記録層4の相変態時に生じる体積変化を緩和する体積変化緩衝層5を更に備える。
【選択図】図1
Description
本発明は、相変態を利用して、その結晶とアモルファスとの間に生じる電気抵抗の相違をデータとして記録及び消去する固体メモリに関するものであり、特に、相変化RAM(Random Access Memory)(PRAM(Phase-change Random Access Memory))に関するものである。
従来から、超高密度のメモリを実現するため、Teを含むカルコゲン化合物の結晶状態とアモルファス状態との一次相変態と呼ばれる変化で生じる物理的特性変化を利用してデータの記録及び消去を行う相変化RAMが検討されてきた(例えば、下記特許文献1、非特許文献1、2参照)。
上記相変化RAMに用いる記録材料としては、電極間に、化合物組成からなるターゲットを用いて、スパッタリング等の真空成膜法を利用して形成される、1層からなる合金薄膜が通常用いられていた。このため、上記合金薄膜の厚さは20〜50nmとなり、上記合金薄膜は単結晶ではなく、多結晶から構成されていた。
ここで、Teを含むカルコゲン化合物の結晶構造及びアモルファス構造に関しては、1980年後半頃から、その構造解析がエックス線等を用いて調べられてきた。しかしながら、Teとその化合物を構成する原子の1つであるSb原子とは、原子番号が隣接しており、電子数が一個しか異ならない。このため、エックス線回折や電子線回折では、その区別がほとんどつかず、詳細な結晶構造については2004年まで不明であった。
このため、既に商品化されている書き換え型の光ディスクにおいて用いられている、特性が非常に良好であることが実験的に知られていたGeSbTe(225組成)と呼ばれる化合物、及び擬二元組成化合物と類似する化合物(GeTe−Sb2Te3と類似する化合物、225、147、125組成)の結晶構造に関しては、岩塩構造をとり、そのNaが占めるサイト(これをaサイト)をTeが占めるが、残りのClが占めるサイト(bサイト)をGe又はSbが占め、その配置はランダムであると考えられていた(例えば、非特許文献3参照)。
しかしながら、放射光軌道装置等を用いてGeSbTe化合物の構造解析が詳細に検討され、Teを含むカルコゲン化合物の構造は、以下の点で従来の構造とは異なっていることが発見された(例えば、非特許文献4参照)。
具体的には、(1)結晶相において、Ge原子とSb原子とがNaCl型の単純立方格子内でClの位置((b)サイト)を占める配列は、これまで考えられていたような「ランダム」状態ではなく、原子の配列位置が正確に「決定」されており、格子は歪んでいること(図5参照)、(2)アモルファス状態は、完全なランダムではなく、結晶格子内部のGe原子が中心位置(わずかにずれて強誘電的である)から0.2ÅほどTe原子側に移動した配置をとり、そのユニットを維持したままでねじ曲がった構造をもつこと(図6参照)、(3)このねじ曲がったユニットが復元することで高速スイッチングが安定に繰り返されること(図7参照)、が発見された。
尚、図7中、左側の構造が図5に示す構造に対応しており、右側の構造が図6に示す構造に対応している。
奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、2004年1月31日発行、p114
角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成13年6月1日初版第3刷発行、p209
N.Yamada & T.Matsunaga, Journal of Applied Physics, 88, (2000) p7020−7028
A.Kolobov et al. Nature Materials 3 (2004) p703
しかしながら、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリが望まれている。
尚、上記従来の構成における書き換え回数の制限要因としては、記録膜の高温での熱流動と、その後生ずる膜全体の変形が主要なものと考えられている(例えば、非特許文献2参照)。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、より多くの回数データを繰り返し書き換えることができる固体メモリを実現することにある。
本発明者は上記課題を解決するために鋭意検討を行った。具体的には、本発明者は、以下のように考えた。
相変化RAMにおけるデータの記録/消去は、記録材料であるTeを含むカルコゲン化合物の結晶状態とアモルファス状態の一次相変態により生じる物理的特性変化に基づいて行われている。しかしながら、その記録薄膜は、単結晶ではなく、多結晶から構成されているため、抵抗値にバラツキがあり、相転移の際に発生する体積変化が大きくなり、その結果、データの記録及び消去に必要な電流値が高くなり、記録読み出し回数に制限が生じていると考えた。
そして、本発明者は、上記考えに基づいて、複数の膜を積層させてGeとTeとを含むカルコゲン化合物の超格子構造を相変化RAMの記録層に形成することにより、Geを含むTe合金と類似した書き込み読み出し原理に基づき、微結晶間の界面電気抵抗を極力低減させ、且つ繰り返し書き換え回数を大幅に向上させることが可能であることを見出した。
更には、本発明者は、メモリ機能を有する上記記録層が2〜5%程度の体積変化をすることで生じる、電極層の機械的疲労を低減するために、誘電体層、特に強誘電体からなる薄膜層を上記記録層とその上下に配置された加熱層あるいは電極層との間に挿入し、固体メモリ層の記録及び消去時に発生する体積変化とは逆向きに同程度の体積変化を発生させ、固体メモリ全体としての体積変化を相殺することで、繰り返し記録及び消去回数を格段に向上させることが可能であることを見出し、本発明を完成するに至った。
即ち、本発明に係る固体メモリは、上記課題を解決するために、記録層と、電極層とを備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記電極層と上記記録層との間に、上記記録層の相変態時に生じる体積変化を緩和する体積変化緩衝層を更に備えることを特徴としている。
上記構成によれば、上記記録層が超格子構造を構成しているため、データの記録及び消去時の記録層における原子の移動方向を制御することが可能となる。このため、多くの入力エネルギーが上記原子の移動に利用され、熱としてのエネルギー放出量を抑制することが可能となり、相変態を行うためのエネルギー効率が向上する。また、書き換え時に発生する、記録層の体積変化を低減でき、組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
更には、上記記録層の相変態時に生じる体積変化を緩和する体積変化緩衝層を備えているため、上記記録層の体積変化を相殺することができ、記録層の体積変化をより低減できる。
従って、上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
本発明に係る固体メモリでは、上記電極層と体積変化緩衝層との間に、記録層に熱を加える加熱層を更に備えることが好ましい。
上記構成によれば、記録層における結晶化若しくはアモルファス類似構造を形成し易くすることができるため、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
本発明に係る固体メモリでは、上記記録層は、Ge、Sb又はTeを主成分としていることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
本発明に係る固体メモリでは、上記体積変化緩衝層の融点は、上記各母相の融点よりも高いことが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
本発明に係る固体メモリでは、上記体積変化緩衝層は、Ge、Sb、Te、S、Ti、Ba、Zn、Sr、Nb及びTaからなる群から選択される少なくとも1つの元素を主成分とする酸化物誘電体からなることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
本発明に係る固体メモリでは、上記記録層は、母相を有する上記層として、GeTe層とSb2Te3層とが隣接して積層していることが好ましい。
上記方法によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを提供することができる。
本発明に係る固体メモリでは、上記記録層は、1以上のSb原子層からなるSb層と、超格子構造を形成するGeTe層及びSb2Te3層とが、交互に積層していることが好ましい。
上記方法によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
本発明に係る固体メモリでは、上記体積変化緩衝層の膜厚が1.0nm以上20.0nm以下の範囲内であることが好ましい。
上記構成によれば、繰り返し記録消去による上部電極と超格子層との界面剥離あるいは接触抵抗の変動を著しく低減でき、記録消去回数の大幅な改善が可能となる。
本発明に係る固体メモリでは、上記記録層における2以上の上記層の各膜厚が0.1nm以上2nm以下の範囲内であることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
本発明に係る固体メモリは、以上のように、記録層が、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記電極層と上記記録層との間に、上記記録層の相変態時に生じる体積変化を緩和する体積変化緩衝層を更に備えることを特徴としている。
このため、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
本発明の実施の一形態について説明すれば、以下の通りである。尚、本明細書における「主成分」とは、最も多く含有している成分を意味する。つまり、「Ge、Sb又はTeを主成分とした記録層」とは、記録層において、Ge、Sb、Teの何れかの含有量が最も多いことを意味する。
1.固体メモリ
図1は、本実施の形態に係る固体メモリの概略構成を示す断面図である。
図1は、本実施の形態に係る固体メモリの概略構成を示す断面図である。
本実施の形態に係る固体メモリは、図1に示すように、記録層4と、上部電極層(電極層)6及び下部電極層(電極層)3とを備え、上部電極層6と記録層4との間に、記録層4の相変態時に生じる体積変化を緩和する体積変化緩衝層5を更に備える。また、本実施の形態に係る固体メモリは、更に、基板1、セル2を備える。
上記電極層(上部電極層6、下部電極層3)を構成する材料としては、TiN、W等が挙げられる。また、基板1を構成する材料としては、Siが挙げられる。
(1−1)記録層
上記記録層4は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の当該層は超格子構造を構成している。
上記記録層4は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の当該層は超格子構造を構成している。
ここで、「超格子」とは、複数の種類の結晶格子の重ね合わせにより、基本単位格子より長い周期構造を有する結晶格子であり、「超格子構造」とは、このような結晶格子の構造を意味する。
固体状態間で相変態を生じる母相とは、固体状態を維持したままで相変態を生じる母相を意味し、例えば、結晶状態と非結晶状態との間で相変態を生じる母相が挙げられる。また、固体状態間で相変態を生じる母相を有する膜は、固体状態間で相変態を生じる相のみからなる膜であることが好ましい。
尚、上記「母相」とは、膜を構成する相の中で最も広い範囲(体積)で存在している相を意味する。
上記記録層4は、Ge、Sb又はTeを主成分としていることが好ましい。また、上記記録層4はGe、Sb及びTeを主成分としていてもよく、上記記録層4はGe、Bi及びTeを主成分としていてもよく、上記記録層4はAl、Sb及びTeを主成分としていてもよく、上記記録層4はAl、Bi及びTeを主成分としていてもよい。
上記記録層4の主成分を構成する元素の組合せとしては、GeとSbとTeとの組合せや、GeとBiとTeの組合せや、AlとSbとTeとの組合せや、AlとBiとTeとの組合せ等が挙げられ、これらの中ではGeとSbとTeとの組合せが好ましい。
固体状態間で相変態を生じる母相からなる上記層の構成成分としては、上記記録層4がGe、Sb及びTeを主成分とする場合には、GeTe、Sb2Te3、Sb等が挙げられ、上記記録層4がGe、Bi及びTeを主成分とする場合には、GeTe、Bi2Te3、Bi等が挙げられ、上記記録層4がAl、Sb及びTeを主成分とする場合には、AlTe、Sb2Te3、Sb等が挙げられ、上記記録層4がAl、Bi及びTeを主成分とする場合には、AlTe、Bi2Te3、Bi等が挙げられる。
以下、本実施の形態の一例として、記録層4がGe、Sb及びTeを主成分としている場合について説明する。
上記記録層4では、Geを含む層とSbを含む層とが隣接して積層していることが好ましい。更には、GeTe層とSb2Te3層とが隣接して積層していることがより好ましい。これにより、GeTe層とSb2Te3層とにより構成される超格子構造を形成することができる。
図2、3に、GeTe層とSb2Te3層とにより構成される超格子構造の例を示す。図2は、低抵抗超格子構造の一例を模式的に示す断面図であり、図3は、高抵抗超格子構造の一例を模式的に示す断面図である。
GeTe層とSb2Te3層との積層により構成される上記超格子構造では、メモリに入力される電気エネルギーにより、GeTe層内に存在するGe原子を当該GeTe層とSb2Te3層との界面に拡散させ、結晶状態と同様の構造を「異方性をもった結晶」として形成させること(消去(記録)状態)ができると考えられる。当該構造では、図2に示すような格子構造を有していると考えられ、Ge原子が拡散する前の構造と比較して電気抵抗が低くなる。
また、界面に蓄積された上記Ge原子を、メモリに入力される電気エネルギーにより、元のGeTe層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること(記録(消去)状態)ができると考えられる。当該構造では、図3に示すような格子構造を有していると考えられ、図2に示す構造と比較して電気抵抗が高くなる。
ここで、本実施の形態に係る固体メモリでは、上記記録層4に、超格子構造が形成されているため、上記2つの状態間におけるGeの原子の移動方向を揃えることができる。これにより、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー散逸量(エントロピー量)を押さえることが可能となる。このため、相変態を行うためのエネルギー効率が向上し、これまでの相変化RAMの特性を大幅に改善することができる。
また、上記記録層4では、1以上のSb原子層からなるSb層と、超格子構造を形成するGeTe層及びSb2Te3層とが交互に積層してもよい。これにより、より少ない電力でデータの書き換えができる。
上記Sb層を構成するSb原子層の数は1以上10以下の範囲内であることが好ましい。上記Sb層を構成するSb原子層の数が1以上10以下の範囲内であれば、超格子構造においてSb層から他の層へ流れ込む電子の影響を抑制することができるため、Ge原子が、Sbを含む超格子層から母相であるGeTe層に拡散しても、Ge拡散前の電気抵抗値と拡散後の電気抵抗値との差を十分に大きくすることができる。上記Sb層を構成するSb原子層の数は、電気抵抗値の差をより大きくできるため、3以上6以下の範囲内であることがより好ましい。
更には、上記記録層では、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSb2Te3層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSb2Te3層と、1以上10以下のSb原子層からなるSb層と、がこの順に積層していることにより、上記超格子構造を形成していることが好ましい。
上記Sb2Te3層は、(Te−Sb−Te−Sb−Te)の構成単位を1組のみ積層して形成される層であってもよいし、(Te−Sb−Te−Sb−Te)n(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される層であってもよい。
上記GeTe層も同様に、Te−Ge又はGe−Teの構成単位を1組のみ積層して形成される層であってもよいし、(Te−Ge)n又は(Ge−Te)n(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される層であってもよい。
尚、本明細書では、「原子層」とは、特に断らない限り、原子が1層だけ二次元的に並んだ単原子層を意味する。
本実施の形態に係る固体メモリでは、固体状態間で相変態を生じる母相を有する上記膜の厚さは特には限定されないが0.1nm以上2nm以下の範囲内であることが好ましい。尚、本明細書で記載している各膜の膜厚は、透過型電子顕微鏡による断面観察により測定することができる。
図4に、本実施の形態に係る固体メモリにおける記録層の構造の別の一例を示す。図4に示す構造は、下から順に、GeTe層(−Ge−Te−Te−Ge−)、Sb2Te2層(−Te−Sb−Te−Sb−Te−)、Sb層(−Sb−Sb−Sb−)を含む。尚、この構造は六方晶のc軸を縦方向として記載してあり、図5、図6に示すような立方晶ではない。ここで、GeTe層の厚さは、約0.79nm、Sb2Te3層の厚さは、約0.98nm、Sb層(図4では3原子層)は0.59nmである。
図4に示す超格子構造においても、Geの原子の動きは一方向であり(つまり、コヒーレント性をもつ)、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー散逸量を押さえることが可能となる。つまり、相変態を行うためのエネルギー効率が向上する。
尚、GeSbTeのある組成からなる化合物ターゲットを用いて1層の記録層を作製した場合には、記録層には様々な種類の微結晶が含まれることになる。このため、記録層でのGe原子の動きは微結晶毎にランダムであり、Ge原子を移動させるために投入される電気エネルギーはコヒーレント性をもたない。このため、熱力学的に多くの熱エネルギーが系外に対して散逸されることになる。
図2、図3、並びに図4に示す超格子構造では、アモルファス類似構造を用いることで、従来の構成では5%以上であった、データの書き換え時に生じる体積変化を3%以下に低減できる。また、体積変化を一軸方向にのみ発生させることになるので、組成偏析が生じ難く、安定した繰り返し書き換え動作を提供できる。
(1−2)体積変化緩衝層
上記体積変化緩衝層5は、記録層4の相変態時に生じる体積変化を緩和する層である。
上記体積変化緩衝層5は、記録層4の相変態時に生じる体積変化を緩和する層である。
上記体積変化緩衝層5としては、記録層4の相変態時に生じる体積変化を緩和することができれば特に限定されないが、Ge、Sb、Te、S、Ti、Ba、Zn、Sr、Nb及びTaからなる群から選択される少なくとも1つの元素を主成分とする、圧電機能を有する強誘電体である酸化物が好ましく、具体的には、BiTiO3、SrTiO3等が挙げられる。
体積変化緩衝層5の融点は、記録層4における上記各母相の融点よりも高いことが好ましい。また、上記体積変化緩衝層5の膜厚は1.0nm以上20.0nm以下の範囲内であることが好ましい。
尚、図1に示す固体セルでは、体積変化緩衝層5は、記録層4と上部電極層6との間に設けられているが、これに限るものではない。体積変化緩衝層5を、記録層4と下部電極層3との間に設けてもよい。
上述したように、記録層4に超格子構造を形成することによって、アモルファス類似構造と結晶構造間の相変態によって生じる記録層4の体積変化を3%以下に押さえることは可能である。しかしながら、一般的な相変化固体メモリの形態では、この超格子構造からなる記録層4は通常、電極層(上部電極層6、下部電極層3)、あるいは加熱を補助するための加熱層を設けている場合には当該加熱層と接触することになる。
上記、GeTe層、Sb2Te3層、あるいはこの他にSb層を積層した超格子構造が相変態を生じるとき、当該長格子構造は、記録層4の面内方向(積層される基板面と平行な方向)にはほとんど体積変化を伴わないが、積層方向(積層される基板面に対して法線方向)には体積膨張をする。これはGe原子がほとんど積層方向に沿って移動することに起因する。
これに対して、GeSbTeのある組成からなる化合物ターゲットを用いて得られる従来の相変化メモリでは、相変態によって生じる体積膨張及びそれに伴う相変化膜の内部圧力は、相変化膜のあらゆる方向に発生する。このため、記録層が形成されるセルと呼ばれる小さな空間と側面で接触する誘電体外壁、及び上下面で接触する加熱層若しくは電極層に圧力は加わる。体積膨張が側面の誘電体薄膜の降伏点を超えるとセルは破壊され、メモリ機能を失う。
しかし、この問題は超格子構造を有する記録層を用いることで解決できる。すなわち、上下に接触する加熱層若しくは電極層の少なくとも何れか一方との間に体積が電気的に変化する強誘電体層を挿入し、基板に対して法線方向への、超格子構造を有する記録層の体積変化を相殺するように駆動させることによってセルの破壊を防止できる。その結果、繰り返し記録及び消去回数により優れた相変化固体メモリを提供できる。
2.固体メモリの製造方法
本実施の形態に係る固体メモリは、固体状態間で相変態を生じる母相を有する膜を2以上積層させることにより超格子構造を有する上記記録層4を形成する記録層形成工程と、体積変化緩衝層5を形成する体積変化緩衝層工程と、を含む製造方法により得ることができる。
本実施の形態に係る固体メモリは、固体状態間で相変態を生じる母相を有する膜を2以上積層させることにより超格子構造を有する上記記録層4を形成する記録層形成工程と、体積変化緩衝層5を形成する体積変化緩衝層工程と、を含む製造方法により得ることができる。
(2−1)記録層形成工程
記録層形成工程では、固体状態間で相変態を生じる母相を有する上記膜の積層を、スパッタリング法、気相成長法等の従来公知の方法により行うことができる。
記録層形成工程では、固体状態間で相変態を生じる母相を有する上記膜の積層を、スパッタリング法、気相成長法等の従来公知の方法により行うことができる。
例えば、スパッタリング法により形成させる場合では、Sb、GeTeあるいはSb2Te3から構成された化合物ターゲットをそれぞれ用いて(あるいは単体のターゲットそれぞれを用いて)、予め時間当りの膜形成速度をスパッタリングのための投入電力パワーに対して測定しておくことにより、成膜時間を管理するだけで簡単にこれらの膜からなる超格子構造を構成することができる。
本実施の形態に係る固体メモリの製造方法では、上記記録層形成工程を、固体状態間で相変態を生じる母相を有する上記各膜の中で最も高い結晶化相転移温度以上で行うことが好ましい。つまり、超格子構造を作製するときには、形成された全ての膜の温度を、それぞれの膜の母相が有する固有の結晶化相転移温度以上に維持しながら予め結晶状態化しておくことが好ましい。
これにより、一部に不十分な結晶状態が発生し、母相間の界面張力のバランスが不安定になったり、Geの原子移動の方向にぶれが生じたりしてしまうことを抑制することができる。このため、データの書き換え回数がより向上し、より低い電力で書き換え動作が可能となる。
例えば、図4に例示した構造の場合では、Sbの結晶化相転移温度は約90℃、Sb2Te3の結晶化相転移温度は約100℃、GeTeの結晶化相転移温度は最大でも230℃であるため、超格子を作製するための基板を最低でも230℃より高い温度で加熱することが好ましい。これによって、形成された全ての膜の温度を230℃より高い温度に維持することができ、成膜後、Ge原子の書き換え時の原子移動方向を、基板に対してほぼ上下方向に揃えることが可能となる。
特に、超格子構造作製時の温度を、各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ各母相の融点の中で一番低い融点以下の範囲内、又は各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ人工的な超格子構造を構成する組成を有する化合物の融点以下の範囲内とすることがより好ましい。これにより、書き換え回数が更に向上し、更に低い電力で書き換え動作が可能である。
尚、「結晶化相転移温度」とは非結晶状態から結晶状態に相転移する温度を意味し、具体的には示唆熱分析装置により測定される温度である。
また、「各母相の融点」は、示唆熱分析装置により求めることができ、「超格子構造を構成する組成を有する化合物の融点」は、示唆熱分析装置により求めることができる。
(2−2)体積変化緩衝層工程
上記体積変化緩衝層工程は、例えば、体積変化緩衝層5を構成する組成のターゲットを用いて、アルゴン−酸素混合ガスによる反応性スパッタリング等の手法により行うことができる。例えば、上記体積変化緩衝層5の製膜の際に、基板温度を230℃以上とすれば、多結晶の強誘電体層を形成できる。
上記体積変化緩衝層工程は、例えば、体積変化緩衝層5を構成する組成のターゲットを用いて、アルゴン−酸素混合ガスによる反応性スパッタリング等の手法により行うことができる。例えば、上記体積変化緩衝層5の製膜の際に、基板温度を230℃以上とすれば、多結晶の強誘電体層を形成できる。
(2−3)その他
記録層4や体積変化緩衝層5以外の、電極層や、データをメモリに読み書きする構成等については、従来技術(例えば、特許文献1等)と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
記録層4や体積変化緩衝層5以外の、電極層や、データをメモリに読み書きする構成等については、従来技術(例えば、特許文献1等)と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
例えば、基板1上に、下部電極層3をスパッタリング等により積層させ、その後、上述した記録層4、体積変化緩衝層5をそれぞれ積層させ、続いて、上部電極層6をスパッタリング等により積層させることにより、基板1/下部電極層3/記録層4/体積変化緩衝層5/上部電極層6から構成される固体メモリを製造することができる。当該固体メモリでは、各電極層を介して記録層へ電気エネルギーが供給され、これによりデータの書き込み及び読み出しを行うことができる。
尚、上述の説明では、固体メモリの記録層が、GeとSbとTeとを主成分としている場合について主に説明したが、固体メモリの記録層がGeとBiとTeとを主成分としている場合や、AlとSbとTeとを主成分としている場合や、AlとBiとTeとを主成分としている場合についても同様の効果を奏する。
つまり、GeとBiとTeとを主成分としている場合では、上述のSbをGeに置き換えればほぼ同様の効果を奏し、AlとSbとTeとを主成分としている場合では、上述のGeをAlに置き換えればほぼ同様の効果を奏し、AlとBiとTeとを主成分としている場合では、上述のSbをGeと置き換え、且つ上述のGeをAlに置き換えればほぼ同様の効果を奏する。
また、上述の説明では、加熱層を備えていない場合について主に説明したが、体積変化緩衝層5と上部電極層6との間に、加熱層を備えていても、ほぼ同様の効果を奏する。尚、加熱層とは、超格子構造からなる記録層4と、下部電極若しくは上部電極層との間に補助的に形成される層であり、この層を挿入することで、記録層4に熱を加えることができ、記録相4の温度を上げて結晶化若しくはアモルファス類似構造を形成し易いように補助する層である。
この場合、加熱層を構成する材料としては、タングステン、又はタングステンを含む化合物等が一般的に挙げられ、スパッタリング等により電極層と同様に積層させることができる。
以下、実施例に基づいて本発明をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
〔実施例1〕
一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
具体的には、予めフォトレジストによってSi基板上に、成膜時の基板温度を250℃として、電極にはTiNを使用し、2インチ径のGe、Sb、Teそれぞれの純金属(純度:99.99%)からなるターゲットを配置したヘリコン波型RFスパッタリング装置を用いて以下の超格子を作製した。
超格子は、Arガスを用いて0.47Paの圧力の条件で成膜した。Teターゲットには12.5W、Sbターゲットには12.8W、Geターゲットには45Wを加えた。尚、各ターゲット直上に配置されたプラズマ安定用のコイルには20Wを加えた。超格子作製基板とターゲットとの距離は200mmである。この条件で、電極にはTiNを使用し、記録膜には[−Te−Sb−Te−Sb−Te−/−Ge−Te−Te−Ge−]からなる超格子を20層積層した。超格子からなる記録膜全体の厚さは35nmであった。尚、それぞれの母層の厚さは、[−Te−Sb−Te−Sb−Te−]層が約0.8nm、[−Ge−Te−Te−Ge−]層が約1.0nmであった。
続いて、記録膜の上にBaTiO3組成からなるターゲットを用いて、酸素−アルゴン混合ガス雰囲気中、0.47PaでBaTiO3薄膜を20nm形成した。更に、この上にTiNからなるターゲットを用いて、窒素−アルゴン混合ガス雰囲気中、0.47PaでTiN薄膜を100nm形成し、上部電極とした。尚、セルの大きさは、100nm×100nmであった。
GeTe層の結晶化転移温度は230℃以下であり、融点は723℃、層厚(膜厚)は0.80nmであった。また、Sb2Te3層の結晶化転移温度は約100℃であり、融点は617℃、層厚(膜厚)は0.98nmであった。BaTiO3体積変化緩衝層の融点は保有する測定装置の限界である900℃を超えていた。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は0.02mAで、10nsで消去が可能であった。この電流値での繰り返し記録消去回数を測定したところ、その値は1018回であった。また、記録及び消去時の抵抗値には500倍の差があった。
〔参考例1〕
体積変化緩衝層であるBaTiO3薄膜を設けないこと以外は、実施例1と同様の操作を行い、相変化RAMを作製した。セルの大きさは、100nm×100nmであった。
体積変化緩衝層であるBaTiO3薄膜を設けないこと以外は、実施例1と同様の操作を行い、相変化RAMを作製した。セルの大きさは、100nm×100nmであった。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は0.02mA、10nsパルスを用いで実施例と同様に繰り返し記録消去回数を測定したところ、その値は1016回であった。また、記録及び消去時の抵抗値には350倍の差があった。
以上のように、本発明に係る実施例1の固体メモリでは、体積変化緩衝層により相変態に伴う体積変化が緩和されるため、体積変化緩衝層を備えない参考例1の相変化RAMより繰り返し書き換え回数を2桁以上向上させることができた。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の固体メモリは、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる。このため、各種固体メモリとして好適に利用できる。
1 基板
2 セル
3 下部電極層(電極層)
4 記録層
5 体積変化緩衝層
6 上部電極層(電極層)
2 セル
3 下部電極層(電極層)
4 記録層
5 体積変化緩衝層
6 上部電極層(電極層)
Claims (9)
- 記録層と、電極層とを備える固体メモリであり、
上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、
上記電極層と上記記録層との間に、上記記録層の相変態時に生じる体積変化を緩和する体積変化緩衝層を更に備えることを特徴とする固体メモリ。 - 上記電極層と体積変化緩衝層との間に、記録層に熱を加える加熱層を更に備えることを特徴とする請求項1に記載の固体メモリ。
- 上記記録層は、Ge、Sb又はTeを主成分としていることを特徴とする請求項1又は2に記載の固体メモリ。
- 上記体積変化緩衝層の融点は、上記各母相の融点よりも高いことを特徴とする請求項1〜3の何れか1項に記載の固体メモリ。
- 上記体積変化緩衝層は、Ge、Sb、Te、S、Ti、Ba、Zn、Sr、Nb及びTaからなる群から選択される少なくとも1つの元素を主成分とする酸化物誘電体からなることを特徴とする請求項1〜4の何れか1項に記載の固体メモリ。
- 上記記録層では、母相を有する上記層として、GeTe層とSb2Te3層とが隣接して積層していることを特徴とする請求項1〜5の何れか1項に記載の固体メモリ。
- 上記記録層では、1以上のSb原子層からなるSb層と、超格子構造を形成するGeTe層及びSb2Te3層とが、交互に積層していることを特徴とする請求項1〜6の何れか1項に記載の固体メモリ。
- 上記体積変化緩衝層の膜厚が1.0nm以上20.0nm以下の範囲内であることを特徴とする請求項1〜7の何れか1項に記載の固体メモリ。
- 上記記録層における2以上の上記層の各膜厚が、0.1nm以上2nm以下の範囲内であることを特徴とする請求項1〜8の何れか1項に記載の固体メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027561A JP2010183017A (ja) | 2009-02-09 | 2009-02-09 | 固体メモリ |
PCT/JP2010/051142 WO2010090128A1 (ja) | 2009-02-09 | 2010-01-28 | 固体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027561A JP2010183017A (ja) | 2009-02-09 | 2009-02-09 | 固体メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010183017A true JP2010183017A (ja) | 2010-08-19 |
Family
ID=42542026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027561A Pending JP2010183017A (ja) | 2009-02-09 | 2009-02-09 | 固体メモリ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010183017A (ja) |
WO (1) | WO2010090128A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012219330A (ja) * | 2011-04-08 | 2012-11-12 | Ulvac Japan Ltd | 相変化メモリの形成装置、及び相変化メモリの形成方法 |
JP2013008948A (ja) * | 2011-06-23 | 2013-01-10 | Macronix International Co Ltd | GeリッチなGST−212相変化材料 |
JP2013055257A (ja) * | 2011-09-05 | 2013-03-21 | Ulvac Japan Ltd | 相変化メモリの形成方法、及び相変化メモリの形成装置 |
JP2013236079A (ja) * | 2012-05-07 | 2013-11-21 | Feng-Chia Univ | 超薄型多層構造相変化メモリ素子 |
JP2014107528A (ja) * | 2012-11-30 | 2014-06-09 | Hitachi Ltd | 相変化メモリ |
US9893280B2 (en) | 2015-02-06 | 2018-02-13 | Toshiba Memory Corporation | Memory device |
US10026895B2 (en) | 2016-02-09 | 2018-07-17 | Kabushiki Kaisha Toshiba | Superlattice memory and crosspoint memory device |
CN110061131A (zh) * | 2019-04-23 | 2019-07-26 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6505619B2 (ja) * | 2016-02-09 | 2019-04-24 | 株式会社東芝 | 超格子メモリ及びクロスポイント型メモリ装置 |
CN109728162B (zh) * | 2018-12-28 | 2020-06-30 | 中国科学院上海微系统与信息技术研究所 | 相变薄膜、相变存储单元及其制备方法及相变存储器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073779A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
JP2007157776A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体記録素子 |
JP2007184086A (ja) * | 2006-01-04 | 2007-07-19 | Samsung Electronics Co Ltd | 相変化メモリ装置 |
JP2008042034A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2008235863A (ja) * | 2006-12-21 | 2008-10-02 | Qimonda North America Corp | ピラー相変化メモリセル |
JP2010027984A (ja) * | 2008-07-23 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
JP2010027835A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
-
2009
- 2009-02-09 JP JP2009027561A patent/JP2010183017A/ja active Pending
-
2010
- 2010-01-28 WO PCT/JP2010/051142 patent/WO2010090128A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073779A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
JP2007157776A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体記録素子 |
JP2007184086A (ja) * | 2006-01-04 | 2007-07-19 | Samsung Electronics Co Ltd | 相変化メモリ装置 |
JP2008042034A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2008235863A (ja) * | 2006-12-21 | 2008-10-02 | Qimonda North America Corp | ピラー相変化メモリセル |
JP2010027835A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
JP2010027984A (ja) * | 2008-07-23 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012219330A (ja) * | 2011-04-08 | 2012-11-12 | Ulvac Japan Ltd | 相変化メモリの形成装置、及び相変化メモリの形成方法 |
JP2013008948A (ja) * | 2011-06-23 | 2013-01-10 | Macronix International Co Ltd | GeリッチなGST−212相変化材料 |
KR101929458B1 (ko) | 2011-06-23 | 2018-12-14 | 매크로닉스 인터내셔널 컴퍼니 리미티드 | GeRICH GST212 상변화 메모리 물질 |
JP2013055257A (ja) * | 2011-09-05 | 2013-03-21 | Ulvac Japan Ltd | 相変化メモリの形成方法、及び相変化メモリの形成装置 |
JP2013236079A (ja) * | 2012-05-07 | 2013-11-21 | Feng-Chia Univ | 超薄型多層構造相変化メモリ素子 |
JP2014107528A (ja) * | 2012-11-30 | 2014-06-09 | Hitachi Ltd | 相変化メモリ |
US9893280B2 (en) | 2015-02-06 | 2018-02-13 | Toshiba Memory Corporation | Memory device |
US10026895B2 (en) | 2016-02-09 | 2018-07-17 | Kabushiki Kaisha Toshiba | Superlattice memory and crosspoint memory device |
CN110061131A (zh) * | 2019-04-23 | 2019-07-26 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
CN110061131B (zh) * | 2019-04-23 | 2022-09-09 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2010090128A1 (ja) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635236B2 (ja) | 固体メモリの製造方法 | |
WO2010090128A1 (ja) | 固体メモリ | |
JP2010171196A (ja) | 固体メモリ及び半導体装置 | |
JP4621897B2 (ja) | 固体メモリ | |
JP4599598B2 (ja) | 固体メモリ | |
US9224460B2 (en) | Solid memory | |
JP2010263131A (ja) | 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置 | |
JP6162031B2 (ja) | 相変化メモリおよび半導体記録再生装置 | |
JP4635235B2 (ja) | 固体メモリ | |
JP2011082316A (ja) | 半導体記憶装置 | |
JP6270600B2 (ja) | 相変化メモリ | |
US8737121B2 (en) | Drift-insensitive or invariant material for phase change memory | |
Tominaga et al. | Phase change meta-material and device characteristics | |
WO2012117773A1 (ja) | 固体メモリ | |
JP5466838B2 (ja) | 相変化固体メモリの記録材料及び相変化固体メモリ | |
CN113611798B (zh) | 多层相变薄膜及其相变存储器单元的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |