CN113611798B - 多层相变薄膜及其相变存储器单元的制备方法 - Google Patents

多层相变薄膜及其相变存储器单元的制备方法 Download PDF

Info

Publication number
CN113611798B
CN113611798B CN202110754391.6A CN202110754391A CN113611798B CN 113611798 B CN113611798 B CN 113611798B CN 202110754391 A CN202110754391 A CN 202110754391A CN 113611798 B CN113611798 B CN 113611798B
Authority
CN
China
Prior art keywords
layer
phase
phase change
change film
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110754391.6A
Other languages
English (en)
Other versions
CN113611798A (zh
Inventor
丁科元
饶峰
刘建彬
李天赐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202110754391.6A priority Critical patent/CN113611798B/zh
Publication of CN113611798A publication Critical patent/CN113611798A/zh
Application granted granted Critical
Publication of CN113611798B publication Critical patent/CN113611798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种多层相变薄膜及其相变存储器单元的制备方法,所述多层相变薄膜包含结构跳变层及结构稳定层,其中,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1‑x,所述结构稳定层为MyTe1‑y,A为锗Ge、镓Ga元素中的一种,D为锑Sb、硒Se、碲Te中的一种,M为锆Zr、铪Hf、钼Mo、铌Nb、钛Ti中的一种,x为0.3至0.7,y为0.3至0.5。本申请结构跳变层AxD1‑x的相变类型为固‑固相变,大大减少了相变过程所需消耗的能量,降低了相变存储器单元的功耗;同时A原子的层间跳变也可以提升相转变速度,可以提高基于多层相变薄膜制备的相变存储器单元的可用性。

Description

多层相变薄膜及其相变存储器单元的制备方法
技术领域
本申请涉及半导体材料技术领域,尤其涉及一种多层相变薄膜及其相变存储器单元的制备方法。
背景技术
信息存储在人类历史发展过程中发挥了重要作用,存储器是信息存储的基石,是半导体市场的重要组成部分。随着科技的发展,数据量急剧增加,迫切需要高速、高密度、低功耗的非易失性存储器设备;其中,相变存储器单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点,在高速与海量信息存储方面有巨大的潜能,是新型存储技术中最有力的竞争者,被认为是下一代非易失性存储技术的最佳解决方案之一。
现有的相变材料为实现高低电阻的变化,不可避免要经历熔化-淬火过程,从而将消耗大量能量,使得相变存储器功耗较高,使得当前相变存储器的可用性较低。
发明内容
本申请的主要目的在于提供一种多层相变薄膜及其相变存储器单元的制备方法,旨在解决当前相变存储器的可用性较低的技术问题。
为实现上述目的,本申请实施例提供一种多层相变薄膜,所述多层相变薄膜包含结构跳变层及结构稳定层,其中,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为锗Ge、镓Ga中的一种,D为锑Sb、硒Se、碲Te中的一种,M为锆Zr、铪Hf、钼Mo、铌Nb、钛Ti中的一种,x为0.3至0.7,y为0.3至0.5。
可选地,所述结构跳变层与所述结构稳定层的初始状态为沿预设晶向生长获得的单晶。
可选地,所述结构稳定层与所述结构稳定层在可逆相变过程中为晶态结构。
可选地,所述结构跳变层的厚度为0.6nm至5nm。
可选地,所述结构稳定层的厚度为2nm至15nm。
可选地,所述多层相变薄膜中所述结构跳变层与所述结构稳定层交替垂直堆垛,堆垛周期大于或等于2且小于或等于25。
可选地,所述多层相变薄膜的厚度范围为6nm至500nm。
为实现上述目的,本申请还提出一种相变存储器单元的制备方法,相变存储器单元的制备方法包括如下步骤:
获取多层相变薄膜、顶电极与包含底电极的生长衬底,其中,所述底电极为铝Al、钨W和锡TiN中的一种;所述顶电极为Al、W或TiN中的一种;所述多层相变薄膜包含结构跳变层及结构稳定层,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为Ge、Ga中的一种,D为Sb、Se、Te中的一种,M为Zr、Hf、Mo、Nb、Ti中的一种,x为0.3至0.7,y为0.3至0.5;
在所述生长衬底表面沉积介质包覆层,所述介质包覆层为二氧化硅SiO2、氮化硅Si3N4中的一种;
通过预设刻蚀工艺刻蚀所述介质包覆层,直至在所述介质包覆层中形成暴露所述底电极的沉积孔;
通过预设沉积方式在所述沉积孔中依次沉积多层相变薄膜和顶电极,得到相变存储器单元。
可选地,所述预设沉积方式为物理气相沉积法、化学气相沉积法或金属有机物沉积法中的一种。
可选地,所述相变存储器单元为限制型结构或者T型结构。
本申请实施例提供一种多层相变薄膜及其相变存储器单元的制备方法,所述多层相变薄膜包含结构跳变层及结构稳定层,其中,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为锗Ge、镓Ga元素中的一种,D为锑Sb、硒Se、碲Te中的一种,M为锆Zr、铪Hf、钼Mo、铌Nb、钛Ti中的一种,x为0.3至0.7,y为0.3至0.5。本申请当多层相变薄膜的结构跳变层中A原子和D原子的排布序列不同时,多层相变薄膜分别对应高阻态和低阻态,通过施加电流,A原子发生层间跳变,使得排布序列变化,从而实现高、低阻态之间的转变。相较于传统相变材料需要经历熔化-淬火过程实现相变,结构跳变层AxD1-x只需A原子发生转变,即可实现相变过程。且结构跳变层AxD1-x的相变类型为固-固相变,大大减少了相变过程所需消耗的能量,降低了相变存储器单元的功耗;同时A原子的层间跳变也可以提升相转变速度。结构跳变层被结构稳定层包夹,以实现稳定的固-固相变过程,保证相变存储器的稳定工作。有效提高基于多层相变薄膜制备的相变存储器单元的可用性。
附图说明
图1为本申请限制型结构的相变存储器单元的结构示意图;
图2为本申请T型结构的相变存储器单元的结构示意图;
图3为基于锗锑碲GST相变材料及基于多层相变薄膜的相变存储器单元的电学操作性能曲线。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
为了更好的理解上述技术方案,下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本申请提供一种多层相变薄膜,多层相变薄膜包含结构跳变层及结构稳定层,本申请中多层相变薄膜的最顶层与最底层均为结构稳定层,例如,多层相变薄膜一共为19层,则第一层与第19层为结构稳定层,可以通过结构稳定层对结构跳变层进行限制。本申请中结构跳变层为AxD1-x,而结构稳定层为MyTe1-y,其中,结构跳变层中A为Ge(Germanium,锗)、Ga(Gallium,镓)中的一种,例如,结构跳变层中A可以Ge,也可以为Ga;D为Sb(antimony,锑)、Se(selenium,硒)、Te(tellurium,碲)中的一种,例如,结构跳变层中D可以为Sb,也可以为Se,还可以为Te;x为0.3至0.7,例如,x可以为0.3、0.4、0.5、0.6、0.7等;结构稳定层中M为Zr(Zirconium,锆)、Hf(hafnium,铪)、Mo(Molybdenum,钼)、Nb(Niobium,铌)、Ti(Titanium,钛)中的一种,例如,结构稳定层中M可以为Zr,可以为Hf,可以为Mo,也可以为Nb,还可以为Ti等;y为0.3至0.5,例如,y可以为0.3、0.4、0.5等。例如:当结构跳变层中A为Ge,D为Sb,x为0.3时,结构跳变层即为Ge0.3Sb0.7。当结构稳定层中M为Zr,y为0.5时,结构稳定层即为Zr0.5Te0.5。当结构跳变层中A为Ga,D为Se,x为0.6时,结构跳变层即为Ge0.6Sb0.4。当结构稳定层中M为Hf、y为0.7时,结构稳定层即为Hf0.7Te0.3
需要说明的是,本申请多层相变薄膜中结构跳变层与结构稳定层的初始状态均为沿预设晶向生长获得的单晶,预设晶向为<0 0 1>晶向,即多层相变薄膜结构中各结构稳定层与各结构跳变层的初始状态均为沿其<0 0 1>晶向生长获得的单晶,并且,本申请中各结构稳定层的最上层和最下层均为Te原子。进一步地,本申请多层相变薄膜中的结构跳变层与结构稳定层在可逆相变过程中均始终保持晶态结构,但是结构跳变层在始终保持晶态结构时,仅其晶格内部沿薄膜生长方向的原子序列发生变化;而结构稳定层在始终保持晶态结构时,其晶格内部沿薄膜生长方向的原子序列始终保持不变,使得在使用基于包含结构跳变层与结构稳定层的多层相变薄膜制备的相变存储器单元时,相变存储器单元在电脉冲激发作用下实现可逆相变,在整个可逆相变过程中,结构稳定层的晶态结构保持不变,其晶格内部沿薄膜生长方向的原子序列始终保持不变,而结构跳变层虽也始终保持晶态结构,但可以依靠其由沿薄膜生长方向的原子序列发生变化形成的不同的原子排序,使得其能带结构发生巨大变化导致相变存储器单元具有不同的电阻值,继而实现信息存储,由于不需要进行晶态与非晶态的转变,可以提高相变存储器单元的功耗性能。而要使结构稳定层与结构稳定层在可逆相变过程中始终为晶态结构,需要多层相变薄膜中结构跳变层与结构稳定层的初始状态均为沿预设晶向生长获得的单晶,即多层相变薄膜结构中各结构稳定层与各结构跳变层的初始状态均为沿其<0 0 1>晶向生长获得的单晶。
进一步需要说明的是,本申请多层相变薄膜可以由多层结构跳变层与多层结构稳定层交替垂直堆垛形成,堆垛周期大于或等于2且小于或等于25,例如,堆垛周期可以为2、5、10、15、20、25等。其中结构跳变层与结构稳定层的数量根据堆垛周期确定,例如,若堆垛周期为4,则结构稳定层的数量为3层,结构跳变层的数量为2层。若堆垛周期为6,则结构稳定层的数量为4层,结构跳变层的数量为3层。
进一步还需要说明的是,本申请形成多层相变薄膜的各结构跳变层及各结构稳定层中,各结构跳变层的厚度为0.6nm至5nm,例如,单层结构跳变层的厚度可以为0.6nm、1nm、2nm、3nm、4nm、5nm等。以及,各结构稳定层的厚度为2nm至15nm,例如,单层结构稳定层的厚度可以为2nm、5nm、7nm、12nm、15nm等。并且,由多层结构跳变层与多层结构稳定层形成的多层相变薄膜的厚度范围为6nm至500nm,即多层结构跳变层与多层结构稳定层的总厚度在6nm至500nm之间,例如多层相变薄膜的厚度可以为6nm、50nm、100nm、150nm、300nm、500nm等。
本申请当多层相变薄膜中A原子和D原子的排布序列不同时,多层相变薄膜分别对应高阻态和低阻态,通过施加电流,A原子发生层间跳变,使得排布序列变化,从而使多层相变薄膜在高、低阻态之间的转变。相较于传统相变材料需要经历熔化-淬火过程实现相变,AxD1-x只需A原子发生转变,即可实现相变过程。AxD1-x的相变类型为固-固相变,大大减少了相变过程所需消耗的能量,降低了相变存储器功耗;同时A原子的层间跳变也可以提升相转变速度。结构跳变层被结构稳定层包夹,以实现稳定的固-固相变过程,保证相变存储器的稳定工作。
进一步地,本申请还提出一种相变存储器单元,其中相变存储器单元的制备方法包括:
步骤S10,获取多层相变薄膜、顶电极与包含底电极的生长衬底,其中,所述底电极为铝Al、钨W和锡TiN中的一种;所述顶电极为Al、W或TiN中的一种;所述多层相变薄膜包含结构跳变层及结构稳定层,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为Ge、Ga中的一种,D为Sb、Se、Te中的一种,M为Zr、Hf、Mo、Nb、Ti中的一种,x为0.3至0.7,y为0.3至0.5;
在本步骤中分别获取预先准备好的多层相变薄膜、顶电极以及包含低电极的生长衬底,其中底电极为Al(Aluminium,铝)、W(Tungsten,钨)和TiN(tin,锡)中的一种或其他导电材料,例如底电极可以为Al、也可以为W,还可以为TiN。顶电极为Al、W或TiN中的一种,例如顶电极可以为Al、也可以为W,还可以为TiN;底电极的厚度为50nm至200nm,例如底电极的厚度可以为50nm、100nm、150nm、200nm等,本申请在具体实施例中可以优选为100nm。本步骤中获取的多层相变薄膜包含结构跳变层及结构稳定层,多层相变薄膜的最顶层与最底层为结构稳定层,结构跳变层为AxD1-x,结构稳定层为MyTe1-y,A为Ge、Ga中的一种,D为Sb、Se、Te中的一种,M为Zr、Hf、Mo、Nb、Ti中的一种,x为0.3至0.7,y为0.3至0.5。生长衬底是具有特定晶面和适当电学、光学和机械特性的用于生长外延层的洁净单晶薄片。本申请中的生长衬底可以为玻璃片衬底或者氧化硅衬底,本步骤中,生长衬底优选为氧化硅衬底。
步骤S20,在所述生长衬底表面沉积介质包覆层,所述介质包覆层为SiO2、Si3N4中的一种;
在获取到多层相变薄膜、顶电极与包含底电极的生长衬底等材料后,首先在生长衬底的表面介质包覆层的沉积,具体地,在包含底电极的生长衬底的表面沉积SiO2、Si3N4中的一种。
步骤S30,通过预设刻蚀工艺刻蚀所述介质包覆层,直至在所述介质包覆层中形成暴露所述底电极的沉积孔;
在包含底电极的生长衬底的表面沉积SiO2、Si3N4中的一种形成介质包覆层后,通过预设的曝光-蚀刻工艺对介质包覆层进行蚀刻,直至在介质包覆层中形成暴露底电极的沉积孔。具体地,首先经过掩模套准、曝光和显影,在抗蚀剂膜上复印出所需的图形,然后把此图形精确地转移到抗蚀剂下面的介质包覆层上,形成暴露底电极的沉积孔。其中,刻蚀就是用化学的、物理的或同时使用化学和物理的方法,有选择地把没有被抗蚀剂掩蔽的那一部分作为介质包覆层的薄膜层除去。
步骤S40,通过预设沉积方式在所述沉积孔中依次沉积多层相变薄膜和顶电极,得到相变存储器单元。
在蚀刻得到沉积孔后,通过预设的物理气相沉积法、化学气相沉积法或金属有机物沉积法中的一种,先在沉积孔中沉积多层相变薄膜,在沉积完多层相变薄膜后再沉积顶电极,在完成顶电极的沉积后形成相变存储器单元。其中,物理气相沉积法为在真空条件下,采用物理方法,将材料源-固体或液体表面气化成气态原子、分子或部分电离成离子,并通过低压气体(或等离子体)过程,在基体表面沉积具有某种特殊功能的薄膜的技术,化学气相沉积法是利用含有薄膜元素的一种或几种气相化合物或单质、在衬底表面上进行化学反应生成薄膜的技术,金属有机物沉积法是一种利用有机金属热分解反应进行气相外延生长薄膜的化学气相沉积技术。
可以理解地,本申请中制备的相变存储器单元可以为限制型结构,也可以为T型结构。参照图1与图2,图1与图2分别为本申请限制型结构的相变存储器单元的结构示意图以及T型结构的相变存储器单元的结构示意图;图1中1为第一多层相变薄膜结构,2为第二多层相变薄膜结构,1(a)为第一MyTe1-y层,2(a)为第二MyTe1-y层,1(b)为第一AxD1-x层,2(b)为第二AxD1-x层,101为顶电极,102为多层相变薄膜,103为底电极,104为介质包覆层;并且,第一AxD1-x层位于第一MyTe1-y层上,第二MyTe1-y层位于第一AxD1-x层上,第二MyTe1-y层位于第二MyTe1-y层上,以此类推,可以周期性重复该结构,直至符合需要的多层相变薄膜的厚度。图2中1为第一多层相变薄膜结构,2为第二多层相变薄膜结构,1(a)为第一MyTe1-y层,2(a)为第二MyTe1-y层,1(b)为第一AxD1-x层,2(b)为第二AxD1-x层,201为顶电极,202为多层相变薄膜,203为底电极,204为介质包覆层;并且,第一AxD1-x层位于第一MyTe1-y层上,第二MyTe1-y层位于第一AxD1-x层上,第二MyTe1-y层位于第二MyTe1-y层上,以此类推,可以周期性重复该结构,直至符合需要的多层相变薄膜的厚度。
在本申请的一具体实施例中,MyTe1-y层为Zr0.33Te0.67层,厚度为6nm,AxD1-x层为Ge0.5Te0.5层,厚度为1nm。Zr0.4Te0.6层和Ge0.5Te0.5层的循环堆叠10个周期,加上最下层的6nm的Zr0.33Te0.67总共76nm。Ge0.5Te0.5与Zr0.33Te0.67的初始状态均为沿其<0 0 1>晶向生长获得的单晶。基于包含Zr0.33Te0.67层与Ge0.5Te0.5层的多层相变薄膜制备的相变存储器单元在电脉冲激发作用下实现可逆相变,在整个相变过程中,Zr0.33Te0.67结构保持不变,Ge0.5Te0.5始终保持晶态,依靠不同的原子排序(从Ge-Te-Ge-Te转变成Te-Ge-Ge-Te),由于其能带结构发生巨大变化导致器件具有不同的电阻值,继而实现信息存储。参照图3,图3为基于GST相变材料及基于多层相变薄膜的相变存储器单元的电学操作性能曲线;图3的内部坐标图中横坐标为电流,单位为mA,其坐标轴包含0.1、1、10等数值,纵坐标为器件电阻,单位为Ω,其坐标轴包含103、104、105、106等数值。显示结果为脉冲宽度为t=1000ns时的结果。图3的外部坐标图中横坐标为电极尺寸,单位为nm,其坐标轴上包含60、120、180、240、300、360、420、480等数值,纵坐标为功耗E,单位为nJ,其坐标轴上包含10-1、100、101等数值。并包含锗锑碲以及多层相变薄膜的显示结果。由图3显示的不同电极尺寸时,基于传统锗锑碲和本实施例的由MyTe1-y层为Zr0.33Te0.67层构成的多层相变薄膜的器件单元的RESET测试结果可知,本实施例形成的多层相变薄膜不仅具有更低的RESET操作电压,并且在相同电极尺寸下,实现RESET操作所需的能量也远小于锗锑碲基器件单元。
在本申请的另一具体实施例中,把多层相变薄膜中的结构跳变层材料换成Ga0.5Te0.5,厚度调整为2nm;结构稳定层换成Ti0.4Te0.6,厚度调整为12nm,依然是最下面一层是Ti0.4Te0.6,然后是Ga0.5Te0.5和Ti0.4Te0.6构成的20个周期,厚度共292nm。其余器件结构均与实施例一相同。虽然对应工艺有别于实施例一,但仍要获得初始状态为沿其<0 0 1>晶向生长获得的Ga0.5Te0.5单晶与Ti0.4Te0.6单晶。本实施例中,基于包含Ga0.5Te0.5层与Ti0.4Te0.6层的多层相变薄膜制备的相变存储器单元在电脉冲激发作用下实现可逆相变,在整个相变过程中,Ti0.4Te0.6结构保持不变,Ga0.5Te0.5始终保持晶态,依靠不同的原子排序(从Ga-Te-Ga-Te-Ga-Te转变成Te-Ga-Ga-Ga-Te),由于其能带结构发生巨大变化导致器件具有不同的电阻值,继而实现信息存储。
本发明的相变存储器单元中的多层相变薄膜的制备工艺与现有的CMOS工艺兼容,且具有与GST(Ge-Sb-Te)材料不同的相变机理,使得相变存储器单元具有以下优点:
首先,所选区间的MyTe1-y的晶体作为AxD1-x的结构稳定层,且临近AxD1-x的是MyTe1-y的Te原子层,一方面使AxD1-x被严格限制在二维平面,减少了元素迁移以及偏析产生的可能性,另一方面MyTe1-y的边上的这一层Te原子层不与AxD1-x有较强的键合,因此A不会进入MyTe1-y的晶体内部,引发二者的混相,因此可以有效提升了多层相变薄膜的稳定性和保持力。
其次,所选区间AxD1-x的晶体,在施加外部能量激发后,A原子在AxD1-x内部发生层间跳变,属于不同晶态之间的相转变,相比于常规的非晶态转变为晶态,可以大幅提高相变存储器单元的操作速度;
再次,AxD1-x相变类型为固-固相变,由于不需要经历高温熔化过程,因此可降低擦写操作电流,以利于降低功耗;
最后,较低的功耗意味着操作电流较小,那么带来的热冲击也较小,因此有利于延长器件单元的寿命,使循环次数高于107
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本申请的优选实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种多层相变薄膜,其特征在于,所述多层相变薄膜包含结构跳变层及结构稳定层,其中,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为锗Ge、镓Ga中的一种,D为锑Sb、硒Se、碲Te中的一种,M为锆Zr、铪Hf、钼Mo、铌Nb、钛Ti中的一种,x为0.3至0.7,y为0.3至0.5;
通过施加电流可使所述结构跳变层中的A原子和D原子的排布序列发生改变;
所述结构跳变层与所述结构稳定层的初始状态均为沿预设晶向生长获得的单晶,其中,所述预设晶向为<0 0 1>晶向;
所述结构跳变层与所述结构稳定层在可逆相变过程中为晶态结构。
2.如权利要求1所述的多层相变薄膜,其特征在于,所述结构跳变层的厚度为0.6nm至5nm。
3.如权利要求1所述的多层相变薄膜,其特征在于,所述结构稳定层的厚度为2nm至15nm。
4.如权利要求1所述的多层相变薄膜,其特征在于,所述多层相变薄膜中所述结构跳变层与所述结构稳定层交替垂直堆垛,堆垛周期大于或等于2且小于或等于25。
5.如权利要求1所述的多层相变薄膜,其特征在于,所述多层相变薄膜的厚度范围为6nm至500nm。
6.一种相变存储器单元的制备方法,其特征在于,相变存储器单元的制备方法包括如下步骤:
获取如权利要求1所述多层相变薄膜、顶电极与包含底电极的生长衬底,其中,所述底电极为铝Al、钨W和锡TiN中的一种;所述顶电极为Al、W或TiN中的一种;所述多层相变薄膜包含结构跳变层及结构稳定层,所述多层相变薄膜的最顶层与最底层为所述结构稳定层,所述结构跳变层为AxD1-x,所述结构稳定层为MyTe1-y,A为Ge、Ga中的一种,D为Sb、Se、Te中的一种,M为Zr、Hf、Mo、Nb、Ti中的一种,x为0.3至0.7,y为0.3至0.5;
在所述生长衬底表面沉积介质包覆层,所述介质包覆层为二氧化硅SiO2、氮化硅Si3N4中的一种;
通过预设刻蚀工艺刻蚀所述介质包覆层,直至在所述介质包覆层中形成暴露所述底电极的沉积孔;
通过预设沉积方式在所述沉积孔中依次沉积多层相变薄膜和顶电极,得到相变存储器单元。
7.如权利要求6所述的相变存储器单元的制备方法,其特征在于,所述预设沉积方式为物理气相沉积法、化学气相沉积法或金属有机物沉积法中的一种。
8.如权利要求6所述的相变存储器单元的制备方法,其特征在于,所述相变存储器单元为限制型结构或者T型结构。
CN202110754391.6A 2021-07-02 2021-07-02 多层相变薄膜及其相变存储器单元的制备方法 Active CN113611798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110754391.6A CN113611798B (zh) 2021-07-02 2021-07-02 多层相变薄膜及其相变存储器单元的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110754391.6A CN113611798B (zh) 2021-07-02 2021-07-02 多层相变薄膜及其相变存储器单元的制备方法

Publications (2)

Publication Number Publication Date
CN113611798A CN113611798A (zh) 2021-11-05
CN113611798B true CN113611798B (zh) 2023-08-29

Family

ID=78303983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110754391.6A Active CN113611798B (zh) 2021-07-02 2021-07-02 多层相变薄膜及其相变存储器单元的制备方法

Country Status (1)

Country Link
CN (1) CN113611798B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000121A (zh) * 2022-06-07 2022-09-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263131A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
CN103794723A (zh) * 2014-03-04 2014-05-14 中国科学院上海微系统与信息技术研究所 一种相变存储器单元及其制备方法
CN103852491A (zh) * 2014-03-20 2014-06-11 华中科技大学 一种相态检测系统及方法
CN108987567A (zh) * 2018-06-05 2018-12-11 深圳大学 相变超晶格薄膜、相变存储器单元及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621897B2 (ja) * 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
US9214630B2 (en) * 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263131A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
CN103794723A (zh) * 2014-03-04 2014-05-14 中国科学院上海微系统与信息技术研究所 一种相变存储器单元及其制备方法
CN103852491A (zh) * 2014-03-20 2014-06-11 华中科技大学 一种相态检测系统及方法
CN108987567A (zh) * 2018-06-05 2018-12-11 深圳大学 相变超晶格薄膜、相变存储器单元及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Keyuan Ding等.Phase-change heterostructure enables ultralow noise and drift for memory operation.Science.2019,第366卷(第6462期),第210-215页. *

Also Published As

Publication number Publication date
CN113611798A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
US7514367B2 (en) Method for manufacturing a narrow structure on an integrated circuit
JP5472888B2 (ja) 抵抗体を利用した不揮発性メモリ素子の製造方法
US7615769B2 (en) Nonvolatile memory device and fabrication method thereof
US7599217B2 (en) Memory cell device and manufacturing method
TWI323950B (en) Method for making a keyhole opening during the manufacture of a memory cell
US7033856B2 (en) Spacer chalcogenide memory method
US7510929B2 (en) Method for making memory cell device
US20070160760A1 (en) Methods of forming phase change material thin films and methods of manufacturing phase change memory devices using the same
US20060172083A1 (en) Method of fabricating a thin film
US20070154847A1 (en) Chalcogenide layer etching method
US20060121391A1 (en) Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same
US8396335B2 (en) Solid-state memory and semiconductor device
CN105762277A (zh) 一种类超晶格锡硒/锑纳米相变薄膜及其制备与应用
US7884342B2 (en) Phase change memory bridge cell
US20120049147A1 (en) Resistance-variable memory device and a production method therefor
JP2007084935A (ja) ALD工程による非晶質NiO薄膜の製造方法、及び該非晶質NiO薄膜を利用した不揮発性メモリ素子
JP2007184608A (ja) フラーレン層を具備した相変化メモリ素子の製造方法
CN113611798B (zh) 多层相变薄膜及其相变存储器单元的制备方法
KR20100029952A (ko) 금속성 캡핑층을 구비한 상변화 메모리 소자 및 그 제조 방법
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
WO2010050117A1 (ja) 固体メモリ
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
CN113594359B (zh) 相变超晶格材料及其相变存储器单元
KR100785509B1 (ko) ReRAM 소자 및 그 제조 방법
WO2013060034A1 (zh) 用于相变存储器的硅掺杂的铋碲基存储材料及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant