CN100593868C - 非易失性存储器件及其制造方法 - Google Patents
非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN100593868C CN100593868C CN200710129485A CN200710129485A CN100593868C CN 100593868 C CN100593868 C CN 100593868C CN 200710129485 A CN200710129485 A CN 200710129485A CN 200710129485 A CN200710129485 A CN 200710129485A CN 100593868 C CN100593868 C CN 100593868C
- Authority
- CN
- China
- Prior art keywords
- resistive layer
- semiconductor memory
- nonvolatile semiconductor
- electrode
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 44
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000010276 construction Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 239000010955 niobium Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims 2
- 229910000480 nickel oxide Inorganic materials 0.000 claims 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000012212 insulator Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非易失性存储器件及其制造方法。本发明的非易失性存储器件及其制造方法可以确保ReRAM的操作特性一致。ReRAM可以在下方电极的上边缘之上包括决定ReRAM相的层叠电阻层，以得到稳定的临界驱动电压水平。
Description
技术领域
本发明涉及非易失性存储器件及其制造方法，更具体地说，涉及使用电阻相变的电阻切换式随机存取内存(resistance switchingrandom access memory，ReRAM)技术。
背景技术
一般而言，半导体存储器件包括连接成电路的多个存储单元。一种示例性的半导体存储器件是动态随机存取存储器(dynamicrandom access memory，DRAM)。典型的DRAM单位存储单元是由一个开关和一个电容器所构成，提供例如高集成度和快速操作等优点。
然而，由于DRAM存储单元在电荷变化方面产生”0”和”1”两个状态，当切断电源时便丧失所有存储的数据(即，易失性存储器件)，因此难以保持数据。
为了便于保持数据，对于新型存储器技术的研究尝试使用新的变量(而非电荷)在DRAM中产生对应于”0”和”1”的二元状态。
目前研究的非易失性存储器件包括磁性随机存取存储器(magnetic random access memory，MRAM)、铁电随机存取存储器(ferroelectric random access memory，FRAM)、相变随机存取存储器(phase-change random access memory，PRAM)等。
MRAM利用隧道结处的磁化方向的变化来存储数据，而FRAM利用铁电物质的极化来存储数据。虽然这两类存储器件各有优缺点，但是基本上已知的是都具有高集成密度、高操作速度，能够低功率操作，并且具有提供良好的数据保持性的潜力。
PRAM利用因特定材料的相变所造成的电阻值变化来存储数据，并且由一个电阻器和一个开关(晶体管)所构成。PRAM所用的电阻器是硫族化物(chalcogenide)电阻器，其取决于形成温度而以晶态或非晶态存在。因为非晶态的电阻大于晶态的电阻，所以可以利用这些特性来制造存储器件。当将DRAM工序用于制造PRAM时，蚀刻操作可能难以执行，甚至要花费较长的时间。此外，虽然存储器件使用晶体管或二极管来进行切换，但是其结构复杂，不容易实现正确的切换操作。而存储器件的简化结构是优选的，也是正在努力追求的。
对于电阻切换式随机存取存储器(ReRAM)的研究和开发正在取得快速的发展，其中可以依据外部施加的电压而可重复地切换高、低电阻值状态。举例而言，一种ReRAM器件在其本质状态下是作为绝缘体而存在的，但是由于外部施加电压而相变成为金属或半导体状态，因而表现出物理性质的变化。
发明内容
通过在下方电极的上边缘之上层叠决定ReRAM相的电阻层，而得到稳定的临界驱动电压水平(位准)，本发明的非易失性存储器件及其制造方法可以确保ReRAM的操作特性一致。
举例而言，非易失性存储器件可以包括：第一电极；电阻层，其沿着所述第一电极的上边缘而形成；绝缘层，其填充所述电阻层的内部；以及第二电极，其形成于所述电阻层和所述绝缘层之上。所述电阻层可以具有由至少两种不同材料的层所构成的层叠结构。
制造非易失性存储器件的方法可以包括：在半导体基板的上方形成包括第一电极的第一层间绝缘膜；在所述第一层间绝缘膜的上方形成包括接触孔的第二层间绝缘膜，所述接触孔露出所述第一电极；在所述接触孔的侧壁上形成由第一电阻层、第二电阻层、第三电阻层所构成的层叠结构；形成填充所述层叠结构内部的绝缘层；在所述层叠结构和所述绝缘层之上形成第二电极；以及在所述第二电极的上方形成带有接触插塞的第三层间绝缘膜，所述接触插塞与所述第一电极重叠。
因此，通过在下方电极的上边缘之上层叠决定ReRAM相的电阻层，而得到稳定的临界驱动电压水平，本发明的非易失性存储器件及其制造方法可以有利地用于确保ReRAM的操作特性一致。
根据后面的描述以及文中描述的本发明的实施例将会了解并更清楚地体会到本发明的其它优点和特征。此外，可以容易地看出，通过权利要求书所限定的结构、方法及其组合可以实现本发明的优点。
附图说明
图1是示出制造非易失性存储器件的方法的截面图；
图2是解释非易失性存储器件的工作原理的平面图；
图3a到3g是逐步示出根据本发明优选实施例的制造非易失性存储器件的方法的截面图；
图4是沿着图3g的截取平面A-A′获得的平面图；以及
图5是解释根据本发明优选实施例的非易失性存储器件的工作原理的平面图。
具体实施方式
下面将参考附图详细描述本发明的优选实施例，以便于本领域技术人员可以容易地实施本发明。
图1是示出制造非易失性存储器件的方法的截面图。在半导体基板11的上方形成第一层间绝缘膜13。利用限定下方电极的接触掩模通过光蚀刻工序来蚀刻第一层间绝缘膜13，以形成下方电极接触孔(未显示)。
采用金属膜填充下方电极接触孔而形成下方电极15。在下方电极15的上方形成第一电阻层17。在第一层间绝缘膜13的不包括第一电阻层17的部分上方形成第二电阻层19。在第一电阻层17和第二电阻层19之上形成上方电极21。接下来，在上方电极21之上形成包括接触插塞25的第二层间绝缘膜23。
图2是解释非易失性存储器件的工作原理的平面图。从图中可以清楚看到，ReRAM在其本质状态下作为绝缘体而存在(“0”电阻状态)。然而，当经由接触插塞25从外部施加高于临界驱动电压(Vt)的电压时，在第一电阻层17内部形成电流通路27，并且ReRAM的相改变为金属/半导体状态(“1”电阻状态)。
这里，临界驱动电压(Vt)是足以将ReRAM的相从绝缘体状态改变成为金属/半导体状态的电压。此时，测量电流速率以决定ReRAM是否进行读取操作或写入操作，电流速率取决于施加给绝缘体状态下和金属/半导体状态下的存储器件的电压。
举例而言，如果测量的电流速率大于基准值，则可以指示正在写入数据。另外，如果测量的电流速率小于基准值，则可以指示正在读取数据。
然而，在这种非易失性存储器件及其制造方法中，电流通路27在读取或写入操作期间随机地形成于电阻层17内部，从而导致临界驱动电压(Vt)的分布范围很广。因此，难以辨别ReRAM是否正在进行读取操作或写入操作。此外，ReRAM难以获得一致的操作特性。
图3a到3g是逐步示出根据本发明优选实施例的制造非易失性存储器件的方法的截面图。参考图3a，在半导体基板111的上方形成第一层间绝缘膜113。利用限定下方电极的接触掩模通过光蚀刻工序来蚀刻第一层间绝缘膜113，以形成第一接触孔。采用金属膜填充第一接触孔而形成下方电极115。
下方电极115的金属膜由选自铂族元素的材料所构成，例如Pt、Ir及其冶金等同物。在下方电极115的上方形成第二层间绝缘膜117。然后，利用限定下方电极的接触掩模通过光蚀刻工序来蚀刻第二层间绝缘膜117，以形成第二接触孔118。
参考图3b，在包括第二接触孔118的整个上表面之上依次形成牺牲氧化膜119、硬掩模层121、光阻123。利用限定第一、第二、第三电阻层的预期区域的曝光掩模将光阻123曝光和显影，以形成光阻图案123。
参考图3c，利用光阻图案123作为掩模而蚀刻硬掩模层121和牺牲氧化膜119。
然后形成复合的电阻结构。复合的电阻结构可以是包括第一电阻层125a、第二电阻层125b、第三电阻层125c的层叠结构。
参考图3d，在露出的下方电极115的上方形成第一电阻层125a。
第一电阻层125a可以由氧化物所形成，并且优选地由含铌(Nb)氧化物所形成。
举例而言，适合的氧化物可以包括例如NbO2、Nb2O5、或其等同物、或其组合等的材料，并且可以采用任何适当的方法而形成，例如化学气相沉积(CVD)法或物理气相沉积(PVD)法。接下来，对第一电阻层125a进行退火处理，以使其成为致密的氧化膜。然后，在第一电阻层125a的上方形成第二电阻层125b。
第二电阻层125b优选地采用CVD法或PVD法而由含镍(Ni)氧化物或含钛(Ti)氧化物所形成。含镍(Ni)氧化物可以包括例如Ni2O3或NiO2等材料，而含钛(Ti)氧化物可以包括例如TiO2等材料。
对第二电阻层125b进行退火处理，以使其成为致密的氧化膜。然后，在第二电阻层125b的上方形成第三电阻层125c。此时，第三电阻层125c优选地采用CVD法或PVD法而由与第一电阻层125a相同的氧化物(例如，含铌氧化物)所形成。对第三电阻层125c进行退火处理，以使其成为致密的氧化膜。
参考图3e，移除光阻图案123、硬掩模层121、牺牲氧化膜119。
参考图3f，将绝缘材料施加于整个上表面上，并且执行平坦化工序，直到第二层间绝缘膜117露出为止。以这种方式，绝缘层127填充第一电阻层125a、第二电阻层125b、第三电阻层125c的内部。
绝缘材料优选地由例如铝(Al)基氧化物等氧化物所构成，其相切换的临界驱动电压高于第一电阻层125a、第二电阻层125b、第三电阻层125c的相切换的临界驱动电压。Al基氧化物可以包括例如Al2O3等材料，并且可以采用CVD法或PVD法而形成。
参考图3g，在第三电阻层125c和绝缘层127之上形成上方电极129。上方电极129由选自铂族元素的材料所构成，例如Pt、Ir、及其冶金等同物。接下来，在上方电极129之上形成第三层间绝缘膜131，该第三层间绝缘膜131具有与下方电极115重叠的接触插塞133。接触插塞133可以与下方电极115部分地重叠。
图4是沿着图3g的截取平面A-A′获得的平面图。如图所示，第三电阻层125c形成为环状曲线形，而绝缘层127则形成于第三电阻层125c内部。
图5是解释根据本发明优选实施例的非易失性存储器件的工作原理的平面图。如图所示，根据本发明的ReRAM的实施例在其本质状态下作为绝缘体而存在(“0”数据)。然而，当经由接触插塞133从外部施加高于临界驱动电压(Vt)的电压时，在第一电阻层125a、第二电阻层125b、第三电阻层125c的内部形成电流通路135，从而使ReRAM的相改变为金属/半导体状态(“1”数据)。
测量电流速率，以便于决定ReRAM是否进行读取操作或写入操作，电流速率取决于施加给绝缘体状态下和/或金属/半导体状态下的存储器件的电压。举例而言，如果第一电阻层125a和第三电阻层125c由不同于第二电阻层125b的材料所构成，那么它们的电阻值也就彼此互不相同。因此，当ReRAM是在金属/半导体状态时，则位准(水平)与电阻值对应的数据(位准为”1”或在”0”和”1”之间的数据)便被读取或写入。
此外，因为第一电阻层125a、第二电阻层125b、第三电阻层125c优选地形成于第二接触孔118的侧壁上，所以在从外部施加临界驱动电压(Vt)时电流通路135便可以保持在边缘处。结果，临界驱动电压(Vt)的水平变得稳定，并且可以确保器件的操作特性一致。
此外，根据本文所述的本发明的一个或多个实施例及其组合的ReRAM可以代替DRAM中使用的二极管或晶体管。
虽然已经参照具体实施例描述了本发明，但是对于本领域的技术人员来说很显然，可以在不偏离下面权利要求书所限定的本发明的精髓和范围的情况下做出各种的变化和修改。
本申请要求2006年10月4日提交的韩国专利申请No.10-2006-0097492的优先权，该韩国专利申请的全部内容以引用的方式并入本文。
Claims (31)
1.一种非易失性存储器件，包括：
第一电极；
电阻层，其在所述第一电极上方沿着所述第一电极的边缘而形成；
绝缘层，所述电阻层分布在所述绝缘层的边缘；以及
第二电极，其形成于所述电阻层和所述绝缘层之上，
其中，所述电阻层具有复合结构，所述复合结构由至少两种不同材料的层的层叠物构成。
2.根据权利要求1所述的非易失性存储器件，其中，
所述第一电极和所述第二电极包括铂族元素。
3.根据权利要求2所述的非易失性存储器件，其中，
所述铂族元素包括铂(Pt)和铱(Ir)。
4.根据权利要求1所述的非易失性存储器件，其中，
所述绝缘层包括具有相切换的第一临界驱动电压的材料，所述第一临界驱动电压不同于所述电阻层的相切换的第二临界驱动电压。
5.根据权利要求4所述的非易失性存储器件，其中，
所述第一临界驱动电压高于所述第二临界驱动电压。
6.根据权利要求1所述的非易失性存储器件，其中，
所述绝缘层包括含铝(Al)氧化物。
7.根据权利要求6所述的非易失性存储器件，其中，
所述含铝氧化物包括Al2O3。
8.根据权利要求1所述的非易失性存储器件，其中，
所述电阻层包括：
第一电阻层，其形成于第一电极的一部分之上；
第二电阻层，其形成于所述第一电阻层的一部分之上；以及
第三电阻层，其形成于所述第二电阻层的一部分之上。
9.根据权利要求8所述的非易失性存储器件，其中，
所述第一电阻层和所述第三电阻层包括含铌(Nb)氧化物。
10.根据权利要求9所述的非易失性存储器件，其中，
所述含铌氧化物包括NbO2和Nb2O5。
11.根据权利要求8所述的非易失性存储器件，其中，
所述第二电阻层包括含镍(Ni)氧化物或含钛(Ti)氧化物。
12.根据权利要求11所述的非易失性存储器件，其中，
所述含镍氧化物包括Ni2O3和NiO2。
13.根据权利要求11所述的非易失性存储器件，其中，
所述含钛氧化物包括TiO2。
14.根据权利要求1所述的非易失性存储器件，其中，
所述电阻层包括含有至少两种不同材料的层的层叠物。
15.一种制造非易失性存储器件的方法，包括：
在半导体基板的一部分之上形成包括第一电极的第一层间绝缘膜；
在所述第一层间绝缘膜的一部分之上形成包括接触孔的第二层间绝缘膜，所述接触孔露出所述第一电极；
在所述接触孔的侧壁上形成由多个层叠的电阻部分所构成的复合结构；
形成绝缘层，使所述复合结构分布在所述绝缘层的边缘；
在所述复合结构和所述绝缘层之上形成第二电极；以及
在所述第二电极的一部分之上形成带有接触插塞的第三层间绝缘膜，所述接触插塞与所述第一电极重叠。
16.根据权利要求15所述的方法，其中，
所述第一电极和所述第二电极包括铂族元素。
17.根据权利要求16所述的方法，其中，
所述铂族元素包括铂(Pt)和铱(Ir)。
18.根据权利要求15所述的方法，其中，
形成所述复合结构的步骤包括：
在包括所述接触孔的整个上表面之上依次形成牺牲氧化膜和硬掩模层；
利用露出所述复合结构的预期区域的掩模通过光蚀刻工序蚀刻所述硬掩模层和所述牺牲氧化膜；
在所述复合结构的露出的预期区域中形成所述多个电阻部分；以及
移除所述硬掩模层和所述牺牲氧化膜。
19.根据权利要求15所述的方法，还包括：
对所述多个电阻部分的每一个进行退火。
20.根据权利要求15所述的方法，其中，
形成包括多个电阻部分的所述复合结构的步骤包括：形成第一电阻层、第二电阻层、第三电阻层。
21.根据权利要求20所述的方法，其中，
形成所述第一电阻层、所述第二电阻层、所述第三电阻层的步骤包括：形成层叠结构。
22.根据权利要求20所述的方法，其中，
所述第一电阻层和所述第三电阻层包括含铌(Nb)氧化物。
23.根据权利要求22所述的方法，其中，
所述含铌氧化物包括NbO2和Nb2O5。
24.根据权利要求20所述的方法，其中，
所述第二电阻层包括含镍(Ni)氧化物或含钛(Ti)氧化物。
25.根据权利要求24所述的方法，其中，
所述含镍氧化物包括Ni2O3和NiO2。
26.根据权利要求24所述的方法，其中，
所述含钛氧化物包括TiO2。
27.根据权利要求15所述的方法，其中，
所述绝缘层包括具有相切换的第一临界驱动电压的材料，所述第一临界驱动电压不同于所述电阻层的相切换的第二临界驱动电压。
28.根据权利要求27所述的方法，其中，
所述第一临界驱动电压高于所述第二临界驱动电压。
29.根据权利要求15所述的方法，其中，
所述绝缘层包括含铝(Al)氧化物。
30.根据权利要求29所述的方法，其中，
所述含铝氧化物包括Al2O3。
31.根据权利要求20所述的方法，其中，
所述第一电阻层、所述第二电阻层、所述第三电阻层采用化学气相沉积(CVD)法或物理气相沉积(PVD)法而形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060097492A KR100855855B1 (ko) | 2006-10-04 | 2006-10-04 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR1020060097492 | 2006-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101159311A CN101159311A (zh) | 2008-04-09 |
| CN100593868C true CN100593868C (zh) | 2010-03-10 |
Family
ID=39274347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710129485A Expired - Fee Related CN100593868C (zh) | 2006-10-04 | 2007-07-19 | 非易失性存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7615769B2 (zh) |
| KR (1) | KR100855855B1 (zh) |
| CN (1) | CN100593868C (zh) |
| TW (1) | TWI352423B (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8664124B2 (en) | 2005-10-31 | 2014-03-04 | Novellus Systems, Inc. | Method for etching organic hardmasks |
| US7915166B1 (en) | 2007-02-22 | 2011-03-29 | Novellus Systems, Inc. | Diffusion barrier and etch stop films |
| US8975613B1 (en) | 2007-05-09 | 2015-03-10 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US8962101B2 (en) | 2007-08-31 | 2015-02-24 | Novellus Systems, Inc. | Methods and apparatus for plasma-based deposition |
| US8183553B2 (en) * | 2009-04-10 | 2012-05-22 | Intermolecular, Inc. | Resistive switching memory element including doped silicon electrode |
| US8343813B2 (en) * | 2009-04-10 | 2013-01-01 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US7960216B2 (en) * | 2008-05-10 | 2011-06-14 | Intermolecular, Inc. | Confinement techniques for non-volatile resistive-switching memories |
| US7977152B2 (en) * | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
| US8008096B2 (en) * | 2008-06-05 | 2011-08-30 | Intermolecular, Inc. | ALD processing techniques for forming non-volatile resistive-switching memories |
| US8435608B1 (en) | 2008-06-27 | 2013-05-07 | Novellus Systems, Inc. | Methods of depositing smooth and conformal ashable hard mask films |
| US8049305B1 (en) | 2008-10-16 | 2011-11-01 | Intermolecular, Inc. | Stress-engineered resistance-change memory device |
| US8420478B2 (en) * | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| US8072795B1 (en) | 2009-10-28 | 2011-12-06 | Intermolecular, Inc. | Biploar resistive-switching memory with a single diode per memory cell |
| CN101826546B (zh) * | 2010-04-06 | 2011-10-05 | 中国科学院上海微系统与信息技术研究所 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
| US8563414B1 (en) | 2010-04-23 | 2013-10-22 | Novellus Systems, Inc. | Methods for forming conductive carbon films by PECVD |
| KR101113014B1 (ko) * | 2010-06-15 | 2012-02-27 | 서울대학교산학협력단 | 스페이서 구조를 갖는 저항성 메모리 소자 및 그 제조방법 |
| US8735862B2 (en) | 2011-04-11 | 2014-05-27 | Micron Technology, Inc. | Memory cells, methods of forming memory cells and methods of forming memory arrays |
| KR101882850B1 (ko) * | 2011-12-29 | 2018-07-30 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| SG195494A1 (en) | 2012-05-18 | 2013-12-30 | Novellus Systems Inc | Carbon deposition-etch-ash gap fill process |
| CN104303300B (zh) | 2012-07-31 | 2017-08-15 | 慧与发展有限责任合伙企业 | 非易失性电阻存储单元 |
| US9362133B2 (en) | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
| US9304396B2 (en) | 2013-02-25 | 2016-04-05 | Lam Research Corporation | PECVD films for EUV lithography |
| US9320387B2 (en) | 2013-09-30 | 2016-04-26 | Lam Research Corporation | Sulfur doped carbon hard masks |
| US9589799B2 (en) | 2013-09-30 | 2017-03-07 | Lam Research Corporation | High selectivity and low stress carbon hardmask by pulsed low frequency RF power |
| US9246085B1 (en) * | 2014-07-23 | 2016-01-26 | Intermolecular, Inc. | Shaping ReRAM conductive filaments by controlling grain-boundary density |
| WO2016032502A1 (en) * | 2014-08-29 | 2016-03-03 | Hewlett-Packard Development Company, L.P. | Fast erasing memristors |
| KR102293859B1 (ko) | 2014-12-22 | 2021-08-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
| US10020346B2 (en) | 2016-05-23 | 2018-07-10 | Western Digital Technologies, Inc. | Resistive memory device by substrate reduction |
| CN110720125B (zh) * | 2017-06-02 | 2021-02-05 | 超极存储器股份有限公司 | 半导体模块 |
| WO2020243342A1 (en) | 2019-05-29 | 2020-12-03 | Lam Research Corporation | High selectivity, low stress, and low hydrogen diamond-like carbon hardmasks by high power pulsed low frequency rf |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943365B2 (en) | 1999-03-25 | 2005-09-13 | Ovonyx, Inc. | Electrically programmable memory element with reduced area of contact and method for making same |
| US6611039B2 (en) | 2001-09-28 | 2003-08-26 | Hewlett-Packard Development Company, L.P. | Vertically oriented nano-fuse and nano-resistor circuit elements |
| US7394626B2 (en) * | 2002-11-01 | 2008-07-01 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
| JP4509467B2 (ja) | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
| WO2004057676A2 (en) * | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Electric device with phase change material and parallel heater |
| DE102004014487A1 (de) | 2004-03-24 | 2005-11-17 | Infineon Technologies Ag | Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material |
| KR101051704B1 (ko) * | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
| KR100626381B1 (ko) * | 2004-07-19 | 2006-09-20 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR100682908B1 (ko) * | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| JP2006203098A (ja) | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
| DE102005005938B4 (de) | 2005-02-09 | 2009-04-30 | Qimonda Ag | Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung |
| EP1710807B1 (en) * | 2005-04-08 | 2008-11-26 | STMicroelectronics S.r.l. | Phase change memory cell with tubular heater and manufacturing method thereof |
| KR100655440B1 (ko) * | 2005-08-30 | 2006-12-08 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR20060128636A (ko) | 2006-05-12 | 2006-12-14 | 김석현 | 회전식 꼬치구이 장치 |
| US20070279974A1 (en) * | 2006-06-06 | 2007-12-06 | Dennison Charles H | Forming heaters for phase change memories with select devices |
| US7473921B2 (en) * | 2006-06-07 | 2009-01-06 | International Business Machines Corporation | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement |
-
2006
- 2006-10-04 KR KR1020060097492A patent/KR100855855B1/ko not_active IP Right Cessation
-
2007
- 2007-06-28 US US11/769,984 patent/US7615769B2/en active Active
- 2007-07-12 TW TW096125403A patent/TWI352423B/zh not_active IP Right Cessation
- 2007-07-19 CN CN200710129485A patent/CN100593868C/zh not_active Expired - Fee Related
-
2009
- 2009-09-25 US US12/567,682 patent/US7811905B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7615769B2 (en) | 2009-11-10 |
| KR100855855B1 (ko) | 2008-09-01 |
| KR20080031539A (ko) | 2008-04-10 |
| US7811905B2 (en) | 2010-10-12 |
| CN101159311A (zh) | 2008-04-09 |
| TW200818471A (en) | 2008-04-16 |
| US20080083916A1 (en) | 2008-04-10 |
| US20100015758A1 (en) | 2010-01-21 |
| TWI352423B (en) | 2011-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100593868C (zh) | 非易失性存储器件及其制造方法 | |
| KR100682926B1 (ko) | 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법 | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| CN101150173A (zh) | 非易失性存储器件及其制造方法 | |
| CN1953230B (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
| Akinaga et al. | Resistive random access memory (ReRAM) based on metal oxides | |
| US8274065B2 (en) | Memory and method of fabricating the same | |
| Tappertzhofen et al. | Capacity based nondestructive readout for complementary resistive switches | |
| US9312479B2 (en) | Variable resistance memory device | |
| US7667998B2 (en) | Phase change memory device and method of forming the same | |
| CN104871313A (zh) | 存储装置和存储装置制造方法 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
| KR20100062570A (ko) | 저항성 메모리 소자 | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ | |
| KR101025656B1 (ko) | 메모리 소자 및 그 제조방법 | |
| JP2023171210A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100310 Termination date: 20130719 |