TWI352423B - Nonvolatile memory device and fabrication method t - Google Patents

Nonvolatile memory device and fabrication method t Download PDF

Info

Publication number
TWI352423B
TWI352423B TW096125403A TW96125403A TWI352423B TW I352423 B TWI352423 B TW I352423B TW 096125403 A TW096125403 A TW 096125403A TW 96125403 A TW96125403 A TW 96125403A TW I352423 B TWI352423 B TW I352423B
Authority
TW
Taiwan
Prior art keywords
electrode
volatile memory
layer
resistive
resistive layer
Prior art date
Application number
TW096125403A
Other languages
English (en)
Other versions
TW200818471A (en
Inventor
Tae Hoon Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200818471A publication Critical patent/TW200818471A/zh
Application granted granted Critical
Publication of TWI352423B publication Critical patent/TWI352423B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

1352423 九、發明說明: 【發明所屬之技術領域】 本案乃關於非揮發性記憶體元件及其製造方法,尤其 關於使用電阻之相變化的電阻切換式隨機存取記憶體 (resistance switching random access mem〇ry , ReRAM)科 技0 【先前技術】 • 一般而言,半導體記憶體元件包含許多記憶體胞格, 其連接成電路。一種範例性的半導體記憶體元件是動態隨 機存取 5己憶體(dynamic random access memory , DRAM)。 典型的DRAM單元§己憶體胞格是由一切換開關和一電容器 所構成,其k供的優點例如兩整合度和快速操作。 然而,由於DRAM記憶體胞格就電荷變化而言乃產生 「0」和「1」二狀態,故當關閉電源時便喪失所有儲存的 資料(亦即其為揮發性記憶體元件),因此難以維持資料。 籲 為了便於維持資料,針對新記憶體科技的研究則嘗試 使用新的變因(非電荷),以於DRAM中產生對應於「〇」 和「1」的二元狀態。 目前研究的非揮發性記憶體元件包含磁性隨機存取記 隐體(magnetic random access memory,MRAM)、鐵電性隨 機存取 5己憶體(ferroelectric random access memory, FRAM)、相變化隨機存取記憶體(phase_change rand〇m access memory,PRAM)·.·等 〇 5 j352^23 MRAM利用在随道接面的磁化方向改變來儲存資料, 而FRAM利用鐵電物質的極化來儲存資料。雖然二者都有 其優缺點,但是基本上都是已知可用於高整合密度、高操 作速度、能夠低功率操作、具有提供良好資料維持的潛力。 PRAM利用因特定材料的相變化所造成的電阻值改變 -來儲存資料,其是由-電阻器和一切換開關(電晶體)所構 成。PRAM所用的電阻器是硫族化合物(chaic〇genide)電阻 器,其存在於結晶狀態或非晶形狀態,此視形成溫度而定。 • 因為非晶形狀態的電阻大於結晶狀態的電阻,所以可以利 用這些特性來製造記憶體元件。當DRAM製程用於製造 PRAM時,姓刻作業可能很困難,甚至要花長時間。此外, 雖然記憶體元件使用電晶體或二極體來切換,但是其結構 複雜,正確的切換操作並不容易。偏好且正在尋求記憶體 元件的簡化結構。 電阻切換式隨機存取記憶體(ReRAM)的研究和發展正 快速地進行,其中高和低電阻值狀態乃依據外界施加的電 壓而可重複地切換。舉例而言,一種ReRAM元件在其本 質狀怨下是以絕緣體而存在,但由於外界施加電壓則相轉 嫒成金屬或半導體狀態,因而展現物理性質的變化。 【發明内容】 藉由在下電極的上邊緣上層積決定ReRAM相的電阻 層’而得到穩定的起始驅動電壓位準,本發明的非揮發性 δ己憶體7L件及其製造方法可以確保ReRAM有一致的操作 6 1352423 特性。 “舉例而言,非揮發性記憶體元件可以包含:第—電極; :者第一電極上邊緣形成的電阻層;填在電阻層裡的絕緣 .層,以及形成於電阻層和絕緣層上的第二電極。電阻層可 以具有由至少兩種不同材料層所構成的層積結構。曰 製造非揮發性記憶體元件的方法可以包含:在半導體 基板的上部形成包含第-電極的第-層間絕緣膜;在第一 層間絕緣膜的上部形成包含接觸孔的第二層間絕緣膜,此 籲接觸孔暴露出第-電極;在接觸孔的側壁上形成由第一、 第二、第三電阻層所構成的層積結構;形成填在層積結構 裡的絕緣層;在層積結構和絕緣層上形成第二電極;以及 在第二電極的上部形成帶有接觸栓塞的第三層間絕緣膜, 此接觸栓塞與第一電極重疊。 因此,藉由在下電極的上邊緣上層積決定ReRAM相 的電阻層,而得到穩定的起始驅動電壓位準,本發明的非 揮發性記憶ϋ元件及其製造方法可以有利地用於確保 響 ReRAM有一致的操作特性。 從後面的敘述將會了解本發明的其他優點和特色,也 可以由在此描述的具體態樣而體會。此外,也可以由申請 專利範圍所界定的結構、方法及其組合而輕易看出本發明 的優點。 【實施方式】 在此之後’將參考圖式以詳述本發明的較佳具體態樣, 7 1352423 以使熟於此技術者可以輕易實施本發明。 圖〗是顯示製造非揮發性 Λ* „ ^體几件之方法的#而 圖。第一層間絕.緣膜13乃形 扪戴面 使用界定下電極的接觸遮罩, 的上。 而以光蝕刻過程來蝕刻第一 層間絕緣膜〗3,以开彡$ τ φ & 々珉下電極接觸孔(未顯示)。 下電極接觸孔則填充以 層17乃形成於下電極15的上:而形成下電極15。電阻 电棧15的上部。絕緣層19 —層間絕緣膜13之不含雷阻恳17
… 不3電阻層17的上部。上電極2i則 形成於電阻層1 7和絕緣層丨9上。 . 楼下來,包含接觸松宾 25的第二層間絕緣膜23則形成於上電極21上。 塞 圖2是解釋非揮發性記憶體元件之操作原理的平面 圖。從圖可清楚看到,ReRAM在其本質狀態下是以絕緣體 而存在(「〇」電阻狀態)。然而’當經由接觸栓塞25而從 外界施加高於起始驅動電壓㈤的電壓時,電流路徑27便 電阻層1 7裡形成,並且ReRAM的相就改變為金屬/半 導體狀態(「1」電阻狀態)。 =此’起始驅動電壓(vt)是足以將ReRAM的相從絕緣 ,狀悲改變成為金屬/半導體狀態的電壓。此時會測量電 机速率,其視施加於絕緣體狀態下和金屬/半導體狀態下 之圮憶體元件的電壓而定,以決定ReRAM是否進行讀取 操作或寫入操作。 # 指 值 舉例而言’如果測量的電流速率大於參考值,則其可 不正在寫入資料。同時,如果測量的電流速率小於參考 ’則其可指示正在讀取資料。 8 然而’在非揮發性記憶體元件及其製造方 電流路徑2 7於嗜你士办 幻Γ月况中, 裡,導致起私操作期間乃隨機形成於電阻層17 導致起始驅動電壓(vt)的分布範圍很廣 辨識ReRAM是否正推此難以 疋否正進仃項取操作或寫入操作。
ReRAM難以得到—致的操作特性。 圖3a到3g是依據本發明的較佳具體態樣來逐步顯干 “非揮發性記憶體元件之方法的截面圖。參考圖3a,,第 m緣膜113乃形成於半導體基板⑴的上部M吏用 界疋下電極的接觸遮罩’而以光㈣過程來姓刻第一層間 絕緣膜 113,以祀士铱 _ /成第一接觸孔。第一接觸孔則填充以金 屬膜而形成下電極115。 、下電極丨15的金屬膜是由選自始族元素的材料所組 成’例如Pt、lr及其冶金等同物。第二層間絕緣膜】^ 7乃 形成於下電極115的上部 '然後,使用界定下電極的接觸 遮罩,而以光蝕刻過程來蝕刻第二層間絕緣膜丨丨7,以形 成第一接觸孔118。 參考圖3b,犧牲性氧化膜up、硬遮罩層12卜光阻123 乃依序形成於包含第二接觸孔118的整個上表面上。光阻 123則藉由界定第一、第二、第三電阻層之預期區域的曝 光遮罩而加以曝光和顯影,以形成光阻圖案12 3 » 參考圖3C,使用光阻圖案123做為遮罩,將硬遮罩層 12 1和犧牲性氧化膜11 9加以蝕刻。 然後就要形成複合的電阻結構。複合的電阻結構可以 是包含第一電阻層125a、第二電阻層l25b、第三電阻層U5c 1352423 的層積結構。 參考圖3d,第一電阻層125a乃形成於暴露之下電極115 的上部。 第一電阻層125a可以是由氧化物所形成,並且最好是 由含有鈮(Nb)的氧化物所形成。 舉例而言,適合的氧化物可以包含例如Nb〇,、Nb Ο 1 2^5、 其等同物或組合的材料,並且可以由任何適當的方法所开〈
成’例如化學氣相沉積(chemical vapor deposition,CVD) 法或物理氣相沉積(physical vapor deposition,PVD)法。接 :來,第一電阻層U5a接受退火處理’以成為緻密的氧化 膜。然後,在第一電阻層125a的上部形成第二電阻層125卜 第二電阻層125b最好是以CVD法或pVD法而由含有 鎳(Ni)的氧化物或含有鈦(Ti)的氧化物所形成。含有鎳…〇 的氧化物可以包含例如沁2〇3或Ni〇2的材料,而含有鈦 的氧化物可以包含例如Ti02的材料。 。第二電阻層125b接受退火處理,以成為緻密的氧化 膜然後’在第二電阻層12513的上部形成第三電阻層125c。 =笛第三電阻層125et好是以CVD法或PVD法而由相 :/—電阻㉟125a的氧化物(例如含有灿的氧化物)所 膜。。第二電阻層125c接受退火處理’以成為緻密的氧化 參考圖3e, 性氧化膜1丨9。 參考圖3f, 移除光阻圖案123、硬遮罩層 將絕緣材料施加於整個上表面 121、犧牲 並且執行 丄352423 平坦化過程’直到第二層間絕緣m 117暴露出來為止。以 此方式,絕緣層127便填充在第一、第二、第三電阻層125&、 l25b、125c 的裡面。 絕緣材料最好是由氧化物所組成,例如鋁(A1)基氧化 物,其相切換的起始驅動電壓高於第一、第二、第二電阻 層125a、125b、125c之相切換的起始驅動電壓。ai基氧
化物可以包含例如A12〇3的材料,並且可以由cvd法或pVD 法所形成。 參考圖3g,上電極129乃形成於第三電阻層丨仏和 絕緣廣127 _L。上電極129是由選自銘族元素的材料所组 成,例如Pt、ΙΓ及其冶金等同物。接下來,第三層間絕緣 膜131則形成於上電極129 i,第三層間絕緣膜ΐ3ι具有 與下電極115重疊的接觸栓塞133。接觸栓塞133可以與 下電極115部分重疊。 圖4是沿著圖3g之A_A,平面切下的平面圖。如圖所 不,第二電阻層125c形成圈形曲線,而絕緣層丨27則形成 於第三電阻層125c裡面。 圖5是依據本發明的較佳具體態樣來解釋非揮發性記 憶體元件之操作原理的平面圖。如圖所示,依據本發明之 ReRAM的具體態樣在其本質狀態下是以絕緣體而存在 (「〇」資料)。然而,當經由接觸栓塞133而從外界施加高 於起始驅動電壓(vt)的電壓時,電流路徑135便在第一、 第二、第三電阻層125a、125b、125c裡形成,而使ReRAM 的相變成金屬/半導體狀態(r i」資料)。 1352423 全屬率,其視施加於絕緣體狀態下和/或於
• 孟屬/平導體狀雜下夕浩胁-/A 怎下之5己憶體兀件的電壓而定,以決定 mi行讀取操作或寫入操作。舉例而言,二 .= 阻層心是由不同於第二電阻層⑽ 的材料所組成,它們的雷阳# + # # -R … 彼此互不相同。因此, 疋在金屬/半導體狀態時,則位準對應於電阻 值的貧料(位準為「!」或在「 讀」丨」之間的資料)便被 Φ 者,因為第…第:、第三電阻層心、125b、125c 成於第二接觸孔"8的侧壁上,所以電流路徑i35 伙1施加起始驅動電壓(Vt)時便可維持在邊緣。因此, 起始驅動電Μ㈤的位準變得穩定,可以確保元件有一致 的操作特性。 τ β Μ 此外,依據本發明在此所述之一或多個具體態樣及其 的ReRAM ’可以取代DRAM所用的二極體或電晶體。 _然本發明已參照特定的具體態樣來描述,但是孰於 •此技術者顯然可以做出各式各樣的變化和修改,而不偏離 本心明如底下中請專利範圍所界定的精神和範圍。 【圖式簡單說明】 圖1是顯示製造非揮發性記憶體元件之方法的戴面 圖2疋解釋非揮發性記憶體元件之操作原理的平面 12 1352423 圖h到3g是依據本發明 製造非揮發性圮产髀一从 的較佳具體態樣來逐步顯示 早贫性》己知體几件之方法的截面圖; 圖4是沿著圖3g之A A,i工 日 g之A-A千面切下的平面圖丨以及 :5是依據本發明的較佳具體態樣來解釋非揮發性 憶體70件之操作原理的平面圖》
【主 要元件符號說明】 11 半導體基板 13 第—層間絕緣膜 15 下電極 17 電阻層 19 絕緣層 21 上電極 23 第二層間絕緣膜 25 接觸栓塞 27 電流路徑 111 半導體基板 113 第一層間絕緣膜 115 下電極 117 第二層間絕緣膜 118 第—接觸孔 119 犧牲性氧化膜 121 硬遮罩層 123 光阻圖案 13 1352423 125a 第一電阻層 125b 第二電阻層 125c 第三電阻層 127 絕緣層 129 上電極 13 1 第三層間絕緣膜 133 接觸栓塞 135 電流路徑 14

Claims (1)

1352423 100年3月30日修疋替換頁 申請專利範圍: 1 第:r揮發性—^ 沿著第一電極邊緣形成的電阻層; ’- 填在電阻層裡的絕緣層;以及 形成於電阻層和絕緣層上的第二電極,其中電阻層具 有由至少兩種不同材料層所構成的複合結構並且該絕緣 層包括具有做相切換之第一起始驅動電壓的材料,此第一 起始驅動電壓不同於電阻層做相切換的第二起始驅動電 壓。 2. 如申凊專利範圍第丨項的非揮發性記憶體元件,其 中第-電極和第二電極包括鉑族元素或其冶金等同物。 3. 如申清專利範圍第2項的非揮發性記憶體元件,其 中鉑族元素包含鉑(Pt)和銥(Ir)。 士申叫專利範圍第1項的非揮發性記憶體元件,其 中第起始驅動電壓高於第二起始驅動電壓。 士申叫專利範圍第1項的非揮發性記憶體元件,其 中絕緣層包括含有鋁(A1)的氧化物。 6. 如申請專利範圍第5項的非揮發性記憶體元件,其 中含有A1的氡化物包括ai2〇3。 7. 如申請專利範圍第丨項的非揮發性記憶體元件,其 中電阻層包括: 形成於第一電極一部分上的第一電阻層; 15 1352423
---— 形成於第-電阻層-部分上的第二電阻層; 形成於苐二電阻層—部分上的第三電阻層广 二如申讀專利範圍第7項的非揮發性記憶體元件 和第三電阻層包括含有銳⑽)的氧化物 其 Φ人古KFK #專利範圍第8項的非揮發性記憶體元件 中3有Nb的氧化物包括Nb〇2和Nb2〇5。 广如申請專利範圍第7項的非揮發性記憶體元件,立 :電阻層包括含有鎳⑽的氧化物或含有鈦㈤的氧化 物。 11.如中睛專利範圍第1〇項的非揮發性記憶體元件, 其中含有Ni的氧化物包括Ni2〇3和Ni〇2, 12·如申請專利範圍第10項的非揮發性記憶體元件, 其中含有Ti的氧化物包括Ti〇2。 A如申請專利範圍帛!項的非揮發性記憶體元件,盆 中電阻層包括含有至少兩種不同材料層的層積物。 14. 一種製造非揮發性記憶體元件的方法,其包括: 在半導體基板的-部分上形成包含第一電極的第一層 間絕緣膜; 在第一層間絕緣膜的一部分上形成包含接觸孔的第二 層間絕緣膜’此接觸孔暴露出第_電極; 在接觸孔的侧壁上形成由多個電阻部分所構成的複合 9 形成填在複合結構裡的絕緣層; 在複合結構和絕緣層上形成第二電極;以及 在第二電極的一部分上形成帶有接觸栓塞的第三層間 結構 16 1352423 100年8月5日修正替換μ 絕緣膜’此接觸拴塞與第一電極重疊β 1 5.如申請專利範圍第14項的方法,其中第一電極和 第二電極包括鉑族元素或其冶金等同物。 其中鉑族元素包 其中複合結構的 1 6.如申請專利範圍第15項的方法 含鉑(Pt)和銥(lr)。 17.如申請專利範圍第14項的方法 形成包括: 在包含接觸孔的整個上表面上依序形成犧牲性氧化膜 ^ 和硬遮罩層; 使用暴露出複合結構之預期區域的遮罩,而以光钱刻 過程將硬遮罩層和犧牲性氧化膜加以蝕刻; 在所暴露之複合結構預期區域令形成多個電阻部分; 以及 移除硬遮罩層和犧牲性氧化膜。 18. 如申請專利範圍第14項的方法其進一步包括: 將多個電阻部分的每一者加以退火。 19. 如申請專利範圍第14項的方法纟中形成包含多 個電阻部分的複合結構乃包括:形成第一、第二、第三電 阻層。 2〇.如申請專利範圍第19項的方法其中形成第一、 第二、第二電阻層乃包括:形成層積結構。 21·如申請專利範圍第19項的方法,其巾第—電阻層 和第二電阻層包括含有鈮(Nb)的氧化物。 2 士申專利範圍第21項的方法,其中含有Mb的 氧化物包括Nb〇2和Nb2〇5。 17 1352423 100年8月5日修正替換頁 23.如申請專利範圍第19項的方法中第二電心~ 包括含有鎳(Ni)的氧化物或含有鈦(τ 认如申請專利範圍第23項的方法氧其中物含有犯的氧 化物包括Νι203和Ni02, R如申請專利範圍第23項的方法,其中含有Ti的氧 化物包括Ti02。 26. 如申請專利範圍第14項的方法,#中絕緣層包括 八有做相切換之第一起始驅動電壓的材料,此第一起始驅 •動電壓不同於複合結構做相切換的第二起始驅動電壓。 27. 如中請專利範圍第26項的方法,纟中第—起始驅 動電壓尚於第二起始驅動電壓。 Μ.如中請專利範圍第14項的方法,纟中絕緣層包括 含有結(A1)的氧化物。 A如申請專利範圍帛28帛的方法,其中含有ai的氧 化物包括Al2〇3。 30.如申請專利範圍第19項的方法,其中第一、第二、
第三電阻層是以化學H相 接^ 予乳相/儿積(CVD)法或物理氣相沉積 (PVD)法所形成。 十一、圖式: 如次頁 18
TW096125403A 2006-10-04 2007-07-12 Nonvolatile memory device and fabrication method t TWI352423B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097492A KR100855855B1 (ko) 2006-10-04 2006-10-04 비휘발성 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200818471A TW200818471A (en) 2008-04-16
TWI352423B true TWI352423B (en) 2011-11-11

Family

ID=39274347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125403A TWI352423B (en) 2006-10-04 2007-07-12 Nonvolatile memory device and fabrication method t

Country Status (4)

Country Link
US (2) US7615769B2 (zh)
KR (1) KR100855855B1 (zh)
CN (1) CN100593868C (zh)
TW (1) TWI352423B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US8664124B2 (en) 2005-10-31 2014-03-04 Novellus Systems, Inc. Method for etching organic hardmasks
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8975613B1 (en) 2007-05-09 2015-03-10 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8962101B2 (en) 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
US8435608B1 (en) 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
US8049305B1 (en) 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
CN101826546B (zh) * 2010-04-06 2011-10-05 中国科学院上海微系统与信息技术研究所 纳米级侧壁限制电阻转换存储器单元及制造方法
US8563414B1 (en) 2010-04-23 2013-10-22 Novellus Systems, Inc. Methods for forming conductive carbon films by PECVD
KR101113014B1 (ko) * 2010-06-15 2012-02-27 서울대학교산학협력단 스페이서 구조를 갖는 저항성 메모리 소자 및 그 제조방법
US8735862B2 (en) * 2011-04-11 2014-05-27 Micron Technology, Inc. Memory cells, methods of forming memory cells and methods of forming memory arrays
KR101882850B1 (ko) * 2011-12-29 2018-07-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
SG195494A1 (en) 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
WO2014021833A1 (en) 2012-07-31 2014-02-06 Hewlett-Packard Development Company, L.P. Non-volatile resistive memory cells
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US9320387B2 (en) 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
US20170279042A1 (en) * 2014-08-29 2017-09-28 Hewlett-Packard Development Company, L.P. Fast erasing memristors
KR102293859B1 (ko) 2014-12-22 2021-08-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10020346B2 (en) 2016-05-23 2018-07-10 Western Digital Technologies, Inc. Resistive memory device by substrate reduction
WO2018220846A1 (ja) * 2017-06-02 2018-12-06 ウルトラメモリ株式会社 半導体モジュール
US11837441B2 (en) 2019-05-29 2023-12-05 Lam Research Corporation Depositing a carbon hardmask by high power pulsed low frequency RF

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6611039B2 (en) 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR20050084319A (ko) * 2002-12-19 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전기 디바이스
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100626381B1 (ko) * 2004-07-19 2006-09-20 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
DE102005005938B4 (de) 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE602005011249D1 (de) * 2005-04-08 2009-01-08 St Microelectronics Srl Phasenwechselspeicher mit rohrförmiger Heizstruktur sowie deren Herstellungsverfahren
KR100655440B1 (ko) * 2005-08-30 2006-12-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR20060128636A (ko) 2006-05-12 2006-12-14 김석현 회전식 꼬치구이 장치
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
US7473921B2 (en) * 2006-06-07 2009-01-06 International Business Machines Corporation Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement

Also Published As

Publication number Publication date
CN101159311A (zh) 2008-04-09
US7615769B2 (en) 2009-11-10
TW200818471A (en) 2008-04-16
US7811905B2 (en) 2010-10-12
KR100855855B1 (ko) 2008-09-01
US20100015758A1 (en) 2010-01-21
KR20080031539A (ko) 2008-04-10
CN100593868C (zh) 2010-03-10
US20080083916A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
TWI352423B (en) Nonvolatile memory device and fabrication method t
TWI360219B (en) Nonvolatile memory device and fabrication method t
TWI316752B (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
JP5472888B2 (ja) 抵抗体を利用した不揮発性メモリ素子の製造方法
TWI260744B (en) Asymmetric-area memory cell
TWI323939B (en) Memory device having wide area phase change element and small electrode contact area
TWI354386B (zh)
TWI290369B (en) Phase change memory with adjustable resistance ratio and fabricating method thereof
TWI332703B (en) Phase changeable memory cell array region and method of forming the same
TWI324823B (en) Memory device and fabrications thereof
CN102903845B (zh) 一种阻变存储器及其制备方法
TW201203639A (en) A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
JP2007134724A (ja) 不揮発性メモリ素子及びその製造方法
TW201041176A (en) Ring-shaped electrode and munufacturing method for same
CN101197318A (zh) 制造存储单元的自对准空洞及底电极的方法
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
WO2014121618A1 (zh) 一种高可靠性非挥发存储器及其制备方法
CN101197422A (zh) 在制造存储单元时产生微孔开口的方法
TW200849477A (en) Method for manufacturing a phase change memory device with pillar bottom electrode
JP2007067415A (ja) 不揮発性メモリ素子及びその製造方法
WO2012126186A1 (zh) 一种阻变存储器及其制备方法
CN107591479A (zh) 电阻式随机存取存储器
US10608177B2 (en) Self-gated RRAM cell and method for manufacturing the same
TW200818467A (en) Memory cell and process for manufacturing the same
TW200952170A (en) Resistance RAM device having a carbon nano-tube and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees