JP5472888B2 - 抵抗体を利用した不揮発性メモリ素子の製造方法 - Google Patents
抵抗体を利用した不揮発性メモリ素子の製造方法 Download PDFInfo
- Publication number
- JP5472888B2 JP5472888B2 JP2005337858A JP2005337858A JP5472888B2 JP 5472888 B2 JP5472888 B2 JP 5472888B2 JP 2005337858 A JP2005337858 A JP 2005337858A JP 2005337858 A JP2005337858 A JP 2005337858A JP 5472888 B2 JP5472888 B2 JP 5472888B2
- Authority
- JP
- Japan
- Prior art keywords
- data storage
- storage layer
- forming
- insulating layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000015654 memory Effects 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 115
- 238000013500 data storage Methods 0.000 claims description 93
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910000480 nickel oxide Inorganic materials 0.000 description 8
- 230000010354 integration Effects 0.000 description 6
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Description
本発明は、抵抗体を利用した不揮発性メモリ素子の製造方法に係り、より詳細には、高集積化が可能であり、かつリセット電流を低められる構造を持つ不揮発性メモリ素子の製造方法に関する。
従来の抵抗体を利用した不揮発性メモリ素子として、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）などが開発された。ＤＲＡＭやフラッシュメモリが電荷を利用して二進情報を保存する一方、これら素子は強誘電体物質の分極現象（ＦＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）、相変化による抵抗変化（ＰＲＡＭ）などを利用して二進情報を保存する特徴を持つ。特に、これらは、ＤＲＡＭが持つ高集積特性及びフラッシュメモリが持つ不揮発性特性をいずれも持っていて、従来の揮発性や不揮発性メモリに代える可能性がある素子として注目される。
従来の抵抗体を利用した不揮発性メモリ素子の一例として、ＰＲＡＭは、ＧｅＳｂＴｅのような相変化物質が電気的なパルスによる局部的な熱発生によりクリスタル（ｃｒｙｓｔａｌｌｉｎｅ）及びアモルファス（ａｍｏｒｐｈｏｕｓ）状態に変化する特性を利用して、二進情報を記憶する素子である。ＰＲＡＭは、二進情報を記憶するメモリセルが相変化層とレジスタ及びスイッチトランジスタで構成される。トランジスタは、一般的にシリコンウェーハ上に設けられ、レジスタ及び相変化層は、前記トランジスタ上に設けられる。相変化層は、いわゆるＧＳＴ（ＧｅＳｂＴｅ）基盤の物質であって、カルコゲナイドという名称で呼ばれる。レジスタの用途は、相変化層を加熱する目的で使われる。加熱される程度によって相変化層がクリスタル及びアモルファス状態に相変化を起こすようになって抵抗値が変わり、抵抗に流れる電流によって電圧が変わるので、二進情報を保存及び判読できる。
ところが、このような従来の不揮発性メモリ素子において、抵抗体は、耐エッチング性に優れ、既存のＤＲＡＭ工程を利用すればエッチングが難しく、エッチングが可能であるとしても長時間がかかる物質である。このような理由で、従来の抵抗体を利用した不揮発性メモリ素子の場合、生産性が低くなって製品コストが高くなるが、このような結果は、市場での競争力を失わせる。したがって、新たな抵抗材料の開発が要求される。
また、従来の不揮発性メモリ素子において、抵抗体は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用して薄膜形態に形成されるために、稠密かつ均一な膜質を得難く、その抵抗体を構成する元素の組成比を制御し難かった。抵抗体を構成する元素の組成比は、メモリ素子のスイッチング特性に大きい影響を及ぼす。
特許文献１は、ＭＯＣＶＤ方法による金属酸化物蒸着方法を開示する。前記特許文献１は、選択された前駆体を利用して抵抗メモリ材料を含む含金属膜を形成する技術に関する。しかし、含金属膜中の酸素含量はメモリ素子のスイッチング特性に影響を及ぼすが、そのようなＭＯＣＶＤ方法では、前記酸素含量の制御には限界がある。また、前記含金属膜は薄膜形態を持つために、メモリ素子の高集積化及びリセット電流を低めるのに限界がある。したがって、高集積化が可能であり、かつリセット電流を低めることができるメモリ素子の構造開発が要求される。
大韓民国公開特許公報第２００４−００５５５９４号明細書
本発明が解決しようとする技術的課題は、高集積化が可能であり、かつリセット電流を低めることができる構造を持つ不揮発性メモリ素子の製造方法を提供することである。
また、本発明によれば、スイッチング素子を準備する工程と、前記スイッチング素子に電気的に連結されたデータ保存部を形成する工程と、を含む不揮発性メモリ素子の製造方法において、前記データ保存部を形成する工程は、前記スイッチング素子に連結される下部電極を形成する工程と、前記下部電極上のみに絶縁層を形成する工程と、前記絶縁層に前記下部電極が露出されるコンタクトホールを形成する工程と、前記コンタクトホールに、印加される電圧によって相異なる抵抗値を持つ遷移金属酸化物で、データ保存層を形成する工程と、前記絶縁層及びデータ保存層上に上部電極を形成する工程と、を含み、さらに、前記データ保存部及び前記スイッチング素子を層間絶縁層によって埋め込む工程と、前記上部電極の上部面を露出させる工程と、を含む不揮発性メモリ素子の製造方法が提供される。
本発明によれば、ＣＶＤ法によりデータ保存層が形成されるために、稠密かつ均一な膜質を持つデータ保存層が得られる。特に、前記データ保存層を絶縁層のコンタクトホール内に形成することによって、従来の薄膜形態のデータ保存層にはない３次元構造に立体化されたデータ保存層が得られる。このような３次元構造に立体化されたデータ保存層は、従来よりも小さなサイズを持ちながらもメモリ保存特性は従来よりも劣ることはない。特に、このように３次元構造に立体化されたデータ保存層によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわち、メモリ素子のリセット電流Ｉｒｅｓｅｔを低めることができる。
以下、本発明による抵抗体を利用した不揮発性メモリ素子及びその製造方法の望ましい実施形態を、添付された図面を参照して詳細に説明する。この過程において、図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示してある。
図１は、本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の概略的断面図である。
図１を参照すれば、本発明による抵抗体を利用した不揮発性メモリ素子は、基板４０、基板４０に形成されたトランジスタ及び前記トランジスタの一領域に連結されたデータ保存部Ｓを備える。前記トランジスタは、導電性不純物がドーピングされたソース４２とドレイン４４、及びソース４２とドレイン４４との間のチャンネル領域４６上に形成されたゲート積層物４８、５０を備える。ゲート積層物４８、５０は、順次に積層されたゲート絶縁膜４８及びゲート電極５０で構成される。ここで、前記トランジスタは、スイッチング素子の一実施形態に過ぎず、前記トランジスタの代りにスイッチの機能を行うダイオードが利用されてもよい。
前記データ保存部Ｓは、ドレイン４４上に形成されている。前記データ保存部Ｓは、ドレイン４４と直接接触する下部電極５２、下部電極５２上に設けられたものであり、前記下部電極５２が露出されるコンタクトホールｈ１が設けられた所定厚さの絶縁層５３、前記コンタクトホールｈ１を満たすものであり、遷移金属酸化物で形成されたデータ保存層５４、前記絶縁層５３及びデータ保存層５４上に設けられた上部電極５６を備える。
また、前記トランジスタ及びデータ保存部Ｓを埋め込む層間絶縁層６０が形成されており、前記上部電極５６の上部面は露出される。また、層間絶縁層６０上にプレート電極５８が積層されており、プレート電極５８は、上部電極５６の露出された領域とコンタクトされる。プレート電極５８と上部電極５６とは同一物質でありうる。
ここで、前記絶縁層５３はＳｉＯ２物質で形成できる。前記データ保存層５４は、印加される電圧の大きさによって抵抗が変化する可変抵抗体である。このようなデータ保存層５４は、遷移金属酸化物で形成される。遷移金属酸化物は、周期率表上の遷移金属から形成されるグループで選択されたいずれか一つの元素の酸化物である。例えば、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、ＷまたはＣｏの酸化物をいい、このような遷移金属酸化物の一例として、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオブ酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）またはコバルト酸化物（ＣｏＯ）などがある。このような遷移金属酸化物で形成された抵抗体、すなわち、データ保存層５４を利用してデータを保存する原理は、図２と共に説明されうる。
図２は、遷移金属酸化物で形成されたデータ保存層の電流−電圧特性を示すグラフである。具体的には、ニッケル酸化物で形成されたデータ保存層の電流−電圧特性グラフである。グラフに示すように、遷移金属酸化物は印加される電圧によって相異なる抵抗値を持つことができ、このような抵抗値の差を利用して二進情報を保存及び判読できる。図２を参照して具体的に説明すれば、横軸は、データ保存部Ｓに印加される電圧を表し、縦軸は、前記電圧によるソース４２とドレイン４４との間に流れるドレイン電流Ｉｄを表す。
参照符号Ｇ１は、データ保存部Ｓの抵抗、さらに正確には、データ保存層５４の抵抗値が低くなった時に適用される電流−電圧曲線を示す第１グラフを表す。そして参照符号Ｇ２は、データ保存層５４の抵抗値が高くなった時（ドレイン電流値が低い時）に適用される電流−電圧曲線を示す第２グラフを表す。
第１グラフＧ１を参照すれば、データ保存層５４に印加される電圧に比例してドレイン電流Ｉｄが変化することが分かる。しかし、データ保存層５４に印加される電圧が第１電圧Ｖ１（Ｖ１＞０）になるとデータ保存層５４の抵抗が突然に大きくなり、データ保存層５４のドレイン電流Ｉｄは急激に小さくなることが分かる。データ保存層５４のこのような状態は、データ保存層５４に第２電圧Ｖ２（Ｖ２＞Ｖ１）が印加されるまで維持される。すなわち、データ保存層５４に印加される電圧が△Ｖ（Ｖ１〜Ｖ２）の間はデータ保存層５４の抵抗が急激に高くなる。次いで、データ保存層５４に印加される電圧が第２電圧Ｖ２よりも大きくなると、データ保存層５４の抵抗は再び急激に低くなって、データ保存層５４のドレイン電流Ｉｄの変化は、データ保存層５４に第１電圧Ｖ１より小さな電圧が印加されている時と同様に、印加される電圧に比例することが分かる。
一方、本発明者は、実験を通じて、第１電圧Ｖ１よりも大きい電圧範囲において、データ保存物質層５４に印加する電圧の大きさによって、第１電圧Ｖ１よりも小さな電圧を印加した場合に測定される電流値が異なるということを見出した。
具体的に、データ保存層５４に第３電圧（Ｖ３＞Ｖ２）を印加してデータ保存層５４に第１抵抗値を持たせた後、データ保存層５４に第１電圧Ｖ１より小さな電圧を印加した時は、データ保存層５４から第１グラフＧ１による電流値（抵抗値）が測定された（以下、第１の場合という）。
一方、データ保存層５４に第１電圧Ｖ１より大きいかまたは同じであるか、第２電圧Ｖ２より小さいかまたは同じである、所定の電圧（Ｖ１≦Ｖ≦Ｖ２）を印加して、図２に図示したようにデータ保存層５４に第２抵抗値（＞第１抵抗値）を持たせた後、データ保存層５４に第１電圧Ｖ１より小さな電圧を印加した時は、データ保存層５４から第２グラフＧ２による電流値（抵抗値）が測定された（以下、第２の場合という）。
第１電圧Ｖ１より小さな所定の電圧で、第２グラフＧ２によって測定された電流値は、第１グラフＧ１によって測定された電流値よりはるかに小さい。抵抗値の場合は逆になる。これは、第１電圧Ｖ１より小さな所定の電圧でデータ保存層５４から相異なる二つの電流値が測定できるということを意味する。測定される二つの電流値は、それぞれデータ保存層５４に記録されたデータ“０”及び“１”に該当する。
したがって、前記第１の場合は、データ保存層５４にデータ“１”を記録して再生する場合であり、前記第２の場合は、データ保存層５４にデータ“０”を記録して再生する場合であることが分かる。
前記第１及び第２場合に対するデータ値の指定は任意的である。したがって、前記第１場合は、データ“０”を記録して再生する場合になり、前記第２場合は、データ“１”を記録して再生する場合になりうる。
図３は、図１に図示した不揮発性メモリ素子の等価回路図である。ここで、参照符号Ｔｒは、前記トランジスタを表し、Ｒｖは、データ保存層５４に該当する可変抵抗体を表す。
前記のような本発明によれば、前記データ保存層５４を絶縁層５３のコンタクトホールｈ１内に形成することによって、従来薄膜形態のデータ保存層ではない３次元構造で立体化されたデータ保存層５４を得られる。このような３次元構造に立体化されたデータ保存層５４は、従来より小さなサイズでありながらもメモリ保存特性は従来よりも劣ることはない。特に、このように３次元構造に立体化されたデータ保存層５４によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわち、メモリ素子のリセット電流（Ｉｒｅｓｅｔ；ｒｅｓｅｔ ｃｕｒｒｅｎｔ）を低めることができる。
図４Ａ及び図４Ｂは、それぞれ本発明の実施形態によって３次元構造に立体化されたデータ保存層及び従来の薄膜形態のデータ保存層の電流−電圧特性を示すグラフである。ここで、データ保存層はＮｉＯ物質で形成し、それぞれ化学気相蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（図４Ａ）及びＰＶＤ法（図４Ｂ）により形成した。図４Ａ及び図４Ｂを比較すると、本発明による３次元構造に立体化されたデータ保存層において、電流−電圧特性がはるかに優れていることが分かる。
図５Ａないし図５Ｉは、本発明の望ましい実施形態による抵抗体を利用した不揮発性メモリ素子の製造方法を示す工程フローチャートである。
まず、図５Ａに示すように、スイッチング素子として基板４０に形成されたトランジスタを準備する。前記トランジスタは、導電性不純物がドーピングされたソース４２とドレイン４４、及びソース４２とドレイン４４との間のチャンネル領域４６上に形成されたゲート積層物４８、５０を備える。ゲート積層物４８、５０は、順次に積層されたゲート絶縁膜４８及びゲート電極５０で構成される。ここで、前記トランジスタは、スイッチング素子の一実施形態に過ぎず、前記トランジスタの代りにスイッチ機能を持つダイオードが利用されてもよい。
次いで、図５Ｂないし図５Ｄに示すように、前記トランジスタのドレイン４４上に下部電極５２を形成し、前記下部電極５２上に所定厚さのＳｉＯ２絶縁層５３を形成する。次いで、前記絶縁層５３をエッチングして前記絶縁層５３に前記下部電極５２の所定領域が露出されるコンタクトホールｈ１を形成する。その後、図５Ｅに示すように、前記コンタクトホールｈ１を遷移金属酸化物で満たしてデータ保存層５４を形成する。前記データ保存層５４の形成過程で、前記絶縁層５３上に遷移金属酸化物層（図示せず）がさらに形成されうるが、このような遷移金属酸化物層（図示せず）は、エッチングなどのような工程により除去できる。このように所定深さを持つコンタクトホールｈ１にデータ保存層５４を形成するためには、ＣＶＤ法を行うことが望ましい。特に、前記ＣＶＤ法で気相化された遷移金属と酸素ソースガスとを反応させることができ、前記ＣＶＤ法を行う間に酸素ソースとしてＨ２Ｏ、Ｏ２、Ｏ２−活性化プラズマガスなどを交差注入して、前記遷移金属酸化物の酸素含量を調節できる。前記酸素含量を制御することによって、スイッチング特性に優れたデータ保存層５４が得られる。データ保存層、すなわち、遷移金属酸化物の酸素含量によるスイッチング特性については、図７のグラフを参考にすることができる。ＣＶＤ法によれば、稠密かつ均一な膜質を持つデータ保存層５４が得られる。特に、前記データ保存層５４を絶縁層５３のコンタクトホールｈ１内に形成することによって、従来の薄膜形態のデータ保存層ではない３次元構造に立体化されたデータ保存層が得られる。従来のＰＶＤ法による場合このような３次元構造の立体化されたデータ保存層を得ることができず、また遷移金属酸化物でデータ保存層を形成する時に酸素含量を制御することも難かった。
次いで、図５Ｆに示すように、前記絶縁層５３及びデータ保存層５４上に上部電極を形成する。その後、図５Ｇないし図５Ｉに示すように、前記トランジスタ及びデータ保存部Ｓを埋め込む層間絶縁層６０を形成した後、前記上部電極５６の上部面を一部露出させる。その後、前記層間絶縁層６０及び上部電極５６の露出された領域上にプレート電極５８を形成する。
前記のような本発明の製造方法によれば、従来の薄膜形態のデータ保存層ではない３次元構造に立体化されたデータ保存層を得ることができる。このような３次元構造に立体化されたデータ保存層は、従来よりも小さなサイズを持ちながらもメモリ保存特性は従来のものより劣ることはない。特に、このように３次元構造に立体化されたデータ保存層によれば、メモリ素子の集積度を高めることができ、データの記録及び消去に必要な電流、すなわちメモリ素子のリセット電流Ｉｒｅｓｅｔを低められる。
図６は、遷移金属酸化物で形成されたデータ保存層の酸素含量によるスイッチング特性を示すグラフである。図示されたグラフで分かるように、酸素含量はデータ保存層のスイッチング特性に相当な影響を与えている。
図７は、３次元構造に立体化されたニッケル酸化物（ＮｉＯ）のデータ保存層を示す断面写真を示す図である。
本願発明の理解を助けるために、いくつかの模範的な実施形態が説明され、添付された図面に図示したが、このような実施形態は単に広い発明を例示するだけであって、本発明を制限しないという点が理解されねばならず、そして、本発明は図示されて説明された構造及び配列には限定されないという点が理解されねばならず、これは、多様な他の修正が当業者により行うことが可能であると言うことを意味している。
本発明は、不揮発性メモリ素子の製造に好適に利用できる。
４０ 基板、
４２ ソース、
４４ ドレイン、
４６ チャンネル領域、
４８ ゲート絶縁膜、
５０ ゲート電極、
５２ 下部電極、
５３ 絶縁層、
５４ データ保存層、
５６ 上部電極、
５８ プレート電極、
６０ 層間絶縁層、
Ｓ データ保存部、
ｈ１ コンタクトホール。
４２ ソース、
４４ ドレイン、
４６ チャンネル領域、
４８ ゲート絶縁膜、
５０ ゲート電極、
５２ 下部電極、
５３ 絶縁層、
５４ データ保存層、
５６ 上部電極、
５８ プレート電極、
６０ 層間絶縁層、
Ｓ データ保存部、
ｈ１ コンタクトホール。
Claims (6)
- スイッチング素子を準備する工程と、前記スイッチング素子に電気的に連結されたデータ保存部を形成する工程と、を含む不揮発性メモリ素子の製造方法において、
前記データ保存部を形成する工程は、
前記スイッチング素子に連結される下部電極を形成する工程と、
前記下部電極上のみに絶縁層を形成する工程と、
前記絶縁層に前記下部電極が露出されるコンタクトホールを形成する工程と、
前記コンタクトホールに、印加される電圧によって相異なる抵抗値を持つ遷移金属酸化物で、データ保存層を形成する工程と、
前記絶縁層及びデータ保存層上に上部電極を形成する工程と、を含み、
さらに、前記データ保存部及び前記スイッチング素子を層間絶縁層によって埋め込む工程と、
前記上部電極の上部面を露出させる工程と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記遷移金属酸化物は、Ｎｉ、Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、ＷまたはＣｏの酸化物であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記データ保存層は、化学気相蒸着法により形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記化学気相蒸着法を行う間に、酸素ソースとしてＨ２Ｏ、Ｏ２、Ｏ２−活性化プラズマガスを交差注入して前記遷移金属酸化物の酸素含量を調節することを特徴とする請求項３に記載の不揮発性メモリ素子の製造方法。
- 前記絶縁層は、ＳｉＯ２物質で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
- 前記スイッチング素子は、トランジスタまたはスイッチング機能を持つダイオードであることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050008752A KR100682926B1 (ko) | 2005-01-31 | 2005-01-31 | 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법 |
| KR10-2005-0008752 | 2005-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006210882A JP2006210882A (ja) | 2006-08-10 |
| JP5472888B2 true JP5472888B2 (ja) | 2014-04-16 |
Family
ID=36297229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005337858A Active JP5472888B2 (ja) | 2005-01-31 | 2005-11-22 | 抵抗体を利用した不揮発性メモリ素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7820996B2 (ja) |
| EP (1) | EP1686624B1 (ja) |
| JP (1) | JP5472888B2 (ja) |
| KR (1) | KR100682926B1 (ja) |
| DE (1) | DE602005001924T2 (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8468777B2 (en) * | 2005-02-16 | 2013-06-25 | Yuyama Mfg. Co., Ltd. | Tablet filling device |
| KR100684908B1 (ko) | 2006-01-09 | 2007-02-22 | 삼성전자주식회사 | 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템 |
| KR100764343B1 (ko) * | 2006-09-22 | 2007-10-08 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100785032B1 (ko) * | 2006-11-29 | 2007-12-12 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| US7972897B2 (en) | 2007-02-05 | 2011-07-05 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7704789B2 (en) * | 2007-02-05 | 2010-04-27 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7678607B2 (en) * | 2007-02-05 | 2010-03-16 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US8097878B2 (en) * | 2007-03-05 | 2012-01-17 | Intermolecular, Inc. | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides |
| US7629198B2 (en) * | 2007-03-05 | 2009-12-08 | Intermolecular, Inc. | Methods for forming nonvolatile memory elements with resistive-switching metal oxides |
| KR100852206B1 (ko) * | 2007-04-04 | 2008-08-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법. |
| WO2008140979A1 (en) * | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
| US7863087B1 (en) | 2007-05-09 | 2011-01-04 | Intermolecular, Inc | Methods for forming resistive-switching metal oxides for nonvolatile memory elements |
| KR101350979B1 (ko) * | 2007-05-11 | 2014-01-14 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
| US7881092B2 (en) * | 2007-07-24 | 2011-02-01 | Rising Silicon, Inc. | Increased switching cycle resistive memory element |
| US8294219B2 (en) * | 2007-07-25 | 2012-10-23 | Intermolecular, Inc. | Nonvolatile memory element including resistive switching metal oxide layers |
| US8101937B2 (en) | 2007-07-25 | 2012-01-24 | Intermolecular, Inc. | Multistate nonvolatile memory elements |
| KR20090055874A (ko) * | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US7741630B2 (en) * | 2008-02-08 | 2010-06-22 | Qimonda Ag | Resistive memory element and method of fabrication |
| DE102008008144A1 (de) * | 2008-02-08 | 2009-08-20 | Qimonda Ag | Resistives Speicherelement und Herstellungsverfahren |
| JP2009206418A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 不揮発性メモリ装置及びその製造方法 |
| JP5364280B2 (ja) | 2008-03-07 | 2013-12-11 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
| US8373149B2 (en) | 2008-04-07 | 2013-02-12 | Nec Corporation | Resistance change element and manufacturing method thereof |
| US8034655B2 (en) * | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US8211743B2 (en) * | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| JP5215741B2 (ja) * | 2008-06-09 | 2013-06-19 | シャープ株式会社 | 可変抵抗素子 |
| US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| WO2010042732A2 (en) * | 2008-10-08 | 2010-04-15 | The Regents Of The University Of Michigan | Silicon-based nanoscale resistive device with adjustable resistance |
| KR20100041155A (ko) | 2008-10-13 | 2010-04-22 | 삼성전자주식회사 | 저항성 메모리 소자 |
| EP2202816B1 (en) * | 2008-12-24 | 2012-06-20 | Imec | Method for manufacturing a resistive switching memory device |
| JP5462490B2 (ja) * | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
| JP2010177624A (ja) * | 2009-02-02 | 2010-08-12 | Toshiba Corp | 半導体記憶装置 |
| JP2010287683A (ja) * | 2009-06-10 | 2010-12-24 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| EP2549535B1 (en) * | 2010-03-19 | 2015-11-04 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element and production method therefor |
| US8362477B2 (en) | 2010-03-23 | 2013-01-29 | International Business Machines Corporation | High density memory device |
| US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
| US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
| US8927909B2 (en) | 2010-10-11 | 2015-01-06 | Stmicroelectronics, Inc. | Closed loop temperature controlled circuit to improve device stability |
| US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
| US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
| US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| JP5148025B2 (ja) * | 2010-11-19 | 2013-02-20 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法 |
| US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8809861B2 (en) | 2010-12-29 | 2014-08-19 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
| US9159413B2 (en) | 2010-12-29 | 2015-10-13 | Stmicroelectronics Pte Ltd. | Thermo programmable resistor based ROM |
| US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
| US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US9257645B2 (en) | 2011-07-14 | 2016-02-09 | Hewlett Packard Enterprise Development Lp | Memristors having mixed oxide phases |
| US8526214B2 (en) | 2011-11-15 | 2013-09-03 | Stmicroelectronics Pte Ltd. | Resistor thin film MTP memory |
| TWI503949B (zh) * | 2011-11-18 | 2015-10-11 | Chrongjung Lin | 可變且可逆之電阻式記憶儲存單元及記憶儲存模組 |
| KR20150043759A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
| KR101726178B1 (ko) * | 2015-12-15 | 2017-04-12 | 현대오트론 주식회사 | 전자제어장치 모듈 |
| JP2017174860A (ja) * | 2016-03-18 | 2017-09-28 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
| US9978942B2 (en) | 2016-09-20 | 2018-05-22 | Arm Ltd. | Correlated electron switch structures and applications |
| US20230065465A1 (en) * | 2021-08-23 | 2023-03-02 | Macronix International Co., Ltd. | Memory cell, memory device manufacturing method and memory device operation method thereof |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761896A (en) | 1972-04-18 | 1973-09-25 | Ibm | Memory array of cells containing bistable switchable resistors |
| US4472296A (en) | 1982-06-21 | 1984-09-18 | Iowa State University Research Foundation, Inc. | Bulk, polycrystalline switching materials for threshold and/or memory switching |
| JPS6242582A (ja) | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 非線形抵抗素子及びその製造方法 |
| JPS63226981A (ja) * | 1987-03-16 | 1988-09-21 | Fujitsu Ltd | 超伝導集積回路装置およびその製造方法 |
| JPH0258264A (ja) | 1988-08-23 | 1990-02-27 | Matsushita Electric Ind Co Ltd | メモリー素子 |
| FR2636481B1 (fr) | 1988-09-14 | 1990-11-30 | Sgs Thomson Microelectronics | Diode active integrable |
| US5406509A (en) | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| KR950002113B1 (ko) | 1991-08-09 | 1995-03-13 | 이상일 | 알칼리성 산업폐수의 처리방법 |
| EP0601068B1 (en) | 1991-08-19 | 2002-10-16 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| JP3253696B2 (ja) * | 1992-09-11 | 2002-02-04 | 株式会社東芝 | 磁気抵抗効果素子 |
| US5310359A (en) | 1993-06-10 | 1994-05-10 | Molex Incorporated | Cable connector with strain relief |
| US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6461982B2 (en) * | 1997-02-27 | 2002-10-08 | Micron Technology, Inc. | Methods for forming a dielectric film |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| GB9902993D0 (en) * | 1999-02-11 | 1999-03-31 | Univ Strathclyde | Low pressure chemical vapour deposition of titanium dioxide |
| IL143649A0 (en) | 1999-02-17 | 2002-04-21 | Ibm | Microelectronic device for storing information and method thereof |
| US6151241A (en) | 1999-05-19 | 2000-11-21 | Symetrix Corporation | Ferroelectric memory with disturb protection |
| US6297539B1 (en) * | 1999-07-19 | 2001-10-02 | Sharp Laboratories Of America, Inc. | Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same |
| JP2001148465A (ja) | 1999-11-18 | 2001-05-29 | Nec Corp | 半導体装置の製造方法 |
| JP2001237380A (ja) * | 2000-02-25 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 可変抵抗素子およびそれを用いた半導体装置 |
| KR100775159B1 (ko) * | 2000-05-15 | 2007-11-12 | 에이에스엠 인터내셔널 엔.붸. | 집적회로의 생산 공정 |
| JP4050446B2 (ja) | 2000-06-30 | 2008-02-20 | 株式会社東芝 | 固体磁気メモリ |
| JP2002176150A (ja) | 2000-09-27 | 2002-06-21 | Canon Inc | 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法 |
| JP4223189B2 (ja) | 2000-12-26 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US6358756B1 (en) * | 2001-02-07 | 2002-03-19 | Micron Technology, Inc. | Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme |
| JP3892736B2 (ja) | 2001-03-29 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
| DE10128482A1 (de) * | 2001-06-12 | 2003-01-02 | Infineon Technologies Ag | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
| US7135734B2 (en) | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
| KR100433623B1 (ko) * | 2001-09-17 | 2004-05-31 | 한국전자통신연구원 | 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터 |
| CN100448049C (zh) | 2001-09-25 | 2008-12-31 | 独立行政法人科学技术振兴机构 | 使用固体电解质的电气元件和存储装置及其制造方法 |
| KR20030034500A (ko) | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| US6847535B2 (en) | 2002-02-20 | 2005-01-25 | Micron Technology, Inc. | Removable programmable conductor memory card and associated read/write device and method of operation |
| US6891749B2 (en) | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
| TWI224403B (en) * | 2002-03-15 | 2004-11-21 | Axon Technologies Corp | Programmable structure, an array including the structure, and methods of forming the same |
| US20030189851A1 (en) | 2002-04-09 | 2003-10-09 | Brandenberger Sarah M. | Non-volatile, multi-level memory device |
| JP4103497B2 (ja) | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
| US7041609B2 (en) * | 2002-08-28 | 2006-05-09 | Micron Technology, Inc. | Systems and methods for forming metal oxides using alcohols |
| US6583003B1 (en) | 2002-09-26 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Method of fabricating 1T1R resistive memory array |
| US7205562B2 (en) | 2002-12-13 | 2007-04-17 | Intel Corporation | Phase change memory and method therefor |
| US6887523B2 (en) | 2002-12-20 | 2005-05-03 | Sharp Laboratories Of America, Inc. | Method for metal oxide thin film deposition via MOCVD |
| JP4613478B2 (ja) * | 2003-05-15 | 2011-01-19 | ソニー株式会社 | 半導体記憶素子及びこれを用いた半導体記憶装置 |
| KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
| KR101051704B1 (ko) | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
| JP2006080259A (ja) * | 2004-09-09 | 2006-03-23 | Matsushita Electric Ind Co Ltd | 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法 |
| KR100593448B1 (ko) * | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
| US20070132049A1 (en) | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
-
2005
- 2005-01-31 KR KR1020050008752A patent/KR100682926B1/ko active IP Right Grant
- 2005-10-04 EP EP05256190A patent/EP1686624B1/en active Active
- 2005-10-04 DE DE602005001924T patent/DE602005001924T2/de active Active
- 2005-11-22 JP JP2005337858A patent/JP5472888B2/ja active Active
- 2005-12-07 US US11/295,551 patent/US7820996B2/en active Active
-
2010
- 2010-09-21 US US12/923,429 patent/US8168469B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE602005001924D1 (de) | 2007-09-20 |
| DE602005001924T2 (de) | 2008-04-30 |
| EP1686624B1 (en) | 2007-08-08 |
| KR100682926B1 (ko) | 2007-02-15 |
| US8168469B2 (en) | 2012-05-01 |
| JP2006210882A (ja) | 2006-08-10 |
| US7820996B2 (en) | 2010-10-26 |
| EP1686624A1 (en) | 2006-08-02 |
| KR20060087882A (ko) | 2006-08-03 |
| US20060170027A1 (en) | 2006-08-03 |
| US20110008945A1 (en) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5472888B2 (ja) | 抵抗体を利用した不揮発性メモリ素子の製造方法 | |
| CN112652643B (zh) | 存储器件 | |
| KR102514350B1 (ko) | 스위치 소자 및 기억 장치 | |
| US7615769B2 (en) | Nonvolatile memory device and fabrication method thereof | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| TWI357154B (en) | Phase change memory cell with filled sidewall memo | |
| JP5209852B2 (ja) | 多値抵抗体メモリ素子とその製造及び動作方法 | |
| US9236568B2 (en) | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory | |
| JP4805865B2 (ja) | 可変抵抗素子 | |
| US8084760B2 (en) | Ring-shaped electrode and manufacturing method for same | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| US20080258126A1 (en) | Memory Cell Sidewall Contacting Side Electrode | |
| US20100019215A1 (en) | Mushroom type memory cell having self-aligned bottom electrode and diode access device | |
| KR20070043444A (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| JP2007134724A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2007067415A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2006165553A (ja) | 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法 | |
| TW200935562A (en) | Fill-in etching free pore device | |
| JP2012018964A (ja) | 記憶素子およびその駆動方法、並びに記憶装置 | |
| KR20150093149A (ko) | 기억 소자 및 기억 장치 | |
| JP2007084935A (ja) | ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子 | |
| US7897954B2 (en) | Dielectric-sandwiched pillar memory device | |
| JP2012084557A (ja) | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 | |
| JP2011155159A (ja) | 抵抗変化型メモリとその制御方法及び製造方法 | |
| JP2012009735A (ja) | 記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110804 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5472888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |