KR20150043759A - 저항 변화 메모리 장치 및 그의 제조방법 - Google Patents

저항 변화 메모리 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20150043759A
KR20150043759A KR20130122543A KR20130122543A KR20150043759A KR 20150043759 A KR20150043759 A KR 20150043759A KR 20130122543 A KR20130122543 A KR 20130122543A KR 20130122543 A KR20130122543 A KR 20130122543A KR 20150043759 A KR20150043759 A KR 20150043759A
Authority
KR
South Korea
Prior art keywords
data storage
electrodes
memory device
resistance change
forming
Prior art date
Application number
KR20130122543A
Other languages
English (en)
Inventor
손민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130122543A priority Critical patent/KR20150043759A/ko
Priority to US14/151,565 priority patent/US9478281B2/en
Priority to CN201410277644.5A priority patent/CN104576678A/zh
Publication of KR20150043759A publication Critical patent/KR20150043759A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

본 기술은 저항 변화 메모리 장치 및 제조방법에 관한 것으로, 본 기술에 따른 저항 변화 메모리 장치는 복수 개의 메모리 셀이 배열되고, 상기 메모리 셀은 복수 개의 데이터 저장 영역을 포함하고, 상기 복수 개의 데이터 저장 영역은 서로 다른 폭을 갖는 것을 특징으로 한다.

Description

저항 변화 메모리 장치 및 그의 제조방법{RESISTANCE VARIABLE MEMORY APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 저항 변화 메모리 장치에 관한 것으로, 보다 상세하게는 멀티 레벨 셀을 갖는 저항 변화 메모리 장치 및 그의 제조방법에 관한 것이다.
최근 반도체 메모리 장치는 고성능화 및 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 이러한 차세대 반도체 메모리 장치 중 하나로 저항 변화 메모리 장치가 제안되었고, 이러한 저항 변화 메모리 장치로는 PCRAM, ReRAM, MRAM, STT-MRAM, PoRAM 등이 포함될 수 있다.
한편, 최근 저항 변화 메모리 장치는 고집적화를 이루기 위해 셀 피치(cell pitch) 또는 하나의 셀이 차지하는 면적을 감소시키게 된다.
그러나 고집적화를 이루기 위한 셀 피치 또는 셀 면적을 감소시키기 위한 공정이 까다로울 뿐만 아니라, 공정 중 데이터 저장부의 보이드 형성 등으로 인해 저항 변화 메모리 장치의 전기적 특성 또는 신뢰성 특성이 감소하게 된다.
이에 따라, 저항 변화 메모리 장치는 고집적화, 대용량 저장 메모리 구현을 위해 하나의 메모리 셀에 1비트보다 많은 비트를 저장하도록 하는 멀티 레벨 셀의 도입이 필수적이다.
본 발명의 실시예는 멀티 레벨 셀을 구현하여 고집적화, 대용량을 이룰 수 있도록 하는 저항 변화 메모리 장치 및 그 제조방법을 제공하려는 것이다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 복수 개의 메모리 셀이 배열되고, 상기 메모리 셀은 복수 개의 데이터 저장 영역을 포함하며, 상기 복수 개의 데이터 저장 영역은 서로 다른 폭을 갖는 것을 특징으로 할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 복수 개의 메모리 셀이 배열되고, 상기 복수 개의 메모리 셀 중 어느 하나의 메모리 셀은 반도체 기판 상부에 형성되는 스위칭 소자, 상기 스위칭 소자의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 제1전극, 상기 복수 개의 제1전극의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 데이터 저장부 및 상기 복수 개의 데이터 저장부의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 제2전극을 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 복수 개의 메모리 셀이 배열되고, 각 메모리 셀에는 서로 다른 폭을 갖는 복수 개의 데이터 저장 영역을 포함하는 메모리 셀 어레이 및 외부로부터 입력되는 명령에 따라 상기 메모리셀에 데이터를 입력 또는 출력되도록 제어하는 제어회로를 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치의 제조방법은 스위칭 소자가 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판 상부에 절연막을 증착하는 단계, 복수 개의 데이터 저장 영역을 형성하기 위해 상기 스위칭 소자의 상부 표면이 노출되도록 상기 절연막을 식각하여 서로 다른 폭을 갖는 복수 개의 홀을 형성하는 단계, 상기 복수 개의 홀 내부의 저면에 복수 개의 제1전극을 형성하는 단계, 상기 복수 개의 제1전극의 상부에 복수 개의 데이터 저장부를 형성하는 단계 및 상기 복수 개의 데이터 저장부 상부에 복수 개의 제2전극을 형성하는 단계를 포함할 수 있다.
본 기술은 셀 구조를 개선하여 멀티 레벨 셀을 구현함으로써 저항 변화 메모리 장치의 고집적화를 이룰 수 있고, 데이터 저장 용량을 증가시킬 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 구성 일부를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 등가회로도이다.
도 3은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 자세히 설명하도록 한다. 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 구성 일부를 나타내는 블록도이고, 도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 등가회로도이다.
먼저, 도 1을 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)는 메모리 셀 어레이(110), 컬럼디코더(120), 로우디코더(130), 센스앰프(140), 라이트 드라이버(150) 및 제어회로(160)를 포함할 수 있다.
메모리 셀 어레이(110)는 외부로부터 입력되는 데이터를 저장하는 복수의 메모리 셀(MC)을 포함할 수 있다. 여기서, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 하나의 메모리 셀(MC)은 2개 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell)일 수 있다. 이러한 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)에 대해 하나의 메모리 셀 그룹의 구조를 나타내는 도 2를 참조하여 보다 자세히 살펴보면, 하나의 메모리 셀(MC)은 서로 다른 2개 이상의 데이터를 저장할 수 있는 데이터 저장부(DS)와 직렬로 연결된 스위칭 소자(SW)를 포함할 수 있다. 여기서, 데이터 저장부(DS)는 가변 저항 물질로 이루어질 수 있다. 특히, 본 발명의 일실시예에 따른 데이터 저장부(DS)는, 예를 들어, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어진 제1가변저항물질과 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어진 제2가변저항물질을 이용하여 이루어질 수 있다. 이 복수의 메모리 셀(MC)은 몇 개의 메모리 셀 그룹으로 나뉘어져 있다. 이와 같은 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 여러 개의 메모리 셀(MC)이 하나의 메모리 셀 그룹을 이루고 있고, 이러한 메모리 셀 그룹이 복수개 형성되어 메모리 셀 어레이(110)를 이루게 된다. 이와 같은 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 상기 메모리 셀(MC) 구조는 추후에 보다 상세히 살펴보기로 한다.
컬럼디코더(120)는 컬럼 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 열(column)을 지정한다.
로우디코더(130)는 로우 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 행(row)을 지정한다.
센스앰프(140)는 메모리 셀의 저항값이 미리 설정되는 저항 윈도우 내에 들어왔는지 여부를 검증하고, 검증된 결과를 제어회로(160)에 제공한다.
라이트 드라이버(150)는 복수의 메모리 셀(MC)에 데이터를 저장하기 위한 라이트 전류를 제공하고, 제어회로(160)에서 제공되는 제어신호에 응답하여 라이트 전류의 양을 증가시키거나 감소시킨다.
제어회로(160)는 하나의 메모리 셀(MC)에 2개 이상의 데이터가 저장될 수 있도록 제어하고, 센스앰프(140)의 검증 결과에 따라 라이트 전류의 양을 증가시키거나 감소시키는 제어 신호를 라이트 드라이버(150)에 제공한다.
도 3은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀 구조를 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 복수 개의 데이터 저장 영역을 포함할 수 있다. 예를 들어, 메모리 셀(MC)은 제1데이터 저장 영역(301), 제2데이터 저장 영역(302) 및 제3데이터 저장 영역(303)을 포함할 수 있다. 참고로, 본 실시예에서는 하나의 메모리 셀(MC)에 3개의 데이터 저장 영역을 포함하여 이루어지는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 필요에 따라 하나의 메모리 셀에 포함되는 데이터 저장 영역의 갯수를 조절할 수 있다.
이러한 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)을 이루는 데이터 저장 영역들(301, 302, 303)은 각각 서로 다른 폭(W)을 가질 수 있다. 다시 말해, 제1데이터 저장 영역(301)의 폭(W1), 제2데이터 저장 영역(302)의 폭(W2) 및 제3데이터 저장 영역(303)의 폭(W3)이 W1<W2<W3의 순으로 넓게 형성할 수 있다.
이와 같이 형성되는 데이터 저장 영역(301, 302, 303) 각각은 반도체 기판(310) 상부에 워드라인 역할을 할 수 있도록 형성되는 워드라인 영역(320), 상기 워드라인 영역(320) 상부에 형성되는 스위칭 소자(SW, 340), 상기 스위칭 소자(340) 상부에 형성되는 제1전극(350), 상기 제1전극(350) 상부에 형성되는 데이터 저장부(360) 및 상기 데이터 저장부(360) 상부에 형성되는 제2전극(370)을 포함할 수 있다. 여기서, 미설명부호인 330은 절연막을 지칭한다. 여기서, 제1데이터 저장 영역(301), 제2데이터 저장 영역(302) 및 제3데이터 저장 영역(303)의 각 데이터 저장부(360)와 제2전극(370)의 높이를 서로 다르게 형성할 수 있다. 예를 들어, 도 3을 참조하면, 제1데이터 저장 영역(301)의 데이터 저장부(360)의 높이(DH1), 제2데이터 저장 영역(302)의 데이터 저장부(360)의 높이(DH2) 및 제3데이터 저장 영역(303)의 데이터 저장부(360)의 높이(DH3)가 DH1>DH2>DH3의 순으로 높게 형성할 수 있다. 또한, 각 데이터 저장 영역(301, 302, 303)의 데이터 저장부(360) 높이가 다름에 따라 제1데이터 저장 영역(301)의 제2전극(370)의 높이(TEH1), 제2데이터 저장 영역(302)의 제2전극(370)의 높이(TEH2) 및 제3데이터 저장 영역(303)의 제2전극(370)의 높이(TEH3)의 높이 또한 TEH1<TEH2<TEH3 순으로 높게 형성할 수 있다. 여기서, 데이터 저장부(360)는 상변화 물질로 형성될 수 있고, 상변화물질로는, 예를 들어, GST일 수 있다. 여기서, 각 데이터 저장 영역(301, 302, 303)의 폭과 데이터 저장부(360)의 높이(DH1, DH2, DH3)가 서로 반비례의 관계를 가지고 있으나, 이에 한정되는 것은 아니고, 데이터 저장 영역(301, 302, 303)의 폭이 좁게 형성되더라도 데이터 저장부(360)의 높이를 가장 낮게 형성할 수 있다.
덧붙여, 각 데이터 저장 영역(301, 302, 303)의 전체 높이는 스위칭 소자(340) 저부로부터 제2전극(370)의 높이까지는 모두 동일하다. 또한, 도 3에서는 각 데이터 저장 영역(301, 302, 303)에 형성되는 스위칭 소자(340), 제1전극(350), 데이터 저장부(360) 및 제2전극(370)을 각각의 데이터 저장 영역 별로 구분하여 형성되는 것으로 기재하였으나, 데이터 저장부(360)를 제외하고는 각 데이터 저장 영역(301, 302, 303)에 각각 스위칭 소자(340), 제1전극(350) 및 제2전극(370)을 데이터 저장 영역 별로 구분하여 형성할 필요는 없다.
스위칭 소자(340)는 PN 다이오드, 쇼트키 다이오드, BJT(Bipolar Junction Transistors) 및 모스 트랜지스터 중 어느 하나로 형성될 수 있다. 여기서, 만약 다이오드로 형성하는 경우, 다이오드와 금속물질로 이루어지는 제1전극(350) 간의 접촉력 개선을 위한 오믹콘택막을 더 포함할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)는 메모리 셀(MC)은 복수 개의 데이터 저장 영역을 포함할 수 있다. 예를 들어, 메모리 셀(MC)은 제1데이터 저장 영역(401), 제2데이터 저장 영역(402) 및 제3데이터 저장 영역(403)을 포함할 수 있다. 참고로, 본 실시예에서는 하나의 메모리 셀(MC)에 3개의 데이터 저장 영역을 포함하여 이루어지는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 필요에 따라 하나의 메모리 셀에 포함되는 데이터 저장 영역의 갯수를 조절할 수 있다.
이러한 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)을 이루는 데이터 저장 영역들(401, 402, 403)은 각각 서로 다른 폭(W)을 가질 수 있다. 다시 말해, 제1데이터 저장 영역(401)의 폭(W1), 제2데이터 저장 영역(402)의 폭(W2) 및 제3데이터 저장 영역(403)의 폭(W3)이 W1<W2<W3의 순으로 넓게 형성할 수 있다.
이와 같이 형성되는 데이터 저장 영역(401, 402, 403) 각각은 반도체 기판(410) 상부에 워드라인 역할을 할 수 있도록 형성되는 워드라인 영역(420), 상기 워드라인 영역(420) 상부에 형성되는 스위칭 소자(SW, 440), 상기 스위칭 소자(440) 상부에 형성되는 제1전극(450), 상기 제1전극(450) 상부에 형성되는 데이터 저장부(460) 및 상기 데이터 저장부(460) 상부에 형성되는 제2전극(470)을 포함할 수 있다. 여기서, 미설명부호인 430은 절연막을 지칭한다. 여기서, 제1데이터 저장 영역(401), 제2데이터 저장 영역(402) 및 제3데이터 저장 영역(403)의 각 제1전극(450), 데이터 저장부(460) 및 제2전극(470)의 높이를 서로 다르게 형성할 수 있다. 예를 들어, 도 4를 참조하면, 제1데이터 저장 영역(401)의 제1전극(450)의 높이(BEH1), 제2데이터 저장 영역(402)의 제1전극(450)의 높이(BEH2) 및 제3데이터 저장 영역(403)의 제1전극(450)의 높이(BEH3)가 BEH1<BEH2<BEH3의 순으로 높게 형성할 수 있다. 또한, 제1데이터 저장 영역(401)의 데이터 저장부(460)의 높이(DH1), 제2데이터 저장 영역(402)의 데이터 저장부(460)의 높이(DH2) 및 제3데이터 저장 영역(403)의 데이터 저장부(460)의 높이(DH3)가 DH1>DH2>DH3의 순으로 높게 형성할 수 있다. 또한, 각 데이터 저장 영역(401, 402, 403)의 데이터 저장부(460) 높이가 다름에 따라 제1데이터 저장 영역(401)의 제2전극(470)의 높이(TEH1), 제2데이터 저장 영역(402)의 제2전극(470)의 높이(TEH2) 및 제3데이터 저장 영역(403)의 제2전극(470)의 높이(TEH3)의 높이 또한 TEH1<TEH2<TEH3 순으로 높게 형성할 수 있다. 여기서, 데이터 저장부(460)는 상변화 물질로 형성될 수 있고, 상변화물질로는, 예를 들어, GST일 수 있다. 또한, 각 메모리 셀(401, 402, 403)의 전체 높이는 스위칭 소자(440)의 저부로부터 제2전극(470)의 높이까지는 모두 동일하다.
스위칭 소자(440)는 PN 다이오드, 쇼트키 다이오드, BJT(Bipolar Junction Transistors) 및 모스 트랜지스터 중 어느 하나로 형성될 수 있다. 여기서, 만약 다이오드로 형성하는 경우, 다이오드와 금속물질로 이루어지는 제1전극(450) 간의 접촉력 개선을 위한 오믹콘택막을 더 포함할 수 있다. 또한, 스위칭 소자(440)는 각 데이터 저장 영역(401, 402, 403)별로 구분하여 형성할 필요없이 하나의 메모리 셀(MC) 당 하나의 스위칭 소자(440)를 형성할 수 있다.
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 반도체 기판(510)이 제공되면 제공된 반도체 기판(510) 상부에 n형 불순물 주입하거나 금속 물질을 형성하여 워드라인 영역(520)을 형성한다. 이렇게 형성된 워드라인영역(520) 상부에 절연막(530)을 형성한 후, 절연막(530) 상부에 데이터 저장 영역 갯수만큼의 복수 개의 하드 마스크(535a, 535b, 535c)를 형성한다. 이때, 상기 절연막(530) 상부에 형성되는 복수 개의 하드 마스크(535a, 535b, 535c)는 서로 다른 폭을 가질 수 있다. 예를 들어, 제1데이터 저장 영역이 형성될 영역에 대응하는 절연막(530) 상부에는 제1폭(HW1)을 갖는 제1하드마스크(535a)를 형성하고, 제2데이터 저장 영역이 형성될 영역에 대응하는 절연막(530) 상부에는 제2폭(HW2)를 갖는 제2하드마스크(535b)를 형성하며, 제3데이터 저장 영역이 형성될 영역에 대응하는 절연막(530) 상부에는 제3폭(HW3)를 갖는 제3하드마스크(535c)를 형성한다. 이와 같이 서로 다른 폭을 갖는 하드마스크(535a,535b, 535c)로 인해 각 메모리 셀은 W1<W2<W3로 서로 다른 폭을 가질 수 있다.
이후, 도 5b에 도시된 바와 같이, 하드마스크(535a, 535b, 535c)를 이용한 포토리소그래피 공정을 통해 워드라인영역(520)의 상부 표면이 노출되도록 하는 제1데이터 저장 영역(501)이 형성될 영역과 제2데이터 저장 영역(502)이 형성될 영역 및 제3데이터 저장 영역(503)이 형성될 영역을 형성한 후, 상기 워드라인 영역(520) 상부에 스위칭 소자(540)와 제1전극(550)을 형성한다. 보다 상세히 설명하면, 상기 워드라인 영역(520) 상부에 스위칭 소자(540)가 형성될 물질을 상기 홀이 매립되도록 형성한 후, 상기 각 데이터 저장 영역(501, 502, 503)의 저면에 스위칭 소자(540)가 형성되도록 식각한 후, 스위칭 소자(540) 상부에 제1전극물질을 형성한 후, 제1전극물질을 상기 각 데이터 저장 영역의 일정 높이만큼 형성되도록 식각하여 제1전극(550)을 형성한다. 이때, 스위칭 소자(540)는 PN 다이오드, 쇼트키 다이오드 및 모스 트랜지스터 중 어느 하나로 형성될 수 있다.
이후, 도 5c에 도시된 바와 같이, 상기 제1전극(550) 상부에 상변화 물질(560a)을 절연막(530)의 높이보다 높게 형성한다.
이후, 도 5d에 도시된 바와 같이, 상기 상변화 물질(560a) 상부에 서로 다른 높이를 갖는 복수 개의 하드마스크(565a, 565b, 565c)를 형성한다. 이때, 상변화 물질(560a) 상부에 형성되는 복수 개의 하드마스크(565a, 565b, 565c)는 서로 다른 높이를 가질 수 있다. 예를 들어, 제1데이터 저장 영역(501)에 대응되는 상변화 물질(560a) 상부에는 제1높이(HH1)을 갖는 제4하드마스크(565a)를 형성하고, 제2데이터 저장 영역(502)에 대응되는 상변화 물질(560a) 상부에는 제2높이(HH2)를 갖는 제5하드마스크(565b)를 형성하며, 제3데이터 저장 영역(503)에 대응되는 상변화 물질(560a) 상부에는 제3높이(HH3)를 갖는 제6하드마스크(565c)를 형성한다.
이후, 도 5e에 도시된 바와 같이, 상기 서로 다른 높이를 갖는 복수 개의 하드마스크(565a, 565b, 565c)를 이용하여 식각하면 서로 다른 높이를 갖는 데이터 저장부(560)가 형성된다. 즉, 제1데이터 저장 영역(501)의 데이터 저장부(560)는 제1높이(DH1)를 갖게 되고, 제2데이터 저장 영역(502)의 데이터 저장부(560)는 제2높이(DH2)를 갖게 되며, 제3데이터 저장 영역(503)의 데이터 저장부(560)는 제3높이(DH3)를 갖게 된다. 이에 따라, 동일한 전류에도 서로 다른 프로그램 영역을 형성할 수 있어 멀티 레벨 셀 구현이 가능할 수 있다.
이후, 데이터 저장부(560) 상부에 각각의 데이터 저장 영역(501, 502, 503)마다 서로 다른 높이를 갖는 제2전극(570)을 형성한다. 이때, 제2전극(570)의 상부 표면은 모두 동일한 위치에 위치하게 된다. 즉, 각 데이터 저장 영역(501, 502, 503)의 전체 높이는 모두 동일하다. 이러한 제2전극(570)은 각 데이터 저장 영역(501, 502, 503)의 데이터 저장부(560) 상부에 제2전극물질을 형성한 후 일정 높이를 갖도록 평탄화하여 형성하게 된다. 이러한 제2전극(570)은 각 데이터 저장 영역(501, 502, 503)이 서로 다른 높이를 가짐에 따라 제2전극(570)의 높이 또한 각 데이터 저장 영역(501, 502, 503)별로 서로 다르게 형성한다. 다시 말해, 제1데이터 저장 영역(501)은 제1높이(TH1)를 갖는 제2전극(570)을 형성하고, 제2데이터 저장 영역(502)은 제2높이(TH2)를 갖는 제2전극(570)을 형성하며, 제3데이터 저장 영역(503)은 제3높이(TH3)를 갖는 제2전극(570)을 형성한다. 여기서, 도 5e에서는 각 데이터 저장 영역(501, 502, 503) 별로 제2전극(570)이 형성되었으나, 이에 한정되는 것은 아니고, 하나의 메모리 셀(MC)이 하나의 제2전극을 갖도록 형성할 수 있다.
덧붙여, 도 4와 같이 제1전극의 높이를 서로 다르게 형성하는 방법은 각 메모리셀 별로 서로 다른 높이를 갖는 하드마스크를 이용하여 형성할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)는 메모리 셀(MC)에 서로 다른 폭을 갖는 복수 개의 데이터 저장 영역을 형성하고, 각 데이터 저장 영역에 포함되는 데이터 저장부의 높이를 다르게 형성함으로써 동일한 전류에도 각각 서로 다른 프로그램 영역(program volume)을 형성할 있어 멀티 레벨 셀을 구현할 수 있게 된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
301: 제1데이터 저장 영역 302: 제2데이터 저장 영역
303: 제3데이터 저장 영역 310: 반도체 기판
320: 워드라인 영역 340: 스위칭 소자
350: 제1전극 360: 데이터 저장부
370: 제2전극

Claims (21)

  1. 복수 개의 메모리 셀이 배열된 저항 변화 메모리 장치에 있어서,
    상기 메모리 셀은 복수 개의 데이터 저장 영역을 포함하고,
    상기 복수 개의 데이터 저장 영역은 서로 다른 폭을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  2. 제1항에 있어서, 상기 복수 개의 데이터 저장 영역은,
    제1전극;
    상기 하부전극 상부에 형성되는 복수 개의 데이터 저장부;
    상기 복수 개의 데이터 저장부 상부에 형성되는 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  3. 제2항에 있어서, 복수 개의 데이터 저장부는,
    상기 복수 개의 데이터 저장 영역별로 서로 다른 높이를 갖는 저항 변화 메모리 장치.
  4. 제3항에 있어서, 상기 복수 개의 데이터 저장부는,
    상변화 물질로 이루어지는 저항 변화 메모리 장치.
  5. 제2항에 있어서, 상기 제2전극은,
    상기 복수 개의 데이터 저장 영역별로 서로 다른 높이를 갖는 저항 변화 메모리 장치.
  6. 복수 개의 메모리 셀이 배열된 저항 변화 메모리 장치에 있어서,
    상기 복수 개의 메모리 셀 중 어느 하나의 메모리 셀은,
    반도체 기판 상부에 형성되는 스위칭 소자;
    상기 스위칭 소자의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 제1전극;
    상기 복수 개의 제1전극의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 데이터 저장부; 및
    상기 복수 개의 데이터 저장부의 상부 각각에 서로 다른 높이를 갖도록 형성되는 복수 개의 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  7. 제6항에 있어서, 상기 복수 개의 데이터 저장부는,
    서로 다른 폭을 갖도록 형성되는 저항 변화 메모리 장치.
  8. 제7항에 있어서, 상기 데이터 저장부는,
    상변화 물질로 형성되는 저항 변화 메모리 장치.
  9. 제6항에 있어서,
    상기 제1전극의 높이가 높게 형성되면 상기 데이터 저장부의 높이는 낮게 형성되는 저항 변화 메모리 장치.
  10. 제6항에 있어서,
    상기 데이터 저장부의 높이가 높게 형성되면 상기 제2전극의 높이가 낮게 형성되는 저항 변화 메모리 장치.
  11. 복수 개의 메모리 셀이 배열되고, 각 메모리 셀에는 서로 다른 폭을 갖는 복수 개의 데이터 저장 영역을 포함하는 메모리 셀 어레이; 및
    외부로부터 입력되는 명령에 따라 상기 메모리셀에 데이터를 입력 또는 출력되도록 제어하는 제어회로;
    를 포함하는 저항 변화 메모리 장치.
  12. 제11항에 있어서, 상기 복수 개의 데이터 저장 영역은,
    반도체 기판 상부에 형성된 스위칭 소자;
    상기 스위칭 소자 상부에 형성되고, 상기 스위칭 소자의 상부 표면이 노출되어 그 상부에 각각의 데이터 저장 영역을 형성하기 위한 홀을 포함하는 절연막;
    상기 각각의 데이터 저장 영역의 저면에 형성되는 복수 개의 제1전극;
    상기 복수 개의 제1전극의 상부 각각에 형성되는 복수 개의 데이터 저장부; 및
    상기 복수 개의 데이터 저장부의 상부 각각에 복수 개의 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  13. 제12항에 있어서, 상기 복수 개의 데이터 저장부는,
    상기 복수 개의 데이터 저장 영역별로 서로 다른 높이를 갖는 저항 변화 메모리 장치.
  14. 제13항에 있어서, 상기 데이터 저장부는,
    상변화 물질로 형성되는 저항 변화 메모리 장치.
  15. 제12항에 있어서, 상기 복수 개의 제1전극과 상기 복수 개의 제2전극은,
    상기 복수 개의 데이터 저장 여역별로 서로 다른 높이를 갖는 저항 변화 메모리 장치.
  16. 스위칭 소자가 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상부에 절연막을 증착하는 단계;
    복수 개의 데이터 저장 영역을 형성하기 위해 상기 스위칭 소자의 상부 표면이 노출되도록 상기 절연막을 식각하여 서로 다른 폭을 갖는 복수 개의 홀을 형성하는 단계;
    상기 복수 개의 홀 내부의 저면에 복수 개의 제1전극을 형성하는 단계;
    상기 복수 개의 제1전극의 상부에 복수 개의 데이터 저장부를 형성하는 단계; 및
    상기 복수 개의 데이터 저장부 상부에 복수 개의 제2전극을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
  17. 제16항에 있어서, 상기 복수 개의 홀을 형성하는 단계는,
    상기 절연막 상부에 상기 복수 개의 데이터 저장 영역에 대응되는 위치에 서로 다른 폭을 갖는 복수 개의 하드마스크를 형성하는 단계; 및
    상기 복수 개의 하드마스크에 의해 상기 절연막을 식각하여 서로 다른 폭을 갖는 복수 개의 홀을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법
  18. 제17항에 있어서, 상기 복수 개의 데이터 저장부를 형성하는 단계는,
    상기 복수 개의 제1전극 상부에 상변화 물질을 형성하는 단계;
    상기 상변화 물질 상부에 서로 다른 높이를 갖는 복수 개의 하드마스크를 형성하는 단계; 및
    상기 서로 다른 높이를 갖는 하드마스크에 의해 상변화 물질을 식각하여 서로 다른 높이를 갖는 데이터 저장부를 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
  19. 제16항에 있어서, 상기 복수 개의 제1전극과 상기 복수 개의 제2전극은,
    상기 복수 개의 데이터 저장 영역별로 서로 다른 높이를 갖는 저항 변화 메모리 장치의 제조방법.
  20. 제19항에 있어서, 상기 복수 개의 제1전극을 형성하는 단계는,
    상기 복수 개의 홀 내부에 상기 복수 개의 제1전극을 형성하기 위한 제1전극물질을 형성하는 단계;
    상기 제1전극물질 상부에 상기 복수 개의 데이터 저장 영역에 대응되는 위치에 서로 다른 높이를 갖는 복수 개의 하드마스크를 형성하는 단계; 및
    상기 복수 개의 하드마스크에 의해 상기 제1전극물질을 식각하여 서로 다른 높이를 갖는 복수 개의 제1전극을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
  21. 제19항에 있어서, 상기 복수 개의 제2전극은,
    상기 서로 다른 높이를 갖는 복수 개의 데이터 저장부 상부에 상기 제2전극을 형성할 제2전극물질을 형성하는 단계; 및
    상기 제2전극물질을 평탄화하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
KR20130122543A 2013-10-15 2013-10-15 저항 변화 메모리 장치 및 그의 제조방법 KR20150043759A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130122543A KR20150043759A (ko) 2013-10-15 2013-10-15 저항 변화 메모리 장치 및 그의 제조방법
US14/151,565 US9478281B2 (en) 2013-10-15 2014-01-09 Variable resistance memory apparatus, manufacturing method thereof
CN201410277644.5A CN104576678A (zh) 2013-10-15 2014-06-19 可变电阻存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130122543A KR20150043759A (ko) 2013-10-15 2013-10-15 저항 변화 메모리 장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20150043759A true KR20150043759A (ko) 2015-04-23

Family

ID=52809524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130122543A KR20150043759A (ko) 2013-10-15 2013-10-15 저항 변화 메모리 장치 및 그의 제조방법

Country Status (3)

Country Link
US (1) US9478281B2 (ko)
KR (1) KR20150043759A (ko)
CN (1) CN104576678A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064524A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 저항성 랜덤 액세스 메모리 디바이스

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3549167B1 (en) * 2016-12-09 2022-10-19 Nokia of America Corporation Reconfigurable integrated circuit and operating principle
KR102595902B1 (ko) 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR20200050138A (ko) * 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
DE602007010624D1 (de) * 2007-09-07 2010-12-30 Milano Politecnico Phasenwechsel-Speichervorrichtung für Multibit-Speicherung
US8114765B2 (en) * 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
KR101535462B1 (ko) * 2009-08-27 2015-07-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR20110035061A (ko) * 2009-09-29 2011-04-06 삼성전자주식회사 상변화 메모리 소자
KR101027787B1 (ko) 2009-12-31 2011-04-07 고려대학교 산학협력단 멀티 레벨 프로그램용 비휘발 메모리 소자
KR101691088B1 (ko) * 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN102262904B (zh) * 2010-05-24 2014-12-24 张国飙 多位元三维掩膜编程存储器
JP5589577B2 (ja) * 2010-06-10 2014-09-17 ソニー株式会社 抵抗変化型メモリデバイス
KR101145331B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 저항 메모리 장치
KR20120041558A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 반도체 소자의 제조 방법
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
CN102610749B (zh) * 2011-01-25 2014-01-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
US8513136B2 (en) * 2011-05-31 2013-08-20 Samsung Electronics Co., Ltd. Memory devices and method of manufacturing the same
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
KR101953240B1 (ko) * 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
KR102091713B1 (ko) * 2012-09-27 2020-03-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20140077501A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 그 제조 방법
KR20140109741A (ko) * 2013-03-06 2014-09-16 에스케이하이닉스 주식회사 수직형 반도체 장치 및 제조 방법과 그 동작 방법
KR20150007520A (ko) * 2013-07-11 2015-01-21 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
KR102170761B1 (ko) * 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR20150012837A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 3차원 수평 채널을 갖는 반도체 장치 및 그 제조방법
US9368717B2 (en) * 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
KR20150059499A (ko) * 2013-11-22 2015-06-01 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 소거 방법
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150249113A1 (en) * 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064524A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 저항성 랜덤 액세스 메모리 디바이스
US10762960B2 (en) 2017-11-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11024381B2 (en) 2017-11-30 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11557344B2 (en) 2017-11-30 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11915754B2 (en) 2017-11-30 2024-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device

Also Published As

Publication number Publication date
US9478281B2 (en) 2016-10-25
CN104576678A (zh) 2015-04-29
US20150103588A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI776241B (zh) 在交叉點記憶體陣列中之自我對準記憶體層板
JP5626668B2 (ja) 縦型トランジスタ相変化メモリ
JP6280229B2 (ja) 電界効果トランジスタ構造およびメモリアレイ
US8877586B2 (en) Process for forming resistive switching memory cells using nano-particles
CN100559623C (zh) 非易失存储元件及其制造方法
CN100541855C (zh) 非易失存储元件及其制造方法
US9466644B2 (en) Resistance-switching memory cell with multiple raised structures in a bottom electrode
US20150162531A1 (en) Method, system and device for phase change memory with shunt
JP2007294925A (ja) 不揮発性メモリ素子、その動作方法、及びその製造方法
JP2009267219A (ja) 半導体記憶装置およびその製造方法
JP2007501519A (ja) メモリ用相変化アクセス装置
CN102290428A (zh) 一种存储装置及其制作方法
JP2006135338A (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
US7528402B2 (en) Electrically rewritable non-volatile memory element
US9705080B2 (en) Forming self-aligned conductive lines for resistive random access memories
KR20150043759A (ko) 저항 변화 메모리 장치 및 그의 제조방법
US9437813B2 (en) Method for forming resistance-switching memory cell with multiple electrodes using nano-particle hard mask
KR20130068143A (ko) 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법
US9006076B2 (en) Resistive memory device and fabrication method thereof
US10756264B2 (en) Resistance change memory device and fabrication method thereof
KR20150037120A (ko) 저항 변화 메모리 장치 및 그의 제조방법
US7259023B2 (en) Forming phase change memory arrays
US9378813B2 (en) Resistive memory device, method of fabricating the same, and memory apparatus and data processing system having the same
US9230644B2 (en) Electronic device
US9570681B2 (en) Resistive random access memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid