CN100541855C - 非易失存储元件及其制造方法 - Google Patents

非易失存储元件及其制造方法 Download PDF

Info

Publication number
CN100541855C
CN100541855C CNB2006101439242A CN200610143924A CN100541855C CN 100541855 C CN100541855 C CN 100541855C CN B2006101439242 A CNB2006101439242 A CN B2006101439242A CN 200610143924 A CN200610143924 A CN 200610143924A CN 100541855 C CN100541855 C CN 100541855C
Authority
CN
China
Prior art keywords
hole
recording layer
interlayer insulating
insulating film
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101439242A
Other languages
English (en)
Other versions
CN1960020A (zh
Inventor
浅野勇
佐藤夏树
泰勒·A·劳里
盖·C·威克
沃洛季米尔·丘巴蒂耶
斯蒂芬·J·赫金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1960020A publication Critical patent/CN1960020A/zh
Application granted granted Critical
Publication of CN100541855C publication Critical patent/CN100541855C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种非易失存储元件，包含：具有第一通孔11a的第一层间绝缘层11；形成在第一层间绝缘层11上、具有第二通孔12a的第二层间绝缘层12；设置在第一通孔11中的下电极13；包含相变材料、设置在第二通孔12中的记录层15；设置第二层间绝缘层12上的上电极16；和形成在下电极13和记录层15之间的薄膜绝缘层14。根据本发明，埋在第一通孔11a中的下电极13的直径D1比第二通孔12a的直径D2小，从而降低下电极13的热容。因此，当通过薄膜绝缘层14中的介质击穿形成小孔14a时，附近用作加热区，减少逃逸到下电极13的热量，导致更高的加热效率。

Description

非易失存储元件及其制造方法
技术领域
本发明涉及电可改写非易失存储元件和制造该元件的方法。更具体地说，本发明涉及具有包含相变材料的记录层的电可改写非易失存储元件和制造该元件的方法。
背景技术
个人计算机和服务器等都使用分级的存储器系统。存在便宜并且提供高存储容量的低级(lower-tier)存储器，而比该级别高的存储器能提供高速操作。最低级别通常由磁性存储器例如硬盘和磁带构成。除了非易失存储器，磁性存储器是存储比固体器件例如半导体存储器的信息存储量大很多的便宜方式。然而，和磁性存储器的依序访问操作相比，半导体存储器更快，并且可以随机访问所存储的数据。由于这些原因，通常使用磁性存储器来存储程序和档案信息等，并且当需要时，将该信息传输到级别更高的主系统存储器。
主存储器通常使用动态随机存取存储器(DRAM)，其以比磁性存储器更高的速度工作，并且以每位(per-bit)为基础，比更快的半导体存储器例如静态随机存取存储器(SRAM)更便宜。
占据最顶级的存储器级别的是系统微处理器单元(MPU)的内部高速缓冲存储器。内部高速缓冲存储器是通过内部总线与MUP芯连接的极高速存储器。内部高速缓冲存储器具有非常小的容量。在某些情况下，在内部高速缓冲存储器和主存储器之间使用第二甚至第三高速缓冲存储器。
DRAM用于主存储器，这是因为它提供了速度和位成本(bit cost)之间的良好平衡。此外，现在有些具有大容量的半导体存储器。近年来，已经开发了容量超过十亿字节的存储芯片。DRAM是如果其电源断电则丢失存储数据的易失存储器。这使得DRAM不适合于存储程序和档案信息。而且，甚至当电源接通时，存储器也必须周期地进行刷新操作，以便保持存储的数据，因此在能够降低多少器件电功耗方面存在限制，其它的问题是控制器进行控制的复杂性。
半导体闪存是高容量和非易失的，但是需要用于写和擦除数据的高电流，并且写和擦除时间(times)缓慢。这些缺陷使得闪存不适合取代主存储器应用中的DRAM。还存在其它的非易失存储器，例如磁阻随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)，但是它们不能容易地实现DRAM能够实现的存储容量。
期望成为DRAM的可能的替代品的另一种半导体存储器是相变随机存取存储器(PRAM)，其使用相变材料来存储数据。在PRAM器件中，数据的存储基于记录层中包含的相变材料的相状态。具体地说，在晶态的材料的电阻率和非晶态的电阻率之间存在大的差异，可以利用该差异存储数据。
该相变通过当施加写电流时加热相变材料来实现。通过给材料施加读电流和测量电阻来读取数据。将读电流设定在足够低而不会引起相变的水平。这样，相不会改变，除非加热到高温，因此即使切断电源也能够保持数据。
使用写电流有效加热相变材料的有效方式是通过收缩被加热区域的尺寸来集中电流的通路。在“Scaling Analysis of Phase-ChangeMemory Technology”，A.Pirovano，A.L.Lacaita，A.Benvenuti，F.Pellizzer，S.Hudgens，和R.Bez，IEEE 2003；和“Writing CurrentReduction for High-density Phase-change RAM”，Y.N.Hwang，S.H.Lee，S.J.Ahn，S.Y.Lee，K.C.Ryoo，H.S.Hong，H.C.Koo，F.Yeung，J.H.Oh，H.J.Kim，W.C.Jeong，J.H.Park，H.Horii，Y.H.Ha，J.H.Yi，G.H.Hoh，G.T.Jeong，H.S.Jeong和Kinam Kim”，IEEE 20003中，通过减小构成加热器的下电极直径来实现。在“An Edge ContactType Cell for Phase Change RAM Featuring Very Low PowerConsumption”，Y.H.Ha，J.H.Yi，H.Horii，J.H.Park，S.H.Joo，S.O.Park，U-In Chung和J.T.Moon，2003 Symposium on VLSITechnology Digest of Technical Papers的情况下，通过在相变材料中的记录层和下加热器电极之间实施边缘接触来限制加热区。
然而，上述参考文献中的方法都受光刻分辨率极限的制约，使其难以实现加热区尺寸的适当减小。相比之下，USP5,536,947描述了一种通过记录层和加热器电极之间的薄膜绝缘层中的介质击穿形成小孔的方法。如此形成的小孔直径比使用光刻形成的任何通孔等的直径都小得多。
在USP5,536,947描述的器件的情况下，通过电流通路集中在小孔中，可以使加热区极小，增加了写电流的加热效率。这使其能够使用较小的写电流，也能够加速写操作。
然而，由于相对于其设置小孔的下电极具有相对大的面积，因此由写电流产生的热趋于流走到下电极，减小加热效率。
发明内容
因此本发明的目的是提供一种改进的电可改写非易失存储元件及制造该元件的方法，该存储元件具有包含相变材料的记录层。
本发明的另一个目的是提供一种具有包含相变材料的记录层的电可改写非易失存储元件及制造该存储元件的方法，所述存储元件具有改进的加热效率。
通过具有下列结构的非易失存储元件可以实现本发明的上述和其它目的，该非易失存储元件包括：具有第一通孔的第一层间绝缘层；形成在第一层间绝缘层上的具有第二通孔的第二层间绝缘层，至少第二通孔的一部分与至少第一通孔的一部分叠加；设置在第一通孔中的下电极；包含相变材料的至少一个记录层，至少记录层的一部分设置在第二通孔中；设置在第二层间绝缘层上的上电极；形成在下电极和记录层之间的薄膜绝缘层，其中下电极具有比第二通孔的直径小的直径。
根据本发明，埋在第一通孔中的下电极的直径比在其中设置了记录层的第二通孔的直径小，从而降低下电极的热容。因此，当通过薄膜绝缘层中的介质击穿形成小孔时，附近用作加热区，溢到下电极的热量减少，导致比现有技术更高的加热效率。
在本发明中，希望至少一个记录层包含第一和第二记录层，薄膜绝缘层设置在第一和第二记录层之间。通常，包含相变材料的记录层具有低的导热率，因此通过设置在两个记录层之间的薄膜绝缘层增加加热效率。
在这种情况下，更希望薄膜绝缘层设置成与第二记录层的上表面接触。该结构可以通过在形成第一记录层之后的回蚀来实现，使其能够在下电极和薄膜绝缘层之间设置理想的距离。这样，可以通过增加从下电极到薄膜绝缘层的距离进一步降低传到到下电极的热。
在本发明的优选实施例中，在第一记录层的上表面设置空腔，通过薄膜绝缘层用第二记录层填充空腔。可以使用由此根据空腔的基底控制小孔位置的能力增加器件的可靠性。
在本发明的另一个优选实施例中，通过侧壁绝缘膜覆盖第二通孔的内壁，因此记录层中形成的通孔直径小于光刻的分辨率。这样通过减小记录层体积而增加加热效率。
优选从最接近于下电极的薄膜绝缘层部分到上电极的距离大于薄膜绝缘层和下电极之间的最短距离。在本发明的非易失存储器件中，下电极具有小的热容，因此通过在薄膜绝缘层和上电极之间具有大的距离进一步增加加热效率。
本发明的上述和其它目的也通过具有下列结构的非易失存储元件来实现，该非易失存储元件包括：上电极；具有比上电极小的热容的下电极；具有在下电极和上电极之间设置的通孔的层间绝缘层；包含相变材料并且至少其一部分设置在通孔中的第一和第二记录层；和设置在第一记录层和第二记录层之间的薄膜绝缘层，其中从最接近于下电极的薄膜绝缘层部分到上电极的距离大于从薄膜绝缘层到下电极的最短距离。
根据本发明的该方案，通过具有夹在具有低热导率的记录层之间的薄膜绝缘层和通过接近于具有相对小热容的下电极定位薄膜绝缘层，也增加了加热效率。
根据本发明的非易失存储元件的制造方法包括：用于形成第一层间绝缘层的第一步骤；用于在第一层间绝缘层中形成第一通孔的第二步骤；用于在第一通孔中形成下电极的第三步骤；用于在第一层间绝缘层上形成第二层间绝缘层的第四步骤；用于在第二层间绝缘层中形成第二通孔、以暴露至少一部分下电极的第五步骤；用于形成薄膜绝缘层和在第二层间绝缘层上包含相变材料的至少一个记录层、使得至少一部分记录层形成在第二通孔中的第六步骤；和用于在至少一个记录层上形成上电极的第七步骤。
根据本发明，通过使埋在第一通孔中的下电极直径比第二通孔直径小，可以减少向下电极溢出的热量。
优选至少一个记录层包含第一和第二记录层，第六步骤优选包括：形成第一记录层的第一子步骤；在第一记录层上形成薄膜绝缘层的第二子步骤；和在薄膜绝缘层上形成第二记录层的第三子步骤。根据本设置，加热效率进一步增加。
在第一子步骤之后但在第二子步骤之前，优选存在第四子步骤，在第四子步骤中，回蚀第一记录层。可以用这个来设置下电极和薄膜绝缘层之间的距离，进一步降低向下电极的热导率。
根据本发明的优选实施例，在第五步骤之后但在第六步骤之前，在第二通孔的侧壁上形成侧壁绝缘膜。这允许形成在记录层中的通孔直径小于光刻分辨率，这样通过减小记录层的体积来增加热效率。
如上所述，电可改写非易失存储元件具有改进的加热效率，并且可以提供一种制造该元件的方法。因此，不仅可以降低写电流，而且可以增强写速度。
附图说明
通过参考下面结合附图对本发明的详细描述，本发明的上述和其它目的、特征和优点将变得更加显而易见。
图1是根据本发明第一实施例的存储元件的截面图；
图2是说明包含硫属元素化物材料的相变材料的相态控制方法的曲线图；
图3是构成为n行和m列矩阵的非易失存储器的电路图；
图4是使用图1所示的存储元件的存储单元的例示截面图；
图5是根据本发明第二实施例的存储元件的截面图；
图6是根据本发明第三实施例的存储元件的截面图；
图7至10是说明图6所示存储元件的制造步骤的截面图；
图11是第三实施例的存储元件的修改例的截面图；
图12是根据本发明第四实施例的存储元件的截面图；
图13和14是说明图12所示存储元件的制造方法步骤的截面图；
图15是根据本发明第五实施例的存储元件的截面图；
图16至19是说明图15所示存储元件的制造步骤的截面图；
图20是根据本发明第六实施例的存储元件的截面图；
图21至23是说明其中第二层间绝缘层构成为叠层的存储元件的制造方法的截面图。
具体实施方式
现在将参考附图详细说明本发明的优选实施例。
图1示出了根据本发明第一实施例的非易失存储元件10，包含：具有第一通孔11a的第一层间绝缘层11；具有第二通孔12a的第二层间绝缘层12；设置在第一通孔11a中的下电极13；和按照顺序形成在第二层间绝缘层12上的薄膜绝缘层14；记录层15和上电极16。
层间绝缘层11和12可以由硅氧化物形成。第一通孔11a的直径D1比第二通孔12a的直径小。在本实施例中，第一通孔11a的直径D1与下电极13的直径相同。而且，在第一通孔11a的上开口的至少一部分和第二通孔12a的下开口的至少一部分存在重叠。在本实施例中，如图1所示，第一通孔11a的所有上开口与第二通孔12a的下开口的部分重叠。
使用下电极13作为加热器插塞，构成写数据过程中的加热器部分。为此，优选下电极13由具有相对高电阻的材料形成，例如金属硅化物、金属氮化物和金属硅化物的氮化物。这些包含TiAlN、TiSiN、TiCN和其它这样的材料，但不限于此。尽管这些材料的热导率相对低，但是高于绝缘层的热导率，因此下电极13形成用于从记录层15散热的路径。
通过介质击穿在薄膜绝缘层14中形成小孔14a。在本实施例中，薄膜绝缘层14覆盖第二层间绝缘层12的上表面12b和第二通孔12a。薄膜绝缘层14的材料可以从例如Si3N4、SiO2和Al2O3的绝缘材料中选择，但不限于此。对于可施加的电压来说，薄膜绝缘层14必须足够薄以引起介质击穿。
通过在电极13和16上施加高压形成小孔14a，以在薄膜绝缘层14中产生介质击穿。如此形成的小孔14a的直径比通过光刻形成的通孔等的直径小，因此流过存储元件10的电流的导电路径集中在小孔14a中。
由相变材料形成记录层15。虽然并不特别限定相变材料，可以是取得两个或者更多个状态、并且其中每个状态都具有不同电阻的任何材料，优选硫属元素化物材料。硫属元素化物材料意味着包含一种或者多种元素例如锗、锑、碲、铟和硒元素的合金。例子包含二元体系合金例如GaSb、InSe、Sb2Te3和GeTe；三元体系合金例如Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4和InSbGe；和四元体系合金例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2。
包含硫属元素化物材料的相变材料可以呈现非晶态或结晶态。在非晶态，电阻相对高，在结晶态，电阻相对低。
图2是用于说明包含硫属元素化物材料的相变材料的相状态的控制方法的曲线图。
通过加热到熔融温度Tm或者熔融温度Tm以上、然后冷却将相变材料改变到非晶态，如图2中的曲线a所示。为了将材料改变到结晶态，将其加热到至少高达结晶温度Tx并且在熔融温度Tm以下的温度，如图2中的曲线b所示。通过控制加热过程中的时间段和每单位时间流过该材料的电流量来控制加热温度。
虽然对记录层15的厚度没有特别限制，但是在本实施例中，将其设定在不完全掩埋第二通孔12a的厚度。然而，可以使其足够厚以掩埋第二通孔12a。相对于上电极16设定下电极13。优选上电极16由具有相对低导热率的材料构成，使得由加热电流产生的热不容易扩散。具体的例子是TiAlN、TiSiN、TiCN，如下电极13的情况。
如此构成的非易失存储元件10可以以矩阵的形式形成在半导体衬底上，以构成电可改写非易失存储器。
图3是作为n行和m列矩阵构成的非易失存储器的电路图。
图3所示的非易失存储器具有n条字线W1-Wn、m条位线B1-Bm和存储单元MC(1，1)-MC(n，m)，每个存储单元都位于字线和位线的交叉点。字线W1-Wn连接到行解码器101，位线B1-Bm连接到列解码器102。每个存储单元MC都由存储元件10和串连在相应的位线和地之间的晶体管103构成。晶体管103的控制端连接到相应的字线。这样，下电极13和上电极16的任意一个都连接到相应的位线，另一个连接到相应的晶体管103。
图4是使用存储元件10的存储单元的例子的截面图。在图4中，显示了连接到相同位线Bj的两个存储单元MC(i，j)和MC(i+1，j)。
在图4所示的例子中，每个存储元件10的上电极16连接到位线Bj，下电极13连接到晶体管103。字线Wi和Wi+1连接到晶体管103的栅极。由元件隔离区104限定的有源区105包括3个扩散区106，从而在单个有源区105中形成两个晶体管103。两个晶体管103共享通过层间绝缘层107中的接触插塞108连接到地线109的公用源。每个晶体管103的漏通过接触插塞110连接到相应的存储元件10的下电极13。
两个存储单元10的每个的上电极16都连接到公共位线Bj。因此，不需要形成用于两个存储单元10的每个的分离电极16。取而代之的是，如图4所示，将其形成为连续的电极。
在如此构成的非易失半导体存储器中，可以通过使用行解码器101激活字线W1-Wn之一、然后电流流过位线B1-Bm中的至少一条来进行数据的读写。即，激活的字线的存储单元中的晶体管103导通，将相应的位线通过存储元件10连接到地。在这种状态下，可以通过使写电流流过由列解码器102选择的位线，在记录层15中实现相变。
具体地说，当使用规定量的电流使记录层15的相变材料的温度升高到至少熔融温度Tm时，如图2所示，那么电流突然关断，快速冷却确保材料转换到非晶相。当使用小于规定量的电流量将记录层15的相变材料加热到至少高达如图2所示的结晶温度Tx但是低于熔融温度Tm的温度时，那么逐渐减小电流，这样产生的逐渐冷却促进晶体生长，材料转换到结晶相。
可以通过使用行解码器101激活字线W1-Wn之一并且读电流流过位线B1-Bm中的至少一条来读取数据。其中记录层15处于非晶相的存储单元MC具有高阻，其中记录层15处于结晶相的存储单元MC具有低阻，因此使用读出放大器(未示出)检测就可以知道记录层15的相状态。
记录层15的相状态可以与存储的逻辑值相关。如果将非晶相状态定义为“0”，结晶相状态定义为“1”，例如，一个二进制位信息可以存储在单个存储单元中。而且，当从非晶相移动到结晶相时，可以通过调节时间线性控制结晶率，或者将结晶率控制在多个水平，使记录层15保持在不比结晶温度Tx低而比熔融温度Tm低的温度。利用非晶相和结晶相之间比率的多级控制，可以在单个存储单元中存储两位或多位数据，而利用线性控制，可以将信息存储为模拟数据。
现在将描述非易失存储元件10的制造方法。
参考图1，开始，形成第一层间绝缘层11，在第一层间绝缘层中形成第一通孔11a。可以通过化学汽相沉积(CVD)形成绝缘层11，通过光刻和干蚀形成通孔11a。
接着，在第一层间绝缘层上形成下电极13，完全填充第一通孔11a，然后抛光下电极13，直到露出第一层间绝缘层11的上表面11b；优选，利用化学机械抛光(CMP)进行。以这种方式，在第一通孔11a中掩埋下电极13。优选使用提供良好的台阶覆盖性的方法，例如CVD，以形成下电极13，确保完全填充第一通孔11a。
接着，在第一层间绝缘层11上形成第二层间绝缘层12，在第二层间绝缘层12中形成第二通孔12a。第二层间绝缘层12可以通过CVD形成，通过光刻形成第二通孔12a。第二通孔12a必须具有比第一通孔11a的直径D1大的直径D2，并且必须定位为使得至少露出部分下电极13。
接着，形成薄膜绝缘层14，使其覆盖第二层间绝缘层12的整个表面，包含第二通孔12a的内侧壁(和下电极13的顶部)。可以通过溅射、热CVD、等离子CVD、原子层沉积(ALD)和其它类似方法形成该薄膜绝缘层14。
接着，在薄膜绝缘层14上形成由硫属元素化物构成的记录层15。尽管对被使用的方面没有特别限制，但是可以通过溅射或CVD形成记录层15。记录层15必须不比根据第二通孔12a的直径D2确保足够覆盖度的厚度厚。使用布图来隔离每个存储元件10的记录层15(参见图4)。
最后，在记录层15上形成上电极16，进行预定的布图，完成本实施例的非易失存储元件10的制造。在将其用作实际存储器之前，通过在下电极13和上电极16之间施加高压以在薄膜绝缘层14中产生介质击穿而在薄膜绝缘层14中形成小孔14a。在下电极13和记录层15通过小孔14a连接的情况下，小孔14a的附近成为加热区。
这样，根据本实施例的存储元件10，将通过介质击穿在薄膜绝缘层14中形成的小孔14a用作电流通路，使其能够形成不依赖于光刻精度形成非常精细的电流通路。
此外，第一通孔11a的直径D1比第二通孔12a的直径D2小，减少了下电极13的热容。由于这样减少了从加热区向下电极13扩散的热量，能够得到比现有技术高的加热效率。此外，可以利用相对简单的方法制造存储元件10。
现在将描述根据本发明第二实施例的非易失存储元件。
图5是根据本发明第二实施例的存储元件20的截面图。
参考图5，本实施例的非易失存储元件20包含：具有第一通孔21a的第一层间绝缘层21；具有第二通孔22a的第二层间绝缘层22；在第一通孔21a内的下电极23；在第二层间绝缘层22上按照顺序形成的第一记录层25a、薄膜绝缘层24和第二记录层25b；和在第二记录层25b上的上电极26。
这样，在本实施例中，存在两个记录层，即在其间存在薄膜绝缘层24的第一记录层25a和第二记录层25b。而且，在第二层间绝缘层22的上表面22b以及第二通孔22a中设置第一记录层25a，形成由第一记录层25a、薄膜绝缘层24和第二记录层25b构成的三层层叠结构。记录层25a和25b可以由上述硫属元素化物材料形成。
在该例子中，第一通孔21a的直径D1比第二通孔22a的直径D2小。下电极23的直径与第一通孔21a的直径相等，减小下电极23的热容。
在实际使用存储元件20之前，在电极23和26之间施加高电压，以在薄膜绝缘层24中产生介质击穿和形成小孔24a。小孔24a形成在第二通孔22a的底部电场强度最高的位置，即在最接近下电极23的区域。记录层25a和25b通过小孔24a连接，小孔的附近成为加热区域。
由于在最接近下电极23的区域形成小孔24a，因此从小孔24a到上电极26的距离d2比从小孔到下电极23的距离d1大。这样确保具有大热容的上电极26离加热区具有足够的距离。
第一记录层25a阻止从加热区到下电极23的热传导。第一记录层25a的硫属元素化物材料的导热率低，大约是硅氧化物的三分之一，因此在下电极23和薄膜绝缘层24之间提供的记录层25a起到进一步增强加热效率的作用。
关于存储元件20的制造，在第二层间绝缘层22中形成第二通孔22a之后，在第二层间绝缘层22的整个表面上、包含第二通孔22a的内侧壁，形成第一记录层25a、薄膜绝缘层24和第二记录层25b，形成三层叠层体。使用布图隔离每个存储元件20的三层结构之后，在第二记录层25b上形成上电极26，布图成需要的形状。
在连续的工艺中形成第一记录层25a、薄膜绝缘层24和第二记录层25b，使下电极23和薄膜绝缘层24分离第一记录层25a的厚度的量。
可以通过使用第一记录层25a的最大可能的厚度设置使下电极23和薄膜绝缘层24之间的距离最小。然而，根据第二通孔22a的直径D2，第一记录层25a不能比确保适当覆盖率的厚度厚。
这样，在根据本实施例的非易失存储元件20中，在下电极23和薄膜绝缘层24之间设置低热导率的第一记录层25a，提供了除去由第一实施例的存储元件10提供的效果之外的更高的加热效率。此外，可以使用相对简单的方法制造存储元件20。
现在描述根据本发明第三实施例的非易失存储元件。
图6是根据本发明第三实施例的非易失存储元件30的截面图。
根据图6，在本实施例的非易失存储元件30中，第一记录层35a仅设置在第二通孔32a的底部。在本实施例中，也是存在两个记录层，第一记录层35a和第二记录层35b，其间存在薄膜绝缘层34。由于第二层间绝缘层32的上表面32b没有被第一记录层35a覆盖，因此直接在上表面32b上形成了薄膜绝缘层34。
由下电极33填充的第一通孔31a的直径D1比由记录层35a和35b填充的第二通孔32a的直径D2小。下电极33的直径与第一通孔31a的直径D1相同，减小了下电极33的热容。从小孔34a到大热容上电极36的距离d2比从小孔34a到小热容下电极33的距离d1大。
现在描述非易失存储元件30的制造方法。
图7-10说明存储元件30的制造步骤的截面图。
参考图7，首先，形成第一层间绝缘层31，接着在第一层间绝缘层31中形成第一通孔31a。然后在第一层间绝缘层31上形成下电极33，完全填充第一通孔31a，使用CMP抛光下电极33，直到露出第一层间绝缘层31的上表面31b。以这种方式，在第一通孔11a中掩埋下电极33。接着，在第一层间绝缘层31上形成第二层间绝缘层32，在第二层间绝缘层32中形成第二通孔32a，露出至少部分下电极33。
接着，如图8所示，在第二层间绝缘层32上形成第一记录层35a。使第一记录层35a足够厚以完全填充第二通孔32a。接着，如图9所示，回蚀第一记录层35a，以露出第二层间绝缘层32的上表面32b，使得留下的所有第一记录层35a是在第二通孔32a下端的部分。
接着，如图10所示，在第一记录层35a上形成薄膜绝缘层34。由于已经回蚀了第一记录层35a，露出第二层间绝缘层32的上表面32b，因此薄膜绝缘层34直接形成在上表面32b上。可以通过溅射、热CVD、等离子CVD、ALD或其它类似方法形成薄膜绝缘层34。然而，为了防止第一记录层35a的硫属元素化物材料的恶化，优选热和采用的气氛不会过分影响硫属元素化物材料的方法。
接着，在薄膜绝缘层34上形成第二记录层35b，使用布图隔离每个存储元件30的第二记录层35b。然后，如图6所示，在第二记录层35b上形成上电极36，进行预定的布图，完成本实施例的非易失存储元件30的制造。在将其用作实际存储器之前，通过在下电极33和上电极36之间施加高压以在薄膜绝缘层34中产生介质击穿从而在薄膜绝缘层34中形成小孔34a。这样连接记录层35a和35b的小孔34a变成了加热区。
如上所述，在本实施例中，第一记录层35a形成为厚层，然后回蚀，只留下第二通孔32a下端的部分。这样允许形成的第一记录层35a具有比需要的厚度更大的厚度，以便相对于第二通孔32a的直径D2确保适当的覆盖率。同样，可以使从小孔34a到下电极33的距离d1比第二实施例的存储元件20的情况下的大，提供除了由第一实施例的存储元件20提供的效果之外的更高的加热效率。
此外，虽然在本实施例中，仅第一记录层35a的部分留在了第二通孔32a的下端，但是在图11所示的修改中，取而代之的是，第二通孔32a可以或多或少完全被第一记录层35a填充。在这种情况下，形成第一记录层35a，使得其上表面基本上与第二层间绝缘层32的上表面32b齐平。通过根据需要调节生长和蚀刻条件，可以将第一记录层35a调节到任意的厚度。根据图11所示的结构，可以增强工艺的可控制性。
现在描述根据本发明第四实施例的非易失存储元件。
图12是根据本发明第四实施例的存储元件40的截面图。
如图12所示，根据本实施例的非易失存储元件40具有在第一记录层45a上表面的空腔45x。空腔45x位于所述上表面的中心，因此从空腔壁到第二通孔42a的内侧壁的距离D3基本上一致。而且，第一记录层45a的上表面基本上与第二层间绝缘层42的上表面42b齐平。
包含下电极43的第一通孔41a的直径D1比用记录层45a和45b填充的第二通孔42a的直径D2小。下电极43的直径与第一通孔42a的直径D1相同，减小下电极43的热容。而且，从小孔44a到大热容上电极46的距离d2比从小孔44a到小热容下电极43的距离d1大。
现在描述非易失存储元件40的制造方法。
图13和14是说明存储元件40的制造步骤的截面图。
在使用与图7至9所示相同的步骤之后，留下的所有第一记录层45a是第二通孔42a的下部的部分，再形成第一记录层45a，如图13所示。第二次，将第一记录层45a形成到不完全填充第二通孔42a的厚度。
接着，回蚀第一记录层45a，直到露出第二层间绝缘层42的上表面42b，如图14所示。结果，留下的所有第一记录层45a是第二通孔42a中的部分，空腔45x位于其上表面的中心。
接着，按照顺序形成薄膜绝缘层44、第二记录层45b和上电极46，如图12所示，进行需要的布图，完成非易失存储元件40。
由于存在在第一记录层45a顶部形成的空腔45x，因此当在电极43和36之间施加高压时，电场在空腔45x的底部最强。因此，当通过介质击穿形成小孔44a时，在空腔45x底部场强最高的位置形成小孔的可能性非常高。因此，同样提供了第三实施例的存储元件30的效果，存储元件40减小了根据小孔形成点的变化。
现在将描述根据本发明第五实施例的非易失存储元件。
图15是根据本发明第五实施例的存储元件50的截面图。
在本实施例的存储元件50中，如图15所示，在第二通孔52a的内侧壁上形成了侧壁57，使第二通孔52a中的第一记录层55a的直径D4比第二通孔52a的直径D2小。可以将任何绝缘材料用于侧壁57，例如SiO2或Si3N4等。第一层间绝缘层51和第二层间绝缘层52等具有与上面描述的较早实施例的相应部分相同的结构。
由下电极53填充的第一通孔51a的直径D1比由记录层55a和55b填充的第二通孔52a的直径D2小，下电极53的直径与第一通孔51a的直径D1相同，减小了下电极53的热容。虽然对直径D1和D4之间的关系没有特别限制，但是优选D4比D1大。从小孔54a到大热容上电极56的距离d2比从小孔54a到小热容下电极53的距离d1大。
现在将描述非易失存储元件50的制造方法。
图16-19是说明存储元件50的制造步骤的截面图。
使用图7所示的相同步骤，在第二层间绝缘层52中形成第二通孔52a，露出至少部分下电极53。然后形成构成侧壁的绝缘层57a，如图16所示。绝缘层57a必须形成到不完全填充第二通孔52a的厚度。接着，如图17所示，回蚀绝缘层57a，以除去第二层间绝缘层52上表面52b上的部分。结果，留下的所有绝缘层57a都是第二通孔52a内侧壁上构成侧壁57的部分。必须回蚀底部，以露出下电极53的至少一部分。
接着，如图18所示，在第二层间绝缘层52上形成第一记录层55a，第一记录层55a必须形成得足够厚，以完全填充第二通孔52a。
接着，如图19所示，回蚀第一记录层55a，直到没有留在上表面52b的部分，使得留下的所有第一记录层55a都在由侧壁57围绕的区域中。接着，如图15所示，按照顺序形成薄膜绝缘层54、第二记录层55b和上电极56，进行需要的布图，完成非易失存储元件50。
在本实施例中，在第二通孔52a中提供侧壁57，因此具有第一记录层55a的通孔直径、也就是第一记录层55a的直径D4可以小于光刻分辨率，因此构成加热器的第一记录层55a的体积可以减小，进一步提高了热效率。这样，除了提供与第三实施例的存储元件30相同的效果之外，存储元件50还提供了较高的加热效率。
现在将描述本发明第六实施例的非易失存储元件。
图20是根据第六实施例的存储元件60的截面图。
在本实施例的存储元件60中，如图20所示，在第一通孔61a的内侧壁上形成侧壁67，使第一通孔61a中的下电极63的直径D5比第二通孔62a的直径D2小。第一通孔61a的直径D1和第二通孔62a的直径D2基本上相同。可以将任何绝缘材料用于侧壁67，例如SiO2或Si3N4等。
第一和第二记录层65a和65b和薄膜绝缘层64等，每个都具有与图6所示存储元件30相同的结构，第一层间绝缘层61和第二层间绝缘层62的构成与较早描述的实施例的相应部件相同。
虽然第一通孔61a的直径D1和第二通孔62a的直径D2几乎相同，但是设置在第一通孔61a内侧壁上的侧壁67使下电极63的直径D5比第二通孔62a的直径D2小，从而减小下电极63的热容。
在本实施例中，由于在第一通孔61a中设置侧壁57，因此下电极63的直径可以比光刻分辨率小。因此，即使直径D1和D2相同，也可以减小下电极63的热容，减少从加热区逃逸到下电极63的热量。
本发明决不限于上述实施例，在如权利要求所述的本发明范围内，各种修改都是可以的，自然这些修改包含在本发明的范围内。
例如，尽管图15所示的第五实施例的存储元件50具有两个记录层，但是可以省略第一记录层55a。此外，可以将侧壁57添加到第一到第四实施例的存储元件10、20、30和40。
此外，虽然在存储元件50的第二通孔52a的内侧壁上形成了侧壁57，在存储元件60的第一通孔61a的内侧壁上形成了侧壁67，但是倘若设置成下电极的直径小于第二通孔的直径，也可以在第一和第二通孔中都设置侧壁。
而且，虽然在上面的每个实施例中，第二层间绝缘层具有单层结构，但是也可以将其构成为两个或者多个不同材料绝缘层的叠层，使其更容易控制在形成第二通孔过程中使用的蚀刻工艺。
更具体地说，如图21所示，在形成第一层间绝缘层71和下电极73之后，将第二层间绝缘层72形成为由绝缘层72-1和绝缘层72-2构成的叠层。对于绝缘层72-1，需要选择具有与绝缘层72-2不同蚀刻率的材料，使得绝缘层72-1可以作为当蚀刻绝缘层72-2时的蚀刻停止层。同样，对于第一层间绝缘层71，需要选择具有与绝缘层72-1不同蚀刻率的材料，使得第一层间绝缘层71可以作为蚀刻绝缘层72-1时的蚀刻停止层。例如，如果将硅氧化物(SiO2)用作第一层间绝缘层71和绝缘层72-2，则可以将硅氮化物(Si3N4)用作绝缘层72-1。
接着，如图22所示，在绝缘层72-2中形成第二通孔72a。这里，由于绝缘层72-1作为蚀刻停止层，因此根本没有蚀刻第一层间绝缘层71。接着，如图23所示，蚀刻绝缘层72-1，露出第二通孔72a的底部。这里，由于第一层间绝缘层71作为蚀刻停止层，因此不会对其产生任何损害。然后，形成其它层等，使用参考其它实施例说明的相同工序，完成非易失存储元件。
这样，包括作为不同材料的两层或者多层的叠层的第二层间绝缘层，使其更容易控制形成第二通孔时的蚀刻工艺。

Claims (15)

1.一种非易失存储元件，包括：
具有第一通孔的第一层间绝缘层；
形成在第一层间绝缘层上、具有第二通孔的第二层间绝缘层，第二通孔的至少一部分与第一通孔的至少一部分重叠；
设置在第一通孔中的下电极；
包含相变材料的至少一个记录层，记录层的至少一部分设置在第二通孔中；
设置在第二层间绝缘层上的上电极；和
形成在下电极和记录层之间的薄膜绝缘层，
其中下电极具有比第二通孔的直径小的直径，并且与第二层间绝缘层的上表面和第二通孔内侧壁接触地设置薄膜绝缘层。
2.如权利要求1所述的非易失存储元件，进一步包括覆盖第二通孔内侧壁的侧壁绝缘层，其中与第二通孔中的侧壁绝缘层的表面接触地设置薄膜绝缘层，而不是与第二通孔内侧壁接触。
3.如权利要求1所述的非易失存储元件，其中薄膜绝缘层经受介质击穿。
4.如权利要求1所述的非易失存储元件，其中第二层间绝缘层包含由不同材料构成的至少两个绝缘层。
5.一种非易失存储元件，包括：
具有第一通孔的第一层间绝缘层；
形成在第一层间绝缘层上、具有第二通孔的第二层间绝缘层，第二通孔的至少一部分与第一通孔的至少一部分重叠；
设置在第一通孔中的下电极；
包含相变材料的至少一个记录层，记录层的至少一部分设置在第二通孔中；
设置在第二层间绝缘层上的上电极；和
形成在下电极和记录层之间的薄膜绝缘层，
其中下电极具有比第二通孔的直径小的直径，并且所述至少一个记录层包含第一和第二记录层，薄膜绝缘层设置在所述第一和第二记录层之间。
6.如权利要求5所述的非易失存储元件，其中与第二层间绝缘层的上表面接触地设置薄膜绝缘层。
7.如权利要求5所述的非易失存储元件，其中与第二通孔内侧壁接触地设置薄膜绝缘层。
8.如权利要求5所述的非易失存储元件，其中第一记录层的上表面与第二层间绝缘层的上表面齐平。
9.如权利要求5所述的非易失存储元件，其中在第一记录层的上表面中还形成有空腔，并且该空腔通过薄膜绝缘层用第二记录层填充。
10.如权利要求5所述的非易失存储元件，其中从薄膜绝缘层最接近下电极的部分到上电极的距离比从薄膜绝缘层到下电极的最短距离大。
11.一种非易失存储元件的制造方法，包括：
用于形成第一层间绝缘层的第一步骤；
用于在第一层间绝缘层中形成第一通孔的第二步骤；
用于在第一通孔中形成下电极的第三步骤；
用于在第一层间绝缘层上形成第二层间绝缘层的第四步骤；
用于在第二层间绝缘层中形成第二通孔以露出至少一部分下电极的第五步骤；
用于在第二层间绝缘层和第二通孔内侧壁二者的表面上形成薄膜绝缘层和在薄膜绝缘层上形成包含相变材料的记录层使得至少部分记录层形成在第二通孔中的第六步骤；
用于在记录层上形成上电极的第七步骤。
12.如权利要求11所述的非易失存储元件的制造方法，其中在进行第七步骤之后，通过在下电极和上电极之间施加电压在薄膜绝缘层中产生介质击穿。
13.一种非易失存储元件的制造方法，包括：
用于形成第一层间绝缘层的第一步骤；
用于在第一层间绝缘层中形成第一通孔的第二步骤；
用于在第一通孔中形成下电极的第三步骤；
用于在第一层间绝缘层上形成第二层间绝缘层的第四步骤；
用于在第二层间绝缘层中形成第二通孔以露出至少一部分下电极的第五步骤；
用于在第二通孔中形成薄膜绝缘层和包含相变材料的两层记录层的第六步骤，其中第六步骤包含：
用于形成第一记录层的第一子步骤，其中第一记录层的至少一部分在第二通孔中；
用于在第一记录层上形成薄膜绝缘层的第二子步骤，其中薄膜绝缘层的至少一部分在第二通孔中；和
用于在薄膜绝缘层上形成第二记录层的第三子步骤，其中第二记录层的至少一部分在第二通孔中；
用于在记录层上形成上电极的第七步骤。
14.如权利要求13所述的非易失存储元件的制造方法，其中第六步骤进一步包括：回蚀第一记录层的第四子步骤，其中在第一子步骤之后但在第二子步骤之前进行所述第四子步骤。
15.如权利要求14所述的非易失存储元件的制造方法，其中直到露出第二层间绝缘层的上表面才进行第四子步骤的蚀刻。
CNB2006101439242A 2005-11-02 2006-11-02 非易失存储元件及其制造方法 Active CN100541855C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/264,129 2005-11-02
US11/264,129 US7589364B2 (en) 2005-11-02 2005-11-02 Electrically rewritable non-volatile memory element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN1960020A CN1960020A (zh) 2007-05-09
CN100541855C true CN100541855C (zh) 2009-09-16

Family

ID=37995051

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101439242A Active CN100541855C (zh) 2005-11-02 2006-11-02 非易失存储元件及其制造方法

Country Status (4)

Country Link
US (1) US7589364B2 (zh)
JP (1) JP2007129198A (zh)
CN (1) CN100541855C (zh)
TW (1) TW200746395A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935951B2 (en) * 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JP4061328B2 (ja) * 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
KR100746224B1 (ko) * 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
WO2008010290A1 (fr) * 2006-07-21 2008-01-24 Renesas Technology Corp. Dispositif semi-conducteur
KR100801084B1 (ko) * 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
TW200847399A (en) 2007-05-21 2008-12-01 Ind Tech Res Inst Phase change memory device and method of fabricating the same
US7812333B2 (en) * 2007-06-28 2010-10-12 Qimonda North America Corp. Integrated circuit including resistivity changing material having a planarized surface
JP5634002B2 (ja) * 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US9000408B2 (en) * 2007-10-12 2015-04-07 Ovonyx, Inc. Memory device with low reset current
JP2009099854A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 縦型相変化メモリ装置の製造方法
JP2010027835A (ja) * 2008-07-18 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
US20100051896A1 (en) * 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
US9111856B2 (en) * 2008-12-30 2015-08-18 Micron Technology, Inc. Method for fabricating a phase-change memory cell
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
KR101617381B1 (ko) 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
CN102254864A (zh) * 2010-05-20 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件结构的方法
CN102299107B (zh) * 2010-06-28 2013-06-26 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元底电极的制作方法
US8728859B2 (en) * 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
CN102810637A (zh) * 2012-09-13 2012-12-05 中国科学院上海微系统与信息技术研究所 用于替代dram及flash的相变存储单元及其制作方法
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
JP2021048159A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
KR100437458B1 (ko) 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100568511B1 (ko) * 2003-12-30 2006-04-07 삼성전자주식회사 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들

Also Published As

Publication number Publication date
CN1960020A (zh) 2007-05-09
US20070096074A1 (en) 2007-05-03
JP2007129198A (ja) 2007-05-24
TW200746395A (en) 2007-12-16
US7589364B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
CN100541855C (zh) 非易失存储元件及其制造方法
CN100559623C (zh) 非易失存储元件及其制造方法
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
CN100550408C (zh) 非易失存储元件及其制造方法
US20070063180A1 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
CN101005112B (zh) 非易失存储元件及其制造方法
CN100595930C (zh) 电可重写非易失存储元件
US20060261321A1 (en) Low power phase change memory cell with large read signal
CN1983660B (zh) 非易失存储元件的制造方法
US8021966B2 (en) Method fabricating nonvolatile memory device
US20070246440A1 (en) Semiconductor memory device and manufacturing method thereof
US7545019B2 (en) Integrated circuit including logic portion and memory portion
EP1732148A1 (en) Phase change memory cell having ring contacts
US20120007033A1 (en) Phase-change memory device and method of manufacturing the same
US20090101885A1 (en) Method of producing phase change memory device
US7985693B2 (en) Method of producing phase change memory device
KR20110077919A (ko) 상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20140512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140512

Address after: Idaho

Patentee after: Micron Technology, Inc.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.