CN102810637A - 用于替代dram及flash的相变存储单元及其制作方法 - Google Patents
用于替代dram及flash的相变存储单元及其制作方法 Download PDFInfo
- Publication number
- CN102810637A CN102810637A CN2012103397521A CN201210339752A CN102810637A CN 102810637 A CN102810637 A CN 102810637A CN 2012103397521 A CN2012103397521 A CN 2012103397521A CN 201210339752 A CN201210339752 A CN 201210339752A CN 102810637 A CN102810637 A CN 102810637A
- Authority
- CN
- China
- Prior art keywords
- phase
- dielectric layer
- layer
- phase change
- change material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000008859 change Effects 0.000 title abstract description 19
- 238000003860 storage Methods 0.000 title abstract description 16
- 239000012782 phase change material Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000007769 metal material Substances 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 16
- 239000013049 sediment Substances 0.000 claims description 16
- 238000011010 flushing procedure Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 24
- 238000002425 crystallisation Methods 0.000 description 17
- 230000008025 crystallization Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 238000005204 segregation Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000004026 adhesive bonding Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000011161 development Methods 0.000 description 8
- 229910002804 graphite Inorganic materials 0.000 description 8
- 239000010439 graphite Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000013517 stratification Methods 0.000 description 6
- 230000008602 contraction Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001351 cycling effect Effects 0.000 description 3
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种用于替代DRAM及FLASH的相变存储单元及其制作方法，其包括相变材料层和与其接触并位于其下方的圆柱体下电极，其特征在于，所述相变材料层由侧壁层与圆形底层连接而成，并形成上部开口的空心圆柱体或空心倒圆台，所述空心圆柱体或空心倒圆台内部填充介质层。本发明采用制备内部填充介质材料的侧壁层垂直的相变材料层和侧壁层倾斜的相变材料层以及采用小电极的手段，减少相变材料层的厚度，从而减小操作时的相变区域、提高相变材料层的热稳定性及相变速度，最终达到减小操作功耗、提高器件数据保持力、提高器件操作速度和提高器件循环操作次数的目的。
Description
技术领域
本发明属于微电子技术领域，特别是涉及一种用于替代DRAM及FLASH的相变存储单元及其制作方法。
背景技术
相变存储器利用操作信号产生焦耳热对相变材料进行操作，使其在不同的相之间进行转变，从而体现出高低电阻值差异，完成对信息的存储。相变存储器由于其操作速度快，数据保持力好，循环操作能力强，与传统CMOS工艺兼容，并且在小尺寸时仍能保持其操作性能，所以被认为是最有希望的下一代非挥发性存储器之一。随着器件尺寸的缩小，尺寸效应对相变材料的影响仍是现在相变存储器研究的热点。
研究者对尺寸效应对相变材料热稳定性的影响屡见报道。例如，文献（JOURNAL OF APPLIED PHYSICS 103, 114310（2008））曾报道了GeSb，Sb2Te，NGST，GST，AIST的结晶温度随薄膜厚度的变化。当相变材料薄膜厚度在10纳米以上时，相变材料的结晶温度随厚度的变化非常微弱。当相变材料薄膜厚度低于10纳米时，相变材料的结晶温度随着薄膜厚度的减小有不同程度的提高。例如随着薄膜由10纳米减小到2纳米，Sb2Te，GeSb，GST，AIST材料的结晶温度分别提高了将近150，50，200，100摄氏度。
文献（SCIENTIFIC REPORTS 2:360 DOI:10.1038/srep00360）报道了尺寸效应同时也影响着相变材料薄膜结晶速度。当相变材料厚度减薄，材料的比表面积增加，而界面由于存在缺陷而容易形成晶核。而晶核的存在为相变材料的结晶过程缩短了晶核形成时间，减少了结晶过程所需时间，进而提升了相变存储器的操作速度。当晶核形成时间缩短，晶粒成长变成为影响结晶时间的主要因素。而晶粒生长时间随着尺寸缩小而变短，这就保证了小尺寸器件更快的相变速度。
相变存储器利用操作信号产生焦耳热对相变材料进行操作，使其在不同的相之间进行转变，从而体现出高低电阻值差异，完成对信息的存储。操作功耗的有效部分为实现相变材料相转变部分的能量。相变区域越小，所需能量越小，器件功耗降低。而限制型结构相变存储器正是通过减小相变区域降低了器件操作功耗。刀片结构，环形结构等小尺寸电极的制备其目的也是减小相变区域，从而降低功耗。
相变存储器的主要失效原因是由于相变材料的元素偏析导致的材料均匀性降低。而元素扩散主要发生在操作时电流产生的高温条件下，高温持续时间越长元素偏析越严重。所以对相变材料长时间高功率操作会促使元素偏析，加快器件失效，降低器件可循环操作次数。而具有低功耗快速操作特定的相变存储器在操作时由于操作时间短，每次操作对材料的元素偏析效果降低，有利于提高器件循环操作次数的能力。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于替代DRAM及FLASH的相变存储单元及其制作方法，用于解决现有技术中相变存储单元的相变材料尺寸大导致器件操作速度慢、功耗高以及循环操作能力低的问题。
为实现上述目的及其他相关目的，本发明提供一种用于替代DRAM及FLASH的相变存储单元及其制作方法。本发明的相变存储单元具有高数据保持力，高速低功耗的特点。
本发明采用如下技术方案，一种相变存储单元，其包括相变材料层和与其接触并位于其下方的圆柱体下电极，所述相变材料层由侧壁层与圆形底层连接而成，并形成上部开口的空心圆柱体或空心倒圆台，所述空心圆柱体或空心倒圆台内部填充介质层。
可选地，所述圆形底层的直径等于或大于圆柱体下电极的直径。
可选地，所述圆形底层的直径范围是5~30 nm。
可选地，所述圆柱体下电极的直径范围是2~30 nm。
可选地，所述圆形底层的厚度范围是1~10 nm，所述侧壁层的厚度范围是2~15 nm。
本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤：
1)提供一金属电极层，在所述金属电极层上生长第一介质层，并在所述第一介质层上制备出圆柱形孔，形成带有圆柱形孔的第一介质层；所述圆柱形孔的深度等于所述第一介质层的厚度；
2)在所述带有圆柱形孔的第一介质层上沉积下电极金属材料，并进行抛光去除所述圆柱形孔外的下电极金属材料，留下的下电极金属材料与所述第一介质层齐平；
3)在所述步骤2）中抛光后的结构上进行回刻，形成圆柱体结构或倒圆台结构的孔洞；剩余的下电极金属材料形成圆柱体下电极；
4)沉积相变材料层，形成由侧壁层与圆形底层连接而成并上部开口的空心圆柱体或空心倒圆台；接着沉积用于填充在所述空心圆柱体或空心倒圆台内部的第二介质层；然后抛光去除所述圆柱体结构或倒圆台结构的孔洞外多余的第二介质和相变材料，直至与所述第一介质层齐平，然后制备出上电极。
可选地，于所述步骤4）中沉积相变材料层时进行原位加温；所述原位加温的温度范围是200~400 ℃。
可选地，于所述步骤4）中沉积第二介质层时进行加温，所述加温的温度范围是200~400 ℃。
可选地，所述圆形底层的直径等于或大于圆柱体下电极的直径。
可选地，所述圆形底层的厚度范围是1~10 nm，所述侧壁层的厚度范围是2~15 nm。
如上所述，本发明的用于替代DRAM及FLASH的相变存储单元及其制作方法，具有以下有益效果：采用的相变材料薄膜的厚度薄，减小了相变区域，从而将存储单元RESET操作功耗降低至1E-11焦耳；相变材料厚度薄使界面对结晶速度提升的效果变得更加明显，从而将器件的SET操作速度提高到500皮秒；操作功耗的降低和操作时间的缩短减少了每次操作过程对相变材料的损害，增加了器件的最大可操作次数，从而使得器件的疲劳能达到1E11；相变材料厚度薄能提升材料的热稳定性，使利用Ge2Sb2Te5材料作为存储介质的器件的数据保持力达到十年120摄氏度。
附图说明
图1显示为本发明的侧壁垂直结构的相变存储单元的示意图。
图2至图3显示为本发明的相变存储单元的制作方法在实施例1步骤1中所呈现的结构示意图。
图4至图5显示为本发明的相变存储单元的制作方法在实施例1步骤2中所呈现的结构示意图。
图6显示为本发明的相变存储单元的制作方法在实施例1步骤3中所呈现的结构示意图。
图7至图9显示为本发明的相变存储单元的制作方法在实施例1步骤4中所呈现的结构示意图。
图10显示为本发明的小电极侧壁垂直结构的相变存储单元的示意图。
图11至图12显示为本发明的相变存储单元的制作方法在实施例2步骤1中所呈现的结构示意图。
图13至图14显示为本发明的相变存储单元的制作方法在实施例2步骤2中所呈现的结构示意图。
图15显示为本发明的相变存储单元的制作方法在实施例2步骤3中所呈现的结构示意图。
图16至图18显示为本发明的相变存储单元的制作方法在实施例2步骤4中所呈现的结构示意图。
图19显示为本发明的侧壁倾斜结构的相变存储单元的示意图。
图20至图21显示为本发明的相变存储单元的制作方法在实施例3步骤1中所呈现的结构示意图。
图22至图23显示为本发明的相变存储单元的制作方法在实施例3步骤2中所呈现的结构示意图。
图24显示为本发明的相变存储单元的制作方法在实施例3步骤3中所呈现的结构示意图。
图25至图27显示为本发明的相变存储单元的制作方法在实施例3步骤4中所呈现的结构示意图。
图28显示为本发明的小电极侧壁倾斜结构的相变存储单元的示意图。
图29至图30显示为本发明的相变存储单元的制作方法在实施例4步骤1中所呈现的结构示意图。
图31至图32显示为本发明的相变存储单元的制作方法在实施例4步骤2中所呈现的结构示意图。
图33显示为本发明的相变存储单元的制作方法在实施例4步骤3中所呈现的结构示意图。
图34至图36显示为本发明的相变存储单元的制作方法在实施例4步骤4中所呈现的结构示意图。
元件标号说明
1 金属电极层
21下电极金属材料
2圆柱形下电极
31圆形底层
32侧壁层
3相变材料层
4第一介质层
5第二介质层
6上电极
7圆柱形孔
8圆柱体结构的孔洞
9倒圆台结构的孔洞
10相变区域
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图36。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
请参阅图1，显示为本发明的侧壁垂直结构的相变存储单元的示意图，如图所示，本发明提供一种相变存储单元，其包括金属电极层1，位于所述金属电极层1上的圆柱形下电极2，位于所述圆柱形下电极2上的由圆形底层31与侧壁层32连接而成的相变材料层3，包裹所述相变材料层3和下电极2的第一介质层4，填充于所述相变材料层3内的第二介质层5，以及位于所述第一介质层4、第二介质层5和相变材料层3上的上电极6。
具体的，所述相变材料层3的侧壁层32与圆形底层31垂直，形成上部开口的空心圆柱体。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱体下电极2的直径等于圆形底层31的直径。圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤：
步骤1，请参阅图2至图3，如图2所示，提供一金属电极层1，在所述金属电极层上生长第一介质层4；如图3所示，接着进行涂胶、光刻、显影、刻蚀、及去胶操作，在所述第一介质层4上制备出圆柱形孔7，形成带有圆柱形孔的第一介质层，所述圆柱形孔7的深度等于所述第一介质层4的厚度，露出所述金属电极层1。具体的，所述圆柱形孔7的直径范围是5~30 nm。
步骤2，请参阅图4至图5，如图4所示，采用PVD、ALD或CVD法在所述带有圆柱形孔的第一介质层上沉积下电极金属材料21，使所述下电极金属材料21填满所述圆柱形孔7并覆盖于所述第一介质层4的上表面；如图5所示，进行抛光去除所述圆柱形孔7外及所述第一介质层上的下电极金属材料。
步骤3，请参阅图6，如图所示，采用涂胶、光刻、显影、刻蚀、及去胶操作进行回刻，在图5所示结构上形成圆柱体结构的孔洞8，使所述下电极金属材料21的高度小于所述圆柱形孔7的深度。所述圆柱体结构的孔洞8下底与所述金属电极层之间剩余的所述下电极金属材料21形成圆柱体下电极2。具体的，所述圆柱体结构的孔洞8的直径等于所述圆柱形孔7的直径，即只刻蚀掉所述圆柱形孔洞7内圆柱体上电极的上面一部分，而不刻蚀其周边的介质。
步骤4，请参阅图7至图9，如图7所示，采用PVD、ALD或CVD法沉积相变材料层3，形成由侧壁层32与圆形底层31连接而成并上部开口的空心圆柱体；接着采用低温ALD或低温CVD法沉积用于填充在所述空心圆柱体内部的第二介质层5；如图8所示，进行抛光去除所述圆柱体结构的孔洞8外和所述第一介质层4上多余的第二介质和相变材料，直至与所述第一介质层齐平；如图9所示，然后采用PVD、ALD或CVD法制备出上电极6。图9中示意出了本实施例中相变存储单元的相变区域10。
具体的，沉积相变材料层时进行原位加温，使相变材料层在制备时即晶化，避免非晶到晶态转变时的体积收缩遗留给器件；所述原位加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。也可以在沉积相变材料层时不加温，而在沉积第二介质层时对所述相变材料层加温，使所述相变材料层晶化，所述加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本实施中制备出的相变存储单元中，所述圆柱体下电极的直径范围是5~30 nm，所述相变材料层的圆形底层的直径等于所述圆柱体下电极的直径，所述相变材料层的侧壁层与圆形底层垂直，形成侧壁垂直结构的相变存储单元。
实施例2
实施例2与实施例1采用基本相同的技术方案，不同之处在于二者的圆柱体下电极不同。在实施例1中，所述圆柱体下电极的直径范围是5~30 nm，所述相变材料层的圆形底层与圆柱体下电极的直径相同，而在本实施例中，圆柱体下电极的直径范围是2~5 nm，所述相变材料层的圆形底层的直径大于圆柱体下电极的直径。
请参阅图10，显示为本发明的小电极侧壁垂直结构的相变存储单元的示意图，如图所示，本发明提供一种相变存储单元，其包括金属电极层1，位于所述金属电极层1上的圆柱形下电极2，位于所述圆柱形下电极2上的由圆形底层31与侧壁层32连接而成的相变材料层3，包裹所述相变材料层3和下电极2的第一介质层4，填充于所述相变材料层3内的第二介质层5，以及位于所述第一介质层4、第二介质层5和相变材料层3上的上电极6。
具体的，所述相变材料层3的侧壁层32与圆形底层31垂直，形成上部开口的空心圆柱体。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱体下电极2的直径小于圆形底层31的直径。所述圆柱形下电极2的直径范围是2~5 nm。圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤：
步骤1，请参阅图11至图12，如图11所示，提供一金属电极层1，在所述金属电极层上生长第一介质层4；如图3所示，接着进行涂胶、光刻、显影、刻蚀、及去胶操作，在所述第一介质层4上制备出圆柱形孔7，形成带有圆柱形孔的第一介质层，所述所述圆柱形孔7的深度等于所述第一介质层4的厚度，露出所述金属电极层1。具体的，所述圆柱形孔洞7的直径范围是2~5 nm。
步骤2，请参阅图13至图14，如图13所示，采用PVD、ALD或CVD法在所述带有圆柱形孔的第一介质层上沉积下电极金属材料21，使所述下电极金属材料21填满所述圆柱形孔7并覆盖于所述第一介质层4的上表面；如图14所示，进行抛光去除所述圆柱形孔7外及所述第一介质层上的下电极金属材料。
步骤3，请参阅图15，如图所示，采用涂胶、光刻、显影、刻蚀、及去胶操作进行回刻，在图14所示结构上形成圆柱体结构的孔洞8，使所述下电极金属材料21的高度小于所述圆柱形孔7的深度。所述圆柱体结构的孔洞8下底与所述金属电极层之间剩余的所述下电极金属材料21形成圆柱体下电极2。具体的，所述圆柱体结构的孔洞8的直径范围是5~30nm，即不仅刻蚀掉所述圆柱形孔洞7内圆柱体上电极的上面一部分，还刻蚀其周边的一部分介质。
步骤4，请参阅图16至图18，如图16所示，采用PVD、ALD或CVD法沉积相变材料层3，形成由侧壁层32与圆形底层31连接而成并上部开口的空心圆柱体；接着采用低温ALD或低温CVD法沉积用于填充在所述空心圆柱体内部的第二介质层5；如图17所示，进行抛光去除所述圆柱体结构的孔洞8外和所述第一介质层4上多余的第二介质和相变材料，直至与所述第一介质层齐平；如图18所示，然后采用PVD、ALD或CVD法制备出上电极6。图18中示意出了本实施例中相变存储单元的相变区域10。
具体的，沉积相变材料层时进行原位加温，使相变材料层在制备时即晶化，避免非晶到晶态转变时的体积收缩遗留给器件；所述原位加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。也可以在沉积相变材料层时不加温，而在沉积第二介质层时对所述相变材料层加温，使所述相变材料层晶化，所述加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本实施中制备出的相变存储单元中，所述圆柱体下电极的直径范围是2~5 nm，所述相变材料层的圆形底层的直径大于所述圆柱体下电极的直径，所述相变材料层的侧壁层与圆形底层垂直，形成小电极侧壁垂直结构的相变存储单元。
实施例3
实施例3与实施例1采用基本相同的技术方案，不同之处在于二者的相变材料层不同。在实施例1中，所述相变材料层的侧壁层与圆形底层垂直，形成上部开口的空心圆柱体。而在本实施例中，所述相变材料层的侧壁层与圆形底层不垂直，形成上部开口的空心倒圆台。
请参阅图19，如图所示，显示为本发明的侧壁倾斜结构的相变存储单元的示意图，本发明提供一种相变存储单元，其包括金属电极层1，位于所述金属电极层1上的圆柱形下电极2，位于所述圆柱形下电极2上的由圆形底层31与侧壁层32连接而成的相变材料层3，包裹所述相变材料层3和下电极2的第一介质层4，填充于所述相变材料层3内的第二介质层5，以及位于所述第一介质层4、第二介质层5和相变材料层3上的上电极6。
具体的，所述相变材料层3的侧壁层32与圆形底层31不垂直，形成上部开口的空心倒圆台。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱体下电极2的直径等于圆形底层31的直径。圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤：
步骤1，请参阅图20至图21，如图20所示，提供一金属电极层1，在所述金属电极层上生长第一介质层4；如图21所示，接着进行涂胶、光刻、显影、刻蚀、及去胶操作，在所述第一介质层4上制备出圆柱形孔7，形成带有圆柱形孔的第一介质层，所述所述圆柱形孔7的深度等于所述第一介质层4的厚度，露出所述金属电极层1。具体的，所述圆柱形孔7的直径范围是5~30 nm。
步骤2，请参阅图22至图23，如图22所示，采用PVD、ALD或CVD法在所述带有圆柱形孔的第一介质层上沉积下电极金属材料21，使所述下电极金属材料21填满所述圆柱形孔7并覆盖于所述第一介质层4的上表面；如图23所示，进行抛光去除所述圆柱形孔7外及所述第一介质层上的下电极金属材料。
步骤3，请参阅图24，如图所示，采用涂胶、光刻、显影、刻蚀、及去胶操作进行回刻，在图23所示结构上形成倒圆台结构的孔洞9，使所述下电极金属材料21的高度小于所述圆柱形孔7的深度。所述倒圆台结构的孔洞9下底与所述金属电极层之间剩余的所述下电极金属材料21形成圆柱体下电极2。具体的，所述倒圆台结构的孔洞9的下底直径等于所述圆柱形孔7的直径，上底直径大于下底直径，即不仅刻蚀掉所述圆柱形孔洞7内圆柱体上电极的上面一部分，还刻蚀其周边的一部分介质。
步骤4，请参阅图25至图27，如图25所示，采用PVD、ALD或CVD法沉积相变材料层3，形成由侧壁层32与圆形底层31连接而成并上部开口的空心倒圆台；接着采用低温ALD或低温CVD法沉积用于填充在所述空心倒圆台内部的第二介质层5；如图26所示，进行抛光去除所述圆柱体结构的孔洞8外和所述第一介质层4上多余的第二介质和相变材料，直至与所述第一介质层齐平；如图27所示，然后采用PVD、ALD或CVD法制备出上电极6。图27中示意出了本实施例中相变存储单元的相变区域10。
具体的，沉积相变材料层时进行原位加温，使相变材料层在制备时即晶化，避免非晶到晶态转变时的体积收缩遗留给器件；所述原位加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。也可以在沉积相变材料层时不加温，而在沉积第二介质层时对所述相变材料层加温，使所述相变材料层晶化，所述加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本实施中制备出的相变存储单元中，所述圆柱体下电极的直径范围是5~30 nm，所述相变材料层的圆形底层的直径等于所述圆柱体下电极的直径，所述相变材料层的侧壁层与圆形底层不垂直，形成侧壁倾斜结构的相变存储单元。
实施例4
实施例4与实施例3采用基本相同的技术方案，不同之处在于二者的圆柱体下电极不同。在实施例3中，所述圆柱体下电极的直径范围是5~30 nm，所述相变材料层的圆形底层与圆柱体下电极的直径相同，而在本实施例中，圆柱体下电极的直径范围是2~5 nm，所述相变材料层的圆形底层的直径大于圆柱体下电极的直径。
请参阅图28，显示为本发明的小电极侧壁倾斜结构的相变存储单元的示意图，如图所示，本发明提供一种相变存储单元，其包括金属电极层1，位于所述金属电极层1上的圆柱形下电极2，位于所述圆柱形下电极2上的由圆形底层31与侧壁层32连接而成的相变材料层3，包裹所述相变材料层3和下电极2的第一介质层4，填充于所述相变材料层3内的第二介质层5，以及位于所述第一介质层4、第二介质层5和相变材料层3上的上电极6。
具体的，所述相变材料层3的侧壁层32与圆形底层31不垂直，形成上部开口的空心倒圆台。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱体下电极2的直径小于圆形底层31的直径。所述圆柱形下电极2的直径范围是2~5 nm。圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤：
步骤1，请参阅图29至图30，如图29所示，提供一金属电极层1，在所述金属电极层上生长第一介质层4；如图30所示，接着进行涂胶、光刻、显影、刻蚀、及去胶操作，在所述第一介质层4上制备出圆柱形孔7，形成带有圆柱形孔的第一介质层，所述所述圆柱形孔7的深度等于所述第一介质层4的厚度，露出所述金属电极层1。具体的，所述圆柱形孔洞7的直径范围是2~5 nm。
步骤2，请参阅图31至图32，如图31所示，采用PVD、ALD或CVD法在所述带有圆柱形孔的第一介质层上沉积下电极金属材料21，使所述下电极金属材料21填满所述圆柱形孔7并覆盖于所述第一介质层4的上表面；如图32所示，进行抛光去除所述圆柱形孔7外及所述第一介质层上的下电极金属材料21。
步骤3，请参阅图33，如图所示，采用涂胶、光刻、显影、刻蚀、及去胶操作进行回刻，在图32所示结构上形成倒圆台结构的孔洞9，使所述下电极2的高度小于所述圆柱形孔7的深度。所述倒圆台结构的孔洞9下底与所述金属电极层之间剩余的所述下电极金属材料21形成圆柱体下电极2。具体的，所述倒圆台结构的孔洞9的下底直径大于所述圆柱形孔7的直径，上底直径大于下底直径，即不仅刻蚀掉所述圆柱形孔洞7内圆柱体上电极的上面一部分，还刻蚀其周边的一部分介质。
步骤4，请参阅图34至图36，如图34所示，采用PVD、ALD或CVD法沉积相变材料层3，形成由侧壁层32与圆形底层31连接而成并上部开口的空心倒圆台；接着采用低温ALD或低温CVD法沉积用于填充在所述空心倒圆台内部的第二介质层5；如图35所示，进行抛光去除所述圆柱体结构的孔洞8外和所述第一介质层4上多余的第二介质和相变材料，直至与所述第一介质层齐平；如图36所示，然后采用PVD、ALD或CVD法制备出上电极6。图36中示意出了本实施例中相变存储单元的相变区域10。
具体的，沉积相变材料层时进行原位加温，使相变材料层在制备时即晶化，避免非晶到晶态转变时的体积收缩遗留给器件；所述原位加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。也可以在沉积相变材料层时不加温，而在沉积第二介质层时对所述相变材料层加温，使所述相变材料层晶化，所述加温的温度范围是200~400 ℃，以避免所述相变材料层产生元素偏析或挥发。所述圆形底层31的直径范围是5~30 nm，厚度范围是1~10 nm。所述侧壁层的厚度范围是2~15 nm。所述圆柱形下电极2和上电极6可以是TiN、W、Al、Ti、Cu、石墨或其他导电材料，圆柱形下电极2的高度小于或等于500 nm。第一介质层4和第二介质层5可以是SiO2、Si3N4或其他绝缘材料。本实施例中，圆柱形下电极2优选为TiN或W，上电极6优选为TiN。
本实施中制备出的相变存储单元中，所述圆柱体下电极的直径范围是2~5 nm，所述相变材料层的圆形底层的直径大于所述圆柱体下电极的直径，所述相变材料层的侧壁层与圆形底层不垂直，形成小电极侧壁倾斜结构的相变存储单元。
综上所述，本发明的用于替代DRAM及FLASH的相变存储单元及其制作方法，将相变材料制备成薄膜，内部填充介质，且薄膜的厚度很薄（圆形底层厚度为1~10 nm，侧壁层厚度为2~15 nm），并采用介质材料将相变薄膜的厚度尽量的限制，在器件尺寸三维等比缩小的同时在器件内部构造一维尺度可继续缩小的相变薄膜，使器件性能提升。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种相变存储单元，其包括相变材料层和与其接触并位于其下方的圆柱体下电极，其特征在于，所述相变材料层由侧壁层与圆形底层连接而成，并形成上部开口的空心圆柱体或空心倒圆台，所述空心圆柱体或空心倒圆台内部填充介质层。
2.根据权利要求1所述的相变存储单元，其特征在于：所述圆形底层的直径等于或大于圆柱体下电极的直径。
3.根据权利要求1或2所述的相变存储单元，其特征在于：所述圆形底层的直径范围是5~30 nm。
4.根据权利要求1或2所述的相变存储单元，其特征在于：所述圆柱体下电极的直径范围是2~5 nm，高度小于或等于500 nm。
5.根据权利要求1或2所述的相变存储单元，其特征在于：所述圆柱体下电极的直径范围是5~30 nm，高度小于或等于500 nm。
6.根据权利要求1所述的相变存储单元，其特征在于：所述圆形底层的厚度范围是1~10 nm，所述侧壁层的厚度范围是2~15 nm。
7.一种相变存储单元的制作方法，其特征在于，该方法包括以下步骤：
1）提供一金属电极层，在所述金属电极层上生长第一介质层，并在所述第一介质层上制备出圆柱形孔，形成带有圆柱形孔的第一介质层；所述圆柱形孔的深度等于所述第一介质层的厚度；
2）在所述带有圆柱形孔的第一介质层上沉积下电极金属材料，并进行抛光去除所述圆柱形孔外的下电极金属材料，留下的下电极金属材料与所述第一介质层齐平；
3）在所述步骤2）中抛光后的结构上进行回刻，形成圆柱体结构或倒圆台结构的孔洞；剩余的下电极金属材料形成圆柱体下电极；
4）沉积相变材料层，形成由侧壁层与圆形底层连接而成并上部开口的空心圆柱体或空心倒圆台；接着沉积用于填充在所述空心圆柱体或空心倒圆台内部的第二介质层；然后抛光去除所述圆柱体结构或倒圆台结构的孔洞外多余的第二介质和相变材料，直至与所述第一介质层齐平，然后制备出上电极。
8.根据权利要求7所述的相变存储单元的制作方法，其特征在于：于所述步骤4）中沉积相变材料层时进行原位加温；所述原位加温的温度范围是200~400 ℃。
9.根据权利要求7所述的相变存储单元的制作方法，其特征在于：于所述步骤4）中沉积第二介质层时进行加温；所述加温的温度范围是200~400 ℃。
10.根据权利要求7所述的相变存储单元的制作方法，其特征在于：所述圆形底层的直径等于或大于圆柱体下电极的直径。
11.根据权利要求7或10所述的相变存储单元的制作方法，其特征在于：所述圆形底层的厚度范围是1~10 nm，所述侧壁层的厚度范围是2~15nm。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103397521A CN102810637A (zh) | 2012-09-13 | 2012-09-13 | 用于替代dram及flash的相变存储单元及其制作方法 |
| PCT/CN2012/087578 WO2014040356A1 (zh) | 2012-09-13 | 2012-12-26 | 用于替代dram及flash的相变存储单元及其制作方法 |
| US14/129,955 US9362493B2 (en) | 2012-09-13 | 2012-12-26 | Phase-change storage unit for replacing DRAM and FLASH and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103397521A CN102810637A (zh) | 2012-09-13 | 2012-09-13 | 用于替代dram及flash的相变存储单元及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102810637A true CN102810637A (zh) | 2012-12-05 |
Family
ID=47234287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103397521A Pending CN102810637A (zh) | 2012-09-13 | 2012-09-13 | 用于替代dram及flash的相变存储单元及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9362493B2 (zh) |
| CN (1) | CN102810637A (zh) |
| WO (1) | WO2014040356A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014040356A1 (zh) * | 2012-09-13 | 2014-03-20 | 中国科学院上海微系统与信息技术研究所 | 用于替代dram及flash的相变存储单元及其制作方法 |
| CN111146340A (zh) * | 2019-12-19 | 2020-05-12 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10141503B1 (en) * | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
| CN109755384A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制备方法 |
| CN110487834B (zh) * | 2019-07-24 | 2024-05-07 | 北京科技大学 | 一种用于测量表面偏聚挥发量的试样架及其使用方法 |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
| CN112635666B (zh) * | 2020-12-22 | 2023-05-12 | 华中科技大学 | 一种相变存储单元 |
| CN113206193B (zh) * | 2021-04-22 | 2023-04-18 | 华中科技大学 | 一种基于相变原理的忆阻器及其制备方法 |
| CN117492138B (zh) * | 2023-12-29 | 2024-04-09 | 光本位科技(苏州)有限公司 | 相变光器件与光波导平台的异质集成方法及结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379046C (zh) * | 2001-09-07 | 2008-04-02 | 英特尔公司 | 相变材料存储器装置和形成方法 |
| CN101290967A (zh) * | 2007-04-19 | 2008-10-22 | 奇梦达股份公司 | 通过退火转变相变材料的状态 |
| CN101267017B (zh) * | 2008-03-21 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
| CN102637821A (zh) * | 2011-02-12 | 2012-08-15 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储单元及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817410B2 (ja) * | 2005-09-12 | 2011-11-16 | エルピーダメモリ株式会社 | 相変化メモリ素子およびその製造方法 |
| US7589364B2 (en) * | 2005-11-02 | 2009-09-15 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
| KR20110076394A (ko) * | 2009-12-29 | 2011-07-06 | 삼성전자주식회사 | 상변화 메모리 장치 |
| CN102810637A (zh) * | 2012-09-13 | 2012-12-05 | 中国科学院上海微系统与信息技术研究所 | 用于替代dram及flash的相变存储单元及其制作方法 |
-
2012
- 2012-09-13 CN CN2012103397521A patent/CN102810637A/zh active Pending
- 2012-12-26 WO PCT/CN2012/087578 patent/WO2014040356A1/zh active Application Filing
- 2012-12-26 US US14/129,955 patent/US9362493B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379046C (zh) * | 2001-09-07 | 2008-04-02 | 英特尔公司 | 相变材料存储器装置和形成方法 |
| CN101290967A (zh) * | 2007-04-19 | 2008-10-22 | 奇梦达股份公司 | 通过退火转变相变材料的状态 |
| CN101267017B (zh) * | 2008-03-21 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
| CN102637821A (zh) * | 2011-02-12 | 2012-08-15 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储单元及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014040356A1 (zh) * | 2012-09-13 | 2014-03-20 | 中国科学院上海微系统与信息技术研究所 | 用于替代dram及flash的相变存储单元及其制作方法 |
| CN111146340A (zh) * | 2019-12-19 | 2020-05-12 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9362493B2 (en) | 2016-06-07 |
| WO2014040356A1 (zh) | 2014-03-20 |
| US20150188041A1 (en) | 2015-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102810637A (zh) | 用于替代dram及flash的相变存储单元及其制作方法 | |
| CN101416326B (zh) | 使用自对准相变材料层的相变存储器元件及其制造和使用方法 | |
| US7317201B2 (en) | Method of producing a microelectronic electrode structure, and microelectronic electrode structure | |
| CN101267017B (zh) | 一种管状相变存储器单元结构及制作方法 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| CN100530739C (zh) | 相变材料呈环形的相变存储器器件单元及制备方法 | |
| CN111146339B (zh) | 一种相变存储器单元及其制备方法 | |
| CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
| US20140367630A1 (en) | Semiconductor device and method for manufacturing same | |
| CN111146340B (zh) | 一种相变存储器单元及其制备方法 | |
| CN101267016A (zh) | 相变存储器单元器件的结构的改进 | |
| CN102664236B (zh) | 低功耗相变存储器用环形电极结构及制备方法 | |
| KR101071191B1 (ko) | 상변화 메모리 장치 및 그 제조방법 | |
| CN105047815A (zh) | 一种含石墨烯层的相变存储器及其制备方法 | |
| CN101826596B (zh) | 一种相变存储器的制作方法 | |
| CN102832338A (zh) | 一种限制结构相变存储器及其制作方法 | |
| US8748958B1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| CN102637823B (zh) | 低功耗相变存储器用限制型电极结构及制备方法 | |
| US20090321705A1 (en) | Phase change memory device and method for manufacturing the same | |
| CN101872839B (zh) | 稳定阈值电压的低功耗相变存储器及其制造方法 | |
| CN103325940B (zh) | 相变存储单元及其制造方法 | |
| CN203871380U (zh) | 加热电极以及相变存储结构 | |
| CN201285770Y (zh) | 一种相变存储器单元结构 | |
| WO2021120620A1 (zh) | 一种相变存储器单元及其制备方法 | |
| KR100968448B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121205 |