CN102832338A - 一种限制结构相变存储器及其制作方法 - Google Patents
一种限制结构相变存储器及其制作方法 Download PDFInfo
- Publication number
- CN102832338A CN102832338A CN2012103283412A CN201210328341A CN102832338A CN 102832338 A CN102832338 A CN 102832338A CN 2012103283412 A CN2012103283412 A CN 2012103283412A CN 201210328341 A CN201210328341 A CN 201210328341A CN 102832338 A CN102832338 A CN 102832338A
- Authority
- CN
- China
- Prior art keywords
- phase
- change material
- limiting structure
- transition storage
- isolation recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种限制结构相变存储器及其制作方法,所述限制结构相变存储器包括相变存储阵列、具有阈值电压开关特性的硫系化合物开关层、以及分别连接于相变存储阵列及硫系化合物开关层的字线及位线。所述硫系化合物开关层在达到阈值电压之前处于高电阻状态,起到关电路的作用,当电压超过阈值电压之后,材料进入低电阻态,起到开启电路的作用。这种硫系化合物做成薄膜之后仍然具有阈值电压开关特性,并且这类薄膜的制备工艺与现有的CMOS工艺兼容。利用硫系化合物材料薄膜作为选通开关的相变存储器的制备具有步骤少,工艺简单的特点。同时,利用硫系化合物薄膜制备的选通开关所占体积小,有利于提高芯片的存储密度,提高信息容量和降低成本。
Description
技术领域
本发明涉及一种半导体存储设备及其制作方法,特别是涉及一种限制结构相变存储器及其制作方法。
背景技术
存储器是目前半导体市场的重要组成部分,是信息技术的基石,无论在生活中还是在国民经济中发挥着重要的作用。信息量伴随着社会发展急剧增加,高数据存储密度的存储器的研发成为存储器研究者的重要任务。其中,相变存储器单元由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。
相变存储器单元的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号;对于擦操作(RESET),是施加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后,再经过快速冷却从而实现相变材料多晶态到非晶态的转换,即“1”态到“0”态的转换;对于写操作(SET),则是施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后,并保持一段时间促使晶核生长,从而实现非晶态到多晶态的转换,即“0”态到“1”态的转换;对于读操作,则是施加一个对相变材料的状态不会产生影响的很弱的脉冲信号,通过测量器件单元的电阻值来读取它的状态。
大部分存储器单元都是由两部分组成:一部分式存储信息的介质;另一部分是用来决定存储介质是否可操作的选通开关。而选通开关在电路中所占的体积直接影响到存储器的存储密度。相变存储器中的存储介质在尺寸缩小到纳米尺度时仍具有信息存储能力,这意味着相变存储器在高密度信息存储方面的巨大潜力。
为了提高存储器的存储密度,需要设计更小的选通开关来替代现在的传统开关,以便于与相变存储器匹配来实现高密度存储。在现有技术中,在以MOS晶体管为选通开关的电路中,配对MOS选择开关的尺寸都大于8F2(F是某种工艺水平下的特征尺寸),不利于减小芯片体积;另外一种是利用晶态二极管作为选择开关,开关尺寸也仅仅是将芯片减小到接近5F2。因而,前面提到的两种选择开关都需要占用硅片中的较大体积,减小了芯片体积的利用效率。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种限制结构相变存储器及其制作方法,用于解决现有技术中相变存储器的选通开关的体积过大导致器件集成度、存储密度以及存储容量降低的问题。
为实现上述目的及其他相关目的,本发明提供一种限制结构相变存储器,至少包括:
由多个相变存储单元组成的相变存储阵列,用于存储信息;
连接所述相变存储阵列中各该相变存储单元的多条字线及位线,用于定位被操作的相变存储单元;
连接于所述限制结构相变存储单元中的相变材料与位线之间的选通开关,所述选通开关为具有阈值电压开关特性的硫系化合物开关层;
其中,所述相变存储单元中的相变材料和所述硫系化合物开关层均被限制于绝缘凹槽中。
在本发明的限制结构相变存储器中,所述相变存储单元至少包括:
基底,具有金属层及覆盖于所述金属层上的绝缘层,所述绝缘层中具有一深度直达所述金属层的绝缘凹槽;
钨电极,填充于所述绝缘凹槽内,并结合于所述金属层表面;
相变材料,填充于所述绝缘凹槽内并结合于所述钨电极表面;
中间金属层,填充于所述绝缘凹槽内并结合于所述相变材料表面,且所述钨电极、相变材料及中间金属层的厚度之和小于所述绝缘凹槽的深度。
在本发明的限制结构相变存储器中,所述绝缘凹槽为圆孔状槽,所述绝缘凹槽的直径为40~70nm。
进一步地,所述钨电极的形状为与所述绝缘凹槽直径相等的圆柱形,且所述钨电极的厚度为10~500nm。
更进一步地,所述相变材料的形状为与所述钨电极的直径相等的圆柱形,且所述相变材料的厚度为20~200nm。
更进一步地,所述中间金属层的形状为与所述相变材料直径相等的圆柱形,且所述中间金属层的厚度为10~200nm。
更进一步地,所述硫系化合物开关层填充于所述绝缘凹槽内,形状为与所述绝缘凹槽孔径相等的圆柱形,且所述硫系化合物开关层的厚度为10~200nm。
在本发明的限制结构相变存储器中,在电场作用下,通过所述相变材料及所述硫系化合物开关层的电流为平行且分布均匀的电流。
在本发明的限制结构相变存储器中,所述相变材料为利用多晶态和非晶态体现出的低高电阻来存储信息的相变电阻。
在本发明的限制结构相变存储器中,所述硫系化合物开关层为含Ge、Al、As、Sb、Te、S、Se元素中至少两种元素的硫系化合物薄膜材料。
优选地,所述硫系化合物开关层为GeTe4、Al5As2Te3、Al5Sb2Te3、Al5Sb2Se3、Al5Sb2S3、GeAl5As2Te3、GeAl5Sb2Te3、GeAl5Sb2Se3、及GeAl5Sb2S3中的任意一种。
在本发明的限制结构相变存储器中,所述选通开关的两端电势差未超过阈值电压时,其处于关闭所述相变材料与位线之间通路的状态;所述选通开关的两端电势差超过阈值电压时,其处于导通所述相变材料与位线之间通路的状态。
进一步地,所述选通开关处于关闭所述相变材料与位线之间通路的状态下,其电阻值高于与其相连的相变材料在高阻值状态下的电阻值。
在本发明的限制结构相变存储器中,所述硫系化合物开关层可在电信号的作用下进行高低阻值之间的挥发性的可逆转变,所述相变材料可在电信号的作用下进行高低阻值之间的非挥发性的可逆转变。
本发明还提供一种限制结构相变存储器的制作方法,所述制作方法至少包括以下步骤:
1)提供一具有金属层及覆盖于所述金属层上的绝缘层的基底;
2)刻蚀所述绝缘层直至所述金属层,在所述基底上形成直达所述金属层的绝缘凹槽;
3)于所述基底上沉积钨电极,并使所述钨电极填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
4)利用抛光工艺将覆盖于所述绝缘层的上表面的钨电极抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的钨电极,使所述钨电极厚度小于所述绝缘凹槽的深度;
5)于所述绝缘凹槽内的钨电极表面沉积相变材料,使所述相变材料填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
6)利用抛光工艺将覆盖于所述绝缘层的上表面的相变材料抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的相变材料,使所述相变材料及所述钨电极的厚度之和小于所述绝缘凹槽的深度;
7)于所述绝缘凹槽内的相变材料表面沉积中间金属层,使所述中间金属层填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
8)利用抛光工艺将覆盖于所述绝缘层的上表面的中间金属层抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的中间金属层,使所述相变材料、所述钨电极及所述中间金属层的厚度之和小于所述绝缘凹槽的深度;
9)于所述绝缘凹槽内的相变材料表面沉积硫系化合物开关层,使所述硫系化合物开关层填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
10)利用抛光工艺将覆盖于所述绝缘层的上表面的硫系化合物开关层抛除,使沉积于所述绝缘凹槽内的硫系化合物开关层的顶面与所述绝缘层的上表面共平面;
11)制作连接于所述金属层的字线及连接于所述硫系化合物开关层位线,以完成所述限制结构相变存储器的制作。
在本发明的限制结构相变存储器的制作方法中,于所述步骤1)中,所述绝缘层为SiO2,所述绝缘层的厚度为50~1000nm。
在本发明的限制结构相变存储器的制作方法中,于所述步骤2)中,在所述基底上刻蚀形成的绝缘凹槽为圆孔状槽,所述圆孔状槽的孔径为40~70nm,且所述圆孔状槽的深度等于所述绝缘层的厚度。
在本发明的限制结构相变存储器的制作方法中,于所述步骤3)中,通过化学气相沉积法CVD或者原子层沉积法ALD沉积所述钨电极,其中,通过化学气相沉积法CVD沉积所述钨电极的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g);通过原子层沉积法ALD沉积所述钨电极的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g)。
在本发明的限制结构相变存储器的制作方法中,所述钨电极的形状为圆柱形,且所述钨电极的厚度为10~500nm。
在本发明的限制结构相变存储器的制作方法中,通过物理气相沉积法PVD、化学气相沉积法CVD、原子层沉积法ALD、电镀、溶胶凝胶法或金属有机物沉积法制备所述相变材料,所述相变材料的形状为圆柱形,且所述相变材料的厚度为10~200nm。
在本发明的限制结构相变存储器的制作方法中,所述中间金属层为通过化学气相沉积法CVD或者原子层沉积法ALD沉积的钛、钨或氮化钛材料,其中,通过化学气相沉积法CVD沉积钛材料的反应方程为:TiCl4(g)+2H2(g)→Ti(s)+4HCl(g),通过化学气相沉积法CVD沉积钨材料的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g),通过化学气相沉积法CVD沉积氮化钛材料的反应方程为:TiCl4(g)+2H2(g)+12N2(g)→TiN(s)+4HCl(g),通过原子层沉积法ALD沉积钛材料的反应方程为:2Ti(CH3)3(g)+9H2(g)→2Ti(s)+6CH4(g),通过原子层沉积法ALD沉积钨材料的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g);通过原子层沉积法ALD沉积氮化钛材料的反应方程为Ti(CH3)3(g)+NH3(g)→TiN(s)+3CH4(g)。
在本发明的限制结构相变存储器的制作方法中,所述中间金属层的形状为圆柱形,且所述中间金属层的厚度为10~200nm。
在本发明的限制结构相变存储器的制作方法中,所述硫系化合物开关层的形状为圆柱形,且所述硫系化合物开关层的厚度为10~200nm。
如上所述,本发明的限制结构相变存储器及其制作方法,具有以下有益效果:本发明包括相变存储阵列、具有阈值电压开关特性硫系化合物开关层、以及分别连接于相变存储阵列及硫系化合物开关层的字线及位线。所述硫系化合物开关层在达到阈值电压之前处于高电阻状态,起到关电路的作用,当电压超过阈值电压之后,材料进入低电阻态,起到开启电路的作用。这种硫系化合物做成薄膜之后仍然具有阈值电压开关特性,并且这类薄膜的制备工艺与现有的CMOS工艺兼容。利用硫系化合物材料薄膜作为选通开关的相变存储器的制备具有步骤少,工艺简单的特点。同时,利用硫系化合物薄膜制备的选通开关所占体积小,有利于提高芯片的存储密度,提高信息容量和降低成本。
附图说明
图1显示为本发明的限制结构相变存储器电路结构示意图。
图2显示为本发明的限制结构相变存储器的相变存储单元及选通开关的结构示意图。
图3显示为本发明的限制结构相变存储器的制作方法步骤1)所呈现的结构示意图。
图4显示为本发明的限制结构相变存储器的制作方法步骤2)所呈现的结构示意图。
图5显示为本发明的限制结构相变存储器的制作方法步骤3)所呈现的结构示意图。
图6~图7显示为本发明的限制结构相变存储器的制作方法步骤4)所呈现的结构示意图。
图8显示为本发明的限制结构相变存储器的制作方法步骤5)所呈现的结构示意图。
图9~图10显示为本发明的限制结构相变存储器的制作方法步骤6)所呈现的结构示意图。
图11显示为本发明的限制结构相变存储器的制作方法步骤7)所呈现的结构示意图。
图12~图13显示为本发明的限制结构相变存储器的制作方法步骤8)所呈现的结构示意图。
图14显示为本发明的限制结构相变存储器的制作方法步骤9)所呈现的结构示意图。
图15显示为本发明的限制结构相变存储器的制作方法步骤10)所呈现的结构示意图。
图16显示为本发明的限制结构相变存储器在操作过程中器件内部的电场和温度场分布模拟图。
图17显示为现有技术的相变存储器在操作过程中器件内部的电场和温度场分布模拟图。
元件标号说明
10 相变存储单元
11 硫系化合物开关层
12 字线
13 位线
101 金属层
102 绝缘层
103 绝缘凹槽
104 钨电极
105 相变材料
106 中间金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图15。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图1~图2所示,本实施例提供一种限制结构相变存储器,至少包括:
由多个相变存储单元10组成的相变存储阵列,用于存储信息;
连接所述相变存储阵列中各该相变存储单元10的多条字线12及位线13,用于定位被操作的相变存储单元10;
连接于所述限制结构相变存储单元10中的相变材料与位线13之间的选通开关,所述选通开关为具有阈值电压开关特性的硫系化合物开关层11;
其中,所述相变存储单元10中的相变材料105和所述硫系化合物开关层11均被限制于绝缘凹槽103中。
多个相变存储单元10组成相变存储阵列,各该相变存储单元10中具有用于存储信息的相变材料105,所述相变材料105为利用多晶态和非晶态体现出的低高电阻来存储信息的相变电阻。具体地所述相变电阻由相变材料105所形成,是相变存储器单元的核心部件,当其受到不同宽度和高度的电压或电流脉冲信号作用时,其阻值会发生相应变化,根据其阻值的变化可实现数据的读写或擦除等操作。
所述字线12及位线13连接所述相变存储阵列中各该相变存储单元10,用于定位被操作的相变存储单元10,具体地,所述的操作指针对相变存储单元10的读操作、写操作以及擦操作。
在本实施例中,调节选中相变存储单元10所对应的字线12和位线13(我们称选中的字线1212和位线13,其他字线12和位线13称为未选中的字线12和位线13)的电势,使两者电势差大于目标操作所需的电势差。调节除未选中的字线12和位线13电势,使得除选中的字线12和位线13,其他任何两线之间的电势差小于选通开关件所需的电势差。需要说明的是,各字线12和位线13的电势及相互之间的电势差在不同的操作中(读、写、擦操作)可能不同。
所述选通开关连接于所述相变存储单元10中的相变材料105与位线13之间,所述选通开关和相变材料105介在电路中处于串联状态,所述选通开关为具有阈值电压开关特性的材料可以是含Al、As、Sb、Te、S、Se元素中至少两种元素的硫系化合物薄膜材料或其他材料,所述硫系化合物薄膜材料为GeTe4、Al5As2Te3、Al5Sb2Te3、Al5Sb2Se3、Al5Sb2S3、GeAl5As2Te3、GeAl5Sb2Te3、GeAl5Sb2Se3、及GeAl5Sb2S3中的任意一种。
所述硫系化合物开关层11可在电信号的作用下进行高低阻值之间的挥发性的可逆转变,所述相变材料105可在电信号的作用下进行高低阻值之间的非挥发性的可逆转变。具体地,所述选通开关的两端电势差未超过阈值电压时,其处于关闭所述相变材料105与位线13之间通路的状态;所述选通开关的两端电势差超过阈值电压时,其处于导通所述相变材料105与位线13之间通路的状态。所述选通开关处于关闭所述相变材料105与位线13之间通路的状态下,其电阻值高于与其相连的先变材料在高阻值状态下的电阻值。
如图2所示,所述相变存储单元10至少包括:
基底,具有金属层101及覆盖于所述金属层101上的绝缘层102,所述绝缘层102中具有一深度直达所述金属层101的绝缘凹槽103;
钨电极104,填充于所述绝缘凹槽103内,并结合于所述金属层101表面;
相变材料105,填充于所述绝缘凹槽103内并结合于所述钨电极104表面;
中间金属层106,填充于所述绝缘凹槽103内并结合于所述相变材料105表面,且所述钨电极104、相变材料105及中间金属层106的厚度之和小于所述绝缘凹槽103的深度。
所述绝缘凹槽103为圆孔状槽,所述绝缘凹槽103的直径为40~70nm。所述绝缘凹槽103的深度等于所述绝缘层102的深度,所述绝缘凹槽103的深度为50~1000nm。所述钨电极104的形状为与所述绝缘凹槽103直径相等的圆柱形,且所述钨电极104的厚度为10~500nm。所述相变材料105的形状为与所述钨电极104的直径相等的圆柱形,且所述相变材料105的厚度为20~200nm。所述中间金属层106的形状为与所述相变材料105直径相等的圆柱形,且所述中间金属层106的厚度为10~200nm。
所述绝缘凹槽103内还填充有硫系化合物开关层11,其形状为与所述绝缘凹槽103孔径相等的圆柱形,且所述硫系化合物开关层11的厚度为10~200nm,其上表面与所述绝缘层102的上表面共平面,其材料可以是含Al、As、Sb、Te、S、Se元素中至少两种元素的硫系化合物薄膜材料或其他材料,在本实施例中,所述硫系化合物开关层11的材料为GeTe4、Al5As2Te3、Al5Sb2Te3、Al5Sb2Se3、Al5Sb2S3、GeAl5As2Te3、GeAl5Sb2Te3、GeAl5Sb2Se3、及GeAl5Sb2S3中的任意一种。由于所述相变材料105及所述硫系化合物开关层11均被限制于所述绝缘凹槽103内,不仅保证了相变材料105的加热效率,减少其热量的损失,而且减少了选通开关所占的体积,有效增加了存储器的集成度、存储密度及存储容量。
实施例2
本实施例提供一种限制结构相变存储器的制作方法,所述制作方法至少包括以下步骤:
如图3所示,首先进行步骤1),提供一具有金属层101及覆盖于所述金属层101上的绝缘层102的基底。
在本实施例中,所述绝缘层102为SiO2,所述绝缘层102的厚度为50~1000nm。但并不局限于此,在其他的实施方式中,所述绝缘层102亦可为如氮化硅等其他绝缘材料,所述金属层101可为钨、金等具有导电性能的金属材料。
如图4所示,然后进行步骤2),刻蚀所述绝缘层102直至所述金属层101,在所述基底上形成直达所述金属层101的绝缘凹槽103。
在所述基底上刻蚀形成的绝缘凹槽103为圆孔状槽,所述圆孔状槽的孔径为40~70nm,且所述圆孔状槽的深度等于所述绝缘层102的厚度。在本实施例中,采用光刻刻蚀工艺制作所述绝缘凹槽103,具体为进行涂胶、光刻,显影,刻蚀,去胶操作,对SiO2层进行开孔,孔径为40~70nm,在一具体的实施过程中,所述孔径为60nm。
如图5所示,接着进行步骤3),于所述基底上沉积钨电极104,并使所述钨电极104填满所述绝缘凹槽103并覆盖于所述绝缘层102的上表面。
通过化学气相沉积法CVD或者原子层沉积法ALD沉积所述钨电极104,其中,通过化学气相沉积法CVD沉积所述钨电极104的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g);通过原子层沉积法ALD沉积所述钨电极104的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g)。所述钨电极104的形状为圆柱形,其直径等于所述绝缘凹槽103的孔径。
如图6~图7所示,4)利用抛光工艺将覆盖于所述绝缘层102的上表面的钨电极104抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽103内的钨电极104,使所述钨电极104厚度小于所述绝缘凹槽103的深度。在本实施例中,所述钨电极104的厚度为10~500nm。
如图8所示,接着进行步骤5),于所述绝缘凹槽103内的钨电极104表面沉积相变材料105,使所述相变材料105填满所述绝缘凹槽103并覆盖于所述绝缘层102的上表面。通过物理气相沉积法PVD、化学气相沉积法CVD、原子层沉积法ALD、电镀、溶胶凝胶法或金属有机物沉积法制备所述相变材料105,在本实施例中,采用化学气相沉积法沉积所述相变材料105。所述相变材料105的形状为与所述绝缘凹槽103孔径相等的圆柱形。
如图9~图10所示,接着进行步骤6),利用抛光工艺将覆盖于所述绝缘层102的上表面的相变材料105抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽103内的相变材料105,使所述相变材料105及所述钨电极104的厚度之和小于所述绝缘凹槽103的深度。在本实施例中,所述相变材料105的厚度为10~200nm。
如图11所示,接着进行步骤7),于所述绝缘凹槽103内的相变材料105表面沉积中间金属层106,使所述中间金属层106填满所述绝缘凹槽103并覆盖于所述绝缘层102的上表面。
所述中间金属层106为通过化学气相沉积法CVD或者原子层沉积法ALD沉积的钛、钨或氮化钛材料,其中,通过化学气相沉积法CVD沉积钛材料的反应方程为:TiCl4(g)+2H2(g)→Ti(s)+4HCl(g),通过化学气相沉积法CVD沉积钨材料的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g),通过化学气相沉积法CVD沉积氮化钛材料的反应方程为:TiCl4(g)+2H2(g)+12N2(g)→TiN(s)+4HCl(g),通过原子层沉积法ALD沉积钛材料的反应方程为:2Ti(CH3)3(g)+9H2(g)→2Ti(s)+6CH4(g),通过原子层沉积法ALD沉积钨材料的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g);通过原子层沉积法ALD沉积氮化钛材料的反应方程为Ti(CH3)3(g)+NH3(g)→TiN(s)+3CH4(g)。在本实施例中,通过化学气相沉积法制作所述中间金属层106,且所述中间金属层106的材料为钨。所述中间金属层106的形状为与所述绝缘凹槽103孔径相等的圆柱形。
如图12~图13所示,接着进行步骤8),利用抛光工艺将覆盖于所述绝缘层102的上表面的中间金属层106抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽103内的中间金属层106,使所述相变材料105、所述钨电极104及所述中间金属层106的厚度之和小于所述绝缘凹槽103的深度。在本实施例中,所述中间金属层106的厚度为10~200nm。
如图14所示,接着进行步骤9),于所述绝缘凹槽103内的相变材料105表面沉积硫系化合物开关层11,使所述硫系化合物开关层11填满所述绝缘凹槽103并覆盖于所述绝缘层102的上表面;
如图15所示,接着进行步骤10),利用抛光工艺将覆盖于所述绝缘层102的上表面的硫系化合物开关层11抛除,使沉积于所述绝缘凹槽103内的硫系化合物开关层11的顶面与所述绝缘层102的上表面共平面。
所述硫系化合物开关层11的形状为与所述中间金属层106直径相等的圆柱形,且所述硫系化合物开关层11的厚度为10~200nm,其上表面与所述绝缘层102的上表面共平面,其材料可以是含Al、As、Sb、Te、S、Se元素中至少两种元素的硫系化合物薄膜材料或其他材料,在本实施例中,所述硫系化合物开关层11的材料为GeTe4、Al5As2Te3、Al5Sb2Te3、Al5Sb2Se3、Al5Sb2S3、GeAl5As2Te3、GeAl5Sb2Te3、GeAl5Sb2Se3、及GeAl5Sb2S3中的任意一种。由于所述相变材料105及所述硫系化合物开关层11均被限制于所述绝缘凹槽103内,不仅保证了相变材料105的加热效率,减少其热量的损失,而且减少了选通开关所占的体积,有效增加了存储器的集成度、存储密度及存储容量。
最后进行步骤11),制作连接于所述金属层101的字线12及连接于所述硫系化合物开关层11位线13,以完成所述限制结构相变存储器的制作。
以上为制作一个相变存储单元10的实施例,而在实际的操作过程中,依据上述方法可同时制备多个相变存储单元10形成相变存储阵列,具体可依据上述方法在绝缘层102上同时形成多个绝缘凹槽103、于多个绝缘凹槽103内依次形成多个钨电极104、多个相变材料105、多个中间金属层106及多个硫系化合物开关层11,然后依据相变存储单元10的位置刻蚀位于绝缘层102低面的金属层101以隔出多个与各该存储单元对应的相互独立的金属层101电极,最后制作位线13和字线12完成制作。
为了进一步说明本发明的有益效果,请参阅图16及图17,图16显示了本专利提出的限制结构相变存储器在操作过程中器件内部的电场和温度场分布模拟图。穿过存储介质相变材料的电场线之间相互平行,反应出平行电场特性。这意味着电流是以平行的方式流经存储介质的。图17显示了传统平面结构相变存储器存储部分在操作时的电场及温度分布模拟图。电场自W电极到上电极呈发散状态。图16所示结构中相变存储介质被限制在凹槽中,改变存储状态时所需相变的材料体积小,相变所需能量少。同时由于结构对电流方向的限制,使电流平行流经相变存储介质,提高了电流的加热效率,从而提高了能量的利用率。而图17中所示的相变区域不受结构限制,体积大于图16中所需相变的区域,呈蘑菇型。同时发散型电流降低了电流密度,降低了加热效率。因此,本专利提出的结构相比传统结构能有效降低相变存储器的操作功耗。通过模拟发现,图16所示结构由于电流加热区域相比图17更集中,温度在被加热区域分布相对更均匀。而均匀的温度分布能提高元素分布的均匀性,减少元素偏析的可能性。存储介质除上下与电极接触,四周均被SiO2包裹,有效抑制了元素朝四周扩散。传统器件中被加热相变材料四周均为相同的相变材料,而这些相变材料并不能起到防止元素扩散的作用。对每个相变单元中存储介质相变材料的限制不仅能降低功耗抑制扩散,而且能提高不同单元之间操作参数的稳定性和一致性。由于不同单元之间中存储媒介的相变区域受限制,因此不同单元中材料相变所需的能量更相近,对应的操作信号更一致。限制结构所带来的操作信号一致性的增强和元素扩散的抑制都有利于器件的循环操作能力的提高。在传统的T型相变存储器中,发散的电流意味着电流密度不均匀。不均匀的电流密度会使开关层在电流密度大的区域提前进入导通状态,体现出低电阻值。由于开关层局部出现低电阻值的导电通路,这部分区域的电流密度将进一步增加,出现局部高温区域。局部高温区域的出现会增加开关层材料微观原子排布遭到破坏的情况的可能性,即在高温下开关层将局部晶化或产生元素偏析情况,使该区域始终处于低电阻状态,导致该区域开关功能的丧失。连接开关层上下两端的局部低电阻区域的存在将为电流提供一直存在的通道,进而使开关层失去开关作用,导致选通器失效。而在限制结构相变存储器中,电流流向受到约束,使流经开关层的电流为平行均匀电流。平行均匀电流能使开关层减少局部导通现象出现的可能性,避免局部高温导致的开关层失效的产生。局部导通现象得到抑制,开关打开时开关层内导通区域固定,这有利于选通开关所需电信号的稳定性,使选通开关更易控制,更易准确选中。因此,限制型结构具有保护开关层,确保开关层循环使用寿命的作用。对比传统结构,限制结构提供的平行均匀电场和固定体积的相变区域不仅增强了操作信号一致性和抑制了元素扩散,同时增强了选通开关所需电信号的稳定性,使选通开关更易控制,更易准确选中。操作参数稳定性和一致性的提高,相变材料和开关层内电流分布和热分布更均匀都有利于器件的循环操作能力的提高。
综上所述,本发明提供一种限制结构相变存储器及其制作方法。本发明的限制结构相变存储器包括相变存储阵列、具有阈值电压开关特性硫系化合物开关层11、以及分别连接于相变存储阵列及硫系化合物开关层11的字线12及位线13。所述硫系化合物开关层11在达到阈值电压之前处于高电阻状态,起到关电路的作用,当电压超过阈值电压之后,材料进入低电阻态,起到开启电路的作用。这种硫系化合物做成薄膜之后仍然具有阈值电压开关特性,并且这类薄膜的制备工艺与现有的CMOS工艺兼容。利用硫系化合物材料薄膜作为选通开关的相变存储器的制备具有步骤少,工艺简单的特点。同时,利用硫系化合物薄膜制备的选通开关所占体积小,有利于提高芯片的存储密度,提高信息容量和降低成本。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (23)
1.一种限制结构相变存储器,其特征在于,至少包括:
由多个相变存储单元组成的相变存储阵列,用于存储信息;
连接所述相变存储阵列中各该相变存储单元的多条字线及位线,用于定位被操作的相变存储单元;
连接于所述限制结构相变存储单元中的相变材料与位线之间的选通开关,所述选通开关为具有阈值电压开关特性的硫系化合物开关层;
其中,所述相变存储单元中的相变材料和所述硫系化合物开关层均被限制于绝缘凹槽中。
2.根据权利要求1所述的限制结构相变存储器,其特征在于:所述相变存储单元至少包括:
基底,具有金属层及覆盖于所述金属层上的绝缘层,所述绝缘层中具有一深度直达所述金属层的绝缘凹槽;
钨电极,填充于所述绝缘凹槽内,并结合于所述金属层表面;
相变材料,填充于所述绝缘凹槽内,并结合于所述钨电极表面;
中间金属层,填充于所述绝缘凹槽内并结合于所述相变材料表面,且所述钨电极、相变材料及中间金属层的厚度之和小于所述绝缘凹槽的深度。
3.根据权利要求2所述的限制结构相变存储器,其特征在于:所述绝缘凹槽为圆孔状槽,所述绝缘凹槽的直径为40~70nm。
4.根据权利要求3所述的限制结构相变存储器,其特征在于:所述钨电极的形状为与所述绝缘凹槽孔径相等的圆柱形,且所述钨电极的厚度为10~500nm。
5.根据权利要求4所述的限制结构相变存储器,其特征在于:所述相变材料的形状为与所述钨电极的直径相等的圆柱形,且所述相变材料的厚度为20~200nm。
6.根据权利要求5所述的限制结构相变存储器,其特征在于:所述中间金属层的形状为与所述相变材料直径相等的圆柱形,且所述中间金属层的厚度为10~200nm。
7.根据权利要求3所述的限制结构相变存储器,其特征在于:所述硫系化合物开关层填充于所述绝缘凹槽内,形状为与所述绝缘凹槽孔径相等的圆柱形,且所述硫系化合物开关层的厚度为10~200nm。
8.根据权利要求1~7任意一项所述的限制结构相变存储器,其特征在于:在电场作用下,通过所述相变材料及所述硫系化合物开关层的电流为平行且分布均匀的电流。
9.根据权利要求1~7任意一项所述的限制结构相变存储器,其特征在于:所述相变材料为利用多晶态和非晶态体现出的低高电阻来存储信息的相变电阻。
10.根据权利要求1~7任意一项所述的限制结构相变存储器,其特征在于:所述硫系化合物开关层为含Ge、Al、As、Sb、Te、S、Se元素中至少两种元素的硫系化合物薄膜材料。
11.根据权利要求10所述的限制结构相变存储器,其特征在于:所述硫系化合物开关层为GeTe4、Al5As2Te3、Al5Sb2Te3、Al5Sb2Se3、Al5Sb2S3、GeAl5As2Te3、GeAl5Sb2Te3、GeAl5Sb2Se3、及GeAl5Sb2S3中的任意一种。
12.根据权利要求1~7任意一项所述的限制结构相变存储器,其特征在于:所述选通开关的两端电势差未超过阈值电压时,其处于关闭所述相变材料与位线之间通路的状态;所述选通开关的两端电势差超过阈值电压时,其处于导通所述相变材料与位线之间通路的状态。
13.根据权利要求12所述的限制结构相变存储器,其特征在于:所述选通开关处于关闭所述相变材料与位线之间通路的状态下,其电阻值高于与其相连的相变材料在高阻值状态下的电阻值。
14.根据权利要求1~7任意一项所述的限制结构相变存储器,其特征在于:所述硫系化合物开关层可在电信号的作用下进行高低阻值之间的挥发性的可逆转变,所述相变材料可在电信号的作用下进行高低阻值之间的非挥发性的可逆转变。
15.一种限制结构相变存储器的制作方法,其特征在于,所述制作方法至少包括以下步骤:
1)提供一具有金属层及覆盖于所述金属层上的绝缘层的基底;
2)刻蚀所述绝缘层直至所述金属层,在所述基底上形成直达所述金属层的绝缘凹槽;
3)于所述基底上沉积钨电极,并使所述钨电极填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
4)利用抛光工艺将覆盖于所述绝缘层的上表面的钨电极抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的钨电极,使所述钨电极厚度小于所述绝缘凹槽的深度;
5)于所述绝缘凹槽内的钨电极表面沉积相变材料,使所述相变材料填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
6)利用抛光工艺将覆盖于所述绝缘层的上表面的相变材料抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的相变材料,使所述相变材料及所述钨电极的厚度之和小于所述绝缘凹槽的深度;
7)于所述绝缘凹槽内的相变材料表面沉积中间金属层,使所述中间金属层填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
8)利用抛光工艺将覆盖于所述绝缘层的上表面的中间金属层抛除,然后利用光刻刻蚀工艺刻蚀填充于所述绝缘凹槽内的中间金属层,使所述相变材料、所述钨电极及所述中间金属层的厚度之和小于所述绝缘凹槽的深度;
9)于所述绝缘凹槽内的相变材料表面沉积硫系化合物开关层,使所述硫系化合物开关层填满所述绝缘凹槽并覆盖于所述绝缘层的上表面;
10)利用抛光工艺将覆盖于所述绝缘层的上表面的硫系化合物开关层抛除,使沉积于所述绝缘凹槽内的硫系化合物开关层的顶面与所述绝缘层的上表面共平面;
11)制作连接于所述金属层的字线及连接于所述硫系化合物开关层位线,以完成所述限制结构相变存储器的制作。
16.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:于所述步骤1)中,所述绝缘层为SiO2,所述绝缘层的厚度为50~1000nm。
17.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:于所述步骤2)中,在所述基底上刻蚀形成的绝缘凹槽为圆孔状槽,所述圆孔状槽的孔径为40~70nm,且所述圆孔状槽的深度等于所述绝缘层的厚度。
18.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:于所述步骤3)中,其特点在于,通过化学气相沉积法CVD或者原子层沉积法ALD沉积所述钨电极,其中,通过化学气相沉积法CVD沉积所述钨电极的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g);通过原子层沉积法ALD沉积所述钨电极的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g)。
19.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:所述钨电极的形状为圆柱形,且所述钨电极的厚度为10~500nm。
20.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:通过物理气相沉积法PVD、化学气相沉积法CVD、原子层沉积法ALD、电镀、溶胶凝胶法或金属有机物沉积法制备所述相变材料,所述相变材料的形状为圆柱形,且所述相变材料的厚度为10~200nm。
21.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:所述中间金属层为通过化学气相沉积法CVD或者原子层沉积法ALD沉积的钛、钨或氮化钛材料,其中,通过化学气相沉积法CVD沉积钛材料的反应方程为:TiCl4(g)+2H2(g)→Ti(s)+4HCl(g),通过化学气相沉积法CVD沉积钨材料的反应方程为:WF6(g)+3H2(g)→W(s)+6HF(g),通过化学气相沉积法CVD沉积氮化钛材料的反应方程为:TiCl4(g)+2H2(g)+12N2(g)→TiN(s)+4HCl(g),通过原子层沉积法ALD沉积钛材料的反应方程为:2Ti(CH3)3(g)+9H2(g)→2Ti(s)+6CH4(g),通过原子层沉积法ALD沉积钨材料的反应方程为:W(CH3)6(g)+3H2(g)→W(s)+6CH4(g);通过原子层沉积法ALD沉积氮化钛材料的反应方程为Ti(CH3)3(g)+NH3(g)→TiN(s)+3CH4(g)。
22.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:所述中间金属层的形状为圆柱形,且所述中间金属层的厚度为10~200nm。
23.根据权利要求15所述的限制结构相变存储器的制作方法,其特征在于:所述硫系化合物开关层的形状为圆柱形,且所述硫系化合物开关层的厚度为10~200nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210328341.2A CN102832338B (zh) | 2012-09-06 | 2012-09-06 | 一种限制结构相变存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210328341.2A CN102832338B (zh) | 2012-09-06 | 2012-09-06 | 一种限制结构相变存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102832338A true CN102832338A (zh) | 2012-12-19 |
CN102832338B CN102832338B (zh) | 2015-10-07 |
Family
ID=47335382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210328341.2A Active CN102832338B (zh) | 2012-09-06 | 2012-09-06 | 一种限制结构相变存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102832338B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105293451A (zh) * | 2015-11-06 | 2016-02-03 | 成都先锋材料有限公司 | 非平衡态硫族化合物、薄膜及其制备方法 |
CN106601911A (zh) * | 2016-12-30 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法 |
CN106601907A (zh) * | 2016-12-14 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元及其制作方法 |
WO2018134699A1 (en) * | 2017-01-17 | 2018-07-26 | International Business Machines Corporation | Integration of confined phase change memory with threshold switching material |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101019191A (zh) * | 2004-07-19 | 2007-08-15 | 微米技术有限公司 | 电阻可变存储装置和制造方法 |
US20080278989A1 (en) * | 2007-05-11 | 2008-11-13 | Samsung Electronics Co., Ltd. | Resistive memory device and method of manufacturing the same |
US20100148141A1 (en) * | 2008-12-16 | 2010-06-17 | Electronics And Telecommunications Research Institute | Non-volatile programmable device including phase change layer and fabricating method thereof |
US20100163822A1 (en) * | 2008-12-30 | 2010-07-01 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for tslags material |
CN102637823A (zh) * | 2012-05-16 | 2012-08-15 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储器用限制型电极结构及制备方法 |
-
2012
- 2012-09-06 CN CN201210328341.2A patent/CN102832338B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101019191A (zh) * | 2004-07-19 | 2007-08-15 | 微米技术有限公司 | 电阻可变存储装置和制造方法 |
US20080278989A1 (en) * | 2007-05-11 | 2008-11-13 | Samsung Electronics Co., Ltd. | Resistive memory device and method of manufacturing the same |
US20100148141A1 (en) * | 2008-12-16 | 2010-06-17 | Electronics And Telecommunications Research Institute | Non-volatile programmable device including phase change layer and fabricating method thereof |
US20100163822A1 (en) * | 2008-12-30 | 2010-07-01 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for tslags material |
CN102637823A (zh) * | 2012-05-16 | 2012-08-15 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储器用限制型电极结构及制备方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105293451A (zh) * | 2015-11-06 | 2016-02-03 | 成都先锋材料有限公司 | 非平衡态硫族化合物、薄膜及其制备方法 |
CN105293451B (zh) * | 2015-11-06 | 2018-02-06 | 成都先锋材料有限公司 | 非平衡态硫族化合物、薄膜及其制备方法 |
CN106601907A (zh) * | 2016-12-14 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元及其制作方法 |
CN106601907B (zh) * | 2016-12-14 | 2019-02-22 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元及其制作方法 |
CN106601911A (zh) * | 2016-12-30 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法 |
CN106601911B (zh) * | 2016-12-30 | 2019-03-01 | 中国科学院上海微系统与信息技术研究所 | Ge-Se-Al OTS材料、OTS选通器单元及其制备方法 |
WO2018134699A1 (en) * | 2017-01-17 | 2018-07-26 | International Business Machines Corporation | Integration of confined phase change memory with threshold switching material |
GB2573450A (en) * | 2017-01-17 | 2019-11-06 | Ibm | Integration of confined phase change memory with threshold switching material |
GB2573450B (en) * | 2017-01-17 | 2021-10-06 | Ibm | Integration of confined phase change memory with threshold switching material |
Also Published As
Publication number | Publication date |
---|---|
CN102832338B (zh) | 2015-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1729355B1 (en) | Self-aligned process for manufacturing phase change memory cells | |
CN101267017B (zh) | 一种管状相变存储器单元结构及制作方法 | |
CN108346446A (zh) | 具有双向阈值型选择器的高密度3d垂直reram | |
US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
WO1998058385A1 (en) | Memory element with energy control mechanism | |
CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
KR20180022097A (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
KR20090019524A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
CN101136453A (zh) | 薄膜相变存储单元及其制造方法 | |
CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
WO2010118302A2 (en) | Diamond type quad-resistor cells of pram | |
CN101295729A (zh) | 包括隔离材料层的集成电路 | |
US7545019B2 (en) | Integrated circuit including logic portion and memory portion | |
CN102361063B (zh) | 用于相变存储器的薄膜材料及其制备方法 | |
CN102832338B (zh) | 一种限制结构相变存储器及其制作方法 | |
CN103137863A (zh) | 相变随机存取存储器件及其制造方法 | |
CN102664236B (zh) | 低功耗相变存储器用环形电极结构及制备方法 | |
CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
CN101101962A (zh) | 基于镓掺杂Ga3Sb8Te1相变存储单元及其制备方法 | |
CN103594621B (zh) | 一种相变存储单元及其制备方法 | |
Redaelli et al. | Nano-scaled chalcogenide-based memories | |
US20080296553A1 (en) | Integrated circuit having contact including material between sidewalls | |
CN103794722A (zh) | 新型相变存储单元结构及其制备方法 | |
Breitwisch | Phase change memory | |
US7696510B2 (en) | Integrated circuit including memory having reduced cross talk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |