CN110943102B - 一种高密度的相变存储器三维集成电路结构 - Google Patents
一种高密度的相变存储器三维集成电路结构 Download PDFInfo
- Publication number
- CN110943102B CN110943102B CN201911101947.0A CN201911101947A CN110943102B CN 110943102 B CN110943102 B CN 110943102B CN 201911101947 A CN201911101947 A CN 201911101947A CN 110943102 B CN110943102 B CN 110943102B
- Authority
- CN
- China
- Prior art keywords
- change memory
- insulating layer
- phase change
- electrode
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 102
- 230000008859 change Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 150000004770 chalcogenides Chemical class 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 10
- 238000005485 electric heating Methods 0.000 claims description 9
- 229910052717 sulfur Inorganic materials 0.000 claims description 9
- 229910005900 GeTe Inorganic materials 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 9
- 238000003860 storage Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 46
- 238000002360 preparation method Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 150000003463 sulfur Chemical class 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种高密度的相变存储器三维集成电路结构，其特征在于：包括选通管单元和n个相变存储单元，其n为整数，n≥2；所述选通管单元的第一端接地，第二端同时与所述n个相变存储单元相连；所述n个相变存储单元并列排布，各相变存储单元的一端共同连接在所述选通管单元的第二端，各相变存储单元的另一端分别连接各自的位线。本发明提出的1SnR结构，在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
Description
技术领域
本发明属于微纳米电子技术领域，涉及一种信息存储器，特别是涉及一种硫系材料的选通管用于高密度相变存储器三维集成电路结构。
背景技术
相变存储单元是基于20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想下建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储单元可以做在硅晶片或者SOI衬底上，其关键材料是可记录的相变薄膜、加热材料和绝热材料，其研究热点是围绕器件工艺展开的。相变存储单元的基本原理是用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻实现信息的写入、擦除和读写操作。
相变存储器现在通常使用的存储结构1D1R、1T1R和1S1R三种结构。
1D1R结构是由一个二极管和一个相变电阻构成，二极管由于其器件的结构就能够满足高密度的要求，虽然其需要的电压降较大，但是二极管能够提供相变单元写操作所需的高写入电流，相对于晶体管来说工艺流程简单，制备成本低，但仍需要在高温条件下制备，不利于相变存储单元向3D堆叠方向上的发展。
1T1R结构是指存储单元由一个晶体管和一个相变电阻构成，晶体管作为选通管的优点是开启电压很小，而且工艺简单且与CMOS工艺相兼容，但是如果要增加其提供的驱动电流大小，则必须增加其沟道宽度，这样会导致面积的增加而不利于实现高密度海量存储，从而影响存储器的密度和成本。
1S1R结构是由一个选通管和一个相变电阻构成，选通管器件为开关器件，工作原理为：在到达开启电压/电流之前，选通管处于关闭状态，电阻非常高，可以有效抑制漏电流；到达开启电压/电流后，选通管开启，降为极低的电阻，为相应的存储单元提供足够的操作电流。但现有的1S1R结构存在如下缺陷：由于存储器的阵列数巨大，需多层堆叠，其制备过程较为困难，在需要对相变存储单元进行块操作的时候，会产生较大的功耗。
相变存储器还有的结构是1TnR，是指由一个晶体管与多个相变单元同时相连，晶体管起到选通的作用，相对于其它结构，1TnR结构可以在不改变晶体管尺寸的条件下，只改变版图的结构和相变存储单元，来提高相变存储器的密度。但现有的1TnR结构存在如下缺陷：首先，晶体管的制备工艺相对于选通管的制备工艺较为复杂，大大增加存储器件的制备成本，其次，随着晶体管的尺寸减小，它的漏电流会增大，导致晶体管无法完全关断，从而影响存储器的性能。
发明内容
针对现有技术以上缺陷或改进需求中的至少一种，本发明提供了一种高密度的相变存储器三维集成电路结构，以提高相变存储器的存储密度。本发明提出的1SnR结构，选通管器件不仅可以有效解决漏电流问题，在阵列集成过程中可以与存储单元垂直堆叠，不需要占用额外的面积，提高集成密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。本发明提出的1SnR结构，相对于1TnR结构，单个选通管单元能够提高更高的驱动电流，可以同时驱动更多相变电阻，同时单个选通管的开关比可以达到很大，即可以形成集成度更大的相变存储器阵列，相对于1TnR结构的相变存储器，可以实现更稳定更全面的功能。
为实现上述目的，按照本发明的一个方面，提供了一种高密度的相变存储器三维集成电路结构，包括选通管单元和n个相变存储单元，其n为整数，n≥2；
所述选通管单元的第一端接地，第二端同时与所述n个相变存储单元相连；
所述n个相变存储单元并列排布，各相变存储单元的一端共同连接在所述选通管单元的第二端，各相变存储单元的另一端分别连接各自的位线。
优选地，还包括中间电极，将所述选通管单元与所述n个相变存储单元串联起来；
所述中间电极形成于所述选通管单元的顶电极上方，所述n个相变存储单元各自的底电极均形成于所述中间电极上方。
优选地，所述选通管单元是OTS选通管、混合离子电子导电选通管、势垒隧穿选通管、基于导电丝的TS选通管中任一种。
为实现上述目的，按照本发明的另一方面，还提供了一种高密度的相变存储器三维集成电路结构，包括依次设置的：
一衬底；
一第一方向上的条状下电极，所述下电极设置在所述衬底上；
一下电热绝缘层，该下电热绝缘层位于所述衬底上，所述下电热绝缘层中间有一个或多个第一小孔，第一小孔底部为所述下电极；
一硫系半导体材料插塞柱，所述硫系半导体材料插塞柱位于所述下电热绝缘层包裹的所述第一小孔中，所述硫系半导体材料插塞柱底部形成于所述下电极顶部；
一第一金属插塞柱，所述第一金属插塞柱位于所述下电热绝缘层包裹的所述第一小孔中，所述第一金属插塞柱形成于所述硫系半导体材料插塞柱的上部；
一第二方向上的条状中间电极，所述第二方向垂直于所述第一方向，所述中间电极位于所述下电热绝缘层上，所述中间电极位于所述第一金属插塞柱的顶部；
一上电热绝缘层，所述上电热绝缘层位于所述中间电极所在平面上，所述上电热绝缘层中间有多个第二小孔，多个第二小孔底部均为中间电极；
一第二金属插塞柱，所述第二金属插塞柱位于所述上电热绝缘层包裹的所述第二小孔中，所述第二金属插塞柱形成于所述中间电极的上部；
一相变存储薄膜材料插塞柱，所述相变存储薄膜材料插塞柱位于所述上电热绝缘层包裹的所述第二小孔中，所述相变存储薄膜材料插塞柱形成于所述第二金属插塞柱的顶部；
一第一方向上的条状上电极，与下方相邻条状中间电极方向垂直，该上电极位于所述上电热绝缘层上，所述上电极设置在所述相变存储薄膜材料插塞柱的顶部。
优选地，所述硫系半导体材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、CTe、SiTe及其化合物中的任意一种或任意组合。
优选地，所述硫系半导体材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、CTe、SiTe及其化合物中的任意一种或任意组合，并掺入C、S、N、O、Cu、Si、Au中至少一种元素形成的混合物。
优选地，所述相变存储薄膜材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe、AgInSbTe及其化合物中的任意一种或任意组合。
优选地，所述相变存储薄膜材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe、AgInSbTe及其化合物中的任意一种或任意组合，并掺入S、N、O、Cu、Si、Au中至少一种元素形成的混合物。
优选地，所述下电热绝缘层平面尺寸小于所述衬底，使得所述下电极部分暴露出来。
优选地，所述上电热绝缘层的平面尺寸小于所述中间电极，使部分中间电极暴露出来。
上述优选技术特征只要彼此之间未构成冲突就可以相互组合。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明的高密度的相变存储器三维集成电路结构，在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
2、本发明的高密度的相变存储器三维集成电路结构，选通管所使用的功能层材料是硫系材料，材料成分简单，相对于传统地把晶体管作为选通器件，不仅制备工艺得到简化，而且所制备出的器件性能如开关比和抑制泄露电流等得到极大的改善，从而使存储器性能得到很大的提升。
3、本发明提出的1SnR结构，相对于1TnR结构，单个选通管单元能够提高更高的驱动电流，可以同时驱动更多相变电阻，同时单个选通管的开关比可以达到很大，即可以形成集成度更大的相变存储器阵列，相对于1TnR结构的相变存储器，可以实现更稳定更全面的功能。
附图说明
图1是本发明的1SnR结构的相变存储单元的原理示意图；
图2是本发明的1SnR结构的相变存储单元的俯视图；
图3是本发明的多个1SnR结构的相变存储单元集成的原理示意图；
图4是本发明的多个1SnR结构的相变存储单元集成的俯视图；
图5是本发明的1SnR结构的相变存储单元的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
如图1-5所示，本发明提供一种高密度的相变存储器三维集成电路结构，其特征在于：包括选通管单元110和n个相变存储单元111，其n为整数，n≥2；所述选通管单元110的第一端接地，第二端同时与所述n个相变存储单元111相连；所述n个相变存储单元111并列排布，各相变存储单元111的一端共同连接在所述选通管单元110的第二端，各相变存储单元111的另一端分别连接各自的位线。
优选地，还包括中间电极105，将所述选通管单元110与所述n个相变存储单元111串联起来；所述中间电极105形成于所述选通管单元110的顶电极上方，所述n个相变存储单元111各自的底电极均形成于所述中间电极105上方。
优选地，所述选通管单元110是OTS选通管、混合离子电子导电（MIEC）选通管、势垒隧穿选通管、基于导电丝的TS选通管中任一种。
如图1-5所述，具体地，本发明的高密度的相变存储器三维集成电路结构，以单层存储器为例进行说明，包括依次设置的：
一衬底100，具体为半导体衬底；
一第一方向上的条状下电极101，该下电极制备在光刻后的衬底100上，经过剥离后获得对应光刻图形的电极，所述第一方向是指平面内任一方向，电极材料可以是导电性良好的金属或者非金属，如氮化钛，氮化钽，钛钨合金，石墨烯等，该下电极101的厚度为100-500nm；
一下电热绝缘层102，该下电热绝缘层102制备于制备有下电极101的衬底100上，该下电热绝缘层102的材料是：氮化物，氧化物或其它电绝缘材料中的任意一种或两种以上的材料的混合物，该下电热绝缘层102略小于衬底100，使得下电极101有一部分可以暴露出来，该下电热绝缘层102的厚度为100-1000nm，该下电热绝缘层102中间有一个或多个小孔，小孔底部为下电极；
一硫系半导体材料插塞柱103，该硫系半导体材料插塞柱103位于所述下电热绝缘层102包裹的小孔via-hole1中，该硫系半导体材料插塞柱103底部形成于所述下电极101的顶部，该硫系半导体材料插塞柱103的厚度为10-500nm，该硫系半导体材料可以是任何能与本存储器中相变单元集成并具有良好选通性能的材料，该材料可以是：GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、CTe、SiTe及其化合物中的任意一种或任意组合，以及上述化合物掺入C、S、N、O、Cu、Si、Au等元素形成的混合物；
一第一金属插塞柱104，该第一金属插塞柱104位于所述下电热绝缘层102包裹的小孔via-hole2中，所述第一金属插塞柱104形成于所述硫系半导体材料插塞柱103的上部，该第一金属插塞柱104的厚度为100-500nm，该第一金属插塞柱104的材料与下电极101相同；
一与第一方向垂直并在同一所述平面内的第二方向上的条状中间电极105，该中间电极105位于所述下电热绝缘层102上，该中间电极105形成于所述第一金属插塞柱104的顶部，该中间电极105的厚度为100-500nm，该中间电极105的材料与下电极101相同；
一上电热绝缘层106，该上电热绝缘层106形成于所述中间电极105所在平面上，该上电热绝缘层106的材料是：氮化物，氧化物，硫化物或其中两种及两种以上的材料的混合物，该上电热绝缘层106略小于下电热绝缘层102，使得中间电极105有一部分可以暴露出来，该上电热绝缘层的厚度为100-1000nm，该上电热绝缘层106中间有一个或多个小孔，小孔底部为中间电极105；
一第二金属插塞柱107，该第二金属插塞柱107位于所述上电热绝缘层106包裹的小孔via-hole2中，所述第二金属插塞柱107形成于所述中间电极的上部，该第二金属插塞柱107的厚度为100-500nm，该第二金属插塞柱107的材料与下电极101相同；
一相变存储薄膜材料插塞柱108，该相变存储薄膜材料插塞柱108位于所述上电热绝缘层106包裹的小孔via-hole2中，该相变存储薄膜材料插塞柱108形成于所述第二金属插塞柱107的顶部，该相变存储薄膜材料插塞柱的厚度为10-500nm，该相变存储薄膜材料可以是：GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe、AgInSbTe及其化合物中的任意一种或任意组合，以及上述化合物掺入S、N、O、Cu、Si、Au等元素形成的混合物；
一与下方相邻条状中间电极方向垂直方向上的条状上电极109，该上电极109位于所述上电热绝缘层106上，该上电极109位于所述相变存储薄膜材料插塞柱108的顶部，该上电极109的厚度为100-500nm，该上电极109的材料与下电极101相同，这样可以简化制备工艺，降低制备成本。
本发明还提供一种高密度相变存储器三维集成的器件结构的制备方法，该方法包括以下步骤：
1)提供一半导体衬底，以该衬底的上表面为基面，在基面表面进行光刻，然后在所述衬底上制备一层下电极，经过剥离，得到对应光刻图形的第一方向的条状下电极；
2)制备下电热绝缘层；
3)对下电热绝缘层进行刻蚀，使底电极部分暴露并形成小孔；
4)向所述小孔中依次填充作为选通管功能层的硫系半导体材料插塞柱和作为选通管顶电极的第一金属插塞柱，然后通过抛光工艺，使所述顶电极的上端与下电热绝缘层的上端处于同一水平面，其中选通管的功能层材料为硫系材料，且作为选通管顶电极的第一金属与所述下电极相同；
5)在所述下电热绝缘层的表面上进行光刻，然后在所述下电热绝缘层上制备一层中间电极，经过剥离，得到与下方相邻条状下电极方向垂直方向上的条状中间电极，所述中间电极可以使相变单元与选通管相互连接起来；
6)在所述中间电极所在的平面上制备上电热绝缘层，且所述上电热绝缘层在衬底表面所在平面上的投影与所述下电热绝缘层在衬底表面所在平面的投影相等；
7)对上电热绝缘层进行刻蚀，使中间电极暴露并形成多个小孔；
8)向所述小孔中依次填充作为相变单元底电极的第二金属插塞柱和相变单元的相变存储薄膜材料插塞柱，然后通过抛光工艺，使相变存储薄膜材料的上端与上电热绝缘层的上端处于同一水平面；
9)在所述上电热绝缘层的表面上进行光刻，然后在所述上电热绝缘层上制备一层顶电极，经过剥离，得到与下方相邻条状中间电极方向垂直方向上的条状上电极。
经过上面所述一系列步骤后，即完成1SnR存储器结构的制备。
综上所述，本发明提出了一种高密度的相变存储器三维集成电路结构，在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。本发明的高密度的相变存储器三维集成电路结构，选通管所使用的功能层材料是硫系材料，材料成分简单，相对于传统地把晶体管作为选通器件，不仅制备工艺得到简化，而且所制备出的器件性能如开关比和抑制泄露电流等得到极大的改善，从而使存储器性能得到很大的提升。本发明提出的1SnR结构，相对于1TnR结构，单个选通管单元能够提高更高的驱动电流，可以同时驱动更多相变电阻，同时单个选通管的开关比可以达到很大，即可以形成集成度更大的相变存储器阵列，相对于1TnR结构的相变存储器，可以实现更稳定更全面的功能。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种高密度的相变存储器三维集成电路结构，其特征在于：包括依次设置的：
一衬底；
一第一方向上的条状下电极，所述下电极设置在所述衬底上；
一下电热绝缘层，该下电热绝缘层位于所述衬底上，所述下电热绝缘层中间有一个或多个第一小孔，第一小孔底部为所述下电极；
一硫系半导体材料插塞柱，所述硫系半导体材料插塞柱位于所述下电热绝缘层包裹的所述第一小孔中，所述硫系半导体材料插塞柱底部形成于所述下电极顶部；
一第一金属插塞柱，所述第一金属插塞柱位于所述下电热绝缘层包裹的所述第一小孔中，所述第一金属插塞柱形成于所述硫系半导体材料插塞柱的上部；
一第二方向上的条状中间电极，所述第二方向垂直于所述第一方向，所述中间电极位于所述下电热绝缘层上，所述中间电极位于所述第一金属插塞柱的顶部；
一上电热绝缘层，所述上电热绝缘层位于所述中间电极所在平面上，所述上电热绝缘层中间有多个第二小孔，多个第二小孔底部均为中间电极；
一第二金属插塞柱，所述第二金属插塞柱位于所述上电热绝缘层包裹的所述第二小孔中，所述第二金属插塞柱形成于所述中间电极的上部；
一相变存储薄膜材料插塞柱，所述相变存储薄膜材料插塞柱位于所述上电热绝缘层包裹的所述第二小孔中，所述相变存储薄膜材料插塞柱形成于所述第二金属插塞柱的顶部；
一第一方向上的条状上电极，与下方相邻条状中间电极方向垂直，该上电极位于所述上电热绝缘层上，所述上电极设置在所述相变存储薄膜材料插塞柱的顶部。
2.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述硫系半导体材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、CTe、SiTe及其化合物中的任意一种或任意组合。
3.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述硫系半导体材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、CTe、SiTe及其化合物中的任意一种或任意组合，并掺入C、S、N、O、Cu、Si、Au中至少一种元素形成的混合物。
4.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述相变存储薄膜材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe、AgInSbTe及其化合物中的任意一种或任意组合。
5.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述相变存储薄膜材料插塞柱的材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe、AgInSbTe及其化合物中的任意一种或任意组合，并掺入S、N、O、Cu、Si、Au中至少一种元素形成的混合物。
6.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述下电热绝缘层平面尺寸小于所述衬底，使得所述下电极部分暴露出来。
7.如权利要求1所述的高密度的相变存储器三维集成电路结构，其特征在于：
所述上电热绝缘层的平面尺寸小于所述中间电极，使部分中间电极暴露出来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911101947.0A CN110943102B (zh) | 2019-11-12 | 2019-11-12 | 一种高密度的相变存储器三维集成电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911101947.0A CN110943102B (zh) | 2019-11-12 | 2019-11-12 | 一种高密度的相变存储器三维集成电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110943102A CN110943102A (zh) | 2020-03-31 |
| CN110943102B true CN110943102B (zh) | 2023-07-18 |
Family
ID=69906685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911101947.0A Active CN110943102B (zh) | 2019-11-12 | 2019-11-12 | 一种高密度的相变存储器三维集成电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110943102B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114695355A (zh) | 2020-12-29 | 2022-07-01 | 长鑫存储技术有限公司 | 半导体结构以及半导体结构的形成方法 |
| US11967531B2 (en) | 2020-12-29 | 2024-04-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and forming method thereof |
| CN114695352A (zh) * | 2020-12-29 | 2022-07-01 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11948616B2 (en) | 2021-11-12 | 2024-04-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN117156867A (zh) * | 2022-05-18 | 2023-12-01 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405861A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 一种三维阻变存储器的制备方法 |
| CN105428528A (zh) * | 2015-12-15 | 2016-03-23 | 上海新储集成电路有限公司 | 三维相变存储器存储单元的制备方法 |
| CN106784309A (zh) * | 2016-12-14 | 2017-05-31 | 中国科学院上海微系统与信息技术研究所 | 一种ots材料、选通管单元及其制作方法 |
| CN108231823A (zh) * | 2018-03-16 | 2018-06-29 | 湖北大学 | 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法 |
| CN108539014A (zh) * | 2018-04-27 | 2018-09-14 | 湖北大学 | 一种基于铌的氧化物的选通器件及其制备方法 |
| CN109638153A (zh) * | 2018-12-06 | 2019-04-16 | 华中科技大学 | 一种选通管材料、选通管器件及其制备方法 |
| CN110335942A (zh) * | 2019-07-08 | 2019-10-15 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042749B2 (en) * | 2002-05-16 | 2006-05-09 | Micron Technology, Inc. | Stacked 1T-nmemory cell structure |
| US20060169968A1 (en) * | 2005-02-01 | 2006-08-03 | Thomas Happ | Pillar phase change memory cell |
| CN1794352A (zh) * | 2005-11-10 | 2006-06-28 | 复旦大学 | 一种提高相变存储器存储密度的方法及其实现电路 |
| CN102148329B (zh) * | 2011-01-24 | 2013-11-27 | 中国科学院上海微系统与信息技术研究所 | 一种电阻转换存储器结构及其制造方法 |
| CN102185104A (zh) * | 2011-04-12 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 多层堆叠电阻转换存储器结构 |
| CN102931206A (zh) * | 2012-11-16 | 2013-02-13 | 中国科学院上海微系统与信息技术研究所 | 一种高密度相变存储器电路结构及其制备方法 |
-
2019
- 2019-11-12 CN CN201911101947.0A patent/CN110943102B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405861A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 一种三维阻变存储器的制备方法 |
| CN105428528A (zh) * | 2015-12-15 | 2016-03-23 | 上海新储集成电路有限公司 | 三维相变存储器存储单元的制备方法 |
| CN106784309A (zh) * | 2016-12-14 | 2017-05-31 | 中国科学院上海微系统与信息技术研究所 | 一种ots材料、选通管单元及其制作方法 |
| CN108231823A (zh) * | 2018-03-16 | 2018-06-29 | 湖北大学 | 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法 |
| CN108539014A (zh) * | 2018-04-27 | 2018-09-14 | 湖北大学 | 一种基于铌的氧化物的选通器件及其制备方法 |
| CN109638153A (zh) * | 2018-12-06 | 2019-04-16 | 华中科技大学 | 一种选通管材料、选通管器件及其制备方法 |
| CN110335942A (zh) * | 2019-07-08 | 2019-10-15 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110943102A (zh) | 2020-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
| JP6280256B2 (ja) | ３次元メモリアレイアーキテクチャ | |
| TWI520272B (zh) | 三維記憶體陣列架構 | |
| CN100593865C (zh) | 对一主动侧壁相变存储单元改善热绝缘的结构及方法 | |
| CN110707209B (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| WO2017084237A1 (zh) | 一种三维存储器及其制备方法 | |
| US8288752B2 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
| US11031435B2 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| CN1983617A (zh) | 电可改写非易失存储元件及其制造方法 | |
| JP2013528935A (ja) | 縦型トランジスタ相変化メモリ | |
| US10777740B2 (en) | Phase changeable memory device and semiconductor integrated circuit device including the same | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| CN101882627A (zh) | 相变存储器件及其制造方法 | |
| CN102832338B (zh) | 一种限制结构相变存储器及其制作方法 | |
| CN110931637B (zh) | 一种选通管的制备方法 | |
| Ande et al. | A new approach to the design, fabrication, and testing of chalcogenide-based multi-state phase-change nonvolatile memory | |
| CN105514136A (zh) | 三维阻变存储器的制备方法 | |
| CN101257085A (zh) | 相变化存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |