CN111146339B - 一种相变存储器单元及其制备方法 - Google Patents
一种相变存储器单元及其制备方法 Download PDFInfo
- Publication number
- CN111146339B CN111146339B CN201911315353.XA CN201911315353A CN111146339B CN 111146339 B CN111146339 B CN 111146339B CN 201911315353 A CN201911315353 A CN 201911315353A CN 111146339 B CN111146339 B CN 111146339B
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- electrode
- groove
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims abstract description 122
- 238000002360 preparation method Methods 0.000 title description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 113
- 239000012782 phase change material Substances 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 230000007704 transition Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 25
- 239000007772 electrode material Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 abstract description 13
- 239000012071 phase Substances 0.000 description 110
- 229910052721 tungsten Inorganic materials 0.000 description 28
- 229910052799 carbon Inorganic materials 0.000 description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910018321 SbTe Inorganic materials 0.000 description 8
- 229910005642 SnTe Inorganic materials 0.000 description 8
- 150000004770 chalcogenides Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910021389 graphene Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极，相变单元为纵向设置的柱体结构，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，底电极和加热电极为多个，且一一对应，底电极、加热电极与相变材料层依次连接，选择器件层连接顶电极。本发明通过将相变单元与多个加热电极组合在一起，形成多个相变电阻共用一个选择器件的结构，并且不同的相变电阻通过各自的加热电极可以连接位于不同金属互连层的底电极，因此不会增加芯片水平方面的面积，从而实现高密度存储，且相变材料和加热电极厚度很薄，能有效降低器件功耗。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，特别是涉及一种高密度相变存储器单元结构及其制备方法。
背景技术
随着大数据、物联网、云计算和人工智能等一系列的新型信息技术的出现，对存储器提出了高读写速度、低功耗、高存储密度、长使用寿命和高可靠性等要求。目前，以相变存储器为代表的新型存储技术正在逐渐替代传统的DRAM和Flash，且在人工智能和存算一体芯片领域的应用前景广阔。
现有的相变存储器单元(以英特尔3DX-point技术为例)，自下而上由底电极01、选择器件层02、阻挡层03、相变材料层04和顶电极05组成，如图1所示。其相变单元由一个选择器件和一个相变电阻构成(1S1R)。
图1所示的3D X-point技术采用2层相变单元的垂直堆叠技术形成高密度存储，但由于第一层的相变单元中的相变材料层04对温度非常敏感，因此在制备第二层相变单元时，工艺的热预算非常受限(小于350℃)，这对于选择器件层02和相变材料层04的材料筛选和制备工艺都提出了很高的要求，会影响器件的性能和良率。
因此，需要一种新型的高密度相变存储器单元结构，来解决上述这些工艺不足所带来的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种相变存储器单元及其制备方法，以提高相变存储器单元的存储密度，改善器件性能。
为实现上述目的，本发明的技术方案如下：
一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极，所述相变单元为纵向设置的柱体结构，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，所述底电极和所述加热电极为多个，且一一对应，所述底电极、所述加热电极与所述相变材料层依次连接，所述选择器件层连接所述顶电极。
进一步地，所述底电极为通孔。
进一步地，所述加热电极为纵向设于所述底电极上的扇形体结构、立方体结构或通孔，并对应连接在所述相变材料层的环形下端；或者，所述加热电极为设于所述底电极上的L形结构，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端。
进一步地，所述底电极连接一衬底，所述衬底上设有一至多层介质层，所述相变存储器单元嵌设于所述介质层中。
进一步地，所述衬底含有多层金属互连层，各所述底电极中的至少一个连接至与其他所述底电极不同层的所述金属互连层。
一种相变存储器单元的制备方法，包括以下步骤：
S01：提供一衬底，在所述衬底上沉积第一介质层，在所述衬底和第一介质层中形成多个底电极；
S02：在所述第一介质层上沉积第二介质层，在对应所述底电极位置的所述第二介质层中形成贯通的第一凹槽或通孔结构；其中，所述第一凹槽为一个，所述通孔为多个，且与所述底电极一一对应；
S03：在所述第一凹槽的内壁表面上或所述通孔中形成加热电极，使所述加热电极与所述底电极相连，并一一对应；
S04：在所述第二介质层上沉积第三介质层，在对应所述底电极位置的所述第三介质层中形成贯通的第二凹槽结构；其中，所述第二凹槽为一个；
S05：在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层，并使所述相变材料层与所述加热电极相连；
S06：在所述阻挡层以内的所述第二凹槽中沉积选择器件层材料，并将所述第二凹槽填满；
S07：将所述第二凹槽外多余的选择器件层、阻挡层和相变材料层材料去除，在所述第二凹槽中形成柱形相变单元；
S08：在所述第三介质层上沉积第四介质层，在所述第四介质层中形成连接所述选择器件层的顶电极。
进一步地，步骤S03中，通过在所述第一凹槽的内壁表面上淀积加热电极材料，并图形化，形成扇形体结构、立方体结构或L形结构的所述加热电极；其中，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端；或者，通过在所述通孔中填充加热电极材料，形成实心结构的所述加热电极。
进一步地，步骤S05中，采用高密度等离子体化学气相淀积方式，在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层。
进一步地，形成扇形体结构、立方体结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，去除位于所述第一凹槽底面上的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
进一步地，形成L形结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，对所述加热电极材料进行图形化，去除位于所述第一凹槽侧壁及底面上多余的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
从上述技术方案可以看出，本发明通过将柱形相变单元与多个加热电极组合在一起，形成多个相变电阻共用一个选择器件的结构(1SnR结构，S代表选择器件，R代表相变电阻，n代表个数)；其中，多个加热电极顶端与同一个柱形相变单元最外部的相变材料层相连，多个加热电极底端与不同的底电极一一对应相连；并且，底电极可以连接在不同的金属互连层。由于本发明的1SnR结构相比传统1S1R结构省去了n-1个选择器，并且不同的相变电阻通过各自的加热电极可以连接位于不同金属互连层的底电极，因此不会增加芯片水平方面的面积，从而实现高密度存储。
另外，采用凹槽填充和化学机械抛光的方式，制备出具有环形嵌套结构的柱形相变单元。由于相变材料层都是晶态，器件操作过程中，只有与加热电极接触的相变区域发生相变，并且采用侧壁沉积的相变材料厚度很薄，因此，可大幅减小相变操作区域体积，降低器件功耗；并且加热电极的厚度可以很薄，从而产生更高的电流密度，加热效率提高，进一步降低了器件功耗。因此，该本发明变存储器单元能有效降低器件功耗，实现高密度存储。
附图说明
图1是一种传统相变存储器单元结构示意图。
图2是本发明一较佳实施例一的一种相变存储器单元结构示意图。
图3-图9是制备图2的一种相变存储器单元结构的工艺步骤示意图。
图10是相变材料层的相变操作区域示意图。
图11是本发明一较佳实施例二的一种相变存储器单元结构示意图。
图12-图19是制备图11的一种相变存储器单元结构的工艺步骤示意图。
具体实施方式
本发明提供一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极；相变单元为纵向设置的柱体结构，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，底电极和加热电极为一一对应的多个，每一相对应的底电极和加热电极依次与相变材料层连接，选择器件层连接顶电极。
本发明通过将柱形相变单元与多个加热电极组合在一起，形成多个相变电阻共用一个选择器件的结构(1SnR结构)，从而实现高密度存储。并且，采用具有环形嵌套结构的柱形相变单元，并采用侧壁沉积方式，使得相变材料厚度很薄，可大幅减小相变操作区域体积，降低器件功耗；同时加热电极的厚度也可以很薄，从而产生更高的电流密度，加热效率提高，进一步降低了器件功耗。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图2，图2是本发明一较佳实施例一的一种相变存储器单元结构示意图。如图2所示，本发明的一种相变存储器单元，可建立在一个衬底101上。衬底101上可设有一至多层介质层，例如第一介质层至第四介质层102、104、107和113；相变存储器单元可嵌设于介质层中。
衬底101可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底或全耗尽型绝缘层上硅(FDSOI)衬底。衬底101也可以是集成电路，包括具有选通管如三极管、二极管等的集成电路。
底电极103可同时位于衬底101及第一介质层102中。例如，底电极103的下部分位于衬底101中，上部分露出衬底101表面，并位于第一介质层102中。底电极103可采用多个通孔的结构，例如图示两个通孔的结构，两个通孔可对称分布在相变存储器单元的两侧。底电极103的材质可以为钨电极，但不限于此。
相变单元112由内而外包括：圆柱形选择器件层111，圆环形阻挡层110和圆环形相变材料层109。
两个加热电极106设于底电极103上，并与底电极103一一对应；加热电极106可设置在第二介质层104中。加热电极106可采用纵向设于底电极103上表面上的扇形体结构、立方体结构、L形结构或通孔结构。其中采用L形结构时，L形结构的水平底边连接在底电极103的表面上，L形结构的竖直侧壁上端对应连接在相变材料层109的环形下端。
本实施例中采用扇形体结构形式的两个加热电极106(请参考图5加以理解)。其中，两个加热电极106的弧面相对设置；加热电极106扇形底面的内外两个侧壁较佳地都位于底电极103的上表面区域以内。每个加热电极106的扇形顶面整体对应连接在圆环形的相变材料层109的下端面上。
顶电极114可包括相连的上层金属层116和下层接触孔115，接触孔115连接选择器件层111。
其中，加热电极106的下端只与底电极103连接，加热电极106的上端只与位于柱形相变单元112最外部的相变材料层109连接，顶电极只与位于柱形相变单元112最里面的选择器件层111连接。
选择器件层111材料可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，同时，选择器件层111材料应不会在相变存储器器件操作过程中发生相变。
阻挡层110材料为导电材料，并且化学性质稳定，不会和选择器件层111的材料、相变材料层109的材料发生化学反应或者发生元素扩散，能防止选择器件层111材料和相变材料层109材料的相互反应和元素扩散。阻挡层110材料可以是石墨烯，含碳化合物，二维材料，含Ti、W、Ta、Cu、WCN、WN和TaN等材料中的至少一种。
相变材料层109初始状态为晶态。相变材料层109的材料可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
下面通过具体实施方式及附图，对本发明的一种制备例如图2中的相变存储器单元的方法进行进一步说明。
请参考图3-图9，图3-图9是制备图2的一种相变存储器单元结构的工艺步骤示意图。如图3-图9所示，本发明的一种相变存储器单元的制备方法，可包括以下步骤：
S11：如图3所示，为清楚反映本发明结构，图中上图显示截面图，下图显示俯视图(下同)，在衬底101上沉积形成第一介质层102，并在衬底101和第一介质层102中形成两个通孔型的底电极103。
其中，可使底电极103的下半部分位于衬底101中，上半部分位于第一介质层102中。本实施例中，底电极103可以为钨电极通孔，直径可为40nm。
S12：如图4所示，在第一介质层102和底电极103上沉积第二介质层104，并在对应底电极103位置的第二介质层104中形成贯通第二介质层104的第一凹槽105结构。
从俯视来看，第一凹槽105可采用圆形、椭圆形、矩形和多边形中的一种。在本实施例中，在第二介质层104中形成一圆环形第一凹槽105。其中，第一凹槽105的直径略小于两个底电极103的直径和两个底电极103间距的总和。
S13：如图5所示，在第一凹槽105的内壁表面上形成加热电极106，并使加热电极106与底电极103相连。
加热电极106可以是扇形体(立体扇环形)、通孔和立体“L”型侧壁结构中的至少一种。加热电极薄膜可采用原子层沉积、化学气相沉积或高密度等离子体化学气相淀积(HDPCVD)的方式沉积工艺。在本实施例中，在第一凹槽105侧壁上采用高密度等离子体化学气相淀积的方式沉积加热电极薄膜，HDP CVD沉积方式为沉积-刻蚀-沉积-刻蚀的方式，因此可以使加热电极薄膜只在第一凹槽105的侧壁上进行沉积，而在第一凹槽105的底部没有薄膜沉积，使沉积的加热电极为立体圆环形。再通过光刻、刻蚀工艺，将圆环形加热电极分隔为两个扇形的加热电极，再通过在第一凹槽105中沉积第二介质层104材料和抛光工艺，最终形成两个立体扇形的加热电极106。
加热电极106材料可以是TaN，加热电极106的厚度即扇形外圈半径和内圈半径的差值，可为10nm。
S14：如图6所示，在第二介质层104和加热电极106上沉积第三介质层107，在对应两个底电极103上方位置的第三介质层107中形成贯通第三介质层107的第二凹槽108结构。
第二凹槽108可以是椭圆柱形、圆柱形、长方体和棱柱中的一种。在本实施例中，第二凹槽108为圆柱形凹槽，其直径大于第一凹槽105。
S15：如图7所示，在第二凹槽108的侧壁表面上依次形成立体环形的相变材料层109和阻挡层110，并使相变材料层109与加热电极106相连。
相变材料层109初始状态为晶态。相变材料层109的材料为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
阻挡层110材料为导电材料，并且化学性质稳定，不会和选择器件层111的材料、相变材料层109的材料发生化学反应或者发生元素扩散。能防止选择器件层111材料和相变材料层109材料的相互反应和元素扩散。阻挡层110材料可以是石墨烯、含碳化合物，二维材料、含Ti、W，Ta，Cu，WCN，WN，TaN等材料中的至少一种。
形成立体环形的相变材料层109和阻挡层110可以是椭圆环形、圆环形和矩形环形和多边形环形中的一种。
相变材料层109可采用高密度等离子体化学气相淀积(HDP CVD)的方式沉积薄膜，即只在第二凹槽108的侧壁沉积形成立体环形薄膜，沉积温度在200-500℃，沉积后的相变材料为晶态。
阻挡层110可采用HDP CVD的方式沉积，可以与沉积相变材料层109在同一设备中沉积。
加热电极106的顶端只与柱形相变单元112最外部的相变材料层109相连。
在本实施例中，相变材料层109的材料例如为C掺杂的GeSbTe，厚度例如为25nm。阻挡层110的材料例如为石墨烯，厚度例如为5nm。采用HDP CVD在同一台设备中沉积相变材料层109材料和阻挡层110材料，形成圆环形的相变材料层109和阻挡层110。
HDP CVD沉积方式为沉积-刻蚀-沉积-刻蚀的方式，因此可以保证阻挡层110和相变材料层109只在第二凹槽108的侧壁沉积，而在第二凹槽108的底部没有薄膜沉积，使相变材料层109和阻挡层110为立体圆环形。
其中，相变材料沉积温度为300℃，沉积后C掺杂的GeSbTe薄膜为晶态。石墨烯作为阻挡层110其化学性质稳定，并且导电性和导热性都十分优异，有利于改善相变存储器器件性能。扇形加热电极106的内圈直径大于环形相变材料层109的内圈内径，扇形加热电极106的外圈直径小于环形相变材料层109的外圈内径。因此，两者的接触面积为扇形加热电极106的扇形表面面积。
S16：如图8所示，在阻挡层110以内的第二凹槽108中沉积选择器件层111材料，并将第二凹槽108填满。
选择器件层111可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，选择器件层111的材料不会在相变存储器器件操作过程中发生相变。
选择器件层111沉积可以用化学气相淀积或者原子层沉积工艺。沉积工艺需保证立体柱形的选择器件层111中间没有缝隙和孔洞。
在本实施例中，采用化学气相沉积方式沉积选择器件层111材料。选择器件层111的材料为GeSeAs2。GeSeAs2薄膜为非晶态，作为选通器件，该薄膜的相态不会在相变单元112操作中发生变化。
S17：如图9所示，可通过化学机械抛光，将第二凹槽108外多余的选择器件层111、阻挡层110和相变材料层109材料去除，在第二凹槽108中形成柱体相变单元112。
形成的柱形相变单元112由内而外包括：选择器件层111、阻挡层110、相变材料层109。柱形相变单元可以是椭圆柱形、圆柱形、长方体和棱柱中的一种。加热电极106顶端只与柱形相变单元最外部的相变材料层相连109，加热电极106底端只与底电极103相连。两个加热电极106顶端只与同一个柱形相变单元112最外部的相变材料层109相连，加热电极106底端与不同的底电极103相连，并一一对应。不同的底电极103可以连接衬底101中不同的金属互连层。在本实施例中，相变单元112为圆柱形，由内而外依次为GeSeAs2选择器件层111、石墨烯阻挡层110和C掺杂Ge2Sb2Te5相变材料层109。一个相变单元112与两个扇形加热电极106的顶端相连，形成了1S2R的结构，即两个相变电阻共用一个选择器件。
S18：在第三介质层107和相变单元112上沉积第四介质层113，在第四介质层113中形成连接选择器件层111的顶电极114，形成如图2所示的具有扇环形加热电极106和圆柱形相变单元112的1S2R相变存储器单元结构。
形成的顶电极114只与柱形相变单元112最里面的选择器件层111相连。在本实施例中，顶电极114为接触孔115加金属层116的结构，接触孔115材料为钨，金属层116材料为铜。钨接触孔115只与柱形相变单元112中的选择器件层111材料GeSeAs2相连。
上述实施例中公开的一种高密度相变存储器单元，自下而上依次为两个通孔底电极103，两个扇形加热电极106，柱形相变单元112和顶电极114。其中，相变单元112由内而外包括选择器件层111、阻挡层110和相变材料层109。两个加热电极106顶端与同一个柱形相变单元112最外部的相变材料层109相连，两个加热电极106底端与不同的底电极103相连，并一一对应，形成两个相变电阻R1、R2共用一个选择器件(S)的结构(1S2R)。1S2R相比现有1S1R结构省去了1个选择器，不同的相变电阻通过各自的加热电极可以连接位于不同金属互连层的底电极，因此不会增加芯片水平方向上的面积，从而实现高密度存储。
另外，如图10所示，由于在相变器件操作过程中，相变区域仅为加热电极上方的部分相变材料发生相变，即相变材料层109材料初始态为晶态，在进行写操作后，相变材料层109中的相变操作区域109a由晶态转变为非晶态，相变材料层109中的其他区域109b仍为晶态。
由于相变材料薄膜厚度只有25nm，因此大幅减小了相变操作区域109a的体积和所需热能，从而降低了器件功耗。
进一步地，采用立体扇型侧壁沉积的加热电极106厚度仅为10nm，加热电极产生的电流密度更高，加热效率提高，进一步降低了器件功耗。因此，该相变存储器单元不仅能实现高密度存储，还能有效降低器件功耗。
值得说明的是，本实施例中所有介质层在相变存储单元之外区域叠加在一起，各个介质层的材质可以相同或不同，具体材质可以为现有技术中的介质层材质。
在以下本发明的另一具体实施方式中，请参考图11，图11是本发明一较佳实施例二的一种相变存储器单元结构示意图。如图11所示，本发明的一种相变存储器单元，同样可建立在一个衬底201上。衬底201上同样可设有一至多层介质层，例如第一介质层至第四介质层202、204、207和213；相变存储器单元同样可嵌设于上述介质层中。
衬底201可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底或全耗尽型绝缘层上硅(FDSOI)衬底。衬底201也可以是集成电路，包括具有选通管如三极管、二极管等的集成电路。在本实施例中，衬底201为具有两层金属互连层(Metal1、Metal2)的衬底。
底电极203可同时位于衬底201及第一介质层202中。例如，底电极203的下部分位于衬底201中，上部分露出衬底201表面，并位于第一介质层202中。底电极203可采用多个通孔的结构，例如六个通孔的结构(请参考图12俯视图中的通孔Via1～Via6)；六个通孔可形成对称分布的六边形，并位于相变存储器单元的下方。底电极203的材质可以为TiN电极，但不限于此。
其中，六个底电极203中的通孔Via1、Via3和Via5可通过第二层金属互连层(Metal2)与第一层金属互连层相连(Metal1)，而通孔Via2、Via4和Via6只与第二层金属互连层相连。图12分别列出了从俯视图中X方向和Y方向的截面图，可更清楚地示意各底电极Via1～Via6之间的关系。
相变单元212由内而外包括：立方柱形选择器件层211，矩形环形阻挡层210和矩形环形相变材料层209。
加热电极206采用分设于对应底电极203上表面上的六个竖直条形的立方体形结构。其中，加热电极206条形结构的底边连接在底电极203的表面上，六个条形结构的上边对应连接在相变材料层209的矩形环形的四个侧边的下端上，且与相变材料层209的各个侧边方向对应(请参考图19俯视图)。
顶电极214可包括相连的上层金属层和下层接触孔，接触孔连接选择器件层211。
其中，每个加热电极206的下端只与对应的一个底电极203连接，每个加热电极206的上端只与位于柱形相变单元212最外部的相变材料层209的一个对应侧边连接，顶电极214只与位于柱形相变单元212最里面的选择器件层211连接。
作为其他的可选方式，加热电极也可采用设于底电极上的六个导电通孔结构，通孔结构中填充有加热电极材料，使通孔结构的上下两端分别对应连接在相变材料层的环形下端和底电极的上表面上。或者，加热电极也可以采用分设于底电极上的L形结构；其中，L形结构的水平底边连接在底电极的表面上，L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端的对应侧边上。
选择器件层211材料可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，同时，选择器件层211材料应不会在相变存储器器件操作过程中发生相变。
阻挡层210材料为导电材料，并且化学性质稳定，不会和选择器件层211的材料、相变材料层209的材料发生化学反应或者发生元素扩散，能防止选择器件层211材料和相变材料层209材料的相互反应和元素扩散。阻挡层210材料可以是石墨烯，含碳化合物，二维材料，含Ti、W、Ta、Cu、WCN、WN和TaN等材料中的至少一种。
相变材料层209初始状态为晶态。相变材料层209的材料可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
下面通过具体实施方式及附图，对本发明的一种制备例如图11中的相变存储器单元的方法进行进一步说明。
请参考图12-图19，图12-图19是制备图11的一种相变存储器单元结构的工艺步骤示意图。如图12-图19所示，本发明的一种相变存储器单元的制备方法，可包括以下步骤：
S21：如图12所示，其显示俯视图，以及分别从俯视图中X方向和Y方向的截面图(下同)，在衬底201上沉积第一介质层202，在衬底201和第一介质层202中形成底电极203。
在本实施例中，衬底201为具有两层金属互连层(Metal2和Metal1)的衬底201。在衬底201上沉积第一介质层202，在第一介质层202中形成底电极203，且底电极203的下半部分位于衬底201中，与衬底201中的第二层金属互连层(Metal2)相连。从俯视图上看，底电极203为六个通孔(Via1～Via6)，底电极203材料为TiN。其中，通孔Via1、Via3和Via5通过第二层金属互连层(Metal2)与第一层金属互连层(Metal1)相连，而通孔Via2、Via4和Via6只与第二层金属互连层(Metal2)相连。由X方向和Y方向的截面图，可更清楚地示意各底电极Via1～Via6之间的关系。
S22：如图13所示，在第一介质层202和底电极203上沉积第二介质层204，在第二介质层204中形成第一凹槽205。
从俯视来看，第一凹槽205可以是圆形、椭圆形、矩形和多边形中的一种。在本实施例中，在第二介质层204中形成一矩形第一凹槽205。矩形第一凹槽205在各个方向上的长度都小于相对两个底电极203的间距和两个底电极203的直径总和。即第一凹槽205在例如X方向上的长度小于通孔Via2直径、通孔Via6直径和通孔Via2与通孔Via6间距的总和。
S23：如图14所示，在第二介质层204中形成六个条形(长方体形)加热电极206，使各个加热电极206的下端与一个对应的底电极203连通。加热电极206薄膜可采用原子层沉积、化学气相沉积或HDP CVD的方式沉积工艺。在本实施例中，通过在矩形第一凹槽205侧壁上采用高密度等离子体化学气相淀积(HDP CVD)的方式沉积薄膜，HDP CVD沉积方式为沉积-刻蚀-沉积-刻蚀的方式，因此可以使加热电极206薄膜只在矩形的第一凹槽205的侧壁上沉积，而在第一凹槽205的底部没有薄膜沉积，使形成的加热电极为立体矩形环形。再通过光刻、刻蚀工艺，将环形加热电极分隔为六个矩形条加热电极，再通过沉积第二介质层204材料和抛光工艺，最终形成六个立体矩形的加热电极206，加热电极可以是TiN材料，TiN厚度即其外侧与内侧的差值为5nm。
S24：如图15所示，在第二介质层204和加热电极206上沉积第三介质层207，在第三介质层207中形成第二凹槽208。第二凹槽208可以是椭圆柱形、圆柱形、长方体和棱柱中的一种。在本实施例中，第二凹槽208为矩形凹槽，其在各方向上的长度大于矩形第一凹槽205。
S25：如图16所示，在第二凹槽208中依次形成矩形环形的相变材料层209和阻挡层210。
本发明中的相变材料层209初始状态为晶态。相变材料层209的材料为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
阻挡层210材料为导电材料，并且化学性质稳定，不会和选择器件层211的材料、相变材料层209的材料发生化学反应或者发生元素扩散。能防止选择器件层211材料和相变材料层209材料的相互反应和元素扩散。阻挡层210材料可以是石墨烯、含碳化合物，二维材料、含Ti、W，Ta，Cu，WCN，WN，TaN等材料中的至少一种。
相变材料层209可采用高密度等离子体化学气相淀积(HDP CVD)的方式沉积薄膜，即只在第二凹槽208的侧壁沉积形成立体环形薄膜，沉积温度在200-500℃，沉积后的相变材料为晶态。
阻挡层210也可采用HDP CVD的方式沉积，可以与沉积相变材料层209在同一设备中沉积。
加热电极206的顶端只与柱形相变单元212最外部的相变材料层209相连。
在本实施例中，相变材料层209的材料为Sc0.2Sb2Te3，厚度为15nm。阻挡层210的材料为WCN，厚度为10nm。
采用HDP CVD在同一台设备中沉积相变材料和阻挡层材料，形成矩形环形的相变材料层209和阻挡层210。HDP CVD沉积方式可保证阻挡层210和相变材料层209只在第二凹槽208的侧壁沉积，底部没有薄膜沉积，使相变材料层209和阻挡层210为立体矩形环形。其中相变材料沉积温度为300℃，沉积后Sc0.2Sb2Te3薄膜为晶态。WCN薄膜作为阻挡层其化学性质稳定，能有效防止相变材料和选择器件层211材料之间的相互扩散。
S26：如图17所示，在第二凹槽208中沉积选择器件层211材料，将第二凹槽208填满，形成选择器件层211。
选择器件层211可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，选择器件层211的材料不会在相变存储器器件操作过程中发生相变。选择器件层211沉积可以用化学气相淀积或者原子层沉积工艺。沉积工艺需保证立体柱形的选择器件层211中间没有缝隙和孔洞。在本实施例中，采用原子层沉积工艺沉积选择器件层材料。选择器件层211的材料为Se0.44As0.29Ge0.1Si0.17。Se0.44As0.29Ge0.1Si0.17薄膜为非晶态，作为选通器件，该薄膜的相态不会在相变单元212操作中发生变化。
S27：如图18所示，通过化学机械抛光，将第二凹槽208外多余的材料去除，形成长方体相变单元212。形成的长方体相变单元212由内而外包括：选择器件层211、阻挡层210、相变材料层209。在本实施例中，相变单元212为立方柱形，由内而外依次为选择器件材料Se0.44As0.29Ge0.1Si0.17、阻挡层材料WCN和相变材料Sc0.2Sb2Te3。
S28：如图19所示，在第三介质层207和相变单元212上沉积第四介质层213，在第四介质层213中形成顶电极214。顶电极214只与长方体相变单元212最里面的选择器件层211相连。各个加热电极206顶端只与同一个柱形相变单元212最外部的相变材料层209相连，加热电极206底端与对应不同的底电极203相连，并一一对应。不同的底电极203可以连接不同的金属互连层。
在本实施例中，顶电极214为双大马士革结构的凹槽，顶电极214金属为铜。双大马士革结构中的接触孔只与柱形相变单元112中的选择器件层111材料Se0.44As0.29Ge0.1Si0.17相连。最终形成如图11所示的具有六个条形加热电极206和立方柱形相变单元212的1S6R相变存储器单元结构。
上述实施例中公开的一种高密度相变存储器单元，自下而上依次为六个通孔型底电极203，对应的六个条形加热电极206、柱形相变单元212和顶电极214。其中，相变单元212为长方体，由内而外包括选择器件层211、阻挡层210和相变材料层209。六个加热电极206顶端与同一个柱形相变单元212最外部的相变材料层209相连，六个加热电极206底端与不同的底电极203相连，并一一对应，形成六个相变电阻(R)共用一个选择器件(S)的结构(1S6R)。1S6R相比现有1S1R结构省去了5个选择器，底电极203中通孔Via1、Via3和Via5通过第二层金属互连层(Metal2)与第一层金属互连层(Metal1)相连，而通孔Via2、Via4和Via6只与第二层金属互连层(Metal2)相连。增加了一层金属层，但不会增加芯片水平方向上的面积，从而实现高密度存储。
作为其他的可选方式，也可在对应底电极位置的第二介质层中形成贯通第二介质层的通孔结构，并可在通孔中进行加热电极材料填充，形成实心结构的加热电极，使通孔结构的加热电极上下两端分别对应连接在相变材料层的环形下端和底电极的上表面上。或者，也可在对应底电极位置的第二介质层中形成L形结构的加热电极，可包括：在第一凹槽的内壁表面上沉积加热电极材料，对加热电极材料进行图形化，去除位于第一凹槽侧壁及底面上多余的加热电极材料，在第一凹槽内再次沉积第二介质层材料，将第一凹槽填满，并进行平坦化，形成加热电极。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种相变存储器单元，其特征在于，自下而上包括：底电极，加热电极，相变单元和顶电极，所述相变单元为纵向设置的柱体结构，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，所述底电极和所述加热电极为多个，且一一对应，所述底电极、所述加热电极与所述相变材料层依次连接，所述选择器件层连接所述顶电极。
2.根据权利要求1所述的相变存储器单元，其特征在于，所述底电极为通孔。
3.根据权利要求1所述的相变存储器单元，其特征在于，所述加热电极为纵向设于所述底电极上的扇形体结构、立方体结构或通孔，并对应连接在所述相变材料层的环形下端；或者，所述加热电极为设于所述底电极上的L形结构，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端。
4.根据权利要求1所述的相变存储器单元，其特征在于，所述底电极连接一衬底，所述衬底上设有一至多层介质层，所述相变存储器单元嵌设于所述介质层中。
5.根据权利要求4所述的相变存储器单元，其特征在于，所述衬底含有多层金属互连层，各所述底电极中的至少一个连接至与其他所述底电极不同层的所述金属互连层。
6.一种相变存储器单元的制备方法，其特征在于，包括以下步骤：
S01：提供一衬底，在所述衬底上沉积第一介质层，在所述衬底和第一介质层中形成多个底电极；
S02：在所述第一介质层上沉积第二介质层，在对应所述底电极位置的所述第二介质层中形成贯通的第一凹槽或通孔结构；其中，所述第一凹槽为一个，所述通孔为多个，且与所述底电极一一对应；
S03：在所述第一凹槽的内壁表面上或所述通孔中形成加热电极，使所述加热电极与所述底电极相连，并一一对应；
S04：在所述第二介质层上沉积第三介质层，在对应所述底电极位置的所述第三介质层中形成贯通的第二凹槽结构；其中，所述第二凹槽为一个；
S05：在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层，并使所述相变材料层与所述加热电极相连；
S06：在所述阻挡层以内的所述第二凹槽中沉积选择器件层材料，并将所述第二凹槽填满；
S07：将所述第二凹槽外多余的选择器件层、阻挡层和相变材料层材料去除，在所述第二凹槽中形成柱形相变单元；
S08：在所述第三介质层上沉积第四介质层，在所述第四介质层中形成连接所述选择器件层的顶电极。
7.根据权利要求6所述的相变存储器单元的制备方法，其特征在于，步骤S03中，通过在所述第一凹槽的内壁表面上淀积加热电极材料，并图形化，形成扇形体结构、立方体结构或L形结构的所述加热电极；其中，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端；或者，通过在所述通孔中填充加热电极材料，形成实心结构的所述加热电极。
8.根据权利要求7所述的相变存储器单元的制备方法，其特征在于，步骤S05中，采用高密度等离子体化学气相淀积方式，在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层。
9.根据权利要求7所述的相变存储器单元的制备方法，其特征在于，形成扇形体结构、立方体结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，去除位于所述第一凹槽底面上的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
10.根据权利要求7所述的相变存储器单元的制备方法，其特征在于，形成L形结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，对所述加热电极材料进行图形化，去除位于所述第一凹槽侧壁及底面上多余的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911315353.XA CN111146339B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
| US17/786,526 US20230363299A1 (en) | 2019-12-19 | 2020-07-23 | Phase change memory unit and preparation method therefor |
| PCT/CN2020/103754 WO2021120620A1 (zh) | 2019-12-19 | 2020-07-23 | 一种相变存储器单元及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911315353.XA CN111146339B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111146339A CN111146339A (zh) | 2020-05-12 |
| CN111146339B true CN111146339B (zh) | 2023-01-31 |
Family
ID=70518916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911315353.XA Active CN111146339B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111146339B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
| CN112133825A (zh) * | 2020-09-03 | 2020-12-25 | 中国科学院上海微系统与信息技术研究所 | 一种高稳定性相变存储单元及其制备方法 |
| US20220149275A1 (en) * | 2020-11-06 | 2022-05-12 | International Business Machines Corporation | Uniform Voltage Drop in Arrays of Memory Devices |
| CN112909161B (zh) * | 2021-01-05 | 2022-03-11 | 华中科技大学 | 一种具有缓冲层的低功耗的相变存储单元及其制备方法 |
| CN112951990B (zh) * | 2021-02-22 | 2021-12-28 | 长江先进存储产业创新中心有限责任公司 | 三维相变存储器及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640251A (zh) * | 2008-09-27 | 2010-02-03 | 中国科学院上海微系统与信息技术研究所 | 相变存储器存储单元底电极结构的改进及制作实施方法 |
| CN102185104A (zh) * | 2011-04-12 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 多层堆叠电阻转换存储器结构 |
| CN203871380U (zh) * | 2014-04-16 | 2014-10-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 加热电极以及相变存储结构 |
| CN106796984A (zh) * | 2014-04-10 | 2017-05-31 | 慧与发展有限责任合伙企业 | 1‑选择器n‑电阻器忆阻设备 |
| US10134984B1 (en) * | 2014-12-31 | 2018-11-20 | Crossbar, Inc. | Two-terminal memory electrode comprising a non-continuous contact surface |
| CN109119534A (zh) * | 2018-08-20 | 2019-01-01 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| CN110581218A (zh) * | 2019-08-09 | 2019-12-17 | 上海集成电路研发中心有限公司 | 一种相变存储单元及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560818B2 (ja) * | 2005-07-22 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP4017650B2 (ja) * | 2005-12-02 | 2007-12-05 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
| TWI264087B (en) * | 2005-12-21 | 2006-10-11 | Ind Tech Res Inst | Phase change memory cell and fabricating method thereof |
| US8105859B2 (en) * | 2009-09-09 | 2012-01-31 | International Business Machines Corporation | In via formed phase change memory cell with recessed pillar heater |
| KR101617381B1 (ko) * | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| CN103000515B (zh) * | 2011-09-14 | 2015-07-08 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US8988926B2 (en) * | 2013-01-11 | 2015-03-24 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
| US11152569B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | PCRAM structure with selector device |
| US10797107B2 (en) * | 2018-02-27 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory device including phase change material layers and method for manufacturing thereof |
-
2019
- 2019-12-19 CN CN201911315353.XA patent/CN111146339B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640251A (zh) * | 2008-09-27 | 2010-02-03 | 中国科学院上海微系统与信息技术研究所 | 相变存储器存储单元底电极结构的改进及制作实施方法 |
| CN102185104A (zh) * | 2011-04-12 | 2011-09-14 | 中国科学院上海微系统与信息技术研究所 | 多层堆叠电阻转换存储器结构 |
| CN106796984A (zh) * | 2014-04-10 | 2017-05-31 | 慧与发展有限责任合伙企业 | 1‑选择器n‑电阻器忆阻设备 |
| CN203871380U (zh) * | 2014-04-16 | 2014-10-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 加热电极以及相变存储结构 |
| US10134984B1 (en) * | 2014-12-31 | 2018-11-20 | Crossbar, Inc. | Two-terminal memory electrode comprising a non-continuous contact surface |
| CN109119534A (zh) * | 2018-08-20 | 2019-01-01 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| CN110581218A (zh) * | 2019-08-09 | 2019-12-17 | 上海集成电路研发中心有限公司 | 一种相变存储单元及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| "Phase Change Memory Cell With Reconfigured Electrode for Lower RESET Voltage";SHAOLIN ZHOU等;《Journal of Electron Device Society》;20191029;第7卷;第1072-1079页 * |
| "材料热电特性对相变存储器功耗的影响";周俊卿等;《功能材料与器件学报》;20091231;第15卷(第6期);第530-536页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111146339A (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111146339B (zh) | 一种相变存储器单元及其制备方法 | |
| TWI716548B (zh) | 半導體記憶體裝置及其製造方法 | |
| JP6812488B2 (ja) | 半導体構造を形成する方法 | |
| JP6159023B2 (ja) | 選択デバイスを備える三次元メモリアレイ | |
| US9093368B2 (en) | Nonvolatile memory cells and arrays of nonvolatile memory cells | |
| TWI520272B (zh) | 三維記憶體陣列架構 | |
| US9196827B2 (en) | Non-volatile memory devices having dual heater configurations and methods of fabricating the same | |
| US20070025226A1 (en) | Phase change memory device and method of manufacturing the same | |
| US9614007B2 (en) | Memory arrays | |
| CN102543877A (zh) | 制备三维半导体存储器件的方法 | |
| CN111146340B (zh) | 一种相变存储器单元及其制备方法 | |
| KR102649489B1 (ko) | 가변 저항 메모리 소자 | |
| US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
| US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| CN110581218A (zh) | 一种相变存储单元及其制备方法 | |
| US8344346B2 (en) | Semiconductor device having resistive device | |
| US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| US10971548B2 (en) | Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same | |
| CN112635667A (zh) | 一种相变存储器单元及其制备方法 | |
| US20200066978A1 (en) | Variable resistance memory device | |
| WO2021120620A1 (zh) | 一种相变存储器单元及其制备方法 | |
| US9502646B2 (en) | Semiconductor integrated circuit device having encapsulation film and method of fabricating the same | |
| KR101297088B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| CN114864812A (zh) | 一种相变存储器单元及其制备方法 | |
| KR102030485B1 (ko) | 계단형의 반도체 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |