CN111146340B - 一种相变存储器单元及其制备方法 - Google Patents
一种相变存储器单元及其制备方法 Download PDFInfo
- Publication number
- CN111146340B CN111146340B CN201911315361.4A CN201911315361A CN111146340B CN 111146340 B CN111146340 B CN 111146340B CN 201911315361 A CN201911315361 A CN 201911315361A CN 111146340 B CN111146340 B CN 111146340B
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- electrode
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims abstract description 105
- 238000002360 preparation method Methods 0.000 title description 5
- 239000012782 phase change material Substances 0.000 claims abstract description 106
- 238000010438 heat treatment Methods 0.000 claims abstract description 87
- 230000004888 barrier function Effects 0.000 claims abstract description 50
- 230000007704 transition Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000007772 electrode material Substances 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 16
- 239000012071 phase Substances 0.000 description 91
- 229910052721 tungsten Inorganic materials 0.000 description 29
- 229910052799 carbon Inorganic materials 0.000 description 25
- 239000010408 film Substances 0.000 description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 229910018321 SbTe Inorganic materials 0.000 description 8
- 229910005642 SnTe Inorganic materials 0.000 description 8
- 150000004770 chalcogenides Chemical class 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910021389 graphene Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- JFWWLEIVWNPOAL-UHFFFAOYSA-N [Ge].[Si].[Ge] Chemical compound [Ge].[Si].[Ge] JFWWLEIVWNPOAL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极，相变单元为纵向设置的柱体，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层，底电极为一个，底电极与加热电极和相变材料层依次连接，选择器件层连接顶电极。本发明通过凹槽侧壁沉积或通孔填充方式制备具有环形嵌套结构的柱形相变单元，不会对相变材料的操作关键区域即相变材料与加热电极的接触区域产生损伤，可提高器件的可靠性，并使得相变区域仅为加热电极上方的部分相变材料发生相变，可大幅减小相变操作区域体积和所需热能，形成的加热电极厚度更薄，产生的电流密度更高，使加热效率得到明显提高，从而显著降低了器件功耗。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，特别是涉及一种相变存储器单元结构及其制备方法。
背景技术
随着大数据、物联网、云计算和人工智能等一系列的新型信息技术的出现，对存储器提出了高读写速度、低功耗、高存储密度、长使用寿命和高可靠性等要求。目前，以相变存储器为代表的新型存储技术正在逐渐替代传统的DRAM和Flash，且在人工智能和存算一体芯片领域的应用前景广阔。
现有的相变存储器单元(以英特尔X-point技术为例)，自下而上由底电极01、选择器件层02、阻挡层03、相变材料层04和顶电极05组成，如图1所示。在上述相变存储器单元的实际制备过程中，由于选择器件层02、阻挡层03和相变材料层04这三层是在薄膜沉积后，通过一次光刻、刻蚀，将此三层薄膜刻蚀出图形的。因而，刻蚀工艺会造成以下两个问题：
第一，由于选择器件层02、阻挡层03和相变材料层04三层薄膜之间材料的不同，造成它们的刻蚀速率不同，因此刻蚀后图形的侧壁不是呈理想的直线形态，而是存在曲折，如图2所示。这可能造成器件的可靠性下降。
第二，在刻蚀过程中，等离子体会对刻蚀出的图形侧壁带来损伤，造成选择器件层02、阻挡层03和相变材料层04侧壁薄膜的线边缘粗糙度(LER)增加，如图3所示。这将导致相变器件的性能受到影响。
因此，需要一种新型的相变存储器单元结构，来解决工艺给相变存储器件带来的副作用。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种相变存储器单元及其制备方法，以有效提高相变存储器单元的器件性能和可靠性。
为实现上述目的，本发明的技术方案如下：
一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极，所述相变单元为纵向设置的柱体，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，所述底电极为一个，所述底电极与所述加热电极和所述相变材料层依次连接，所述选择器件层连接所述顶电极。
进一步地，所述加热电极为纵向设于所述底电极上的环形或通孔结构，并对应连接在所述相变材料层的环形下端。
进一步地，所述加热电极为设于所述底电极上的L形结构，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端。
进一步地，所述底电极连接一衬底，所述衬底上设有介质层，所述相变存储器单元嵌设于所述介质层中。
进一步地，所述顶电极包括相连的金属层和接触孔，所述接触孔连接所述选择器件层。
一种相变存储器单元的制备方法，包括以下步骤：
S01：提供一衬底，在所述衬底上沉积第一介质层，在所述衬底和第一介质层中形成底电极；其中，所述底电极为一个；
S02：在所述第一介质层上沉积第二介质层，在对应所述底电极位置的所述第二介质层中形成贯通的第一凹槽或通孔结构；
S03：在所述第一凹槽的内壁表面上或所述通孔中形成加热电极，并使所述加热电极与所述底电极相连；
S04：在所述第二介质层上沉积第三介质层，在对应所述底电极位置的所述第三介质层中形成贯通的第二凹槽结构；
S05：在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层，并使所述相变材料层与所述加热电极相连；
S06：在所述阻挡层以内的所述第二凹槽中沉积选择器件层材料，并将所述第二凹槽填满；
S07：将所述第二凹槽外多余的选择器件层、阻挡层和相变材料层材料去除，在所述第二凹槽中形成柱体相变单元；
S08：在所述第三介质层上沉积第四介质层，在所述第四介质层中形成连接所述选择器件层的顶电极。
进一步地，步骤S03中，在所述第一凹槽的内壁表面上形成环形或L形结构的所述加热电极；或者，在所述通孔中填充加热电极材料，形成实心结构的所述加热电极。
进一步地，步骤S05中，采用高密度等离子体化学气相淀积方式，在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层。
进一步地，形成环形的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，去除位于所述第一凹槽底面上的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
进一步地，形成L形结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，对所述加热电极材料进行图形化，去除位于所述第一凹槽侧壁及底面上多余的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
从上述技术方案可以看出，本发明通过凹槽侧壁沉积或通孔填充方式制备具有环形嵌套结构的柱形相变单元，不会对相变材料的操作关键区域即相变材料与加热电极的接触区域产生损伤，因此可以提高器件的可靠性。同时，由于相变材料在沉积后为晶态，并且采用侧壁沉积方式形成的相变材料厚度很薄，因而在相变器件操作过程中，使得相变区域仅为加热电极上方的部分相变材料发生相变，因此可大幅减小相变操作区域体积和所需热能，从而降低器件功耗。并且，采用凹槽侧壁沉积形成的加热电极厚度更薄，产生的电流密度更高，使加热效率得到明显提高，从而进一步降低了器件功耗。
附图说明
图1是一种传统相变存储器单元结构示意图。
图2-图3是现有的相变存储器单元制备中产生的缺陷示意图。
图4是本发明一较佳实施例一的一种相变存储器单元结构示意图。
图5-图11是制备图4的一种相变存储器单元结构的工艺步骤示意图。
图12是相变材料层的相变操作区域示意图。
图13是本发明一较佳实施例二的一种相变存储器单元结构示意图。
图14-图20是制备图13的一种相变存储器单元结构的工艺步骤示意图。
具体实施方式
本发明提供一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极；相变单元为纵向设置的柱体，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，底电极为一个，底电极与加热电极和相变材料层依次连接，选择器件层连接顶电极。
本发明通过凹槽侧壁沉积或通孔填充方式制备具有环形嵌套结构的柱形相变单元，不会对相变材料的操作关键区域即相变材料与加热电极的接触区域产生损伤，因此可以提高器件的可靠性。同时，由于相变材料在沉积后为晶态，并且采用侧壁沉积方式形成的相变材料厚度很薄，因而在相变器件操作过程中，使得相变区域仅为加热电极上方的部分相变材料发生相变，因此可大幅减小相变操作区域体积和所需热能，从而降低器件功耗。并且，采用凹槽侧壁沉积形成的加热电极厚度更薄，产生的电流密度更高，使加热效率得到明显提高，从而进一步降低了器件功耗。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图4，图4是本发明一较佳实施例一的一种相变存储器单元结构示意图。如图4所示，本发明的一种相变存储器单元，可建立在一个衬底101上。衬底101上可设有一至多层介质层，例如第一介质层至第四介质层102、104、107和113；相变存储器单元可嵌设于介质层中。
衬底101可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底或全耗尽型绝缘层上硅(FDSOI)衬底。衬底101也可以是集成电路，包括具有选通管如三极管、二极管等的集成电路。
底电极103可同时位于衬底101及第一介质层102中。例如，底电极103的下部分位于衬底101中，上部分露出衬底101表面，并位于第一介质层102中。底电极103可为柱体结构，例如图示的圆台形。底电极103可以为钨电极，但不限于此。
相变单元112由内而外包括：圆柱形选择器件层111，圆环形阻挡层110和圆环形相变材料层109。
加热电极106采用设于底电极103上表面上的环形结构，例如可以是椭圆环形、圆环形、矩形环形、多边形环形或扇环形。本实施例中采用圆环形加热电极106。其中，加热电极106的外径较佳地应不大于底电极103的上表面圆周直径，即加热电极106应位于底电极103的上表面区域以内。加热电极106的圆环形上端对应连接在圆环形的相变材料层109的下端面上。
顶电极114可包括相连的上层金属层和下层接触孔，接触孔连接选择器件层111。
其中，加热电极106的下端只与底电极103连接，加热电极106的上端只与位于柱形相变单元112最外部的相变材料层109连接，顶电极只与位于柱形相变单元112最里面的选择器件层111连接。
选择器件层111材料可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，同时，选择器件层111材料应不会在相变存储器器件操作过程中发生相变。
阻挡层110材料为导电材料，并且化学性质稳定，不会和选择器件层111的材料、相变材料层109的材料发生化学反应或者发生元素扩散，能防止选择器件层111材料和相变材料层109材料的相互反应和元素扩散。阻挡层110材料可以是石墨烯，含碳化合物，二维材料，含Ti、W、Ta、Cu、WCN、WN和TaN等材料中的至少一种。
相变材料层109初始状态为晶态。相变材料层109的材料可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
下面通过具体实施方式及附图，对本发明的一种制备例如图4中的相变存储器单元的方法进行进一步说明。
请参考图5-图11，图5-图11是制备图4的一种相变存储器单元结构的工艺步骤示意图。如图5-图11所示，本发明的一种相变存储器单元的制备方法，可包括以下步骤：
S11：如图5所示，在衬底101上沉积形成第一介质层102，并在衬底101和第一介质层102中形成上大下小的圆台形底电极103。
其中，可使底电极103的下半部分位于衬底101中，上半部分位于第一介质层102中。
S12：如图6所示，在第一介质层102上沉积第二介质层104，并在对应底电极103位置的第二介质层104中形成贯通第二介质层104的第一凹槽105结构。
从俯视来看，第一凹槽105可采用圆形、椭圆形、矩形和多边形中的一种。在本实施例中，在第二介质层104中形成一圆环形第一凹槽105。其中，第一凹槽105的直径略小于底电极103的直径。
S13：如图7所示，在第一凹槽105的内壁表面上形成加热电极106，并使加热电极106与底电极103相连。
形成的加热电极106可以是椭圆环形、圆环形、矩形环形、多边形环形、扇环中的至少一种。在本实施例中，通过在圆环形第一凹槽105的内壁表面上沉积加热电极材料，和在第一凹槽105内填充第二介质层104材料，将第一凹槽105填满，并通过抛光工艺进行平坦化，形成圆环形的加热电极106。
加热电极106材料可以是TaN。
加热电极106的厚度、即其外圈半径和内圈半径的差值可约为10nm。
S14：如图8所示，在第二介质层104上沉积第三介质层107，在对应底电极103位置的第三介质层107中形成贯通的第二凹槽108结构。
第二凹槽108可以是椭圆柱形、圆柱形、长方体和棱柱中的一种。在本实施例中，第二凹槽108为圆柱形凹槽，其直径大于第一凹槽105。
S15：如图9所示，在第二凹槽108的侧壁表面上依次形成立体环形的相变材料层109和阻挡层110，并使相变材料层109与加热电极106相连。
相变材料层109初始状态为晶态。相变材料层109的材料为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
阻挡层110材料为导电材料，并且化学性质稳定，不会和选择器件层111的材料、相变材料层109的材料发生化学反应或者发生元素扩散。能防止选择器件层111材料和相变材料层109材料的相互反应和元素扩散。阻挡层110材料可以是石墨烯、含碳化合物，二维材料、含Ti、W，Ta，Cu，WCN，WN，TaN等材料中的至少一种。
形成立体环形的相变材料层109和阻挡层110可以是椭圆环形、圆环形和矩形环形和多边形环形中的一种。
相变材料层109可采用高密度等离子体化学气相淀积(HDP CVD)的方式沉积薄膜，即只在第二凹槽108的侧壁沉积形成立体环形薄膜，沉积温度在200-500℃，沉积后的相变材料为晶态。
阻挡层110可采用HDP CVD的方式沉积，可以与沉积相变材料层109在同一设备中沉积。
加热电极106的顶端只与柱形相变单元112最外部的相变材料层109相连。
在本实施例中，相变材料层109的材料例如为C掺杂的GeSbTe，厚度例如为20nm。阻挡层110的材料例如为石墨烯，厚度例如为5nm。采用HDP CVD在同一台设备中沉积相变材料和阻挡层110材料，形成圆环形的相变材料层109和阻挡层110。
HDP CVD沉积方式为沉积-刻蚀-沉积-刻蚀的方式，因此可以保证阻挡层110和相变材料层109只在第二凹槽108的侧壁沉积，而在第二凹槽108的底部没有薄膜沉积，使相变材料层109和阻挡层110为立体圆环形。
其中，相变材料沉积温度为300℃，沉积后C掺杂的GeSbTe薄膜为晶态。石墨烯作为阻挡层110其化学性质稳定，并且导电性和导热性都十分优异，有利于改善相变存储器器件性能。环形加热电极106的内圈直径大于环形相变材料层109的内圈内径。因此，两者的接触面积为环形加热电极106的环形表面面积。
S16：如图10所示，在阻挡层110以内的第二凹槽108中沉积选择器件层111材料，并将第二凹槽108填满。
选择器件层111可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，选择器件层111的材料不会在相变存储器器件操作过程中发生相变。
选择器件层111沉积可以用化学气相淀积或者原子层沉积工艺。沉积工艺需保证立体柱形的选择器件层111中间没有缝隙和孔洞。
在本实施例中，采用化学气相沉积方式沉积选择器件层111材料。选择器件层111的材料为GeSeAs2。GeSeAs2薄膜为非晶态，作为选通器件，该薄膜的相态不会在相变单元112操作中发生变化。
S17：如图11所示，可通过化学机械抛光，将第二凹槽108外多余的选择器件层111、阻挡层110和相变材料层109材料去除，在第二凹槽108中形成柱体相变单元112。
形成柱形相变单元112由内而外包括：选择器件层111、阻挡层110、相变材料层109。在本实施例中，相变单元112为圆柱形，由内而外依次为GeSeAs2选择器件层111、石墨烯阻挡层110和C掺杂Ge2Sb2Te5相变材料层109。
S18：在第三介质层107上沉积第四介质层113，在第四介质层113中形成连接选择器件层111的顶电极114，形成如图4所示的具有圆环形加热电极106和圆柱形相变单元112的相变存储器单元结构。
形成的顶电极114只与柱形相变单元112最里面的选择器件层111相连。在本实施例中，顶电极114为双大马士革结构的凹槽，顶电极114金属为铜。双大马士革结构中的接触孔只与柱形相变单元112中的选择器件层111材料GeSeAs2相连。
上述方法中采用圆形凹槽填充和化学机械抛光的方式，制备出具有立体圆环形嵌套结构的圆柱形相变单元112，相变单元112由1个选择器件和1个相变电阻组成。由于在相变器件操作过程中，相变区域仅为加热电极106上方的部分相变材料发生相变(参考图12)，在本实施例中相变材料在沉积后为晶态，并且相变材料薄膜厚度只有20nm，因此大幅减小了相变操作区域的体积和所需热能，从而降低了器件功耗。如图12所示，相变材料层109材料初始态为晶态，在进行写操作后，相变材料层109中的相变操作区域109a由晶态转变为非晶态，而相变材料层109中的其他大部分区域109b仍为晶态。
进一步地，采用立体圆环型侧壁沉积的加热电极106厚度更薄，加热电极106产生的电流密度更高，加热效率提高，进一步降低了器件功耗。
另外，采用填充和抛光工艺制备相变单元112，不会对相变材料的操作关键区域即相变材料与加热电极106的接触区域产生损伤，因此可以提高器件的可靠性。阻挡层110采用石墨烯具有稳定的化学性质和很低的电阻率，不会额外显著增加器件的整体功耗。
总的来说，本实施例采用凹槽填充和化学机械抛光的方式制备出的具有环形嵌套结构的柱形相变单元112，相比垂直叠加的传统相变单元结构，避免了制作工艺产生的缺陷对器件性能和可靠性的不良影响。
值得说明的是，本实施例中所有介质层(第一介质层至第四介质层102、104、107和113)在相变存储单元之外区域叠加在一起，各个介质层的材质可以相同或不同，具体材质可以为现有技术中的介质层材质。
在以下本发明的另一具体实施方式中，请参考图13，图13是本发明一较佳实施例二的一种相变存储器单元结构示意图。如图13所示，本发明的一种相变存储器单元，同样可建立在一个衬底201上。衬底201上同样可设有一至多层介质层，例如第一介质层至第四介质层202、204、207和213；相变存储器单元同样可嵌设于上述介质层中。
衬底201可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底或全耗尽型绝缘层上硅(FDSOI)衬底。衬底201也可以是集成电路，包括具有选通管如三极管、二极管等的集成电路。
底电极203可同时位于衬底201及第一介质层202中。例如，底电极203的下部分位于衬底201中，上部分露出衬底201表面，并位于第一介质层202中。底电极203可为柱体结构。底电极203可以为钨电极，但不限于此。
相变单元212由内而外包括：立方柱形选择器件层211，矩形环形阻挡层210和矩形环形相变材料层209。
加热电极206采用设于底电极203上表面上的L形结构。其中，加热电极206L形结构的水平底边连接在底电极203的表面上，L形结构的竖直侧壁上端对应连接在相变材料层209的矩形环形的一个侧边的下端上。
顶电极214可包括相连的金属层216和接触孔215，接触孔215连接选择器件层211。
其中，加热电极206的下端只与底电极203连接，加热电极206的上端只与位于柱形相变单元212最外部的相变材料层209连接，顶电极214只与位于柱形相变单元212最里面的选择器件层211连接。
作为其他的可选方式，加热电极也可采用设于底电极上的导电通孔结构，通孔结构中填充有加热电极材料，使通孔结构的上下两端分别对应连接在相变材料层的环形下端和底电极的上表面上。
选择器件层211材料可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，同时，选择器件层211材料应不会在相变存储器器件操作过程中发生相变。
阻挡层210材料为导电材料，并且化学性质稳定，不会和选择器件层211的材料、相变材料层209的材料发生化学反应或者发生元素扩散，能防止选择器件层211材料和相变材料层209材料的相互反应和元素扩散。阻挡层210材料可以是石墨烯，含碳化合物，二维材料，含Ti、W、Ta、Cu、WCN、WN和TaN等材料中的至少一种。
相变材料层209初始状态为晶态。相变材料层209的材料可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
下面通过具体实施方式及附图，对本发明的一种制备例如图13中的相变存储器单元的方法进行进一步说明。
请参考图14-图20，图14-图20是制备图13的一种相变存储器单元结构的工艺步骤示意图。如图14-图20所示，本发明的一种相变存储器单元的制备方法，可包括以下步骤：
S21：如图14所示，在衬底201上沉积第一介质层202，在衬底201和第一介质层202中形成底电极203，且底电极203的下半部分可位于衬底201中。衬底201可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底、全耗尽型绝缘层上硅(FDSOI)衬底。衬底201也可以是集成电路，包括具有选通管如三极管、二极管等。底电极203可以为钨电极。
S22：如图15所示，在第一介质层202和底电极203上沉积第二介质层204，在第二介质层204中形成第一凹槽205。
从俯视来看，第一凹槽205可以是圆形、椭圆形、矩形和多边形中的一种。在本实施例中，在第二介质层204中形成一矩形第一凹槽205。第一凹槽205的一边侧壁与底电极203对齐。
S23：如图16所示，在第二介质层204中形成L形加热电极206，使L形加热电极206的水平底边与底电极203连通。在本实施例中，通过在矩形第一凹槽205的内壁表面上沉积加热电极材料薄膜，并通过光刻、刻蚀对加热电极材料进行图形化，去除位于第一凹槽205侧壁及底面上多余的加热电极材料，再在第一凹槽205内填充第二介质层材料，将第一凹槽205填满，并通过抛光工艺进行平坦化，形成L形结构的加热电极206。加热电极材料可为TiN，L形加热电极206的竖直侧壁厚度可为5nm。
S24：如图17所示，在第二介质层204和加热电极206上沉积第三介质层207，在第三介质层207中形成第二凹槽208。第二凹槽208可以是椭圆柱形、圆柱形、长方体和棱柱中的一种。在本实施例中，第二凹槽208为矩形凹槽。
S25：如图18所示，在第二凹槽208中依次形成矩形环形的相变材料层209和阻挡层210。
本发明中的相变材料层209初始状态为晶态。相变材料层209的材料为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系、Sb掺杂体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-Sb2Te3体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的GeTe-SnTe体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb2Te体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的In3SbTe2体系、掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W元素的Sb掺杂体系中的至少一种。
阻挡层210材料为导电材料，并且化学性质稳定，不会和选择器件层211的材料、相变材料层209的材料发生化学反应或者发生元素扩散。能防止选择器件层211材料和相变材料层209材料的相互反应和元素扩散。阻挡层210材料可以是石墨烯、含碳化合物，二维材料、含Ti、W，Ta，Cu，WCN，WN，TaN等材料中的至少一种。
相变材料层209可采用高密度等离子体化学气相淀积(HDP CVD)的方式沉积薄膜，即只在第二凹槽208的侧壁沉积形成立体环形薄膜，沉积温度在200-500℃，沉积后的相变材料为晶态。
阻挡层210也可采用HDP CVD的方式沉积，可以与沉积相变材料层209在同一设备中沉积。
加热电极206的顶端只与柱形相变单元212最外部的相变材料层209相连。
在本实施例中，相变材料层209的材料为Sc0.2Sb2Te3，厚度为10nm。阻挡层210的材料为WCN，厚度为10nm。
采用HDP CVD在同一台设备中沉积相变材料和阻挡层材料，形成矩形环形的相变材料层209和阻挡层210。HDP CVD沉积方式为沉积-刻蚀-沉积-刻蚀的方式，因此可以保证阻挡层210和相变材料层209只在第二凹槽208的侧壁沉积，底部没有薄膜沉积，使相变材料层209和阻挡层210为立体矩形环形。其中相变材料沉积温度为300℃，沉积后Sc0.2Sb2Te3薄膜为晶态。WCN薄膜作为阻挡层其化学性质稳定，能有效防止相变材料和选择器件层211材料之间的相互扩散。
S26：如图19所示，在第二凹槽208中沉积选择器件层211材料，将第二凹槽208填满，形成选择器件层211。
选择器件层211可以是硫族化合物体系中的至少一种材料的硫族化物合金的PN二极管或双向阈值开关(OTS)，选择器件层211的材料不会在相变存储器器件操作过程中发生相变。选择器件层211沉积可以用化学气相淀积或者原子层沉积工艺。沉积工艺需保证立体柱形的选择器件层211中间没有缝隙和孔洞。在本实施例中，采用原子层沉积工艺沉积选择器件层材料。选择器件层211的材料为Se0.44As0.29Ge0.1Si0.17。Se0.44As0.29Ge0.1Si0.17薄膜为非晶态，作为选通器件，该薄膜的相态不会在相变单元212操作中发生变化。
S27：如图20所示，通过化学机械抛光，将第二凹槽208外多余的材料去除，形成长方体相变单元212。形成的长方体相变单元212由内而外包括：选择器件层211、阻挡层210、相变材料层209。在本实施例中，相变单元212为立方柱形，由内而外依次为选择器件材料Se0.44As0.29Ge0.1Si0.17、阻挡层材料WCN和相变材料Sc0.2Sb2Te3。
S28：在第三介质层207和相变单元212上沉积第四介质层213，在第四介质层213中形成顶电极214，形成如图13所示的具有L形加热电极206和立方柱形相变单元212的相变存储器单元结构。
其中，顶电极214只与长方体相变单元212最里面的选择器件层211相连。在本实施例中，顶电极214为接触孔215加金属层216的结构，接触孔215材料为钨，金属层216材料为铜。钨接触孔215只与柱形相变单元212中的选择器件层211材料Se0.44As0.29Ge0.1Si0.17相连。
本实施例相变存储器单元的制备方法为采用矩形凹槽填充和化学机械抛光的方式制备出具有立体矩形环形嵌套结构的的长方体相变单元212，相变单元由1个选择器件和1个相变电阻组成。采用立体“L”型侧壁结构的加热电极206，厚度只有几个纳米，加热电极206产生的电流密度更高，加热效率进一步得到提高，可以有效降低器件功耗。相变材料在沉积后为晶态，由于在相变器件操作过程中，相变区域仅为加热电极206上方的部分相变材料发生相变(参考图12)，并且相变材料薄膜厚度只有10nm，因此大幅减小了相变操作区域的体积和所需热能，从而进一步降低了器件功耗。另外，采用填充和抛光工艺制备相变单元212，不会对相变材料的操作关键区域即相变材料与加热电极206的接触区域产生损伤，因此可以提高器件的可靠性。
作为其他的可选方式，也可在对应底电极位置的第二介质层中形成贯通第二介质层的通孔结构，并可在通孔中进行加热电极材料填充，形成实心结构的所述加热电极，使通孔结构的上下两端分别对应连接在相变材料层的环形下端和底电极的上表面上。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种相变存储器单元，其特征在于，自下而上包括：底电极，加热电极，相变单元和顶电极，所述相变单元为纵向设置的柱体，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，所述底电极为一个，所述底电极与所述加热电极和所述相变材料层依次连接，所述选择器件层连接所述顶电极。
2.根据权利要求1所述的相变存储器单元，其特征在于，所述加热电极为纵向设于所述底电极上的环形或通孔结构，并对应连接在所述相变材料层的环形下端。
3.根据权利要求1所述的相变存储器单元，其特征在于，所述加热电极为设于所述底电极上的L形结构，所述L形结构的水平底边连接在所述底电极的表面上，所述L形结构的竖直侧壁上端对应连接在所述相变材料层的环形下端。
4.根据权利要求1所述的相变存储器单元，其特征在于，所述底电极连接一衬底，所述衬底上设有介质层，所述相变存储器单元嵌设于所述介质层中。
5.根据权利要求4所述的相变存储器单元，其特征在于，所述顶电极包括相连的金属层和接触孔，所述接触孔连接所述选择器件层。
6.一种相变存储器单元的制备方法，其特征在于，包括以下步骤：
S01：提供一衬底，在所述衬底上沉积第一介质层，在所述衬底和第一介质层中形成底电极；其中，所述底电极为一个；
S02：在所述第一介质层上沉积第二介质层，在对应所述底电极位置的所述第二介质层中形成贯通的第一凹槽或通孔结构；
S03：在所述第一凹槽的内壁表面上或所述通孔中形成加热电极，并使所述加热电极与所述底电极相连；
S04：在所述第二介质层上沉积第三介质层，在对应所述底电极位置的所述第三介质层中形成贯通的第二凹槽结构；
S05：在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层，并使所述相变材料层与所述加热电极相连；
S06：在所述阻挡层以内的所述第二凹槽中沉积选择器件层材料，并将所述第二凹槽填满；
S07：将所述第二凹槽外多余的选择器件层、阻挡层和相变材料层材料去除，在所述第二凹槽中形成柱体相变单元；
S08：在所述第三介质层上沉积第四介质层，在所述第四介质层中形成连接所述选择器件层的顶电极。
7.根据权利要求6所述的相变存储器单元的制备方法，其特征在于，步骤S03中，在所述第一凹槽的内壁表面上形成环形或L形结构的所述加热电极；或者，在所述通孔中填充加热电极材料，形成实心结构的所述加热电极。
8.根据权利要求6所述的相变存储器单元的制备方法，其特征在于，步骤S05中，采用高密度等离子体化学气相淀积方式，在所述第二凹槽的侧壁表面上依次形成环形的相变材料层和阻挡层。
9.根据权利要求7所述的相变存储器单元的制备方法，其特征在于，形成环形的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，去除位于所述第一凹槽底面上的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
10.根据权利要求7所述的相变存储器单元的制备方法，其特征在于，形成L形结构的所述加热电极的方法，包括：在所述第一凹槽的内壁表面上沉积加热电极材料，对所述加热电极材料进行图形化，去除位于所述第一凹槽侧壁及底面上多余的加热电极材料，在所述第一凹槽内再次沉积所述第二介质层材料，将所述第一凹槽填满，并进行平坦化。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911315361.4A CN111146340B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
| US17/786,526 US20230363299A1 (en) | 2019-12-19 | 2020-07-23 | Phase change memory unit and preparation method therefor |
| PCT/CN2020/103754 WO2021120620A1 (zh) | 2019-12-19 | 2020-07-23 | 一种相变存储器单元及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911315361.4A CN111146340B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111146340A CN111146340A (zh) | 2020-05-12 |
| CN111146340B true CN111146340B (zh) | 2023-01-31 |
Family
ID=70518920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911315361.4A Active CN111146340B (zh) | 2019-12-19 | 2019-12-19 | 一种相变存储器单元及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111146340B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
| CN112635667B (zh) * | 2020-12-30 | 2022-11-25 | 上海集成电路装备材料产业创新中心有限公司 | 一种相变存储器单元及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560818B2 (ja) * | 2005-07-22 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| KR101097865B1 (ko) * | 2006-06-30 | 2011-12-26 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| TWI324823B (en) * | 2007-02-16 | 2010-05-11 | Ind Tech Res Inst | Memory device and fabrications thereof |
| CN100530739C (zh) * | 2007-07-17 | 2009-08-19 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
| KR20090116500A (ko) * | 2008-05-07 | 2009-11-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 형성 방법 |
| KR101013445B1 (ko) * | 2008-09-19 | 2011-02-14 | 주식회사 하이닉스반도체 | 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법 |
| CN101640251B (zh) * | 2008-09-27 | 2012-06-13 | 中国科学院上海微系统与信息技术研究所 | 相变存储器存储单元底电极结构的改进及制作实施方法 |
| US7888155B2 (en) * | 2009-03-16 | 2011-02-15 | Industrial Technology Research Institute | Phase-change memory element and method for fabricating the same |
| JP2012174827A (ja) * | 2011-02-21 | 2012-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN102810637A (zh) * | 2012-09-13 | 2012-12-05 | 中国科学院上海微系统与信息技术研究所 | 用于替代dram及flash的相变存储单元及其制作方法 |
| CN105226181A (zh) * | 2015-09-01 | 2016-01-06 | 宁波时代全芯科技有限公司 | 相变化记忆体及其制造方法 |
-
2019
- 2019-12-19 CN CN201911315361.4A patent/CN111146340B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111146340A (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI716548B (zh) | 半導體記憶體裝置及其製造方法 | |
| CN111146339B (zh) | 一种相变存储器单元及其制备方法 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
| CN111146340B (zh) | 一种相变存储器单元及其制备方法 | |
| US7935564B2 (en) | Self-converging bottom electrode ring | |
| US20100072453A1 (en) | Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein | |
| US7723716B2 (en) | Phase change memory device | |
| US20070025226A1 (en) | Phase change memory device and method of manufacturing the same | |
| US8133758B2 (en) | Method of fabricating phase-change memory device having TiC layer | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| US8518790B2 (en) | Method of forming memory device | |
| KR102259259B1 (ko) | 가변 저항 메모리 장치의 제조 방법 | |
| KR100935591B1 (ko) | 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법 | |
| US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
| US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| CN110581218A (zh) | 一种相变存储单元及其制备方法 | |
| US20240065120A1 (en) | Phase change memory unit and preparation method therefor | |
| US20120007033A1 (en) | Phase-change memory device and method of manufacturing the same | |
| US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| US11393977B2 (en) | Semiconductor device including vertical structures and a method of manufacturing the same | |
| US20090321705A1 (en) | Phase change memory device and method for manufacturing the same | |
| WO2021120620A1 (zh) | 一种相变存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |