KR101071191B1 - 상변화 메모리 장치 및 그 제조방법 - Google Patents

상변화 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101071191B1
KR101071191B1 KR1020100064867A KR20100064867A KR101071191B1 KR 101071191 B1 KR101071191 B1 KR 101071191B1 KR 1020100064867 A KR1020100064867 A KR 1020100064867A KR 20100064867 A KR20100064867 A KR 20100064867A KR 101071191 B1 KR101071191 B1 KR 101071191B1
Authority
KR
South Korea
Prior art keywords
phase change
heating electrode
memory device
contact hole
insulating film
Prior art date
Application number
KR1020100064867A
Other languages
English (en)
Inventor
김민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100064867A priority Critical patent/KR101071191B1/ko
Priority to US12/976,239 priority patent/US20120007033A1/en
Application granted granted Critical
Publication of KR101071191B1 publication Critical patent/KR101071191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

상변화 메모리 장치 및 그 제조방법에 대해 개시한다. 개시된 본 발명의 상변화 메모리 장치의 제조방법은, 반도체 기판상에 상부의 일부분이 오픈된 기둥 형태의 가열 전극을 형성하는 단계, 및 상기 가열 전극의 상기 오픈된 상부 부분을 통해 상변화 패턴을 형성하는 단계를 포함하며, 상기 상변화 패턴의 측벽과 상기 가열 전극의 상부가 콘택된다.

Description

상변화 메모리 장치 및 그 제조방법{Phase Change Memory Device And Method of Manufacturing The Same}
본 발명은 비휘발성 메모리 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 장치 및 그 제조방법에 관한 것이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속 및 대용량등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 차세대 반도체 메모리 장치는 일반적인 플래쉬 메모리 장치의 비휘발성, SRAM(Static Random Access Memory)의 고속 동작, 및 DRAM(Dynamic RAM)의 고집적성등을 포함하면서, 더 낮은 소비 전력이 요구된다. 이와 같은 차세대 반도체 메모리 장치로는 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기입/독취 특성이 우수한 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), PRAM(Phase-change RAM, 이하, 상변화 메모리 장치) 또는 NFGM(Nano Floating Gate Memory)등의 소자가 연구되고 있다. 그 중 상변화 메모리 장치는 단순한 구조를 가지면서 저렴한 비용으로 제조될 수 있으며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있다.
이와 같은 상변화 메모리 장치는 인가되는 전류로부터 발생되는 열에 따라 그 결정 상태가 변화되는 상변화막을 갖는다. 현재 상변화 메모리 장치에 적용되는 상변화막으로는 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)으로 구성된 칼코게나이드 화합물(Ge-Sb-Te:GST)이 주로 이용되고 있다. GST와 같은 상변화막은 공급되는 전류의 크기 및 시간에 따라 발생되는 열에 의하여 그 결정 상태가 변화된다. 이와 같은 상변화막은 비정질 상태에서 높은 비저항을 갖고, 결정 상태에서는 낮은 비저항을 가지므로, 메모리 장치의 데이터 저장 매체로 사용될 수 있다.
이러한 상변화막은 그것의 하부에 위치된 가열 전극(혹은 BEC, Bottom electrode contact)으로부터 열을 제공받아, 상변화가 이루어진다. 가열 전극은 하부의 스위칭 소자로부터 매우 큰 온 전류를 제공받아, 상변화막에 가능한 한 많은 열을 제공하여야 한다. 이에 따라, 가열 전극은 비저항이 큰 물질로 형성되어야 하며, 상변화막과의 접촉 면적을 가능한 한 줄여야 한다.
또한, 고른 상변화를 위해, 상변화막과 가열 전극과의 접촉 면적이 균일하여야 상변화 균일성을 확보할 수 있다.
따라서, 본 발명은 상변화막과 하부 전극 콘택간의 접촉 면적을 줄이면서도 상변화 균일성을 확보할 수 있는 상변화 메모리 장치 및 그 제조방법을 제공하는 것이다.
상기한 본 발명의 실시예에 따른 상변화 메모리 장치는, 반도체 기판, 상기 반도체 기판상에 형성되며, 상부의 일부분이 오픈된 기둥 형태의 가열 전극, 및 상기 가열 전극의 오픈된 상부를 통해 삽입 고정되며, 상기 가열전극의 상부면과 그것의 측벽이 콘택이 이루어지도록 구성된 상변화 패턴을 포함한다.
또한, 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 제조방법은, 반도체 기판상에 상부의 일부분이 오픈된 기둥 형태의 가열 전극을 형성하는 단계, 및 상기 가열 전극의 상기 오픈된 상부 부분을 통해 상변화 패턴을 형성하는 단계를 포함하며, 상기 상변화 패턴의 측벽과 상기 가열 전극의 상부가 콘택된다.
또한, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 제조방법은, 반도체 기판 상부에 콘택홀을 구비한 제 1 층간 절연막을 형성하는 단계, 상기 콘택홀 내벽에 제 1 가열 전극부를 형성하는 단계, 상기 제 1 가열 전극의 측벽에 절연 스페이서를 형성하는 단계, 상기 콘택홀 내부를 절연막으로 충진하는 단계, 상기 콘택홀을 차폐하도록 상기 제 2 가열 전극부를 형성하는 단계, 상기 제 2 가열 전극부 상부에 제 2 층간 절연막을 증착하는 단계, 상기 콘택홀내에 매립된 상기 절연막의 일부가 노출되도록 상기 제 2 층간 절연막, 상기 제 2 가열 전극부 및 상기 절연막을 식각하는 단계, 및 상기 콘택홀 내부에 상변화 패턴을 형성하는 단계를 포함한다.
본 발명에 따르면, 상변화 메모리 장치의 가열 전극을 기둥 형태로 형성되고, 그 상면을 관통하도록 상변화 패턴을 형성한다. 이에 따라, 상변화 패턴의 측벽과 가열 전극의 상면이 콘택이 이루어진다. 이때, 가열 전극의 상면은 증착에 의해 고른 두께를 가지고 형성되기 때문에, 상변화 패턴의 측벽면과 균일한 콘택 면적을 확보할 수 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 상변화 메모리 장치의 제조방법을 설명하기 위한 단면도,
도 8은 본 발명의 실시예에 따른 상변화 메모리 장치의 상면도, 및
도 9는 본 발명의 실시예에 따른 상변화 패턴의 개략적인 사시도이다.
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명하도록 한다.
도 1을 참조하면, 워드 라인(도시되지 않음) 및 스위칭 소자(도시되지 않음)가 구비되어 있는 반도체 기판(100)을 준비한다. 반도체 기판(100) 상부에 제 1 층간 절연막(110)을 형성한다.
제 1 층간 절연막(110) 내부에 가열 전극 영역을 한정하기 위한 콘택홀을 형성한다. 상기 콘택홀을 포함하는 제 1 층간 절연막(110) 표면에 제 1 도전층을 고르게 증착한다. 상기 제 1 도전층으로는 비저항이 큰 도전 물질이 이용될 수 있고, 예를 들어 티타늄 질화막이 이용될 수 있다. 상기 제 1 도전층이 상기 콘택홀 내부에 존재할 수 있도록, 상기 제 1 도전층을 에치백하여, 상기 콘택홀 내벽에 제 1 가열 전극부(115)를 형성한다.
제 1 가열 전극부(115)가 형성된 제 1 층간 절연막(110) 표면에 제 1 절연막을 증착한 다음, 상기 콘택홀 측벽에 위치하도록 상기 제 1 절연막을 비등방성 식각하여, 상기 제 1 가열 전극부(115)의 측벽에 절연 스페이서(120)를 형성한다. 절연 스페이서(120)가 형성된 상기 콘택홀 내부에 제 2 층간 절연막(125)을 매립한다. 여기서, 제 1 절연막은 내열 특성이 우수한 실리콘 질화막일 수 있다.
도 2를 참조하면, 제 1 및 제 2 층간 절연막(110,125) 상부에 제 2 도전층(130)을 증착한다. 제 2 도전층(130)은 상기 제 1 도전층과 동일한 물질 일 수 있고, 상기 제 1 도전층에 비해 상대적으로 얇은 두께로 형성될 수 있다. 또한, 상기 제 2 도전층(130)은 평탄한 표면에 증착 방식으로 형성되기 때문에, 그 두께를 자유롭게 제어할 수 있다. 아울러, 현재 반도체 분야의 증착 기술은 옴스트롱 단위까지 두께 제어가 가능하기 때문에, 노광 한계 이하로 제 2 도전층(130)을 증착할 수 있다. 이에 따라, 제 2 도전층(130)을 노광 한계 이하의 두께로 고르게 증착할 수 있다.
도 3을 참조하면, 상기 제 2 도전층(130)을 상기 콘택홀을 차폐하도록 패터닝하여, 제 2 가열 전극부(130a)를 형성한다. 즉, 제 2 도전층(130)의 가장자리와 상기 제 1 가열 전극부(115)의 가장자리에 맞닿도록 제 2 도전층(130)을 패터닝한다. 이에 따라, 제 1 및 제 2 전극부(115,130a)는 내부가 빈 기둥, 예컨대 육면체 형상을 갖게 된다.
도 4를 참조하면, 제 2 가열 전극부(130a)가 형성된 반도체 기판(100) 결과물 상부에 제 2 절연막(135)을 증착한다. 제 2 절연막(135)은 상기 제 1 절연막과 동일 물질일 수 있다.
도 5에 도시된 바와 같이, 상기 제 2 절연막(135), 제 2 가열 전극부(130a) 및 소정 두께만큼의 제 2 층간 절연막(125)을 식각하여, 가열 전극(140)을 형성한다. 가열 전극(140)은 실질적으로 상면이 오픈된 기둥, 예컨대, 육면체 형상을 갖게 되며, 상기 가열 전극(140)을 형성하기 위한 식각에 의해 상기 가열 전극(140)의 상면을 관통하는 홀(이하 관통홀)이 형성된다. 여기서, 도면 부호 135a는 상기 가열 전극(140)을 형성하기 위해 패터닝된 제 2 절연막을 나타낸다.
도 6을 참조하면, 상기 관통홀이 충분히 충진될 수 있도록 상변화 물질막(145)을 증착한다. 상변화 물질막(145)으로 예를 들어, GST 물질이 이용될 수 있다.
이어서, 도 7에 도시된 바와 같이, 상기 상변화 물질막(145)을 상기 제 2 절연막(135a) 표면이 노출되도록 평탄화시켜, 콘파인드 구조의 상변화 패턴(145a)을 형성한다.
이와 같은 상변화 패턴(145a)은 도 8에 도시된 바와 같이, 소자의 상면에서 볼 때, 기둥, 예를 들어 육면체 형태를 갖는 가열 전극(140) 내에 원통 형태로 삽입,고정된 것으로 보여진다.
이때, 실질적으로 상변화 패턴(145a)은 도 9에 도시된 바와 같이 상변화 패턴(145a)의 측벽면의 소정 부분과 가열 전극(140)의 상면이 접촉된다. 이때, 상변화 패턴(145a)과 가열 전극(140)의 접촉 부분은 상기 제 2 도전층의 증착 두께에 의해 균일하게 제어 가능하므로, 상변화 패턴(145a)과 가열 전극(140)의 접촉 면적을 균일하게 만들 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 상변화 메모리 장치의 가열 전극을 기둥 형태로 형성되고, 그 상면을 관통하도록 상변화 패턴을 형성한다. 이에 따라, 상변화 패턴의 측벽과 가열 전극의 상면이 콘택이 이루어진다. 이때, 가열 전극의 상면은 증착에 의해 고른 두께를 가지고 형성되기 때문에, 상변화 패턴의 측벽면과 균일한 콘택 면적을 확보할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 반도체 기판 110 : 제 1 층간 절연막
115 : 제 1 가열 전극부 120 : 절연 스페이서
130a : 제 2 가열 전극부 135 : 제 2 절연막
140 : 가열 전극 145a : 상변화 패턴

Claims (6)

  1. 반도체 기판;
    상기 반도체 기판상에 형성되며, 상부의 일부분이 오픈된 기둥 형태의 가열 전극; 및
    상기 가열 전극의 오픈된 상부를 통해 삽입 고정되며, 상기 가열전극의 상부면과 그것의 측벽이 콘택이 이루어지도록 구성된 상변화 패턴을 포함하며,
    상기 가열 전극은 내부 공간이 빈 육면체 형태를 갖는 상변화 메모리 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 가열 전극의 측벽과 상기 상변화 패턴 사이에 절연막이 더 개재되어 있는 상변화 메모리 장치.
  4. 제 1 항에 있어서,
    상기 상변화 패턴과 상기 가열 전극의 바닥부 사이에 절연막이 더 개재되어 있는 상변화 메모리 장치.
  5. 삭제
  6. 반도체 기판 상부에 콘택홀을 구비한 제 1 층간 절연막을 형성하는 단계;
    상기 콘택홀 내벽에 제 1 가열 전극부를 형성하는 단계;
    상기 제 1 가열 전극의 측벽에 절연 스페이서를 형성하는 단계;
    상기 콘택홀 내부를 절연막으로 충진하는 단계;
    상기 콘택홀을 차폐하도록 상기 제 2 가열 전극부를 형성하는 단계;
    상기 제 2 가열 전극부 상부에 제 2 층간 절연막을 증착하는 단계;
    상기 콘택홀내에 매립된 상기 절연막의 일부가 노출되도록 상기 제 2 층간 절연막, 상기 제 2 가열 전극부 및 상기 절연막을 식각하는 단계; 및
    상기 콘택홀 내부에 상변화 패턴을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조방법.
KR1020100064867A 2010-07-06 2010-07-06 상변화 메모리 장치 및 그 제조방법 KR101071191B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064867A KR101071191B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 장치 및 그 제조방법
US12/976,239 US20120007033A1 (en) 2010-07-06 2010-12-22 Phase-change memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064867A KR101071191B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101071191B1 true KR101071191B1 (ko) 2011-10-10

Family

ID=45032483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064867A KR101071191B1 (ko) 2010-07-06 2010-07-06 상변화 메모리 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US20120007033A1 (ko)
KR (1) KR101071191B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923654B2 (en) 2018-08-28 2021-02-16 Samsung Electronics Co., Ltd. Variable resistance memory device
US10991880B2 (en) 2018-08-24 2021-04-27 Samsung Electronics Co., Ltd. Variable resistance memory device and method of fabricating the same
KR20220141435A (ko) * 2021-04-13 2022-10-20 삼성전자주식회사 상변화 메모리 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300081B (zh) * 2013-07-15 2017-05-03 中国科学院苏州纳米技术与纳米仿生研究所 相变存储器的加热电极及其制备方法
WO2015075819A1 (ja) * 2013-11-22 2015-05-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558149B1 (ko) 2001-10-11 2006-03-10 인텔 코오퍼레이션 탄소함유 계면층을 포함하는 상변화 메모리 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1764847B1 (en) * 2005-09-14 2008-12-24 STMicroelectronics S.r.l. Ring heater for a phase change memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558149B1 (ko) 2001-10-11 2006-03-10 인텔 코오퍼레이션 탄소함유 계면층을 포함하는 상변화 메모리 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991880B2 (en) 2018-08-24 2021-04-27 Samsung Electronics Co., Ltd. Variable resistance memory device and method of fabricating the same
US10923654B2 (en) 2018-08-28 2021-02-16 Samsung Electronics Co., Ltd. Variable resistance memory device
KR20220141435A (ko) * 2021-04-13 2022-10-20 삼성전자주식회사 상변화 메모리 소자
KR102536956B1 (ko) * 2021-04-13 2023-05-26 삼성전자주식회사 상변화 메모리 소자

Also Published As

Publication number Publication date
US20120007033A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TWI658548B (zh) 用於三維記憶體陣列之熱絕緣
CN100541855C (zh) 非易失存储元件及其制造方法
KR20100076274A (ko) 상변화 메모리 소자 및 그 제조방법
KR101069724B1 (ko) 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
KR101094985B1 (ko) 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
KR101069701B1 (ko) 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
US7723716B2 (en) Phase change memory device
US20070210348A1 (en) Phase-change memory device and methods of fabricating the same
JP2006229237A (ja) 相変化メモリ素子及びその製造方法
US10777740B2 (en) Phase changeable memory device and semiconductor integrated circuit device including the same
KR101071191B1 (ko) 상변화 메모리 장치 및 그 제조방법
WO2014040356A1 (zh) 用于替代dram及flash的相变存储单元及其制作方法
CN111146340B (zh) 一种相变存储器单元及其制备方法
US10056431B2 (en) Variable resistance memory device
KR102447264B1 (ko) 슬릿 산화물 및 비아 형성 기술
KR20130043471A (ko) 멀티 레벨 셀을 구비한 상변화 메모리 장치 및 그 제조방법
US20090206317A1 (en) Phase change memory device and method for manufacturing the same
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US7973302B2 (en) Forming phase change memory cells
US8586443B2 (en) Method of fabricating phase change memory device capable of reducing disturbance
KR100701157B1 (ko) 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
KR20100002654A (ko) 상변화 메모리 소자 및 그 제조 방법
KR100968448B1 (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee