KR20150037120A - 저항 변화 메모리 장치 및 그의 제조방법 - Google Patents

저항 변화 메모리 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20150037120A
KR20150037120A KR20130116400A KR20130116400A KR20150037120A KR 20150037120 A KR20150037120 A KR 20150037120A KR 20130116400 A KR20130116400 A KR 20130116400A KR 20130116400 A KR20130116400 A KR 20130116400A KR 20150037120 A KR20150037120 A KR 20150037120A
Authority
KR
South Korea
Prior art keywords
variable resistance
resistance material
electrode
data storage
hole
Prior art date
Application number
KR20130116400A
Other languages
English (en)
Inventor
손민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130116400A priority Critical patent/KR20150037120A/ko
Priority to US14/150,558 priority patent/US20150090948A1/en
Priority to CN201410269936.4A priority patent/CN104518087A/zh
Publication of KR20150037120A publication Critical patent/KR20150037120A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 저항 변화 메모리 장치 및 제조방법에 관한 것으로, 본 기술에 따른 저항 변화 메모리 장치는 반도체 기판 상부에 형성되는 제1전극, 상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 절연막, 상기 홀 내부에 서로 다른 저항값을 갖는 제1가변저항물질과 제2가변저항물질이 적어도 1회 번갈아가며 형성되는 데이터 저장부 및 상기 데이터 저장부 상부에 형성되는 제2전극를 포함할 수 있다.

Description

저항 변화 메모리 장치 및 그의 제조방법{RESISTANCE VARIABLE MEMORY APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 저항 변화 메모리 장치에 관한 것으로, 보다 상세하게는 멀티 레벨 셀을 갖는 저항 변화 메모리 장치 및 그의 제조방법에 관한 것이다.
최근 반도체 메모리 장치는 고성능화 및 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 이러한 차세대 반도체 메모리 장치 중 하나로 저항 변화 메모리 장치가 제안되었고, 이러한 저항 변화 메모리 장치로는 PCRAM, ReRAM, MRAM, STT-MRAM, PoRAM 등이 포함될 수 있다.
한편, 최근 저항 변화 메모리 장치는 고집적화를 이루기 위해 셀 피치(cell pitch) 또는 하나의 셀이 차지하는 면적을 감소시키게 된다.
그러나 고집적화를 이루기 위한 셀 피치 또는 셀 면적을 감소시키기 위한 공정이 까다로울 뿐만 아니라, 공정 중 데이터 저장부의 보이드 형성 등으로 인해 저항 변화 메모리 장치의 전기적 특성 또는 신뢰성 특성이 감소하게 된다.
이에 따라, 저항 변화 메모리 장치는 고집적화, 대용량 저장 메모리 구현을 위해 하나의 메모리 셀에 1비트보다 많은 비트를 저장하도록 하는 멀티 레벨 셀의 도입이 필수적이다.
본 발명의 실시예는 멀티 레벨 셀을 구현하여 고집적화, 대용량을 이룰 수 있도록 하는 저항 변화 메모리 장치 및 그 제조방법을 제공하려는 것이다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 반도체 기판 상부에 형성되는 제1전극, 상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 절연막, 상기 홀 내부에 서로 다른 저항값을 갖는 제1가변저항물질과 제2가변저항물질이 적어도 1회 번갈아가며 형성되는 데이터 저장부 및 상기 데이터 저장부 상부에 형성되는 제2전극을 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 반도체 기판 상부에 형성되는 제1전극, 상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 절연막, 상기 상기 홀 내부에 형성되고, 서로 다른 조성비를 가지며, 각각 상기 제1전극 상부 표면으로부터 상방향으로 연장 형성되는 적어도 둘 이상의 가변저항물질층을 포함하는 데이터 저장부 및 상기 데이터 저장부 상부에 형성되는 제2전극을 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 반도체 기판 상부에 형성되는 제1전극, 상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 층간절연막, 상기 홀의 양측벽에 서로 다른 두께를 갖도록 형성되는 제1데이터 저장부, 상기 홀이 매립되도록 형성되는 제2데이터 저장부, 상기 제1데이터 저장부와 상기 제2데이터 저장부 사이에 형성되는 절연막 및 상기 제1데이터 저장부, 상기 절연막 및 상기 제2데이터 저장부 상부에 형성되는 제2전극을 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 멀티 레벨 셀 구현을 위해 서로 다른 저항값을 갖는 2개 이상의 가변저항물질들이 번갈아가며 형성되는 메모리 셀을 포함하는 메모리 셀 어레이 및 외부로부터 입력된 데이터가 상기 하나의 메모리 셀에 2개 이상의 데이터가 저장될 수 있도록 제어하는 제어회로를 포함할 수 있다.
상기 메모리 셀은 3개의 원소가 화합하여 형성되는 제1가변저항물질과 2개의 원소가 화합하여 형성되는 제2가변저항물질을 포함하는 데이터 저장부 및 상기 데이터 저장부와 직렬로 연결되는 스위칭 소자 및 상기 데이터 저장부와 상기 스위칭 소자의 전기적 연결을 위한 전극을 포함할 수 있다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치의 제조방법은 제1전극이 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판 상부에 절연막을 증착하는 단계, 상기 절연막을 식각하여 상기 제1전극의 상부 표면이 노출되도록 하는 홀을 형성하는 단계, 상기 홀 내부에 서로 다른 저항값을 갖는 제1가변저항물질과 제2가변저항물질을 적어도 1회 번갈아가며 형성하는 단계 및 상기 제1가변저항물질과 상기 제2가변저항물질 상부에 제2전극을 형성하는 단계를 포함할 수 있다.
본 기술은 셀 구조를 개선하여 멀티 레벨 셀을 구현함으로써 저항 변화 메모리 장치의 고집적화를 이룰 수 있고, 데이터 저장 용량을 증가시킬 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 구성 일부를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 등가회로도이다.
도 3은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 자세히 설명하도록 한다. 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 구성 일부를 나타내는 블록도이고, 도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 등가회로도이다.
먼저, 도 1을 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)는 메모리 셀 어레이(110), 컬럼디코더(120), 로우디코더(130), 센스앰프(140), 라이트 드라이버(150) 및 제어회로(160)를 포함할 수 있다.
메모리 셀 어레이(110)는 외부로부터 입력되는 데이터를 저장하는 복수의 메모리 셀(MC)을 포함할 수 있다. 여기서, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 하나의 메모리 셀(MC)은 2개 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell)일 수 있다. 이러한 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)에 대해 도 2를 참조하여 보다 자세히 살펴보면, 하나의 메모리 셀(MC)은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개 이상의 저항값을 갖는 데이터 저장부(DS)와 직렬로 연결된 스위칭 소자(SW)를 포함할 수 있다. 여기서, 데이터 저장부(DS)는 가변 저항 물질로 이루어질 수 있다. 특히, 본 발명의 일실시예에 따른 데이터 저장부(DS)는, 예를 들어, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어진 제1가변저항물질과 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어진 제2가변저항물질을 이용하여 이루어질 수 있다. 이와 같은 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC) 구조는 추후에 보다 상세히 살펴보기로 한다.
컬럼디코더(120)는 컬럼 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 열(column)을 지정한다.
로우디코더(130)는 로우 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 행(row)을 지정한다.
센스앰프(140)는 메모리 셀의 저항값이 미리 설정되는 저항 윈도우 내에 들어왔는지 여부를 검증하고, 검증된 결과를 제어회로(160)에 제공한다.
라이트 드라이버(150)는 복수의 메모리 셀(MC)에 데이터를 저장하기 위한 라이트 전류를 제공하고, 제어회로(160)에서 제공되는 제어신호에 응답하여 라이트 전류의 양을 증가시키거나 감소시킨다.
제어회로(160)는 하나의 메모리 셀(MC)에 2개 이상의 데이터가 저장될 수 있도록 제어하고, 센스앰프(140)의 검증 결과에 따라 라이트 전류의 양을 증가시키거나 감소시키는 제어 신호를 라이트 드라이버(150)에 제공한다.
도 3은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)는 반도체 기판(310) 상부에 워드라인 역할을 할 수 있도록 형성되는 워드라인 영역(320), 상기 워드라인 영역(320) 상부에 형성되는 스위칭 소자(SW, 330), 상기 스위칭 소자(330) 상부에 형성되는 제1전극(340), 상기 제1전극(340) 상부에 형성되는 데이터 저장부(350) 및 상기 데이터 저장부(350) 상부에 형성되는 제2전극(360)을 포함할 수 있다. 여기서, 미설명부호인 325와 345는 각각 제1층간절연막, 제2층간절연막을 지칭한다.
데이터 저장부(350)는 상기 제1전극(340)의 상부 폭보다 데이터 저장부(350)의 폭이 더 좁게 형성할 수 있다. 이에 따라, 제1전극(340)과 데이터 저장부(350)의 접촉 면적이 감소하게 된다. 이는 제1전극(340)과 데이터 저장부(350)의 접촉 면적을 개선하여 저항 변화 메모리 장치(100)의 리셋 전류를 감소시키기 위함이다.
상기 데이터 저장부(350)는 제1가변저항물질(351)과 제1가변저항물질(351)을 좌측과 우측에서 감싸는 형태로 형성되는 제2가변저항물질(352)로 이루어질 수 있다. 이때, 상기 제1가변저항물질(351)과 상기 제2가변저항물질(352)은 각각 상기 제1전극(340)과 접촉되고, 상기 제1전극(340) 상부표면의 상방향으로 연장되는 형태로 형성될 수 있다. 여기서, 제2가변저항물질(352)은 제1가변저항물질(351)의 좌측에 형성되는 제2가변저항물질(352a)과 제1가변저항물질(351)의 우측에 형성되는 제2가변저항물질(352b)의 폭이 서로 다르게 형성될 수 있다. 이렇게 제1가변저항물질(351), 좌측제2가변저항물질(352a), 우측제2가변저항물질(352b)의 각각의 두께를 제1가변저항물질(351)>좌측제2가변저항물질(352a)>우측제2가변저항물질(352b)로 구성하면, 제1가변저항물질(351), 좌측제2가변저항물질(352a), 우측제2가변저항물질(352b)의 순으로 그 저항값이 작아지게 된다. 이에 따라, 제1가변저항물질(351), 좌측제2가변저항물질(352a), 우측제2가변저항물질(352b) 순으로 리셋 전류의 값이 커지게 되고, 인가되는 전류의 세기에 따라 제1가변저항물질(351), 좌측제2가변저항물질(352a), 우측제2가변저항물질(352b) 순으로 셋(set)이 이루어지게 된다. 따라서, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 각각의 가변저항물질의 두께에 따라 서로 다른 저항값을 갖게 되어 멀티 레벨 셀을 구현할 수 있게 된다.
또한, 데이터 저장부(350)는 제1가변저항물질(351)과 제2가변저항물질(352)을 이루는 가변저항물질이 서로 상이하다. 즉, 제1가변저항물질(351)는, 상술한 바와 같이, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어질 수 있고, 제2가변저항물질(352)은 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어질 수 있다. 이와 같이, 가변저항물질의 조성 변화에 따라서도 셋(set) 저항값이 달라지기 때문에, 가변저항물질의 조성비 혹은 종류를, 본 발명의 일실시예에 기술된 바와 같이, 다르게 구성하는 경우 그 변화에 따라 저항값이 달라지기 때문에 멀티 레벨 셀을 구현할 수 있게 된다.
스위칭 소자(330)는 PN 다이오드, 쇼트키 다이오드 및 모스 트랜지스터 중 어느 하나로 형성될 수 있다. 여기서, 만약 다이오드로 형성하는 경우, 다이오드와 금속물질로 이루어지는 제1전극(340) 간의 접촉력 개선을 위한 오믹콘택막을 더 포함할 수 있다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 반도체 기판(310)이 제공되면 제공된 반도체 기판(310) 상부에 n형 불순물 주입하거나 금속 물질을 형성하여 워드라인 영역(320)을 형성한다. 이렇게 형성된 워드라인영역(320) 상부에 홀을 포함하는 제1층간절연막(325)을 형성한 후, 홀 내부에 스위칭 소자(330)와 스위칭 소자(330) 상부에 금속 물질로 형성되는 제1전극(340)을 형성한다. 후에, 제2층간절연막(345)을 증착한 후, 포토리소그래피와 같은 공정을 통해 상기 제1전극(340)의 상부 표면이 노출되도록 하는 홀(H)을 형성한다.
이후, 도 4b에 도시된 바와 같이, 상기 제2층간절연막(345)의 상부 표면과 홀(H) 내부 측벽과 저면을 따라 제2가변저항물질(352)을 증착한다. 이때, 제2가변저항물질(352)은 홀(H) 내부의 좌측벽과 우측벽의 두께가 서로 다르도록 증착한다. 이러한 제2가변저항물질(352)은 원자층 증착법(ALD) 또는 화학 기상 증착법(CVD) 등을 통해 증착될 수 있다. 이렇게 증착되는 제2가변저항물질(352)은, 상술한 바와 같이, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어질 수 있다.
이후, 도 4c에 도시된 바와 같이, 상기 홀(H)의 저면과 제2층간절연막(345) 상부에 형성된 제2가변저항물질(352)을 제거한 후, 상기 홀(H)이 매립될 수 있도록 제1가변저항물질(351)을 형성한다. 이때, 제1가변저항물질(351)은 홀(H) 내부의 보이드(void) 형성을 막기 위해 표면 거칠기가 매우 작은 비정질로 형성하는 것이 바람직할 것이다. 또한, 제1가변저항물질(351)은, 상술한 바와 같이, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어질 수 있다.
이후, 도 4d에 도시된 바와 같이, 상기 제1가변저항물질(351)을 평탄화(CMP)하여 데이터 저장부(350)를 형성한다. 이후, 데이터 저장부(350) 상부에 제2전극(360)을 형성한다. 이후, 도시하지는 않았으나, 제2전극(360) 상부에 비트라인 영역을 형성할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀의 구조를 나타내는 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)는 반도체 기판(510) 상부에 워드라인 역할을 할 수 있도록 형성되는 워드라인 영역(520), 상기 워드라인 영역(520) 상부에 형성되는 스위칭 소자(SW, 530), 상기 스위칭 소자(530) 상부에 형성되는 제1전극(540), 상기 제1전극(540) 상부에 형성되는 데이터 저장부(550) 및 상기 데이터 저장부(550) 상부에 형성되는 제2전극(560)을 포함할 수 있다. 여기서, 미설명부호인 525와 545는 각각 제1층간절연막, 제2층간절연막을 지칭한다.
데이터 저장부(550)는 상기 제1전극(540)의 상부 폭보다 데이터 저장부(550)의 폭이 더 좁게 형성할 수 있다. 이에 따라, 제1전극(540)과 데이터 저장부(550)의 접촉 면적이 감소하게 된다. 이는 제1전극(540)과 데이터 저장부(550)의 접촉 면적을 개선하여 저항 변화 메모리 장치(100)의 리셋 전류를 감소시키기 위함이다.
상기 데이터 저장부(550)는 서로 다른 두께를 갖는 제1가변저항물질(551)과 제2가변저항물질(553)이 서로 번갈아가며 형성되고, 제1가변저항물질(551)과 제2가변저항물질(553) 사이에 상기 제1가변저항물질(551)과 제2가변저항물질(553)을 절연하기 위해 형성되는 절연물질(552)을 포함할 수 있다. 여기서, 절연물질(552)은 질화물질(Nitride) 또는 산화물질(Oxide)일 수 있다. 이때, 제1가변저항물질(551), 절연물질(552) 및 제2가변저항물질(553)은 각각 상기 제1전극(540)과 접촉되고, 상기 제1전극(540) 상부표면의 상방향으로 연장되는 형태로 형성될 수 있다. 여기서, 제2가변저항물질(553)은 제1가변저항물질(551)의 좌측에 형성되는 제2가변저항물질(553a)과 제1가변저항물질(551)의 우측에 형성되는 제2가변저항물질(553b)의 폭이 서로 다르게 형성될 수 있다. 이렇게 제1가변저항물질(551), 좌측제2가변저항물질(553a), 우측제2가변저항물질(553b)의 각각의 두께를 제1가변저항물질(551)>좌측제2가변저항물질(553a)>우측제2가변저항물질(553b)로 구성하면, 제1가변저항물질(551), 좌측제2가변저항물질(553a), 우측제2가변저항물질(553b)의 순으로 그 저항값이 작아지게 된다. 이에 따라, 제1가변저항물질(551), 좌측제2가변저항물질(553a), 우측제2가변저항물질(553b) 순으로 리셋 전류의 값이 커지게 되고, 인가되는 전류의 세기에 따라 제1가변저항물질(551), 좌측제2가변저항물질(553a), 우측제2가변저항물질(553b) 순으로 셋(set)이 이루어지게 된다. 따라서, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 각각의 가변저항물질의 두께에 따라 서로 다른 저항값을 갖게 되어 멀티 레벨 셀을 구현할 수 있게 된다. 덧붙여, 제1가변저항물질(551)과 좌측제2가변저항물질(553a) 사이에 형성되는 좌측절연물질(552a)와 제1가변저항물질(551)과 우측제2가변저항물질(553b) 사이에 형성되는 우측절연물질(552b)의 두께는 동일하게 형성될 수도 있고, 서로 다르게 형성될 수도 있다.
또한, 데이터 저장부(550)는 제1가변저항물질(551)과 제2가변저항물질(553)을 이루는 가변저항물질이 서로 상이하다. 즉, 제1가변저항물질(551)는, 상술한 바와 같이, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어질 수 있고, 제2가변저항물질(553)은 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어질 수 있다. 이와 같이, 가변저항물질의 조성 변화에 따라서도 셋(set) 저항값이 달라지기 때문에, 가변저항물질의 조성비 혹은 종류를, 본 발명의 일실시예에 기술된 바와 같이, 다르게 구성하는 경우 그 변화에 따라 저항값이 달라지기 때문에 멀티 레벨 셀을 구현할 수 있게 된다.
스위칭 소자(530)는 PN 다이오드, 쇼트키 다이오드 및 모스 트랜지스터 중 어느 하나로 형성될 수 있다. 여기서, 만약 다이오드로 형성하는 경우, 다이오드와 금속물질로 이루어지는 제1전극(540) 간의 접촉력 개선을 위한 오믹콘택막을 더 포함할 수 있다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 메모리 셀을 제조하는 방법을 순차적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)의 메모리 셀(MC)은 반도체 기판(510)이 제공되면 제공된 반도체 기판(510) 상부에 n형 불순물 주입하거나 금속 물질을 형성하여 워드라인 영역(520)을 형성한다. 이렇게 형성된 워드라인영역(520) 상부에 홀을 포함하는 제1층간절연막(525)을 형성한 후, 홀 내부에 스위칭 소자(530)와 스위칭 소자(530) 상부에 금속 물질로 형성되는 제1전극(540)을 형성한다. 후에, 제2층간절연막(545)을 증착한 후, 포토리소그래피와 같은 공정을 통해 상기 제1전극(540)의 상부 표면이 노출되도록 하는 홀(H)을 형성한다.
이후, 도 6b에 도시된 바와 같이, 상기 제2층간절연막(545)의 상부 표면과 홀(H) 내부 측벽과 저면을 따라 제2가변저항물질(553)을 증착한다. 이때, 제2가변저항물질(553)은 홀(H) 내부의 좌측벽과 우측벽의 두께가 서로 다르도록 증착한다. 이러한 제2가변저항물질(553)은 원자층 증착법(ALD) 또는 화학 기상 증착법(CVD) 등을 통해 증착될 수 있다. 이렇게 증착되는 제2가변저항물질(553)은, 상술한 바와 같이, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe 등으로 이루어질 수 있다.
이후, 도 6c에 도시된 바와 같이, 상기 홀(H)의 저면과 제2층간절연막(545) 상부에 형성된 제2가변저항물질(553)을 제거한다. 이후, 상기 제2층간절연막(545)의 상부 표면과 제2가변저항물질(553)이 형성된 홀(H) 내부 측벽과 저면을 따라 절연물질(552)을 증착한다. 이때, 절연물질(552)은 질화물질(Nitride) 또는 산화물질(Oxide)로 이루어질 수 있다.
이후, 도 6d에 도시된 바와 같이, 상기 홀(H)의 저면과 제2층간절연막(545) 상부에 형성된 질화물질(552)을 제거한 후, 상기 홀(H)이 매립될 수 있도록 제1가변저항물질(551)을 형성한다. 이때, 제1가변저항물질(551)은 홀(H) 내부의 보이드(void) 형성을 막기 위해 표면 거칠기가 매우 작은 비정질로 형성하는 것이 바람직할 것이다. 또한, 제1가변저항물질(551)은, 상술한 바와 같이, 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe, GeTe 등으로 이루어질 수 있다.
이후, 도 6e에 도시된 바와 같이, 상기 제1가변저항물질(551)을 평탄화(CMP)하여 데이터 저장부(550)를 형성한다. 이후, 데이터 저장부(550) 상부에 제2전극(560)을 형성한다. 이후, 도시하지는 않았으나, 제2전극(560) 상부에 비트라인 영역을 형성할 수 있다.
이와 같이 본 발명의 일실시예에 따른 저항 변화 메모리 장치(100)는 각각 다른 저항값을 갖는 제1가변저항물질(351, 551)과 제2가변저항물질(352,553)을 번갈아가며 형성하거나 서로 다른 두께를 갖도록 형성하여 멀티 레벨 셀을 구현할 수 있게 된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
310: 반도체 기판 320: 워드라인 영역
330: 스위칭 소자 340: 제1전극
350: 데이터 저장부 360: 제2전극

Claims (32)

  1. 반도체 기판 상부에 형성되는 제1전극;
    상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 절연막;
    상기 홀 내부에 서로 다른 저항값을 갖는 제1가변저항물질과 제2가변저항물질이 적어도 1회 번갈아가며 형성되는 데이터 저장부; 및
    상기 데이터 저장부 상부에 형성되는 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  2. 제1항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질이 서로 다른 폭을 갖도록 형성되는 저항 변화 메모리 장치.
  3. 제2항에 있어서,
    상기 제1가변저항물질과 상기 제2가변저항물질은 각각 제1전극의 상부 표면에 접촉되어 상기 제1전극 상부 표면으로부터 상방향으로 연장 형성되는 저항 변화 메모리 장치.
  4. 제3항에 있어서, 상기 제1가변저항물질은,
    3개의 원소를 화합한 GeSbTe, GaSeTe 중 InSbTe 어느 하나로 형성되는 저항 변화 메모리 장치.
  5. 제3항에 있어서, 상기 제2가변저항물질은,
    2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe 및 GeTe 중 어느 하나로 형성되는 저항 변화 메모리 장치.
  6. 제1항에 있어서,
    상기 절연막에 형성되는 홀의 폭은 상기 제1전극의 상부 표면의 폭보다 좁게 형성되는 저항 변화 메모리 장치.
  7. 제2항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질 사이에 형성되는 절연물질을 더 포함하는 저항 변화 메모리 장치.
  8. 반도체 기판 상부에 형성되는 제1전극;
    상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 절연막;
    상기 홀 내부에 형성되고, 서로 다른 조성비를 가지며, 각각 상기 제1전극 상부 표면으로부터 상방향으로 연장 형성되는 적어도 둘 이상의 가변저항물질층을 포함하는 데이터 저장부; 및
    상기 데이터 저장부 상부에 형성되는 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  9. 제8항에 있어서, 상기 데이터 저장부는,
    상기 적어도 둘 이상의 가변저항물질층이 각각 서로 다른 폭을 갖도록 형성되는 저항 변화 메모리 장치.
  10. 제9항에 있어서,
    상기 적어도 둘 이상의 가변저항물질층 중 제1가변저항물질층은 3개의 원소를 화합한 GeSbTe, GaSeTe 중 InSbTe 어느 하나로 형성되는 저항 변화 메모리 장치.
  11. 제9항에 있어서,
    상기 적어도 둘 이상의 가변저항물질층 중 제2가변저항물질층은 2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe 및 GeTe 중 어느 하나로 형성되는 저항 변화 메모리 장치.
  12. 제8항에 있어서,
    상기 절연막에 형성되는 홀의 폭은 상기 제1전극의 상부 표면의 폭보다 좁게 형성되는 저항 변화 메모리 장치.
  13. 제9항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질 사이에 형성되는 절연물질을 더 포함하는 저항 변화 메모리 장치.
  14. 반도체 기판 상부에 형성되는 제1전극;
    상기 제1전극 상부에 상기 제1전극의 상부 표면이 노출되도록 형성되는 홀을 포함하는 층간절연막;
    상기 홀의 양측벽에 서로 다른 두께를 갖도록 형성되는 제1데이터 저장부;
    상기 홀이 매립되도록 형성되는 제2데이터 저장부;
    상기 제1데이터 저장부와 상기 제2데이터 저장부 사이에 형성되는 절연막; 및
    상기 제1데이터 저장부, 상기 절연막 및 상기 제2데이터 저장부 상부에 형성되는 제2전극;
    을 포함하는 저항 변화 메모리 장치.
  15. 제14항에 있어서, 상기 제1데이터 저장부는,
    3개의 원소를 화합한 GeSbTe, GaSeTe 중 InSbTe 어느 하나로 형성되는 저항 변화 메모리 장치.
  16. 제14항에 있어서, 상기 제2데이터 저장부는,
    2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe 및 GeTe 중 어느 하나로 형성되는 저항 변화 메모리 장치.
  17. 제14항에 있어서, 상기 제1데이터 저장부와 상기 제2데이터 저장부 사이에 상기 제1데이터 저장부와 상기 제2데이터 저장부를 절연시키기 위한 절연막을 더 포함하는 저항 변화 메모리 장치.
  18. 제14항에 있어서,
    상기 절연막에 형성되는 홀의 폭은 상기 제1전극의 상부 표면의 폭보다 좁게 형성되는 저항 변화 메모리 장치.
  19. 멀티 레벨 셀 구현을 위해 서로 다른 저항값을 갖는 2개 이상의 가변저항물질들이 번갈아가며 형성되는 메모리 셀을 포함하는 메모리 셀 어레이; 및
    외부로부터 입력된 데이터가 상기 하나의 메모리 셀에 2개 이상의 데이터가 저장될 수 있도록 제어하는 제어회로;
    를 포함하는 저항 변화 메모리 장치.
  20. 제19항에 있어서, 상기 메모리 셀은,
    3개의 원소가 화합하여 형성되는 제1가변저항물질과 2개의 원소가 화합하여 형성되는 제2가변저항물질을 포함하는 데이터 저장부;
    상기 데이터 저장부와 직렬로 연결되는 스위칭 소자; 및
    상기 데이터 저장부와 상기 스위칭 소자의 전기적 연결을 위한 전극;
    를 포함하는 저항 변화 메모리 장치.
  21. 제20항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질이 서로 다른 폭을 갖도록 형성되는 저항 변화 메모리 장치.
  22. 제21항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질이 각각 전극의 상부 표면에 접촉되어 상기 전극 상부 표면으로부터 상방향으로 연장 형성되는 저항 변화 메모리 장치.
  23. 제22항에 있어서, 상기 제1가변저항물질은
    GeSbTe, GaSeTe 중 InSbTe 어느 하나로 형성되는 저항 변화 메모리 장치.
  24. 제22항에 있어서, 상기 제2가변저항물질은,
    SbSe, SbTe, GaSb, InSb, InSe 및 GeTe 중 어느 하나로 형성되는 저항 변화 메모리 장치.
  25. 제22항에 있어서, 상기 데이터 저장부는,
    상기 제1가변저항물질과 상기 제2가변저항물질 사이에 형성되는 절연물질을 더 포함하는 저항 변화 메모리 장치.
  26. 제1전극이 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상부에 절연막을 증착하는 단계;
    상기 절연막을 식각하여 상기 제1전극의 상부 표면이 노출되도록 하는 홀을 형성하는 단계;
    상기 홀 내부에 서로 다른 저항값을 갖는 제1가변저항물질과 제2가변저항물질을 적어도 1회 번갈아가며 형성하는 단계; 및
    상기 제1가변저항물질과 상기 제2가변저항물질 상부에 제2전극을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
  27. 제26항에 있어서, 상기 홀을 형성하는 단계에서,
    상기 홀의 폭은 상기 제1전극의 상부 표면의 폭보다 좁게 형성되는 저항 변화 메모리 장치의 제조방법.
  28. 제26항에 있어서, 상기 제1가변저항물질과 상기 제2가변저항물질을 형성하는 단계는,
    상기 절연막의 상부 표면과 상기 홀의 양 측벽과 저면을 따라 제1가변저항물질을 형성하는 단계;
    상기 홀의 저면과 상기 절연막의 상부 표면에 형성된 제1가변저항물질을 제거하는 단계; 및
    상기 홀이 매립되도록 제2가변저항물질을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
  29. 제28항에 있어서,
    상기 제1가변저항물질은 상기 홀의 좌측벽에 형성되는 두께와 상기 홀의 우측벽에 형성되는 두께가 서로 다르게 형성되고,
    상기 제2가변저항물질의 두께는 상기 제1가변저항물질의 두께와 다르게 형성되는 저항 변화 메모리 장치의 제조방법.
  30. 제29항에 있어서, 상기 제1가변저항물질은,
    3개의 원소를 화합한 GeSbTe, GaSeTe 중 InSbTe 어느 하나로 형성되는 저항 변화 메모리 장치의 제조방법.
  31. 제29항에 있어서, 상기 제2가변저항물질은,
    2개의 원소를 화합한 SbSe, SbTe, GaSb, InSb, InSe 및 GeTe 중 어느 하나로 형성되는 저항 변화 메모리 장치의 제조방법.
  32. 제28항에 있어서, 상기 상기 제1가변저항물질과 상기 제2가변저항물질을 형성하는 단계는,
    상기 절연막의 상부 표면과 상기 홀의 양 측벽과 저면을 따라 제1가변저항물질을 형성하는 단계;
    상기 홀의 저면과 상기 절연막의 상부 표면에 형성된 제1가변저항물질을 제거하는 단계;
    상기 절연막의 상부 표면과 상기 제1가변저항물질이 형성된 홀의 양 측벽과 저면을 따라 절연물질을 형성하는 단계;
    상기 홀의 저면과 상기 절연막의 상부 표면에 형성된 절연물질을 제거하는 단계; 및
    상기 홀이 매립되도록 제2가변저항물질을 형성하는 단계;
    를 포함하는 저항 변화 메모리 장치의 제조방법.
KR20130116400A 2013-09-30 2013-09-30 저항 변화 메모리 장치 및 그의 제조방법 KR20150037120A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130116400A KR20150037120A (ko) 2013-09-30 2013-09-30 저항 변화 메모리 장치 및 그의 제조방법
US14/150,558 US20150090948A1 (en) 2013-09-30 2014-01-08 Resistive memory apparatus and manufacturing method thereof
CN201410269936.4A CN104518087A (zh) 2013-09-30 2014-06-17 电阻式存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130116400A KR20150037120A (ko) 2013-09-30 2013-09-30 저항 변화 메모리 장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20150037120A true KR20150037120A (ko) 2015-04-08

Family

ID=52739175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130116400A KR20150037120A (ko) 2013-09-30 2013-09-30 저항 변화 메모리 장치 및 그의 제조방법

Country Status (3)

Country Link
US (1) US20150090948A1 (ko)
KR (1) KR20150037120A (ko)
CN (1) CN104518087A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170100160A (ko) * 2016-02-25 2017-09-04 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014194069A2 (en) 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage
US9515262B2 (en) 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
TWI682388B (zh) * 2018-01-17 2020-01-11 旺宏電子股份有限公司 半導體元件
CN112839438B (zh) * 2021-01-05 2022-02-11 深圳瑞湖科技有限公司 一种压感薄膜及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100041139A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
CN102217067B (zh) * 2009-09-14 2014-07-30 松下电器产业株式会社 非易失性存储装置及其制造方法
KR101766222B1 (ko) * 2010-09-17 2017-08-09 삼성전자 주식회사 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170100160A (ko) * 2016-02-25 2017-09-04 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN104518087A (zh) 2015-04-15
US20150090948A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US9595667B2 (en) Three dimensional memory array architecture
US7589364B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
US9444043B2 (en) Method, system and device for phase change memory with shunt
US8964442B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US8796101B2 (en) Memory device
CN100559623C (zh) 非易失存储元件及其制造方法
US8498147B2 (en) Nonvolatile memory cell, nonvolatile memory device and method for driving the same
US8686393B2 (en) Integrated circuit semiconductor devices including channel trenches and related methods of manufacturing
CN111052376B (zh) 三维存储器阵列
CN102820299A (zh) 存储器件
KR20150037120A (ko) 저항 변화 메모리 장치 및 그의 제조방법
KR20080071355A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20160063067A (ko) 저항 메모리 소자 및 그 제조 방법
US20160072059A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
KR20150043759A (ko) 저항 변화 메모리 장치 및 그의 제조방법
CN111009607B (zh) 可变电阻存储器件
TWI459541B (zh) 具有綑綁觸點之半導體記憶體裝置
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
US20110312126A1 (en) Method fabricating a phase-change semiconductor memory device
US9570681B2 (en) Resistive random access memory
KR20100034240A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR100997785B1 (ko) 상변환 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid