CN104518087A - 电阻式存储装置及其制造方法 - Google Patents
电阻式存储装置及其制造方法 Download PDFInfo
- Publication number
- CN104518087A CN104518087A CN201410269936.4A CN201410269936A CN104518087A CN 104518087 A CN104518087 A CN 104518087A CN 201410269936 A CN201410269936 A CN 201410269936A CN 104518087 A CN104518087 A CN 104518087A
- Authority
- CN
- China
- Prior art keywords
- resistance
- electrode
- variable material
- data storage
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims abstract description 213
- 238000013500 data storage Methods 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 19
- 229910005542 GaSb Inorganic materials 0.000 claims description 12
- 229910005537 GaSeTe Inorganic materials 0.000 claims description 12
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 12
- 229910005900 GeTe Inorganic materials 0.000 claims description 12
- 229910018321 SbTe Inorganic materials 0.000 claims description 12
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种电阻式存储装置包括：第一电极，形成在半导体衬底上；绝缘层，形成在所述第一电极上并且包括暴露出所述第一电极的上表面的孔；数据储存单元，其中第一电阻可变材料和第二电阻可变材料在孔中交替地形成至少一次；以及第二电极，形成在所述数据储存单元上。
Description
相关申请的交叉引用
本申请要求2013年9月30日向韩国知识产权局提交的申请号为10-2013-0116400的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及一种半导体技术，并且更具体地涉及一种具有多电平单元的电阻式存储装置及其制造方法。
背景技术
近年来，随着对半导体装置的高性能和低功率的需求，已经研究了具有非易失性和非刷新特性的下一代存储装置。作为下一代存储装置之一，提出了电阻式存储装置，并且电阻式存储装置的典型实例是相变随机存取存储器(PCRAM)、电阻式随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)、自旋转移矩磁阻随机存取存储器(STTMRAM)以及聚合物随机存取存储器(PoRAM)。
在电阻式存储装置中实现高集成度需要减小一个单元所占据的单元节距(cellpitch)或面积。
然而，用于进行减小的工艺可能非常复杂，并且由于在所述工艺期间形成在数据储存单元中的空隙的缘故，电阻式存储装置的电气特性和可靠性可能降低。
已经提出了可以在单位存储器单元中储存多比特的多电平单元(MLC)，以实现具有高集成度和大容量的电阻式存储装置。
发明内容
本发明的各种示例性实施例针对通过实现多电平单元而具有高集成度和大容量的电阻式存储装置及其制造方法。
根据本发明的一个实施例的一个方面，一种电阻式存储装置可以包括：第一电极，其形成在半导体衬底上；绝缘层，其形成在第一电极上并且包括暴露出第一电极的上表面的孔；数据储存单元，其中具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料在孔中交替地形成至少一次；以及第二电极，其形成在数据储存单元上。
根据另一实施例的一个方面，一种电阻式存储装置可以包括：第一电极，其形成在半导体衬底上；绝缘层，其形成在第一电极上并且包括暴露出第一电极的上表面的孔；数据储存单元，其形成在孔中并且包括至少两种电阻可变材料，所述至少两种电阻可变材料具有彼此不同的成分配比并且形成为从第一电极的上表面向上延伸；以及第二电极，其形成在数据储存单元上。
根据另一实施例的一个方面，一种电阻式存储装置可以包括：第一电极，其形成在半导体衬底上；层间绝缘层，其形成在第一电极上并且包括暴露出第一电极的上表面的孔；第一数据储存单元，其形成在孔的侧壁上；第二数据储存单元，其形成为掩埋在孔中；绝缘层，其形成在第一数据储存单元和第二数据储存单元之间；以及第二电极，其形成在第一数据储存单元、绝缘层和第二数据储存单元上。
根据另一实施例的一个方面，一种电阻式存储装置可以包括：存储器单元阵列，其包括存储器单元，每个存储器单元包括用于支持多电平单元的两种或更多种电阻可变材料，所述两种或更多种电阻可变材料具有彼此不同的电阻并且交替地形成；以及控制电路，其被配置成控制将从外部输入的数据之中的两比特数据或更多比特数据储存在单位存储器单元中。
根据另一实施例的一个方面，一种制造电阻式存储装置的方法可以包括以下步骤：在半导体衬底上形成第一电极；在半导体衬底上形成绝缘层；通过刻蚀绝缘层来形成暴露出第一电极的上表面的孔；在孔中形成数据储存单元，所述数据储存单元包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料；以及在数据储存单元上形成第二电极。
根据另一实施例的一个方面，一种电阻式存储装置可以包括：开关器件，其与字线耦接；第一电极，其与开关器件耦接；第二电极，其与位线耦接；以及数据储存单元，其包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料，其中第一电阻可变材料和第二电阻可变材料在第一电极和第二电极之间并联连接。
在以下标题为“具体实施方式”的部分中描述这些和其他的特征、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其他方面、特征和其他优点，在附图中：
图1是示出电阻式存储装置的框图；
图2是示出电阻式存储装置的存储器单元的电路图；
图3是示出根据本发明构思的一个实施例的电阻式存储装置的截面图；
图4A至4D是顺序地示出制造图3所示的电阻式存储装置的方法的截面图；
图5是示出根据本发明构思的另一实施例的电阻式存储装置的截面图；以及
图6A至6E是顺序地示出制造图5所示的电阻式存储装置的方法的截面图。
具体实施方式
在下文中，将参照附图详细描述示例性实施例。
在本文中参照截面图示来描述示例性实施例，截面图示是示例性实施例(和中间结构)的示意性图示。照此，可以预料到图示形状的变化是由于例如制造技术和/或公差的原因。因而，示例性实施例不应解释为限于本文中示出的特定形状的区域，而是可以包括由例如制造引起的形状偏差。在附图中，为了清楚，层和区域的长度和尺寸可被夸大。贯穿本公开，附图标记直接对应于本发明的各个附图和实施例的相似标记部分。还可理解，当提及一层在另一层或衬底“上”时，其可以直接在所述另一层或衬底上，或还可以存在中间层。还应注意的是，在本说明书中，“连接/耦接”不仅指一个部件与另一部件直接耦接，还指通过中间部件与另一部件间接耦接。另外，只要未在句中特意提到，单数形式可以包括复数形式。
尽管将示出并且描述本发明构思的一些实施例，但本领域的普通技术人员将理解的是，在不脱离本发明构思的原理和主旨的情况下，可以对这些示例性实施例进行变化。
图1是示出电阻式存储装置的框图，图2是示出电阻式存储装置的存储器单元的电路图。
参见图1，电阻式存储装置100可以包括存储器单元阵列110、列译码器120、行译码器130、感测放大器140、写驱动器150和控制电路160。
存储器单元阵列110可以包括多个存储器单元，所述多个存储器单元可以储存从外部输入的数据。这里，电阻式存储装置100中的单位存储器单元可以是可储存两比特数据或更多比特数据的多电平单元。参见图2，存储器单元MC可以包括：数据储存单元DS,其在结晶状态和非晶状态二者中具有两种或更多种电阻；以及开关器件SW，其与数据储存单元DS串联连接。例如，数据储存单元DS可以包括：第一电阻可变材料，其中组合了两种元素，诸如SbSe、SbTe、GaSb、InSb、InSe或GeTe；以及第二电阻可变材料，其中组合了三种元素，诸如GeSbTe、GaSeTe或InSbTe。
列译码器120接收列地址，并且对列地址译码以指定与要被读或写的存储器单元相对应的列。
行译码器130接收行地址，并且对行地址译码以指定与要被读或写的存储器单元相对应的行。
感测放大器140验证存储器单元的电阻是否在预设的电阻窗口内，并且将验证结果提供至控制电路160。
写驱动器150提供用于将数据储存在存储器单元中的写电流，并且响应于从控制电路160提供的控制信号而调节写电流的量。
控制电路160控制将两比特数据或更多比特数据储存在单位存储器单元中，并且根据感测放大器140的验证结果来将用于调节写电流的量的控制信号提供至写驱动器150。
图3是示出根据本发明的一个实施例的电阻式存储装置的截面图。
参见图3，电阻式存储装置可以包括：字线区320，其起到字线的作用并且形成在半导体衬底310上；开关器件330，其形成在字线区320上；第一电极(或底电极)340，其形成在开关器件330上；数据储存单元350，其形成在第一电极340上；以及第二电极(或顶电极)360，其形成在数据储存单元350上。附图标记325和345表示第一层间绝缘层和第二层间绝缘层。
数据储存单元350可以被形成为使得数据储存单元350的宽度小于第一电极340的上部宽度。因此，第一电极340和数据储存单元350的接触面积减小。所减小的接触面积容许电阻式存储装置的复位电流减小。
数据储存单元350可以包括第一电阻可变材料351和被形成为包围第一电阻可变材料351的侧壁的第二电阻可变材料352。这时，第一电阻可变材料351和第二电阻可变材料352被形成为与第一电极340接触并且从第一电极340的上表面向上延伸。
即，第一电阻可变材料351和第二电阻可变材料352在第一电极340和第二电极360之间并联连接。此外，第一电阻可变材料351和第二电阻可变材料352可以沿横向交替地布置两次或更多次。即，数据储存单元350还可以包括：第三电阻可变材料，其包围第一电阻可变材料351的侧壁；以及第四电阻可变材料，其包围第三电阻可变材料的侧壁。这里，第三电阻可变材料可以包括与第二电阻可变材料352相同的材料，第四电阻可变材料可以包括与第一电阻可变材料351相同的材料。
在数据储存单元350中，用于第一电阻可变材料351的电阻可变材料不同于用于第二电阻可变材料352的电阻可变材料。如上所述，第一电阻可变材料351可以包括组合了两种元素的材料，诸如SbSe、SbTe、GaSb、InSb、InSe或GeTe，第二电阻可变材料352可以包括组合了三种元素的材料，诸如GeSbTe、GaSeTe或InSbTe。因而，SET电阻根据电阻可变材料的成分而改变。如以上在实施例中所述，当电阻可变材料的成分配比或种类改变时，电阻根据成分配比或种类而改变以支持多电平单元。
开关器件330可以由PN二极管、肖特基二极管和MOS晶体管之中的任何一种来配置。当开关器件330由二极管来配置时，存储器单元还可以包括欧姆接触层，所述欧姆接触层可以改善由多晶硅形成的二极管和由金属材料形成的第一电极340之间的粘附。
图4A至4D是顺序地示出制造图3中示出的电阻式存储装置的方法的截面图。
如图4A所示，制造电阻式存储装置的方法包括形成字线区320。当提供半导体衬底310时，可以通过向所提供的半导体衬底310的上部注入N型杂质或通过在半导体衬底310上形成金属材料来形成字线区320。在字线区320上形成包括孔的第一层间绝缘层325。在孔中形成开关器件330，并且在孔中的开关器件330上形成由金属材料形成的第一电极340。接下来，沉积第二层间绝缘层345，并且经由诸如光刻工艺的工艺而在第二层间绝缘层345中形成孔H以暴露第一电极340的上表面。
如图4B所示，在第二层间绝缘层345的上表面和孔图案的侧壁和底部上沉积第二电阻可变材料352。可以使用原子层沉积(ALD)方法或化学气相沉积(CVD)方法来沉积第二电阻可变材料352。第二电阻可变材料352可以包括组合了三种元素的材料，诸如以上描述的GeSbTe、GaSeTe或InSbTe。
如图4C所示，例如通过各向异性刻蚀工艺来去除第二电阻可变材料352的形成在孔H的底部和第二层间绝缘层345的上表面上的一部分，并且将第一电阻可变材料351形成为掩埋在孔H中。第一电阻可变材料351可以形成为具有极低表面粗糙度的非晶状态，以防止在孔中出现空隙。第一电阻可变材料351可以包括组合了两种元素的材料，诸如上述的SbSe、SbTe、GaSb、InSb、InSe或GeTe。
如图4D所示，例如使用化学机械抛光(CMP)方法来平坦化第一电阻可变材料351，以形成分离的数据储存单元350。接下来，在数据储存单元350上形成第二电极360。尽管未示出，但是可以在第二电极360上形成位线区。
图5是示出根据本发明的另一实施例的电阻式存储装置的截面图。
参照图5，电阻式存储装置可以包括：字线区520，其起到字线的作用并且形成在半导体衬底510上；开关器件530，其形成在字线区520上；第一电极(或底电极)540，其形成在开关器件530上；数据储存单元550，其形成在第一电极540上；以及第二电极(或顶电极)560，其形成在数据储存单元550上。附图标记525和附图标记545表示第一层间绝缘层和第二层间绝缘层。
数据储存单元550可以被形成为使得数据储存单元550的宽度小于第一电极540的上部宽度。因此，第一电极540和数据储存单元550的接触面积减小。这是因为改善了第一电极540和数据储存单元550的接触面积并且减小了电阻式存储装置100的复位电流。
数据储存单元550可以包括：第一电阻可变材料551和第二电阻可变材料553，其具有彼此不同的厚度并且交替地形成；以及绝缘材料552，其形成在第一电阻可变材料551和第二电阻可变材料553之间，以将第一电阻可变材料551与第二电阻可变材料553绝缘。绝缘材料552可以包括氮化物材料(例如，氮化硅)或氧化物材料(例如，氧化硅)。这时，第一电阻可变材料551、绝缘材料552以及第二电阻可变材料553被形成为与第一电极540接触并且从第一电极540的上表面向上延伸。
即，第一电阻可变材料551和第二电阻可变材料553在第一电极540和第二电极560之间并联连接。此外，第一电阻可变材料551、绝缘材料552和第二电阻可变材料553可沿横向交替地沉积两次或更多次。即，数据储存单元550还可以包括：第三电阻可变材料，其包围第一电阻可变材料551的侧壁；另一绝缘材料，其包围第三电阻可变材料的侧壁；以及第四电阻可变材料，其包围所述另一绝缘材料的侧壁。这里，第三电阻可变材料可以包括与第二电阻可变材料553相同的材料，第四电阻可变材料可以包括与第一电阻可变材料551相同的材料，并且绝缘材料可以包括相同的材料。
在数据储存单元550中，用于第一电阻可变材料551的电阻可变材料不同于用于第二电阻可变材料553的电阻可变材料。如上所述，第一电阻可变材料551可以包括组合了两种元素的材料，诸如SbSe、SbTe、GaSb、InSb、InSe或GeTe，并且第二电阻可变材料553可以包括组合了三种元素的材料，诸如GeSbTe、GaSeTe或InSbTe。因而，SET电阻根据电阻可变材料的成分而改变。如以上在实施例中所述，当电阻可变材料的成分配比或种类改变时，电阻根据成分配比或种类而改变以支持多电平单元。
开关器件530可以由PN二极管、肖特基二极管和MOS晶体管之中的任何一种来配置。当开关器件530由二极管来配置时，存储器单元还可以包括欧姆接触层，所述欧姆接触层可以改善二极管和由金属材料形成的第一电极540之间的粘附。
图6A至6D是顺序地示出制造图5中所示的电阻式存储装置的方法的截面图。
如图6A所示，制造电阻式存储装置的方法可以包括形成字线区520。当提供半导体衬底510时，可以通过向所提供的半导体衬底510的上部注入N型杂质或通过在半导体衬底510上形成金属材料来形成字线区520。在字线区520上形成包括孔的第一层间绝缘层525。在孔中形成开关器件530，并且在孔中的开关器件530上形成由金属材料形成的第一电极540。接下来，沉积第二层间绝缘层545，并且通过诸如光刻工艺的工艺来在第二层间绝缘层545中形成孔H以暴露第一电极540的上表面。
如图6B所示，将第二电阻可变材料553沉积在第二层间绝缘层545的上表面以及孔图案的侧壁和底部上。可以使用原子层沉积(ALD)方法或化学气相沉积(CVD)方法来沉积第二电阻可变材料553。第二电阻可变材料553可以包括组合了三种元素的材料，诸如上述的GeSbTe、GaSeTe或InSbTe。如图6C所示，去除第二电阻可变材料553的形成在孔H的底部和第二层间绝缘层545的上表面上的一部分。在第二层间绝缘层545的上表面上以及形成有第二电阻可变材料553的孔图案的侧壁和底部上沉积绝缘材料552。绝缘材料552可以包括氮化物材料(例如，氮化硅)或氧化物材料(例如，氧化硅)。
如图6D所示，去除绝缘材料552的形成在孔H的底部和第二层间绝缘层545的上表面上的一部分。将第一电阻可变材料551形成为掩埋在孔H中。第一电阻可变材料551可以形成为具有极低表面粗糙度的非晶状态，以防止在孔H中出现空隙。第一电阻可变材料551可以包括组合了两种元素的材料，诸如上述的SbSe、SbTe、GaSb、InSb、InSe或GeTe。
如图6E中所示，例如使用化学机械抛光(CMP)方法来平坦化第一电阻可变材料551，以形成数据储存单元550。接下来，在数据储存单元550上形成第二电极560。尽管未示出，但是可以在第二电极560上形成位线区。
根据本发明的实施例的电阻式存储装置可交替地形成具有彼此不同的电阻的第一电阻可变材料351或551和第二电阻可变材料352或553，或者可以形成具有彼此不同的厚度的第一电阻可变材料351或551和第二电阻可变材料352或553，以支持多电平单元。
本发明的以上实施例是说明性的而非限制性的。各种替换和等同形式是可能的。本发明不限于本文中描述的实施例。本发明也不限于任何特定类型的半导体器件。在考虑本公开的情况下，其他的增加、删减或修改是明显的并且旨在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
数据储存单元，其中，具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料在所述孔中交替地形成至少一次；以及
第二电极，其形成在所述数据储存单元上。
技术方案2.如技术方案1所述的电阻式存储装置，其中，所述数据储存单元的第一电阻可变材料具有与所述数据储存单元的第二电阻可变材料不同的宽度。
技术方案3.如技术方案2所述的电阻式存储装置，其中，所述第一电阻可变材料和所述第二电阻可变材料形成为与所述第一电极接触并且从所述第一电极的上表面向上延伸。
技术方案4.如技术方案3所述的电阻式存储装置，其中，所述第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案5.如技术方案3所述的电阻式存储装置，其中，所述第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案6.如技术方案1所述的电阻式存储装置，其中，形成在所述绝缘层中的所述孔的宽度小于所述第一电极的上表面的宽度。
技术方案7.如技术方案2所述的电阻式存储装置，其中，所述数据储存单元还包括形成在所述第一电阻可变材料和所述第二电阻可变材料之间的绝缘材料。
技术方案8.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
数据储存单元，其形成在所述孔中并且包括至少两种电阻可变材料，所述至少两种电阻可变材料具有彼此不同的成分配比，并且形成为从所述第一电极的上表面向上延伸；以及
第二电极，其形成在所述数据储存单元上。
技术方案9.如技术方案8所述的电阻式存储装置，其中，所述数据储存单元的所述至少两种电阻可变材料具有彼此不同的宽度。
技术方案10.如技术方案9所述的电阻式存储装置，其中，所述至少两种电阻可变材料中的第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案11.如技术方案9所述的电阻式存储装置，其中，所述至少两种电阻可变材料中的第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案12.如技术方案8所述的电阻式存储装置，其中，形成在所述绝缘层中的所述孔的宽度小于所述第一电极的上表面的宽度。
技术方案13.如技术方案9所述的电阻式存储装置，其中，所述数据储存单元还包括形成在所述第一电阻可变材料和所述第二电阻可变材料之间的绝缘材料。
技术方案14.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
层间绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
第一数据储存单元，其形成在所述孔的侧壁处；
第二数据储存单元，其形成为掩埋在所述孔中；
绝缘层，其形成在所述第一数据储存单元和所述第二数据储存单元之间；以及
第二电极，其形成在所述第一数据储存单元、所述绝缘层和所述第二数据储存单元上。
技术方案15.如技术方案14所述的电阻式存储装置，其中，所述第二数据储存单元包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案16.如技术方案14所述的电阻式存储装置，所述第一数据储存单元包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案17.如技术方案14所述的电阻式存储装置，还包括绝缘材料，其形成在所述第一数据储存单元和所述第二数据储存单元之间，以将所述第一数据储存单元与所述第二数据储存单元绝缘。
技术方案18.如技术方案14所述的电阻式存储装置，其中，形成在所述绝缘层中的所述孔的宽度小于所述第一电极的上表面的宽度。
技术方案19.一种电阻式存储装置，包括：
存储器单元阵列，其包括存储器单元，每个存储器单元包括用于实现多电平单元的两种或更多种电阻可变材料，所述两种或更多种电阻可变材料具有彼此不同的电阻并且交替地形成；以及
控制电路，其适于控制将从外部输入的数据之中的两比特数据或更多比特数据储存在单位存储器单元中。
技术方案20.如技术方案19所述的电阻式存储装置，其中，所述存储器单元包括：
数据储存单元，其包括由三种元素组合而形成的第一电阻可变材料，以及由两种元素组合而形成的第二电阻可变材料；
开关器件，其与所述数据储存单元串联连接；以及
电极，其适于将所述数据储存单元与所述开关器件电连接。
技术方案21.如技术方案20所述的电阻式存储装置，其中，所述数据储存单元形成为使得所述第一电阻可变材料具有与所述第二电阻可变材料不同的宽度。
技术方案22.如技术方案21所述的电阻式存储装置，其中，所述数据储存单元形成为使得所述第一电阻可变材料和所述第二电阻可变材料与所述电极的上表面接触，并且从所述电极的上表面向上延伸。
技术方案23.如技术方案22所述的电阻式存储装置，其中，所述第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案24.如技术方案22所述的电阻式存储装置，其中，所述第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案25.如技术方案22所述的电阻式存储装置，还包括形成在所述第一电阻可变材料和所述第二电阻可变材料之间的绝缘材料。
技术方案26.一种制造电阻式存储装置的方法，所述方法包括以下步骤：
在半导体衬底上形成第一电极；
在所述半导体衬底上形成绝缘层；
通过刻蚀所述绝缘层来形成暴露出所述第一电极的上表面的孔；
在所述孔中形成数据储存单元，所述数据储存单元包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料；以及
在所述数据储存单元上形成第二电极。
技术方案27.如技术方案26所述的方法，其中，所述第一电阻可变材料和所述第二电阻可变材料在所述第一电极和所述第二电极之间并联连接。
技术方案28.如技术方案26所述的方法，其中，所述数据储存单元还包括绝缘材料，所述绝缘层介于所述第一电阻可变材料和所述第二电阻可变材料之间。
技术方案29.如技术方案27所述的方法，其中，所述第一电阻可变材料和所述第二电阻可变材料沿横向交替地布置两次或更多次。
技术方案30.如技术方案28所述的方法，其中，所述第一电阻可变材料、所述绝缘材料和所述第二电阻可变材料沿横向交替地布置两次或更多次。
技术方案31.如技术方案26所述的方法，其中，所述孔的宽度小于所述第一电极的上表面的宽度。
技术方案32.如技术方案26所述的方法，其中，形成所述数据储存单元包括以下步骤：
在所述绝缘层的上表面以及所述孔的侧壁和底部上形成所述第一电阻可变材料；
去除所述第一电阻可变材料的位于所述孔的底部和所述绝缘层的上表面上的一部分；
形成所述第二电阻可变材料以掩埋在所述孔中；以及
通过执行平坦化工艺来去除所述第二电阻可变材料的形成在所述绝缘层的上表面上的一部分。
技术方案33.如技术方案32所述的方法，其中，
所述第二电阻可变材料的厚度不同于所述第一电阻可变材料的厚度。
技术方案34.如技术方案26所述的方法，其中，所述第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案35.如技术方案34所述的方法，其中，所述第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案36.如技术方案28所述的方法，其中，形成所述数据储存单元包括以下步骤：
在所述绝缘层的上表面和所述孔的侧壁和底部上形成所述第一电阻可变材料；
去除所述第一电阻可变材料的位于所述孔的底部和所述绝缘层的上表面上的一部分；
在所述绝缘层的上表面上以及形成有所述第一电阻可变材料的所述孔的侧壁和底部上形成所述绝缘材料；
去除所述绝缘材料的形成在所述孔的底部和所述绝缘材料的上表面上的一部分；
形成第二电阻可变材料以掩埋在所述孔中；以及
通过执行平坦化工艺来去除所述第二电阻可变材料的形成在所述绝缘层的上表面上的一部分。
技术方案37.一种电阻式存储装置，包括：
开关器件，其与字线耦接；
第一电极，其与所述开关器件耦接；
第二电极，其与位线耦接；以及
数据储存单元，其包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料，
其中，所述第一电阻可变材料和所述第二电阻可变材料在所述第一电极和所述第二电极之间并联连接。
技术方案38.如技术方案37所述的电阻式存储装置，其中，所述第一电阻可变材料包围所述第二电阻可变材料的侧壁。
技术方案39.如技术方案37所述的电阻式存储装置，其中，所述数据储存单元还包括介于所述第一电阻可变材料和所述第二电阻可变材料之间的第一绝缘材料。
技术方案40.如技术方案37所述的电阻式存储装置，其中，所述数据储存单元还包括：第三电阻可变材料，其包围所述第一电阻可变材料的侧壁；以及第四电阻可变材料，其包围所述第三电阻可变材料的侧壁，
其中，所述第三电阻可变材料包括与所述第二电阻可变材料相同的材料，以及
其中，所述第四电阻可变材料包括与所述第一电阻可变材料相同的材料。
技术方案41.如技术方案39所述的电阻式存储装置，其中，所述数据储存单元还包括：第三电阻可变材料，其包围所述第一电阻可变材料的侧壁；第二绝缘材料，其包围所述第三电阻可变材料的侧壁；以及第四电阻可变材料，其包围所述第二绝缘材料的侧壁，
其中，所述第三电阻可变材料包括与所述第二电阻可变材料相同的材料，
其中，所述第二绝缘材料包括与所述第一绝缘材料相同的材料，以及
其中，所述第四电阻可变材料包括与所述第一电阻可变材料相同的材料。
技术方案42.如技术方案38所述的电阻式存储装置，其中，所述第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
技术方案43.如技术方案42所述的电阻式存储装置，其中，所述第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
技术方案44.如技术方案39所述的电阻式存储装置，其中，所述第一绝缘材料包括氮化硅或氧化硅。
技术方案45.如技术方案43所述的电阻式存储装置，其中，所述第二电阻可变材料的厚度不同于所述第一电阻可变材料的厚度。
Claims (10)
1.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
数据储存单元，其中，具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料在所述孔中交替地形成至少一次；以及
第二电极，其形成在所述数据储存单元上。
2.如权利要求1所述的电阻式存储装置，其中，所述数据储存单元的第一电阻可变材料具有与所述数据储存单元的第二电阻可变材料不同的宽度。
3.如权利要求2所述的电阻式存储装置，其中，所述第一电阻可变材料和所述第二电阻可变材料形成为与所述第一电极接触并且从所述第一电极的上表面向上延伸。
4.如权利要求3所述的电阻式存储装置，其中，所述第二电阻可变材料包括GeSbTe、GaSeTe和InSbTe之中的任何一种。
5.如权利要求3所述的电阻式存储装置，其中，所述第一电阻可变材料包括SbSe、SbTe、GaSb、InSb、InSe和GeTe之中的任何一种。
6.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
数据储存单元，其形成在所述孔中并且包括至少两种电阻可变材料，所述至少两种电阻可变材料具有彼此不同的成分配比，并且形成为从所述第一电极的上表面向上延伸；以及
第二电极，其形成在所述数据储存单元上。
7.一种电阻式存储装置，包括：
第一电极，其形成在半导体衬底上；
层间绝缘层，其形成在所述第一电极上，并且包括暴露出所述第一电极的上表面的孔；
第一数据储存单元，其形成在所述孔的侧壁处；
第二数据储存单元，其形成为掩埋在所述孔中；
绝缘层，其形成在所述第一数据储存单元和所述第二数据储存单元之间；以及
第二电极，其形成在所述第一数据储存单元、所述绝缘层和所述第二数据储存单元上。
8.一种电阻式存储装置，包括：
存储器单元阵列，其包括存储器单元，每个存储器单元包括用于实现多电平单元的两种或更多种电阻可变材料，所述两种或更多种电阻可变材料具有彼此不同的电阻并且交替地形成；以及
控制电路，其适于控制将从外部输入的数据之中的两比特数据或更多比特数据储存在单位存储器单元中。
9.一种制造电阻式存储装置的方法，所述方法包括以下步骤：
在半导体衬底上形成第一电极；
在所述半导体衬底上形成绝缘层；
通过刻蚀所述绝缘层来形成暴露出所述第一电极的上表面的孔；
在所述孔中形成数据储存单元，所述数据储存单元包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料；以及
在所述数据储存单元上形成第二电极。
10.一种电阻式存储装置，包括：
开关器件，其与字线耦接；
第一电极，其与所述开关器件耦接；
第二电极，其与位线耦接；以及
数据储存单元，其包括具有彼此不同的电阻的第一电阻可变材料和第二电阻可变材料，
其中，所述第一电阻可变材料和所述第二电阻可变材料在所述第一电极和所述第二电极之间并联连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0116400 | 2013-09-30 | ||
| KR20130116400A KR20150037120A (ko) | 2013-09-30 | 2013-09-30 | 저항 변화 메모리 장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104518087A true CN104518087A (zh) | 2015-04-15 |
Family
ID=52739175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410269936.4A Pending CN104518087A (zh) | 2013-09-30 | 2014-06-17 | 电阻式存储装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150090948A1 (zh) |
| KR (1) | KR20150037120A (zh) |
| CN (1) | CN104518087A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047542A (zh) * | 2018-01-17 | 2019-07-23 | 旺宏电子股份有限公司 | 半导体元件 |
| CN112839438A (zh) * | 2021-01-05 | 2021-05-25 | 深圳瑞湖科技有限公司 | 一种压感薄膜及其制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9515262B2 (en) | 2013-05-29 | 2016-12-06 | Shih-Yuan Wang | Resistive random-access memory with implanted and radiated channels |
| WO2014194069A2 (en) | 2013-05-29 | 2014-12-04 | Shih-Yuan Wang | Resistive random-access memory formed without forming voltage |
| KR102463023B1 (ko) * | 2016-02-25 | 2022-11-03 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 이의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100041139A (ko) * | 2008-10-13 | 2010-04-22 | 삼성전자주식회사 | 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법 |
| WO2011030559A1 (ja) * | 2009-09-14 | 2011-03-17 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
| KR101766222B1 (ko) * | 2010-09-17 | 2017-08-09 | 삼성전자 주식회사 | 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법 |
-
2013
- 2013-09-30 KR KR20130116400A patent/KR20150037120A/ko not_active Application Discontinuation
-
2014
- 2014-01-08 US US14/150,558 patent/US20150090948A1/en not_active Abandoned
- 2014-06-17 CN CN201410269936.4A patent/CN104518087A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047542A (zh) * | 2018-01-17 | 2019-07-23 | 旺宏电子股份有限公司 | 半导体元件 |
| CN110047542B (zh) * | 2018-01-17 | 2021-07-27 | 旺宏电子股份有限公司 | 半导体元件 |
| CN112839438A (zh) * | 2021-01-05 | 2021-05-25 | 深圳瑞湖科技有限公司 | 一种压感薄膜及其制作方法 |
| CN112839438B (zh) * | 2021-01-05 | 2022-02-11 | 深圳瑞湖科技有限公司 | 一种压感薄膜及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150037120A (ko) | 2015-04-08 |
| US20150090948A1 (en) | 2015-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9444043B2 (en) | Method, system and device for phase change memory with shunt | |
| EP2891182B1 (en) | Three dimensional memory array architecture | |
| CN103733339B (zh) | 存储器单元结构 | |
| CN100541855C (zh) | 非易失存储元件及其制造方法 | |
| US7670871B2 (en) | Method of fabricating a phase-change memory | |
| CN100559623C (zh) | 非易失存储元件及其制造方法 | |
| CN100541810C (zh) | 电可改写非易失存储元件及其制造方法 | |
| JP5826779B2 (ja) | 不揮発性半導体記憶装置 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| CN100550408C (zh) | 非易失存储元件及其制造方法 | |
| US20090302294A1 (en) | Multi-bit phase-change memory device | |
| US9041129B2 (en) | Semiconductor memory storage array device and method for fabricating the same | |
| TW201735020A (zh) | 記憶裝置 | |
| KR101094985B1 (ko) | 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법 | |
| US20140254231A1 (en) | 3D Non-Volatile Memory Having Low-Current Cells and Methods | |
| US8498147B2 (en) | Nonvolatile memory cell, nonvolatile memory device and method for driving the same | |
| CN104518087A (zh) | 电阻式存储装置及其制造方法 | |
| US8218359B2 (en) | Phase change random access memory and methods of manufacturing and operating same | |
| US7898006B2 (en) | Integrated circuit having memory cells and method of manufacture | |
| KR20160063067A (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| US20160072059A1 (en) | Phase-change memory device having phase-change region divided into multi layers and operating method thereof | |
| CN104576678A (zh) | 可变电阻存储装置及其制造方法 | |
| KR20100011651A (ko) | 상변화 메모리 소자와 그 제조 및 동작 방법 | |
| KR101171874B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| US7696510B2 (en) | Integrated circuit including memory having reduced cross talk |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150415 |
|
| WD01 | Invention patent application deemed withdrawn after publication |