CN102217067B - 非易失性存储装置及其制造方法 - Google Patents
非易失性存储装置及其制造方法 Download PDFInfo
- Publication number
- CN102217067B CN102217067B CN201080003184.7A CN201080003184A CN102217067B CN 102217067 B CN102217067 B CN 102217067B CN 201080003184 A CN201080003184 A CN 201080003184A CN 102217067 B CN102217067 B CN 102217067B
- Authority
- CN
- China
- Prior art keywords
- resistance change
- change layer
- nonvolatile memory
- memory devices
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 72
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 96
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000001301 oxygen Substances 0.000 claims abstract description 94
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000008859 change Effects 0.000 claims description 525
- 238000000034 method Methods 0.000 claims description 94
- 229910052715 tantalum Inorganic materials 0.000 claims description 19
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 17
- 230000000222 hyperoxic effect Effects 0.000 claims description 13
- 206010021143 Hypoxia Diseases 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 230000001146 hypoxic effect Effects 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 620
- 239000010408 film Substances 0.000 description 62
- 238000005530 etching Methods 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 33
- 238000005546 reactive sputtering Methods 0.000 description 32
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 239000000203 mixture Substances 0.000 description 28
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 22
- 239000007789 gas Substances 0.000 description 20
- 238000006722 reduction reaction Methods 0.000 description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 15
- 229910052786 argon Inorganic materials 0.000 description 15
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 15
- 230000009467 reduction Effects 0.000 description 15
- 238000000227 grinding Methods 0.000 description 14
- 229910000449 hafnium oxide Inorganic materials 0.000 description 14
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 14
- 230000005764 inhibitory process Effects 0.000 description 14
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 229910001928 zirconium oxide Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000005452 bending Methods 0.000 description 11
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 10
- 239000011737 fluorine Substances 0.000 description 10
- 229910052741 iridium Inorganic materials 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 9
- 229910000510 noble metal Inorganic materials 0.000 description 9
- 229910052763 palladium Inorganic materials 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 8
- 239000011261 inert gas Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 description 7
- 238000003701 mechanical milling Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010058490 Hyperoxia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明的目的在于，通过降低用于使电阻变化的击穿电压且抑制其不均匀，从而实现存储器的微细化·大容量化。本发明的非易失性存储装置(10)具备：下部电极(105)，形成在基板(100)上；第1电阻变化层(106a)，形成在下部电极(105)上，由过渡金属氧化物构成；第2电阻变化层(106b)，形成在第1电阻变化层(106a)上，由含氧量比第1电阻变化层(106a)的过渡金属氧化物高的过渡金属氧化物构成；以及上部电极(107)，形成在第2电阻变化层(106b)上；在第1电阻变化层(106a)与第2电阻变化层(106b)之间的界面处存在台阶(106ax)。第2电阻变化层(106b)覆盖该台阶(106ax)形成，且在台阶(106ax)的上方具有弯曲部(106bx)。
Description
技术领域
本发明涉及通过施加电压脉冲而电阻值变化的电阻变化型的非易失性存储装置。
背景技术
近年来，随着数字技术的发展，便携式信息设备和信息家电等电子设备的功能进一步提高。随着这些电子设备的功能提高，所使用的半导体元件的微细化及高速化飞速发展。其中，以闪存为代表的大容量的非易失性存储器的用途也飞速扩大。进而，作为代替该闪存的次世代的新型非易失性存储器，正在开展使用所谓电阻变化元件的电阻变化型的非易失性存储元件的研究开发。在此，所谓电阻变化元件，指的是具有电阻值由于电信号而可逆变化的性质、并能够非易失地存储与该电阻值对应的信息的元件。
作为该电阻变化元件的一例，提出了层叠含氧量不同的过渡金属氧化物来用于电阻变化层的非易失性存储装置。例如，在专利文献1中，公开了以下技术：使在与含氧量高的电阻变化层接触的电极界面处选择性地发生氧化、还原反应，来使电阻变化稳定。
上述现有的电阻变化元件构成为具有下部电极、电阻变化层和上部电极，二维或三维地配置该电阻变化元件来构成存储器阵列。在各个电阻变化元件中，电阻变化层由第1电阻变化层和第2电阻变化层的层叠构造构成，且第1及第2电阻变化层由同种的过渡金属氧化物构成。形成第2电阻变化层的过渡金属氧化物的含氧量比形成第1电阻变化层的过渡金属氧化物的含氧量高。通过设为这种构造，在对电阻变化元件施加了电压的情况下，大部分电压施加于含氧量高而示出较高的电阻值的第2电阻变化层。另外，在其界面附近，还大量存在能够对反应做出贡献的氧。由此，在上部电极与第2电阻变化层之间的界面处，氧化、还原反应选择性地发生，能够稳定地实现电阻变化。
现有技术文献
专利文献
专利文献1：国际公开第2008／149484号
发明要解决的课题
但是，在上述现有的电阻变化型的非易失性存储装置中，存在以下问题：为了使其过渡到开始电阻变化的状态，在初始时对电阻变化元件施加的击穿（break）电压很高，另外，在构成存储器阵列的各电阻变化元件中，击穿电压不均匀。
发明内容
本发明为了解决上述课题而做出，目的在于提供一种电阻变化型的非易失性存储装置及其制造方法，与现有技术相比能够降低击穿电压，而且能够抑制击穿电压在各电阻变化元件中的不均匀。
用于解决课题的手段
为了达到上述目的，本发明的第1非易失性存储装置的特征在于，具备：基板；下部电极，形成在基板上；第1电阻变化层，形成在下部电极上，由第1过渡金属氧化物构成；第2电阻变化层，形成在第1电阻变化层上，由含氧量比第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成；以及上部电极，形成在第2电阻变化层上；在第1电阻变化层与第2电阻变化层之间的界面处存在台阶，第2电阻变化层形成为覆盖台阶，且在台阶的上方具有弯曲部。在此，所谓弯曲部，指的是受到形成在基底的不连续的台阶的影响而第2电阻变化层在层叠方向上弯曲的部位，不包括由连续变化的平缓的台阶形状形成的部位。通过设为这种结构，反映出第1电阻变化层的台阶形状地在该台阶上的第2电阻变化层处形成弯曲部，因此以该弯曲部作为起点，由于电场集中，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此通过使第2电阻变化层的弯曲部的形状稳定，击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
另外，优选在上述第1非易失性存储装置中，在下部电极的下方具有接触插塞，下部电极与第1电阻变化层之间的界面是平坦的。通过设为这种结构，即使在接触插塞上方发生凹进，该凹进的上方的下部电极变厚，因此能够使下部电极的表面平坦。弯曲部处的第2电阻变化层的形状及膜厚仅依赖于第1电阻变化层的台阶形状，不受更下层的基底的形状影响。由此，能够减少由基底引起的各比特的电阻变化特性的不均匀。
为了达到上述目的，本发明的第2非易失性存储装置的特征在于，具备：基板；下部电极，形成在基板上；第2电阻变化层，形成在下部电极上，由第2过渡金属氧化物构成；第1电阻变化层，形成在第2电阻变化层上，由含氧量比第2过渡金属氧化物的含氧量低的第1过渡金属氧化物构成；以及上部电极，形成在第1电阻变化层上；在下部电极与第2电阻变化层之间的界面处存在台阶，第2电阻变化层形成为覆盖台阶，且在台阶的上方具有弯曲部。通过设为这种结构，反映出下部电极的台阶形状地在该台阶上的第2电阻变化层形成弯曲部，因此以该弯曲部作为起点，由于电场集中，即使以低电压也能够产生击穿现象。另外，台阶形状通过有意地控制来形成，因此第2电阻变化层的弯曲部的形状稳定，从而击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
在以上说明的第1及第2非易失性存储装置中，其特征在于，在从上方观察第2电阻变化层时，上述第2电阻变化层的弯曲部为线状。通过设为这种结构，能够跨邻接的多个电阻变化元件在第1电阻变化层或下部电极以同一图案形成线状的台阶图案，因此在形成线状的台阶图案时与微细化无关。由此，能够使用成本低的掩模，因此能够降低制造成本，形成线状的台阶图案的制造方法也很容易。
另外，在以上说明的本发明的第1及第2非易失性存储装置中，也可以设为以下结构：其特征在于，在从上方观察第2电阻变化层时，上述第2电阻变化层的弯曲部为环状。通过设为这种结构，在一个电阻变化元件之中，与线状的台阶图案相比，能够形成更长的台阶图案。因此，能够扩大第2电阻变化层的弯曲部的长度，增加成为击穿的起点的区域，由此能够进一步降低击穿电压。另外，根据情况，能够与在电阻变化元件的上下形成接触孔的掩模共用，因此能够降低制造成本。
另外，在以上说明的本发明的第1及第2非易失性存储装置中，也可以设为以下结构：其特征在于，第1电阻变化层的台阶由多个台阶构成，存在多个台阶相交的交点。通过设为这种结构，在多个台阶相交的交点处台阶最大，在形成于其上的第2电阻变化层，成为弯曲更大的状态，因此第2电阻变化层容易在局部成为薄膜。由此，在该交点处容易发生电场集中，能够使击穿的位置固定。由此，通过将交点配置在从电阻变化元件的端部离开的电阻变化元件的中央部，能够在由蚀刻损伤或层膜绝缘膜等引起的氧化区域的影响较少的部分形成细丝（filament）。由此，电阻变化特性的不均匀变得极少，因此能够实现比特不均匀变少、制造成品率良好的非易失性存储装置。
在以上说明的第1及第2非易失性存储装置中，也可以第1电阻变化层及第2电阻变化层由钽、铪或锆的氧化物层构成。这些材料是电阻变化元件的保持特性优良且能够高速动作的材料，即使作为在开始电阻变化时需要初始击穿的电阻变化层的材料，根据本发明的效果，也能够使其击穿特性极为稳定。
在以上说明的第1及第2非易失性存储装置中，也可以构成为：与电阻变化元件的下部电极或上部电极相接形成二极管元件。在电阻变化元件与二极管元件串联连接的存储器单元构造中，必须追加对二极管元件分配的电压量，而提高对存储器单元施加的电压，更加希望低电压化。在本发明的非易失性存储装置中，能够降低电阻变化元件的击穿电压，因此能够降低存储器单元的施加电压。另外，电阻变化元件的击穿现象在局部发生，因此能够减小在击穿时流动的瞬态电流。由此，还能够防止二极管元件的损坏。
本发明的第1非易失性存储装置的制造方法的特征在于，包括：在基板上形成下部电极的工序；在下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；在第1电阻变化层的表面形成台阶的工序；形成第2电阻变化层的工序，该第2电阻变化层覆盖第1电阻变化层的台阶，由含氧量比第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成，且在台阶的上方具有弯曲部；以及在第2电阻变化层上形成上部电极的工序。
另外，本发明的第2非易失性存储装置的制造方法的特征在于，包括：在基板上形成下部电极的工序；在下部电极的表面形成台阶的工序；形成第2电阻变化层的工序，该第2电阻变化层覆盖下部电极的台阶，由第2过渡金属氧化物构成，且在上述台阶的上方具有弯曲部；在上述第2电阻变化层上形成由含氧量比第2过渡金属氧化物的含氧量低的第1过渡金属氧化物构成的第1电阻变化层的工序；以及在第1电阻变化层上形成上部电极的工序。
通过设为以上的制造方法，能够反映出基底的台阶形状，而在该台阶上的第2电阻变化层处稳定地形成弯曲部，以该弯曲部作为起点，由于电场集中，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层的弯曲部的形状稳定，从而击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
另外，本发明的第3非易失性存储装置的制造方法的特征在于，包括：在基板上形成下部电极的工序；在下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；在第1电阻变化层上形成由含氧量比第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成的第2电阻变化层的工序；在第2电阻变化层上形成台阶之后，覆盖台阶而进一步追加层叠第2电阻变化层的工序；以及在追加层叠的第2电阻变化层上形成上部电极的工序。
通过设为以上的制造方法，能够在第2电阻变化层形成电场容易集中的薄膜区域，以该薄膜区域作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此能够使第2电阻变化层的膜厚不均匀稳定，因此击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
发明效果
本发明的非易失性存储装置通过在第2电阻变化层的基底层的表面有意地形成台阶，从而在该台阶上的第2电阻变化层处稳定地形成局部薄膜化或弯曲的部位，由此降低击穿电压，并且减少其不均匀。特别是，能够降低击穿电压并改善比特单位下的不均匀，这能够对存储器的微细化、大容量化做出巨大贡献。
附图说明
图1（a）是表示本发明的实施方式1中的非易失性存储装置的结构例的截面图。图1（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。
图2（a）至图2（k）是表示本发明的实施方式1中的非易失性存储装置的要部的制造方法的截面图。
图3（a）至图3（b）是表示本发明的实施方式1中的非易失性存储装置的要部的制造方法的截面图。
图4（a）至图4（e）是表示本发明的实施方式1中的非易失性存储装置的要部的制造方法的俯视图。
图5（a）是表示本发明的实施方式2中的非易失性存储装置的结构例的截面图。图5（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。
图6（a）至图6（f）是表示本发明的实施方式2中的非易失性存储装置的要部的制造方法的截面图。
图7（a）至图7（e）是表示本发明的实施方式2中的非易失性存储装置的要部的制造方法的俯视图。
图8A是本发明的实施方式2的非易失性存储装置的制造方法中、在第1电阻变化层形成台阶的工序中的要部的基于SEM像的截面图。
图8B是表示本发明的实施方式2中的非易失性存储装置的击穿电压特性的标绘图。
图9（a）是表示本发明的实施方式3中的非易失性存储装置的结构例的截面图。图9（b）是该非易失性存储装置之中的下部电极的俯视图。
图10（a）至图10（g）是表示本发明的实施方式3中的非易失性存储装置的要部的制造方法的截面图。
图11（a）至图11（f）是表示本发明的实施方式3中的非易失性存储装置的要部的制造方法的俯视图。
图12（a）是表示本发明的实施方式4中的非易失性存储装置的结构例的截面图。图12（b）是该非易失性存储装置之中的下部电极的俯视图。
图13（a）至图13（g）是表示本发明的实施方式4中的非易失性存储装置的要部的制造方法的截面图。
图14（a）至图14（f）是表示本发明的实施方式4中的非易失性存储装置的要部的制造方法的俯视图。
图15是本发明的实施方式4的非易失性存储装置的制造方法中、在下部电极形成台阶的工序中的要部的基于SEM像的截面图。
图16（a）是表示本发明的实施方式5中的非易失性存储装置的结构例的截面图。图16（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。图16（c）是该非易失性存储装置之中的第1电阻变化层的立体图。
图17（a）至图17（g）是表示本发明的实施方式5中的非易失性存储装置的要部的制造方法的截面图。
图18（a）至图18（c）是表示本发明的实施方式5中的非易失性存储装置的要部的制造方法的立体图。
图19（a）是表示本发明的实施方式6中的非易失性存储装置的结构例的截面图。图19（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。
图20（a）至图20（g）是表示本发明的实施方式6中的非易失性存储装置的要部的制造方法的截面图。
图21（a）是表示本发明的实施方式7中的非易失性存储装置的结构例的截面图。图21（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。
图22（a）至图22（i）是表示本发明的实施方式7中的非易失性存储装置的要部的制造方法的截面图。
图23（a）是表示本发明的实施方式7的变形例中的非易失性存储装置的结构例的截面图。图23（b）是该非易失性存储装置之中的第1电阻变化层的俯视图。
图24是表示第1比较例的非易失性存储装置的结构例的截面图。
图25是表示第2比较例的非易失性存储装置的结构例的截面图。
图26A是第1比较例的非易失性存储装置的基于SEM像的截面图。
图26B是第2比较例的非易失性存储装置的基于SEM像的截面图。
图27是表示第1及第2比较例的非易失性存储装置的击穿电压特性的标绘图。
具体实施方式
以下，在说明本发明的详细情况之前，说明通过本发明人的实验而得到的、击穿电压发生不均匀的结果及其原因。
在图24中，示出作为第1比较例的搭载了电阻变化元件而成的电阻变化型的非易失性存储装置50。如图24所示，在基板100上形成第1布线101，覆盖该第1布线101，形成有第1层间绝缘层102。贯通第1层间绝缘层102，形成到达第1布线101的第1接触孔103，在其内部埋入形成有第1接触插塞104。覆盖第1接触插塞104，在第1层间绝缘层102上形成有由下部电极105、电阻变化层106及上部电极107构成的电阻变化元件。覆盖该电阻变化元件，形成第2层间绝缘层108，在贯通了第2层间绝缘层108的第2接触孔109的内部，埋入形成第2接触插塞110，连接上部电极107与第2布线111。电阻变化层106由第1电阻变化层106a和第2电阻变化层106b的层叠构造构成，且第1电阻变化层106a和第2电阻变化层106b由同种过渡金属氧化物构成，形成第2电阻变化层106b的过渡金属氧化物的含氧量比形成第1电阻变化层106a的过渡金属氧化物的含氧量高。
通过设为这种构造，在对电阻变化元件施加了电压的情况下，大部分电压施加于含氧量高、示出更高的电阻值的第2电阻变化层106b。另外，在上部电极107与第2电阻变化层106b的界面附近，也大量存在能够对反应做出贡献的氧。由此，在上部电极107与第2电阻变化层106b之间的界面处，选择性地发生氧化、还原反应，能够稳定地实现电阻变化。
另外，在图25中，示出作为第2比较例的搭载了电阻变化元件而成的电阻变化型的非易失性存储装置60。如图25所示，上述的图24的非易失性存储装置50与非易失性存储装置60的差异在于，对下部电极105的表面进行了平坦化。第1接触插塞104的上表面与第1层间绝缘层102的上表面不是连续的，在该不连续部产生凹进（5～50nm），下部电极105形成为，凸入到第1接触孔103内部的产生于第1接触插塞104的上方的凹进部分，下部电极105的表面平坦。像这样，下部电极105凸入至产生于第1接触插塞104的上方的凹进部分中，因此作为结果，凹进处上的下部电极105的厚度形成为比第1层间绝缘层102上的厚度厚。根据这种构造，能够使下部电极105的表面的平坦度良好，因此能够抑制在下部电极105上形成的电阻变化层106的形状及膜厚不均匀，减少电阻变化特性的不均匀。特别是，通过抑制膜厚较薄且含氧量较高而成为高电阻的第2电阻变化层106b的膜厚不均匀，用于产生电阻变化的初始的击穿动作（使第2电阻变化层106b的一部分局部短路而使得过渡至开始电阻变化的状态的动作）变得稳定，由此能够大幅度减小各比特的不均匀，实现大容量的非易失性存储器。
在图26A及图26B中，示出与图24和图25的构造对应的各自的具体结构例。图26A是上述作为第1比较例的非易失性存储装置50的实际试制的电阻变化元件的SEM照片截面图，图26B是作为第2比较例的非易失性存储装置60的实际试制的电阻变化元件的SEM照片截面图。试制品的第1接触插塞104都为钨（W），下部电极105都从上表面开始由氮化钽（TaN）、氮化钛铝（TiAlN）及氮化钛（TiN）的层叠构造构成。另外，电阻变化层106使用氧化钽构成，含氧量相对于化学计量学组分较低的第1电阻变化层106a由贫氧型的TaOx（0＜x＜2.5）构成，含氧量相对于第1电阻变化层106a较高的第2电阻变化层106b由接近于Ta2O5组分的氧化物构成。上部电极107由铱（Ir）构成，第2接触插塞110由钨（W）构成。如图26A所示，在非易失性存储装置50中，在第1接触插塞104上产生了凹进，该凹进对下部电极105的形状造成影响，在下部电极105的表面产生了约40nm的凹陷。因此，在其上方形成的电阻变化层106的中央部成为凹陷的形状，在中央部稍微变薄。特别是，在对元件施加了电压的情况下实际上被施加电压的第2电阻变化层106b薄至几nm，因此其形状及膜厚不均匀对电阻变化特性的不均匀造成影响。另一方面，如图26B所示，在非易失性存储装置60中，下部电极105的表面形成为平坦的形状，因此在其上形成的第1电阻变化层106a及第2电阻变化层106b都具有平坦的形状，膜厚不均匀也变得极少。
图27是表示上述非易失性存储装置50及60的初始的击穿电压的标绘图（误差棒（error bar）表示最大值和最小值）。所谓“初始的击穿”，指的是对刚制造后的电阻变化元件最初施加了电压的情况下，使含氧量高而示出高电阻值的第2电阻变化层106b的一部分局部短路，来使得过渡至开始电阻变化的状态（以下也相同）。在该标绘图中，评价将电阻变化元件与负载电阻5kΩ串联连接的情况下需要的初始的击穿电压。在非易失性存储装置50中，在击穿电压中发现了2～6V（平均值5V）的较大的不均匀。这意味着：由于产生凹进、以及该凹进量不均匀（0～50nm），第2电阻变化层106b的膜厚趋向变薄或局部短路的方向发生不均匀。另一方面，在非易失性存储装置60中，虽然抑制了击穿电压的不均匀，但是其绝对值高达6V左右。对此，可以想到：即使凹进量不均匀，但由于采用了不容易对第2电阻变化层106b的膜厚不均匀造成影响的构造，从而抑制了击穿电压的不均匀。但是另一方面，可以想到：由于在第2电阻变化层106b中不存在局部薄膜化的部位或弯曲的部位，即不存在容易击穿的位置，所以击穿电压变高。
本发明解决上述课题，通过在成为决定初始击穿特性的第2电阻变化层的基底的第1电阻变化层或下部电极的表面有意地形成台阶，从而在第2电阻变化层中稳定地形成局部薄膜化或弯曲的部位，由此降低初始的击穿电压，并且减少其不均匀。特别是，降低初始的击穿电压、改善比特单位下的不均匀能够对存储器的微细化、大容量化做出重大贡献。即，本发明能够提供适于大容量化的电阻变化型的非易失性存储装置及其制造方法。
以下，参照附图说明本发明的实施方式。
（实施方式1）
［装置的结构］
图1（a）是本发明的实施方式1中的非易失性存储装置10的截面图，图1（b）是其中的第1电阻变化层106a的俯视图。另外，在下文中，截面图表示包含与电阻变化元件的层叠方向平行的线的平面图，俯视图表示从电阻变化元件的层叠方向观察时的图。
如图1（a）及图1（b）所示，本实施方式1的非易失性存储装置10具有形成了第1布线101的半导体基板等基板100、由在该基板100上覆盖第1布线101而形成的硅氧化膜（膜厚500～1000nm）构成的第1层间绝缘层102、以及在贯通该第1层间绝缘层102而到达第1布线101的第1接触孔103（直径：50～300nm）的内部埋入钨（W）作为主成分来构成的第1接触插塞104。第1接触插塞104的上表面与第1层间绝缘层102的上表面不连续（即不在同一平面上），在该不连续部产生凹进（深度：5～50nm）。而且，覆盖第1接触插塞104，在第1层间绝缘层102上，形成了具有由氮化钽（TaN）构成的下部电极105（膜厚：5～100nm）、电阻变化层106（20～100nm）及由贵金属（白金（Pt），铱（Ir），钯（Pd）等）构成的上部电极107（膜厚：5～100nm）的电阻变化元件（500nm见方）。覆盖该电阻变化元件，形成由硅氧化膜（SiO，500～1000nm）构成的第2层间绝缘层108，贯通该第2层间绝缘层108，形成到达上部电极107的第2接触孔109（直径：50～300nm），在其内部形成了以钨（W）作为主成分的第2接触插塞110。覆盖第2接触插塞110，在第2层间绝缘层108上，形成了第2布线111。另外，在第1接触插塞104上产生的台阶没有转印到下部电极105的表面，下部电极105的整个表面具有极高的平坦度，保持为连续面（平坦面）。因此，非易失性存储装置10虽然在下部电极105的下方具有第1接触插塞104，但下部电极105与第1电阻变化层106a之间的界面是平坦的。
在此，电阻变化层106由第1电阻变化层106a（膜厚：18～95nm）和第2电阻变化层106b（膜厚：2～10nm）的层叠构造构成，第1电阻变化层106a由第1过渡金属氧化物、例如以贫氧型的氧化钽（TaOx，0＜x＜2.5）作为主成分的过渡金属氧化物构成。形成第2电阻变化层106b的第2过渡金属氧化物的含氧量比形成第1电阻变化层106a的第1过渡金属氧化物的含氧量高。换言之，第2过渡金属氧化物的氧的组分比高于第1过渡金属氧化物的氧的组分比。例如，如果设第2电阻变化层106b由氧化钽（TaOy）构成，则x＜y。在第1电阻变化层106a及第2电阻变化层106b由钽以外的过渡金属构成的情况下，由显示绝缘性的从化学计量学（stoichiometry）组分角度来说的氧的缺乏程度小的材料构成。除此以外，如果使用铪（Hf）或锆（Zr）的氧化物作为构成电阻变化层106的材料，也能够构成同样的层叠构造的电阻变化膜。
其中，所谓贫氧型的过渡金属氧化物，指的是与具有化学计量学组分的氧化物相比氧的含有量（原子比：氧原子数占总原子数的比例）较少的氧化物。在过渡金属为Ta的情况下，化学计量学的氧化物的组分为Ta2O5，Ta与O的原子数的比率（O／Ta）为2.5。因此，在贫氧型的Ta氧化物中，Ta与O的原子比大于0且小于2.5。
在第1电阻变化层106a的表面（与第2电阻变化层106b之间的界面），形成有如图1（b）所示的线状的台阶106ax（高度1～30nm，长度500nm），在其上方覆盖台阶106ax形成有第2电阻变化层106b。第2电阻变化层106b在台阶106ax的上方，产生线状的弯曲部106bx。
台阶106ax位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在第1电阻变化层106a与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶106ax由对成为第1电阻变化层106a与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。该侧面形成为，例如相对于第1主面及第2主面的一方或两方所成的角为90°。
台阶106ax是在第1电阻变化层106a与第2电阻变化层106b之间的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。从上方或下方观察第1电阻变化层106a及第2电阻变化层106b时（从设有上部电极107或下部电极105的一侧观察时），台阶106ax以线状配置。台阶106ax优选形成在第1接触孔103及第2接触孔109的径向的大致中央。
弯曲部106bx位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在截面图中沿第1电阻变化层106a及第2电阻变化层106b的层叠方向弯曲的第2电阻变化层106b的一部分。弯曲部106bx沿台阶106ax设置，由台阶106ax的侧面之上的部分构成。
根据该结构，在第1电阻变化层106a的台阶106ax之上，形成第2电阻变化层106b的弯曲部106bx，因此以该弯曲部106bx作为起点，即使以低电压也能够产生初始的击穿现象。另外，台阶形状通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bx的形状稳定，所以击穿电压的不均匀也不会增加。在此，线状的台阶106ax仅形成了一条，但也可以形成多条。在形成了多条的情况下，在能够扩大作为击穿起点的区域这一点上是有效的。如上所述，能够兼顾降低初始的击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
另外，下部电极105埋入形成到在第1接触孔103内部的第1接触插塞104的上方产生的凹进的部分中，且下部电极105的表面平坦地形成。因此，弯曲部106bx处的第2电阻变化层106b的形状及膜厚仅依赖于第1电阻变化层106a的台阶106ax的形状，不受第1电阻变化层106a的下层的基底的形状影响。由此，能够减少由基底引起的各比特的电阻变化特性的不均匀。
［制造方法］
图2（a）至图2（k）、图3（a）至图3（b）是表示本发明的实施方式1中的非易失性存储装置10的要部的制造方法的截面图。另外，图4（a）至图4（e）是相当于图2（h）至图3（a）的工序的、从上方观察非易失性存储装置10的俯视图。使用这些附图，说明本实施方式1的非易失性存储装置10的要部的制造方法。
首先，如图2（a）所示，在形成第1布线101的工序中，在形成了晶体管、下层布线等的基板100上，形成由铝构成的导电层（膜厚：400～600nm），对其进行构图，由此形成第1布线101。
接着，如图2（b）所示，在形成第1层间绝缘层102的工序中，覆盖第1布线101而在基板100上形成绝缘层之后，对绝缘层的表面进行平坦化，由此形成第1层间绝缘层102（膜厚：500～1000nm）。对于第1层间绝缘层102，使用等离子TEOS膜，并且为了减小布线间的寄生电容而使用含氟氧化物（例如FSG）及low－k材料等。
接着，如图2（c）所示，在形成第1接触孔103的工序中，使用希望的掩模来对第1层间绝缘层102进行构图，形成贯通第1层间绝缘层102并到达第1布线101的第1接触孔103（膜厚：50～300nmφ）。在此，在第1布线101的宽度小于第1接触孔103的直径的情况下，由于掩模对位偏差的影响，第1布线101与第1接触插塞104的接触面积改变，例如单元电流发生变动。为了防止这种情况，设为第1布线101的宽度大于第1接触孔103的直径。
接着，在形成第1接触插塞104的工序中，首先作为下层，以溅射法形成密接层、以及作为扩散阻挡层发挥作用的TiN／Ti层（膜厚：5～30nm），然后作为其上层，以CVD法形成作为主成分的钨（W，膜厚：200～400nm）。结果，如图2（d）所示，第1接触孔103由作为第1接触插塞104的层叠构造的导电层104’填充。其中，在第1接触孔103上的导电层104’的上表面，产生反映了基底的形状的凹陷（深度：5～100nm）。
接着，如图2（e）所示，在形成第1接触插塞104的工序中，使用化学机械研磨法（CMP法）对晶片的整个面进行平坦化研磨，除去第1层间绝缘层102上的无用的导电层104’，在第1接触孔103的内部形成第1接触插塞104。此时，第1接触插塞104的上表面与第1层间绝缘层102的上表面不连续，在该不连续部产生了凹进（深度：5～50nm）。这是因为，构成第1层间绝缘层102和第1接触插塞104的材料各自作为绝缘体和导电体而必然不同，因此CMP法的研磨速率不同。这是在使用不同种材料的情况下必然发生的不可避免的现象。
接着，如图2（f）所示，在形成导电层105’（下部电极105）的工序中，覆盖第1接触插塞104，在第1层间绝缘层102上，以溅射法形成后来成为下部电极105的由钽氮化物构成的导电层105’（膜厚：50～200nm）。导电层105’埋入形成到在第1接触孔103内部的第1接触插塞104的上方所产生的凹进的部分。另外，与上述相同，在第1接触插塞104上的导电层105’的上表面，反映出基底的形状而产生凹陷。
接着，如图2（g）所示，在形成导电层105”（下部电极105）的工序中，使用CMP法对晶片的整个面进行平坦化研磨，形成在构图后成为下部电极105的导电层105”（膜厚：20～100nm）。该工序的要点在于，对导电层105’进行平坦化研磨，直到图2（f）中产生的上述导电层105’的凹陷消失为止，以及在整个面上残留导电层105”。通过这种制造方法，在第1接触插塞104上产生的台阶没有转印到该导电层105”的表面，下部电极105的整个表面具有极高的平坦度，能够在第1接触插塞104的上方和第1层间绝缘层102的上方保持为连续面。这是因为，与形成第1接触插塞104的情况不同，由于在中途停止导电层105”的研磨，研磨对象总为同种材料，能够在原理上避免CMP法的研磨速率不同的情况。
接着，如图2（h）及图4（a）所示，在形成第1电阻变化层106a’的工序中，在导电层105”上，形成由第1过渡金属氧化物构成的第1电阻变化层106a’。在此，在氩（Ar）和氧气的气氛中对钽靶进行溅射，即通过反应性溅射法形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，其膜厚为20～100nm。
接着，如图2（i）及图4（b）所示，在对第1电阻变化层106a’形成台阶106ax的工序中，使用希望的掩模，跨邻接的电阻变化元件，在第1电阻变化层106a’表面形成线状的台阶106ax（高度：1～30nm）。此时，为了避免蚀刻气体中包含的氟（F）等进入第1电阻变化层106a’中使电阻变化层的膜质恶化的蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。另外，还优选利用含有氢氟酸（HF）等的蚀刻液等进行湿法蚀刻。在此情况下，蚀刻液中包含的氟（F）不进入电阻变化层中，不使电阻变化层恶化。
接着，如图2（j）及图4（c）所示，在形成第2电阻变化层106b’的工序中，在第1电阻变化层106a’上，覆盖第1电阻变化层106a’的台阶，形成由含氧量比第1过渡金属氧化物（第1电阻变化层106a’）的含氧量高的第2过渡金属氧化物构成的第2电阻变化层106b’。与第1电阻变化层106a’同样，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在第1电阻变化层106a’的表面的台阶106ax的上方，形成第2电阻变化层106b’的弯曲部106bx。在此，能够与基底的台阶106ax的高度相应地将第2电阻变化层106b’的弯曲部106bx的膜厚（台阶106ax的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106bx处，与平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以在含氧的气氛中进行等离子氧化来形成电阻变化层。
接着，如图2（k）及图4（d）所示，在形成导电层107’（上部电极107）的工序中，在第2电阻变化层106b’上，形成在构图后成为上部电极107的由贵金属（白金、铱、钯等）构成的导电层107’。
接着，如图3（a）及图4（e）所示，在形成电阻变化元件的工序中，使用希望的掩模，对图2（k）所示的导电层105”、第1电阻变化层106a’、第2电阻变化层106b’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第1电阻变化层106a、第2电阻变化层106b层叠构成的电阻变化层106而成的电阻变化元件。作为标准电极电位高的材料，代表性的贵金属等难以蚀刻，因此在用于上部电极107的情况下，也可以将其作为硬掩模（hard mask）来形成电阻变化元件。在本工序中，对电阻变化元件的各层使用相同的掩模，统一进行构图，但也可以对各层分别进行构图。
最后，如图3（b）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚500～1000nm），通过与图2（b）、图2（c）同样的制造方法，形成其第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置10。
通过设为以上制造方法，能够反映出第1电阻变化层106a表面的台阶形状地在该台阶106ax上的第2电阻变化层106b稳定地形成弯曲部106bx，以该弯曲部106bx作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bx的形状稳定，从而初始的击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
（实施方式2）
［装置的结构］
图5（a）是本发明的实施方式2中的非易失性存储装置20的截面图，图5（b）是其中的第1电阻变化层106a的俯视图。在图5中，对于与图1相同的结构要素使用相同的标号，并省略说明。
如图5（a）及图5（b）所示，本实施方式2的非易失性存储装置20与实施方式1的非易失性存储装置10的差异在于第1电阻变化层106a所形成的台阶的形状。在非易失性存储装置10中，在第1电阻变化层106a的表面形成的台阶106ax为线状，与此相对，在非易失性存储装置20中，形成了环状的台阶106ay（高度：1～30nm、长度：250nm×4＝1000nm），换言之，形成了凹部。由此，第2电阻变化层106b的弯曲部106by也成为环状。在本实施方式中，在一个电阻变化元件之中，与线状的台阶图案相比，能够形成更长的台阶图案，因此能够扩大第2电阻变化层106b的弯曲部106by的区域，成为击穿起点的区域增加，由此能够进一步降低击穿电压。
台阶106ay位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在第1电阻变化层106a与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶106ay由将作为第1电阻变化层106a与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。该侧面形成为，例如相对于第1主面及第2主面中的某一个或者全部所成的角为90°。
台阶106ay是在第1电阻变化层106a与第2电阻变化层106b之间的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。在从上方或下方观察第1电阻变化层106a及第2电阻变化层106b时（从设有上部电极107或下部电极105的一侧观察时），台阶106ay配置为环状。优选环状的台阶106ay的中心形成于第1接触孔103及第2接触孔109的径向的大致中央。
弯曲部106by位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，由截面图中在第1电阻变化层106a及第2电阻变化层106b的层叠方向上弯曲的第2电阻变化层106b的一部分构成。弯曲部106by沿台阶106ay设置，由台阶106ay的侧面之上的部分构成。
根据该结构，在第1电阻变化层106a的台阶106ay之上，形成第2电阻变化层106b的弯曲部106by，因此以该弯曲部106by为起点，即使以低电压也能够产生击穿现象。另外，台阶的形状通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106by的形状稳定，从而击穿电压的不均匀也不会增加。在此，环状的台阶106ay仅形成了一个，但也可以形成多个。在形成了多个的情况下，在能够进一步扩大成为击穿起点的区域这一点上是有效的。如上所述，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
［制造方法］
图6（a）至图6（f）是表示本发明的实施方式2中的非易失性存储装置20的要部的制造方法的截面图。另外，图7（a）至图7（e）是相当于图6（a）至图6（e）的工序的、从上方观察非易失性存储装置20的俯视图。利用这些附图，说明本实施方式2的非易失性存储装置20的要部的制造方法。另外，图6（a）之前的工序与图2（a）～图2（g）相同，因此省略说明。
如图6（a）及图7（a）所示，在形成第1电阻变化层106a’的工序中，在导电层105”上，形成由过渡金属氧化物构成的第1电阻变化层106a’。在此，通过在氩和氧气气氛中对钽靶进行溅射、即反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图6（b）及图7（b）所示，在对第1电阻变化层106a’形成台阶106ay的工序中，使用希望的掩模，在第1电阻变化层106a’表面形成环状的台阶106ay（高度：1～30nm），以使在之后形成电阻变化元件时必然包含一个环状的台阶106ay。此时，为了避免蚀刻气体中包含的氟（F）等进入第1电阻变化层106a’中使电阻变化层的膜质恶化的蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。另外，优选利用包含氢氟酸（HF）等的蚀刻液等进行湿法蚀刻。在此情况下，蚀刻液中包含的氟（F）不进入电阻变化层中，不使电阻变化层恶化。
在图8A中，示出刚在由钽氧化物（TaOx）构成的第1电阻变化层106a’处形成环状的台阶106ay之后的基于SEM像的截面图。可知，使用抗蚀剂掩模，形成了高度30nm、环直径250nm的环状的台阶。
接着，如图6（c）及图7（c）所示，在形成第2电阻变化层106b’的工序中，在第1电阻变化层106a’上，形成含氧量比第1电阻变化层106a’高的第2电阻变化层106b’。与第1电阻变化层106a’同样，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在第1电阻变化层106a’的表面的台阶106ay之上，形成第2电阻变化层106b’的弯曲部106by。在此，能够与基底的台阶106ay的高度（凹部的深度）相应地将第2电阻变化层106b’的弯曲部106by的膜厚（第1电阻变化层106a’的凹部的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106by处，与其平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以在含氧的气氛中进行等离子氧化来形成电阻变化层。
接着，如图6（d）及图7（d）所示，在形成导电层107’（上部电极107）的工序中，在第2电阻变化层106b’上，形成在构图后成为上部电极107的由贵金属（白金（Pt）、铱（Ir）、钯（Pd）等）构成的导电层107’。
接着，如图6（e）及图7（e）所示，在形成电阻变化元件的工序中，使用希望的掩模，对导电层105”、第1电阻变化层106a’、第2电阻变化层106b’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第1电阻变化层106a、第2电阻变化层106b层叠构成的电阻变化层106而成的电阻变化元件。在如实施方式1的线状的台阶106ax的情况下，有可能以台阶106ax为轴而左右蚀刻体积不同，从而因为蚀刻残留、蚀刻过度引起基底洼陷，而环状的台阶106ay包含在电阻变化元件的内部，因此作为蚀刻对象物的第1电阻变化层106a’的体积不变。即，不容易由于蚀刻残留、蚀刻过度而发生基底洼陷，能够提高制造成品率。
最后，如图6（f）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚500～1000nm），形成第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置20。
通过设为以上制造方法，能够反映出第1电阻变化层106a表面的台阶形状地在该台阶106ay上的第2电阻变化层106b稳定地形成弯曲部106by，以该弯曲部106by作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106by的形状稳定，从而初始的击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
图8B是表示上述非易失性存储装置20的初始的击穿电压的标绘图。该标绘图也与图19同样，评价在将电阻变化元件与负载电阻5kΩ串联连接的情况下需要的初始的击穿电压。在图8B中，将在第1电阻变化层106a处不形成台阶的非易失性存储装置60的击穿电压标准化为1，来表示击穿电压。可知，在本发明的实施方式2中的非易失性存储装置20的情况（在第1电阻变化层106a处形成了台阶的情况）下，实现了击穿电压的降低。另外，可以看出如果增大台阶量（台阶106ay处的表面的高度的差量）则击穿电压降低的比例也增大的趋势，因此还可知能够通过台阶量来控制击穿电压。
（实施方式3）
［装置的结构］
图9（a）是本发明的实施方式3中的非易失性存储装置30的截面图，图9（b）是其中的下部电极105的表面的俯视图。在图9中，对于与图1相同的结构要素使用相同的标号，并省略说明。
如图9（a）及图9（b）所示，本实施方式3的非易失性存储装置30与实施方式1的非易失性存储装置10的差异在于，设为第1电阻变化层106a与第2电阻变化层106b上下颠倒配置的构造。在非易失性存储装置10中，在形成于第1电阻变化层106a表面的台阶106ax之上，形成了第2电阻变化层106b的弯曲部106bx。与此相对，在非易失性存储装置30中，在形成于下部电极105的表面（与第2电阻变化层106b之间的界面）的线状的台阶105s上，形成了第2电阻变化层106b，在该第2电阻变化层106b上形成了第1电阻变化层106a。第2电阻变化层106b形成为覆盖台阶105s，在台阶105s的上方的第2电阻变化层106b中形成了弯曲部106bs。上部电极107形成在第1电阻变化层106a上。
台阶105s位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在下部电极105与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶105s由将成为下部电极105与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。该侧面形成为，例如相对于第1主面及第2主面的一方或两方所成的角为90°。
台阶105s是在第1电阻变化层106a与第2电阻变化层106b之间的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。在从上方或下方观察下部电极105及第2电阻变化层106b时（从设有上部电极107或下部电极105的一侧观察时），台阶105s配置为线状。台阶105s优选形成在第1接触孔103及第2接触孔109的宽度方向的大致中央。
弯曲部106bx位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是截面图中在第1电阻变化层106a及第2电阻变化层106b的层叠方向上弯曲的第2电阻变化层106b的一部分。弯曲部106bx沿台阶105s设置，由台阶105s的侧面之上的部分构成。
根据该结构，在下部电极105的台阶105s之上，形成第2电阻变化层106b的弯曲部106bs，因此，以该弯曲部106bs作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bs的形状稳定，从而初始的击穿电压的不均匀也不会增加。在此，线状的台阶105s仅形成了一根，但也可以形成多根。在形成了多根的情况下，在能够扩大作为击穿起点的区域这一点上是有效的。如上所述，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
［制造方法］
图10（a）至图10（g）是表示本发明的实施方式3中的非易失性存储装置30的要部的制造方法的截面图。另外，图11（a）至图11（f）是与图10（a）至图10（f）的工序相当的、从上方观察非易失性存储装置30的俯视图。使用这些附图，说明本实施方式3的非易失性存储装置30的要部的制造方法。另外，图10（a）之前的工序与图2（a）～图2（f）相同，因此省略说明。
如图10（a）及图11（a）所示，在形成导电层105”（下部电极105）的工序中，使用化学机械研磨法（CMP法）来对晶片的整个面进行平坦化研磨，形成在构图后成为下部电极105的导电层105”（膜厚：20～100nm）。
接着，如图10（b）及图11（b）所示，在对导电层105”（下部电极105）形成台阶105s的工序中，使用希望的掩模，跨邻接的电阻变化元件，在导电层105”表面形成线状的台阶105s（高度：1～30nm）。为了避免下部电极105发生蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。
接着，如图10（c）及图11（c）所示，在形成第2电阻变化层106b’的工序中，在导电层105”上，覆盖导电层105”的台阶，形成由含氧量比第1过渡金属氧化物（第1电阻变化层106a’）的含氧量高的第2过渡金属氧化物构成的第2电阻变化层106b’。在此，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在导电层105”的表面的台阶105s的上方，形成第2电阻变化层106b’的弯曲部106bs。在此，能够与基底的台阶105s的高度相应地将第2电阻变化层106b’的弯曲部106bs的膜厚（台阶105s上的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106bs处，与其平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但也可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法来形成电阻变化层。
接着，如图10（d）及图11（d）所示，在形成第1电阻变化层106a’的工序中，在第2电阻变化层106b’上，形成由第1过渡金属氧化物构成的第1电阻变化层106a’。与之前同样，通过在氩和氧气气氛中对钽靶进行溅射的所谓反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图10（e）及图11（e）所示，在形成导电层107’（上部电极107）的工序中，在第1电阻变化层106a’上，形成在构图后成为上部电极107的由贵金属（白金、铱、钯等）构成的导电层107’。
接着，如图10（f）及图11（f）所示，在形成电阻变化元件的工序中，使用希望的掩模，对导电层105”、第2电阻变化层106b’、第1电阻变化层106a’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第2电阻变化层106b、第1电阻变化层106a层叠构成的电阻变化层106而成的电阻变化元件。
最后，如图10（g）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚：500～1000nm），形成第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置30。
通过设为以上制造方法，能够反映出下部电极105的台阶形状地在该台阶105s上的第2电阻变化层106b处稳定地形成弯曲部106bs，以该弯曲部106bs作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bs的形状稳定，从而击穿电压的不均匀不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
（实施方式4）
［装置的结构］
图12（a）是本发明的实施方式4中的非易失性存储装置40的截面图，图12（b）是其中的下部电极105的表面的俯视图。在图12中，对于与图9相同的结构要素使用相同的标号，并省略说明。
如图12（a）及图12（b）所示，本实施方式4的非易失性存储装置40与实施方式3的非易失性存储装置30的差异在于，在下部电极105处形成的台阶的形状不同。在非易失性存储装置30中，在下部电极105的表面形成的台阶105s为线状，与此相对，在非易失性存储装置40中，形成了环状的台阶105t（高度1～30nm、长度250nm×4＝1000nm），换言之，形成了凹部。由此，第2电阻变化层106b的弯曲部106bt也成为环状。在本实施方式中，在一个电阻变化元件之中，与线状的台阶图案相比，能够将台阶图案形成得更长，因此能够扩大第2电阻变化层106b的弯曲部106bt的区域，成为击穿起点的区域增加，由此能够进一步降低击穿电压。
台阶105t位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在下部电极105与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶105t由将作为下部电极105与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。该侧面形成为，例如相对于第1主面及第2主面的某一个或全部所成的角为90°。
台阶105t是在第1电阻变化层106a与第2电阻变化层106b之间的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。在从上方或下方观察下部电极105及第2电阻变化层106b时（从设有上部电极107或下部电极105的一侧观察时），台阶105t配置为环状。环状的台阶105t的中心优选形成在第1接触孔103及第2接触孔109的径向的大致中央。
弯曲部106bt位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，由截面图中在第1电阻变化层106a及第2电阻变化层106b的层叠方向上弯曲的第2电阻变化层106b的一部分构成。弯曲部106bt沿台阶105t设置，由台阶105t的侧面之上的部分构成。
根据该结构，反映出下部电极105的台阶形状地在该台阶105t上的第2电阻变化层106b处形成弯曲部106bt，因此以该弯曲部106bt作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bt的形状稳定，从而击穿电压的不均匀也不会增加。在此，环状的台阶105t仅形成了一个，但也可以形成多个。在形成了多个的情况下，在能够扩大成为击穿起点的区域这一点上是有效的。如上所述，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
［制造方法］
图13（a）至图13（g）是表示本发明的实施方式4中的非易失性存储装置40的要部的制造方法的截面图。另外，图14（a）至图14（f）是与图13（a）至图13（f）的工序相当的、从上方观察非易失性存储装置40的俯视图。利用这些附图，说明本实施方式4的非易失性存储装置40的要部的制造方法。另外，图13（a）之前的工序与图2（a）～图2（f）相同，因此省略说明。
如图13（a）及图14（a）所示，在形成导电层105”（下部电极105）的工序中，使用化学机械研磨法（CMP法）对晶片整个面进行平坦化研磨，形成在构图后成为下部电极105的导电层105”（膜厚：20～100nm）。
接着，如图13（b）及图14（b）所示，在对导电层105”（下部电极105）形成台阶105t的工序中，使用希望的掩模，在导电层105”表面形成环状的台阶105t（高度：1～30nm），以使其后形成电阻变化元件时必然包含一个环状的台阶105t。为了避免下部电极105发生蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。
在图15中，示出刚在由钽氮化物构成的导电层105”（下部电极105）处形成了环状的台阶105t之后的基于SEM像的截面图。可知，使用抗蚀剂掩模，形成了高度20nm、环直径250nm的环状的台阶105t。
接着，如图13（c）及图14（c）所示，在形成第2电阻变化层106b’的工序中，在导电层105”上，形成含氧量比第1电阻变化层106a’高的第2电阻变化层106b’。在此，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在此，能够与基底的台阶105t的高度（凹部的深度）相应地将第2电阻变化层106b’的弯曲部106bt的膜厚（导电层105”的凹部的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106bt处，与其平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以使用CVD法来形成电阻变化层。
接着，如图13（d）及图14（d）所示，在形成第1电阻变化层106a’的工序中，在第2电阻变化层106b’上，形成由过渡金属氧化物构成的第1电阻变化层106a’。与之前相同，通过在氩和氧气气氛中对钽靶进行溅射的所谓反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图13（e）及图14（e）所示，在形成导电层107’（上部电极107）的工序中，在第1电阻变化层106a’上，形成在构图后成为上部电极107的由贵金属（白金（Pt）、铱（Ir）、钯（Pd）等）构成的导电层107’。
接着，如图13（f）及图14（f）所示，在形成电阻变化元件的工序中，使用希望的掩模，对导电层105”、第2电阻变化层106b’、第1电阻变化层106a’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第2电阻变化层106b、第1电阻变化层106a层叠构成的电阻变化层106而成的电阻变化元件。在如实施方式3的线状的台阶105s的情况下，有可能以台阶105s为轴而左右蚀刻体积不同，从而因为蚀刻残留、蚀刻过度引起基底洼陷，但环状的台阶105t包含在电阻变化元件的内部，因此作为蚀刻对象物的导电层105”的体积不变。即，不容易由于蚀刻残留、蚀刻过度而发生基底洼陷，能够提高制造成品率。
最后，如图13（g）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚：500～1000nm），形成第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置40。
通过设为以上制造方法，能够反映出下部电极105的台阶形状地在该台阶105t上的第2电阻变化层106b处稳定地形成弯曲部106bt，以该弯曲部106bt作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bt的形状稳定，从而击穿电压的不均匀也不会增加。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
（实施方式5）
［装置的结构］
图16（a）是本发明的实施方式5中的非易失性存储装置41的截面图，图16（b）是其中的第1电阻变化层106a的俯视图，图16（c）是第1电阻变化层106a的立体图。在图16中，对于与图1相同的结构要素使用相同标号，并省略说明。
如图16（a）、图16（b）及图16（c）所示，本实施方式5的非易失性存储装置41与实施方式1的非易失性存储装置10的差异在于，在第1电阻变化层106a处形成的台阶的形状。具体而言，在非易失性存储装置10中，在第1电阻变化层106a的表面形成的台阶106ax为线状且为一根，与此相对，在非易失性存储装置41中，在第1电阻变化层106a的表面形成的线状的台阶即台阶106ax1和台阶106ax2形成为多根（两根），在元件的中央部，多个台阶相交而形成了交点。以该交点为中心，第1电阻变化层106a被划分为四个区域。如果以第1电阻变化层106a的左侧靠里的区域作为基准，则作为其台阶量，与第1电阻变化层106a的左侧靠外的平面区域之差为10nm，与右侧靠里的平面区域之差为10nm，与右侧靠外的平面区域之差为20nm。
台阶106ax1及106ax2分别位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在第1电阻变化层106a与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶106ax1及106ax2分别由将作为第1电阻变化层106a与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。该侧面形成为，例如相对于第1主面及第2主面的一方或两方所成的角为90°。
台阶106ax1、106ax2是在第1电阻变化层106a与第2电阻变化层106b之间的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。从上方或下方观察第1电阻变化层106a及第2电阻变化层106b时（从设有上部电极107或下部电极105的一侧观察时），台阶106ax1及106ax2分别配置为线状，以十字状交叉。台阶106ax1及106ax2优选为形成在第1接触孔103及第2接触孔109的径向的大致中央。
弯曲部106bx位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是截面图中在第2电阻变化层106b的层叠方向上弯曲的第2电阻变化层106b的一部分。弯曲部106bx沿台阶106ax1、106ax2设置。
根据该结构，在第1电阻变化层106a的台阶106ax1及106ax2的交点上，形成第2电阻变化层106b的最大的弯曲部106bx，因此以该弯曲部106bx作为起点，即使以低电压也能够产生击穿现象。另外，在该交点处电场容易集中，能够使击穿的位置固定。由此，通过将交点配置在从电阻变化元件的端部离开的电阻变化元件的中央部，能够在由蚀刻损伤或层膜绝缘膜等引起的氧化区域的影响较少的部分形成细丝（filament）。通过以上所述，电阻变化特性的不均匀变得极少，因此能够实现比特不均匀少、且制造成品率良好的非易失性存储装置。
［制造方法］
图17（a）至图17（g）是表示本发明的实施方式5中的非易失性存储装置41的要部的制造方法的截面图。另外，在图18（a）至图18（c）中，还示出了第1电阻变化层106a’的立体图。利用这些附图，说明本实施方式5的非易失性存储装置41的要部的制造方法。另外，图17（a）之前的工序与图2（a）～图2（g）相同，因此省略说明。
如图17（a）及图18（a）所示，在形成第1电阻变化层106a’的工序中，在导电层105”上，形成由过渡金属氧化物构成的第1电阻变化层106a’。在此，通过在氩和氧气气氛中对钽靶进行溅射的所谓反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图17（b）及图18（b）所示，在对第1电阻变化层106a’形成台阶106ax1的工序中，使用希望的掩模，跨邻接的电阻变化元件，形成线状（在图17的与纸面垂直的方向上延伸的线状）的台阶106ax1（高度：10nm）。
接着，如图17（c）及图18（c）所示，在对第1电阻变化层106a’形成台阶106ax2的工序中，使用希望的掩模，在横切台阶106ax1的方向上（图17的与纸面平行的方向上），形成线状的台阶106ax2（高度：10nm）。由此，在第1电阻变化层106a’的表面形成台阶106ax1和台阶106ax2这两根线状的台阶，在元件的中央部，台阶相交而形成交点。以该交点为中心，在第1电阻变化层106a’形成四个区域。如果以第1电阻变化层106a’的左侧靠里的区域为基准，则与对第1电阻变化层106a’进行一次蚀刻而形成的左侧靠外的平面区域及右侧靠里的平面区域产生10nm的台阶，与两次蚀刻而形成的右侧靠外的平面区域产生20nm的台阶。
在形成以上的台阶106ax1及106ax2的蚀刻时，为了避免蚀刻气体中包含的氟（F）等进入第1电阻变化层106a’中使电阻变化层的膜质恶化的蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。另外，优选利用含有氢氟酸（HF）等的蚀刻液等进行湿法蚀刻。在该情况下，蚀刻液中包含的氟（F）不进入电阻变化层中，不使电阻变化层恶化。
接着，如图17（d）所示，在形成第2电阻变化层106b’的工序中，在第1电阻变化层106a’上，形成含氧量比第1电阻变化层106a’高的第2电阻变化层106b’。与第1电阻变化层106a’同样，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在第1电阻变化层106a’的表面的台阶106ax1及106ax2之上，形成第2电阻变化层106b’的弯曲部106bx。在此，能够与基底的台阶106ax1及106ax2的高度相应地将第2电阻变化层106b’的弯曲部106bx的膜厚（台阶106ax1及106ax2的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106bx处，与其平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以在含氧的气氛中进行等离子氧化来形成电阻变化层。
接着，如图17（e）所示，在形成导电层107’（上部电极107）的工序中，在第2电阻变化层106b’上，形成在构图后成为上部电极107的由贵金属（白金（Pt）、铱（Ir）、钯（Pd）等）构成的导电层107’。
接着，如图17（f）所示，在形成电阻变化元件的工序中，使用希望的掩模，对导电层105”、第1电阻变化层106a’、第2电阻变化层106b’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第1电阻变化层106a、第2电阻变化层106b层叠构成的电阻变化层106而成的电阻变化元件。
最后，如图17（g）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚：500～1000nm），形成第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置41。
通过设为以上制造方法，利用第1电阻变化层106a表面的多个台阶的形状，能够有意地形成在该台阶相交的交点上形成的、第2电阻变化层106b中电场容易集中的区域。通过将该交点配置在从电阻变化元件的端部离开的电阻变化元件的中央部，能够在由蚀刻损伤或层膜绝缘膜等引起的氧化区域的影响较少的部分形成细丝。由此，电阻变化特性的不均匀变得极少，因此能够实现比特不均匀较少、且制造成品率良好的非易失性存储装置。
另外，在本实施方式中，台阶106ax1和台阶106ax2为线状，但也可以为环状。另外，第1电阻变化层106a与第2电阻变化层106b也可以上下颠倒配置。即，也可以在下部电极105与第2电阻变化层106b之间的界面处形成台阶106ax1及106ax2，第2电阻变化层106b形成为覆盖台阶106ax1及106ax2，且在台阶106ax1及106ax2的交点之上具有弯曲部106bx。
（实施方式6）
［装置的结构］
图19（a）是本发明的实施方式6中的非易失性存储装置42的截面图，图19（b）是其中的第1电阻变化层106a的俯视图。在图19中，对于与图1相同的结构要素使用相同的标号，并省略说明。
如图19（a）及图19（b）所示，本实施方式6的非易失性存储装置42与实施方式2的非易失性存储装置20的差异在于，对环状的台阶形状进行改良，以使第2电阻变化层106b的厚膜部与薄膜部之差变得更大。在非易失性存储装置20中，环状的台阶106ay形成于第1电阻变化层106a的表面，与此相对，在非易失性存储装置42中，在第1电阻变化层106a和第2电阻变化层106b1的层叠构造的表面形成了环状的台阶106az，换言之，形成了凹部。环状的台阶106az通过除去第1电阻变化层106a及第2电阻变化层106b1的一部分来形成。进而，覆盖该环状的台阶106az，追加层叠第2电阻变化层106b2。如上所述，在非易失性存储装置20中，第2电阻变化层106b的局部的膜厚差基于由环状的台阶106az引起的第2电阻变化层106b的台阶覆盖性而较小，但在非易失性存储装置42中，在形成第2电阻变化层106b2时，第2电阻变化层106b1在环状的台阶106az以外的区域残留，因此第2电阻变化层106b的膜厚差变大，变大的量为该膜厚量。
台阶106az位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，是在第1电阻变化层106a与第2电阻变化层106b之间的界面处产生高度变化的部分。台阶106az由将作为第1电阻变化层106a与第2电阻变化层106b之间的分界面的第1主面、和高度比该第1主面低的第2主面进行连接的侧面构成。台阶106az形成为，该侧面例如相对于第1主面及第2主面的某一个或全部所成的角为90°。
台阶106az是在第1电阻变化层106a与第2电阻变化层106b的界面处包含平坦度急剧变化的拐点、即平坦度的连续性中断的点的部分。在从上方或下方观察第1电阻变化层106a及第2电阻变化层106时（从设有上部电极107或下部电极105的一侧观察时），台阶106az配置为环状。优选环状的台阶106az的中心形成在第1接触孔103及第2接触孔109的径向的大致中央。
弯曲部106by位于第1接触插塞104及第2接触插塞110（第1接触孔103及第2接触孔109）之间，由截面图中在第1电阻变化层106a及第2电阻变化层106b的层叠方向上弯曲的第2电阻变化层106b的一部分构成。弯曲部106by沿台阶106az设置，由台阶106az的侧面之上的部分构成。
根据该结构，在第2电阻变化层106b处形成弯曲部106by，因此以该弯曲部106by作为起点，即使以低电压也能够产生击穿现象。另外，在形成第2电阻变化层106b2时，在环状的台阶106ay以外的区域，残留有第2电阻变化层106b1，因此增大第2电阻变化层106b的膜厚，能够大幅度减小漏电流，能够更可靠地对单元施加电压，还能够进一步降低击穿电压。如上所述，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
［制造方法］
图20（a）至图20（g）是表示本发明的实施方式6中的非易失性存储装置42的要部的制造方法的截面图。使用该附图，说明本实施方式6的非易失性存储装置42的要部的制造方法。另外，图20（a）之前的工序与图2（a）～图2（g）相同，因此省略说明。
如图20（a）所示，在形成第1电阻变化层106a’的工序中，在导电层105”上，形成由第1过渡金属氧化物构成的第1电阻变化层106a’。在此，通过在氩和氧气气氛中对钽靶进行溅射的所谓反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图20（b）所示，在形成第2电阻变化层106b1’的工序中，在第1电阻变化层106a’上，形成由含氧量比第1过渡金属氧化物（第1电阻变化层106a’）的含氧量高的第2过渡金属氧化物构成的第2电阻变化层106b1’。与第1电阻变化层106a’同样，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在此，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以在含氧的气氛中进行等离子氧化来形成电阻变化层。
接着，如图20（c）所示，在对第1电阻变化层106a’和第2电阻变化层106b1’的层叠构造（第2电阻变化层106b1’的表面）形成台阶106ay的工序中，使用希望的掩模，形成环状的台阶106ay（高度：2～30nm），以使之后形成电阻变化元件时（形成第2电阻变化层106b2’时）必然包含一个环状的台阶106ay。在该情况下，在环状的台阶106ay中，使得第2电阻变化层106b1’被可靠地除去，即，使得在第2电阻变化层106b1’中形成到达第1电阻变化层106a’的贯通孔，并除去第1电阻变化层106a’的一部分。另外，此时，为了避免蚀刻气体中包含的氟（F）等进入第1电阻变化层106a’中使电阻变化层的膜质恶化的蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。另外，还优选利用含有氢氟酸（HF）等的蚀刻液等进行湿法蚀刻。在该情况下，蚀刻液中包含的氟（F）不进入电阻变化层中，不使电阻变化层恶化。
接着，如图20（d）所示，在形成第2电阻变化层106b2’的工序中，在第2电阻变化层106b1’及第1电阻变化层106a’的环状的台阶106ay上，形成由含氧量比第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成的第2电阻变化层106b2’。即，在第2电阻变化层106b1’及第1电阻变化层106a’上覆盖台阶106ay来进一步追加层叠第2电阻变化层106b2’。成膜方法与第2电阻变化层106b1’同样。在环状的台阶106ay上，形成第2电阻变化层106b2’的弯曲部106by。与环状的台阶106ay内的第2电阻变化层106b2’的膜厚相比，第2电阻变化层106b的膜厚差变大，变大的量为，形成第2电阻变化层106b2时在环状的台阶106ay以外的区域残留的第2电阻变化层106b1’的膜厚量。
接着，如图20（e）所示，在形成导电层107’（上部电极107）的工序中，在第2电阻变化层106b’上，形成在构图后成为上部电极107的由贵金属（白金（Pt）、铱（Ir）、钯（Pd）等）构成的导电层107’。
接着，如图20（f）所示，在形成电阻变化元件的工序中，使用希望的掩模，对导电层105”、第1电阻变化层106a’、第2电阻变化层106b’及导电层107’进行构图，形成由下部电极105、上部电极107夹持由第1电阻变化层106a、第2电阻变化层106b层叠构成的电阻变化层106而成的电阻变化元件。在如实施方式1的线状的台阶106ax的情况下，有可能以台阶106ax为轴而左右蚀刻体积不同，从而因为蚀刻残留、蚀刻过度引起基底洼陷，但环状的台阶106ay包含在电阻变化元件的内部，因此作为蚀刻对象物的第1电阻变化层106a的体积不变。即，不容易因为蚀刻残留、蚀刻过度而产生基底洼陷，能够提高制造成品率。
最后，如图20（g）所示，覆盖电阻变化元件，形成第2层间绝缘层108（膜厚：500～1000nm），形成第2接触孔109及第2接触插塞110。然后，覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置42。
通过设为以上制造方法，能够反映出第1电阻变化层106a表面的台阶形状地在该台阶106ay上的第2电阻变化层106b处稳定地形成弯曲部106by，以该弯曲部106by作为起点，即使以低电压也能够产生击穿现象。另外，台阶形状能够通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106by的形状稳定，从而初始的击穿电压的不均匀也不会增加。另外，在环状的台阶106ay以外的区域，在形成第2电阻变化层106b2时残留有第2电阻变化层106b1，因此增大第2电阻变化层106b的膜厚，能够大幅度减小漏电流，能够更加可靠地对单元进行施加，还能够进一步降低击穿电压。由此，能够兼顾降低击穿电压和抑制其不均匀，能够实现存储器的微细化、大容量化。
另外，在本实施方式中，也可以第1电阻变化层106a与第2电阻变化层106b上下颠倒配置。另外，也可以在第1电阻变化层106a的表面形成多个台阶。
（实施方式7）
在以二维状配置具有上述实施方式1至6中说明的非易失性存储元件的存储器单元来构成存储器单元阵列的情况下，有时希望仅使规定的存储器单元（选择存储器单元）发生电阻变化，而不使其他的存储器单元（非选择存储器单元）发生电阻变化。在这种情况下，在电阻变化元件上串联连接二极管元件来构成存储器单元，使规定的存储器单元的二极管元件ON（导通），并使其他的存储器单元的二极管元件OFF（断开）即可。在该情况下，必须追加对二极管元件分配的电压量，而提高对存储器单元施加的电压来进行施加。因此，更加希望降低电压。
本实施方式的非易失性存储装置能够降低电阻变化元件的击穿电压，因此能够降低存储器单元的施加电压。另外，在上述各实施方式的构造中，电阻变化元件的击穿现象在局部发生，因此能够减小在击穿时流动的瞬态电流（transient current）。由此，还能够防止二极管元件的损坏。
对此以下详细进行说明。
［装置的结构］
图21（a）是本发明的实施方式7中的非易失性存储装置44的截面图，图21（b）是其中的第1电阻变化层106a的俯视图。在图21中，对于与图1相同的结构要素使用相同的标号，并省略说明。
如图21（a）及图21（b）所示，本实施方式7的非易失性存储装置44与实施方式1的非易失性存储装置10的差异在于，在电阻变化元件的下方，插入了二极管元件的下部电极112、半导体层113及二极管元件的上部电极114、即二极管元件。即，非易失性存储装置44是使电阻变化元件和二极管元件成为一体而形成元件的装置。
非易失性存储装置44构成为兼用二极管元件的上部电极114和电阻变化元件的下部电极105，但也可以分别构成这些电极。在此，二极管元件的下部电极112的表面被平坦化，在其上方形成的半导体层113的元件膜的表面大致平坦地形成。另外，与非易失性存储装置10同样，在第1电阻变化层106a的表面形成了线状的台阶106ax。
根据该结构，二极管元件的下部电极112形成为，凸入到在第1接触孔103内部的第1接触插塞104的上方产生的凹进部分中，二极管元件的下部电极112的表面平坦地形成。半导体层113能够形成在被平坦化的基底上，因此能够使其膜厚不均匀变得极小，能够获得由上下电极夹持半导体层113的MSM二极管的稳定的整流特性。另一方面，在电阻变化元件中，在第1电阻变化层106a的台阶106ax之上，形成第2电阻变化层106b的弯曲部106bx，因此以该弯曲部106bx作为起点，由于电场集中，即使以低电压也能够产生初始的击穿现象。另外，台阶形状通过有意地控制来形成，因此第2电阻变化层106b的弯曲部106bx的形状稳定，从而击穿电压的不均匀也不会增加。
在如上所述的由电阻变化元件和二极管元件串联连接而成的存储器单元构造中，能够降低电阻变化元件的击穿电压，因此能够降低存储器单元的施加电压。另外，电阻变化元件的击穿现象在局部发生，因此能够减小击穿时流动的瞬态电流。由此，还能够防止二极管元件的损坏。
［制造方法］
图22（a）至图22（i）是表示本发明的实施方式7中的非易失性存储装置44的要部的制造方法的截面图。使用该附图，说明本实施方式7的非易失性存储装置44的要部的制造方法。另外，图22（a）之前的工序与图2（a）～图2（e）同样，因此省略说明。
如图22（a）所示，在形成二极管元件的导电层112’（下部电极112）的工序中，覆盖第1接触插塞104，在第1层间绝缘层102上，通过溅射法形成之后成为二极管元件的下部电极112的由钽氮化物构成的导电层112’（膜厚：50～200nm）。导电层112’形成为，凸入到在第1接触孔103内部的第1接触插塞104的上方产生的凹进部分中。另外，在第1接触插塞104上的导电层105’的上表面，反映出基底的形状而产生凹陷。
接着，如图22（b）所示，在形成二极管元件的下部电极112的工序中，使用化学机械研磨法（CMP法）来对晶片的整个面进行平坦化研磨，形成在构图后成为二极管元件的下部电极112的导电层112”（膜厚：20～100nm）。该工序的要点在于，对导电层112’进行平坦化研磨，直到图22（a）中产生的上述凹陷消失为止，以及在整个面上残留导电层112”。通过这种制造方法，在第1接触插塞104上产生的台阶没有转印到该导电层112”的表面，在下部电极112表面的整个面，具有极高的平坦度，能够保持为连续面。这是因为，与形成第1接触插塞104的情况不同，由于在中途停止导电层112”的研磨，研磨对象总为同种材料，在原理上避免了CMP法的研磨速率不同的情况。
接着，如图22（c）所示，在形成二极管元件的半导体层113’的工序中，在导电层112”之上，堆积半导体层113’。半导体层113’通过氮化硅的溅射法例如堆积5～30nm而形成。
接着，如图22（d）所示，在形成二极管元件的导电层114’（上部电极114）的工序中，在半导体层113’之上，堆积成为二极管元件的上部电极的导电层114’。成为二极管元件的上部电极114的导电层114’通过氮化钽的溅射法例如堆积20～50nm而形成。二极管元件的上部电极114兼作电阻变化元件的下部电极105。
接着，如图22（e）所示，在形成第1电阻变化层106a’的工序中，在导电层114’（导电层105’）上，形成由过渡金属氧化物构成的第1电阻变化层106a’。在此，通过在氩和氧气气氛中对钽靶进行溅射的所谓反应性溅射法来形成第1电阻变化层106a’。其含氧量为50～65atm％，其电阻率为2～50mΩcm，膜厚为20～100nm。
接着，如图22（f）所示，在第1电阻变化层106a’处形成台阶106ax的工序中，使用希望的掩模，跨邻接的电阻变化元件，在第1电阻变化层106a’表面形成线状的台阶106ax（高度：1～30nm）。此时，为了避免蚀刻气体中包含的氟（F）等进入第1电阻变化层106a’中使电阻变化层的膜质恶化的蚀刻损伤，优选使用Ar等惰性气体作为蚀刻气体。另外，优选利用含有氢氟酸（HF）等的蚀刻液等进行湿法蚀刻。在此情况下，蚀刻液中包含的氟（F）不进入电阻变化层中，不使电阻变化层恶化。
接着，如图22（g）所示，在形成第2电阻变化层106b’的工序中，在第1电阻变化层106a’上，形成含氧量比第1电阻变化层106a’的含氧量高的第2电阻变化层106b’。与第1电阻变化层106a’同样，通过在氧气气氛中对钽靶进行溅射的反应性溅射法来形成第2电阻变化层106b’。其含氧量为67～71atm％，其电阻率为107mΩcm以上，膜厚为2～10nm。在第1电阻变化层106a’的表面的台阶106ax之上，形成第2电阻变化层106b’的弯曲部106bx。在此，能够与基底的台阶106ax的高度相应地将第2电阻变化层106b’的弯曲部106bx的膜厚（台阶106ax的侧壁上的膜厚）调整得较薄，能够在局部稳定地形成薄膜部位。另外，在第2电阻变化层106b’的弯曲部106bx处，与其平坦部相比，存在膜质变得疏松的趋势，能够获得容易击穿的膜。在以上工序中，使用反应性溅射来形成电阻变化层，但既可以使用在氧气气氛中对钽氧化物靶进行溅射的反应性溅射法，也可以在含氧的气氛中进行等离子氧化来形成电阻变化层。
接着，如图22（h）所示，在形成导电层107’（上部电极107）的工序中，在第2电阻变化层106b’上，形成在构图后成为上部电极107的由贵金属（白金、铱、钯等）构成的导电层107’。
最后，如图22（i）所示，在形成电阻变化元件及二极管元件的工序中，使用希望的掩模，对导电层112”、半导体层113’、导电层114’、第1电阻变化层106a’、第2电阻变化层106b’及导电层107’进行构图，一体形成由电极夹持半导体层113而成的二极管元件、以及由电极夹持层叠构成的电阻变化层106而成的电阻变化元件。在本工序中，使用相同的掩模，统一进行构图，但也可以按每个工序（按不同的层）进行构图。进而，覆盖电阻变化元件及二极管元件，形成第2层间绝缘层108（膜厚500～1000nm），按照与图2（b）、图2（c）相同的制造方法，形成其第2接触孔109及第2接触插塞110。然后覆盖第2接触插塞110，形成第2布线111，完成非易失性存储装置44。
通过设为以上制造方法，在由电阻变化元件与二极管元件串联连接而成的存储器单元构造中，能够实现可降低电阻变化元件的击穿电压的元件。因为能够降低电阻变化元件的击穿电压，所以能够降低整个单元的施加电压。另外，电阻变化元件的击穿现象在弯曲部106bx处局部地发生，因此能够减小在击穿时流动的瞬态电流。由此，还能够防止二极管元件的损坏。
另外，在本实施方式中，在实施方式7（图21）的结构中，说明了在第1电阻变化层106a的下部配置二极管元件的例子，但也可以如图23所示，作为在实施方式3（图9）的结构中在第1电阻变化层106a的上部配置由下部电极127、半导体层113及上部电极128构成的二极管元件的结构（变形例），也具有与本实施方式7同样的作用效果。在该情况下，优选对上部电极107实施化学机械研磨法（CMP法），该化学机械研磨法（CMP法）用于消除电阻变化层106的台阶105s的转印。
另外，在本实施方式中，使台阶106ax为线状，但也可以是实施方式2、实施方式4、实施方式5这些实施方式中说明的环状。另外，也可以在第1电阻变化层106a的表面形成多个台阶。以上内容也能够同样适用于上述图23所示的变形例中。
再者，也可以如第6实施方式所述，在层叠形成第1电阻变化层106a和第2电阻变化层106b’（106b1）的基础上，形成环状的台阶106ax。覆盖该台阶106ax进一步追加层叠第2电阻变化层106b’（106b2），形成第2电阻变化层106b。
（第1至第7的实施方式的变形例）
在上述的各实施方式中，金属氧化物层由钽氧化物层的层叠构造构成，但本发明的上述作用效果不仅体现在钽氧化物层的情况下，本发明不限定于此。例如，金属氧化物层也可以由铪（Hf）氧化物层的层叠构造或锆（Zr）氧化物层的层叠构造等、其他的金属氧化物层（过渡金属氧化物层）构成。
例如，在采用铪氧化物层的层叠构造的情况下，如果设第1铪氧化物层的组成为HfOx，设第2铪氧化物层的组成为HfOy，则优选为0.9≤x≤1.6左右，且y为1.8＜y＜2.0左右，且第2铪氧化物层的膜厚为3nm以上且4nm以下。
另外，在采用锆氧化物层的层叠构造的情况下，如果设第1锆氧化物层的组成为ZrOx，设第2锆氧化物层的组成为ZrOy，则优选为0.9≤x≤1.4左右，且y为1.9＜y＜2.0左右，且第2锆氧化物层的膜厚为1nm以上且5nm以下。
另外，在采用铪氧化物层的情况下，通过使用Hf靶并在氩气及氧气中进行溅射的所谓反应性溅射法，在下部电极之上形成第1铪氧化物层。第2铪氧化物层可以在形成该第1铪氧化物层后，通过使第1铪氧化物层的表面暴露在氩气和氧气的等离子中来形成。第1铪氧化物层的含氧量与上述钽氧化物层的情况相同，可以通过改变反应性溅射中氧气相对于氩气的流量比来容易地调整。另外，基板温度可以不特别加热，而是设为室温。
另外，第2铪氧化物层的膜厚可以根据向氩气和氧气的等离子的暴露时间来容易地调整。在将第1铪氧化物层的组成表示为HfOx，将第2铪氧化物层的组成表示为HfOy的情况下，在0.9≤x≤1.6且1.8＜y＜2.0且第2铪氧化物层的膜厚为3nm以上且4nm以下的范围中，能够实现稳定的电阻变化特性。
在采用锆氧化物层的情况下，通过使用Zr靶并在氩气及氧气中进行溅射的所谓反应性溅射法，在下部电极之上形成第1锆氧化物层。第2锆氧化物层可以在形成该第1锆氧化物层后，使第1锆氧化物层的表面暴露在氩气和氧气的等离子中来形成。第1锆氧化物层的含氧量与上述钽氧化物层的情况相同，可以通过改变反应性溅射中的氧气相对于氩气的流量比来容易地调整。另外，基板温度可以不特别加热，而设为室温。
另外，第2锆氧化物层的膜厚可以根据向氩气和氧气的等离子的暴露时间来容易地调整。在将第1锆氧化物层的组成表示为ZrOx，将第2锆氧化物层的组成表示为ZrOy的情况下，在0.9≤x≤1.4且1.9＜y＜2.0，且第2锆氧化物层的膜厚为1nm以上且5nm以下的范围内，能够实现稳定的电阻变化特性。
另外，第1至第7的实施方式中说明的上部电极、下部电极的材料是一个例子，也可以使用其他材料。例如，作为上部电极，除了Pt、Ir、Pd以外，可以使用Au（金）、铜（Cu）、银（Ag）等，作为下部电极，除了TaN以外，也可以使用钨（W）、镍（Ni）等。
另外，在第1至第7的实施方式中，所谓在第2电阻变化层设置弯曲部，包括以下情况，即：在第2电阻变化层的表面，在与第1电阻变化层与第2电阻变化层之间的界面的台阶相对应的位置转印该台阶。另外，关于第2电阻变化层，既可以在弯曲部处膜厚比第2电阻变化层的其他部分薄，或者也可以膜厚与其他部分相同。
工业可利用性
本发明提供一种电阻变化型的非易失性存储装置及其制造方法，能够实现动作稳定、可靠性高的非易失性存储器，因此在使用非易失性存储器的各种电子设备领域中是有用的。
标号说明
10、20、30、40、41、42、44、50、60 非易失性存储装置
100 基板
101 第1布线
102 第1层间绝缘层
103 第1接触孔
104 第1接触插塞
104’、105’、105”、107’、112’、112”、114’ 导电层
105、112、127 下部电极
105s、105t、106ax、106ay、106ax1、106ax2、106az 台阶
106 电阻变化层
106a、106a’ 第1电阻变化层（低氧浓度层·低电阻层）
106b、106b’、106b1、106b2 第2电阻变化层（高氧浓度层·高电阻层）
106bx、106by、106bs、106bt 弯曲部
107、114、128 上部电极
108 第2层间绝缘层
109 第2接触孔
110 第2接触插塞
111 第2布线
113、113’ 半导体层
Claims (11)
1.一种非易失性存储装置，具备：
基板；
下部电极，形成在所述基板上；
第1电阻变化层，形成在所述下部电极上，由第1过渡金属氧化物构成；
第2电阻变化层，形成在所述第1电阻变化层上，由含氧量比所述第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成；以及
上部电极，形成在所述第2电阻变化层上；
在所述第1电阻变化层与所述第2电阻变化层之间的界面处存在台阶；
所述第2电阻变化层形成为覆盖所述台阶，且在所述台阶的上方具有弯曲部。
2.一种非易失性存储装置，具备：
基板；
下部电极，形成在所述基板上；
第2电阻变化层，形成在所述下部电极上，由第2过渡金属氧化物构成；
第1电阻变化层，形成在所述第2电阻变化层上，由含氧量比所述第2过渡金属氧化物的含氧量低的第1过渡金属氧化物构成；以及
上部电极，形成在所述第1电阻变化层上；
在所述下部电极与所述第2电阻变化层之间的界面处存在台阶；
所述第2电阻变化层形成为覆盖所述台阶，且在所述台阶的上方具有弯曲部。
3.如权利要求1记载的非易失性存储装置，其中，
所述非易失性存储装置还在所述下部电极的下方具有接触插塞；
所述下部电极与所述第1电阻变化层之间的界面是平坦的。
4.如权利要求1或2记载的非易失性存储装置，其中，
在从上方观察所述第2电阻变化层时，所述第2电阻变化层的弯曲部为线状。
5.如权利要求1或2记载的非易失性存储装置，其中，
在从上方观察所述第2电阻变化层时，所述第2电阻变化层的弯曲部为环状。
6.如权利要求1或2记载的非易失性存储装置，其中，
所述台阶由多个台阶构成，存在该多个台阶相交的交点。
7.如权利要求1或2记载的非易失性存储装置，其中，
所述第1过渡金属氧化物及所述第2过渡金属氧化物由钽、铪或锆的氧化物构成。
8.如权利要求1或2记载的非易失性存储装置，其中，
与所述下部电极或所述上部电极相接形成有二极管元件。
9.一种非易失性存储装置的制造方法，包括以下工序：
在基板上形成下部电极的工序；
在所述下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；
在所述第1电阻变化层的表面形成台阶的工序；
形成第2电阻变化层的工序，该第2电阻变化层覆盖所述第1电阻变化层的所述台阶，由含氧量比所述第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成，且在所述台阶的上方具有弯曲部；以及
在所述第2电阻变化层上形成上部电极的工序。
10.一种非易失性存储装置的制造方法，包括以下工序：
在基板上形成下部电极的工序；
在所述下部电极的表面形成台阶的工序；
形成第2电阻变化层的工序，该第2电阻变化层覆盖所述下部电极的所述台阶，由第2过渡金属氧化物构成，且在所述台阶的上方具有弯曲部；
在所述第2电阻变化层上，形成由含氧量比所述第2过渡金属氧化物的含氧量低的第1过渡金属氧化物构成的第1电阻变化层的工序；以及
在所述第1电阻变化层上形成上部电极的工序。
11.一种非易失性存储装置的制造方法，包括以下工序：
在基板上形成下部电极的工序；
在所述下部电极上形成由第1过渡金属氧化物构成的第1电阻变化层的工序；
在所述第1电阻变化层上，形成由含氧量比所述第1过渡金属氧化物的含氧量高的第2过渡金属氧化物构成的第2电阻变化层的工序；
在所述第2电阻变化层上形成台阶之后，覆盖该台阶进一步追加层叠所述第2电阻变化层的工序；以及
在追加层叠的所述第2电阻变化层上形成上部电极的工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009211390 | 2009-09-14 | ||
| JP2009-211390 | 2009-09-14 | ||
| PCT/JP2010/005565 WO2011030559A1 (ja) | 2009-09-14 | 2010-09-13 | 不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102217067A CN102217067A (zh) | 2011-10-12 |
| CN102217067B true CN102217067B (zh) | 2014-07-30 |
Family
ID=43732238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080003184.7A Expired - Fee Related CN102217067B (zh) | 2009-09-14 | 2010-09-13 | 非易失性存储装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8389972B2 (zh) |
| JP (1) | JP4722236B2 (zh) |
| CN (1) | CN102217067B (zh) |
| WO (1) | WO2011030559A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5659480B2 (ja) * | 2009-10-26 | 2015-01-28 | ソニー株式会社 | 記憶装置の製造方法 |
| US8921200B2 (en) | 2011-04-14 | 2014-12-30 | Panasonic Corporation | Nonvolatile storage element and method of manufacturing thereof |
| JP2013004655A (ja) * | 2011-06-15 | 2013-01-07 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8866121B2 (en) | 2011-07-29 | 2014-10-21 | Sandisk 3D Llc | Current-limiting layer and a current-reducing layer in a memory device |
| US8659001B2 (en) * | 2011-09-01 | 2014-02-25 | Sandisk 3D Llc | Defect gradient to boost nonvolatile memory performance |
| US8546275B2 (en) * | 2011-09-19 | 2013-10-01 | Intermolecular, Inc. | Atomic layer deposition of hafnium and zirconium oxides for memory applications |
| JP5404977B2 (ja) * | 2011-09-27 | 2014-02-05 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法 |
| JP5236841B1 (ja) * | 2011-10-11 | 2013-07-17 | パナソニック株式会社 | 半導体記憶素子の製造方法 |
| US8698119B2 (en) | 2012-01-19 | 2014-04-15 | Sandisk 3D Llc | Nonvolatile memory device using a tunnel oxide as a current limiter element |
| US8686386B2 (en) | 2012-02-17 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory device using a varistor as a current limiter element |
| US9130167B2 (en) | 2012-03-29 | 2015-09-08 | Panasonic Intellectual Property Management Co., Ltd. | Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse |
| US8964448B2 (en) * | 2012-08-09 | 2015-02-24 | Micron Technology, Inc. | Memory cells having a plurality of resistance variable materials |
| JP5696260B2 (ja) | 2012-09-05 | 2015-04-08 | 株式会社アルバック | 抵抗変化素子及びその製造方法 |
| JP5571833B2 (ja) * | 2012-09-14 | 2014-08-13 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶素子の製造方法 |
| US9231197B2 (en) | 2012-11-12 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible RRAM structure and process |
| JP5555821B1 (ja) * | 2012-11-14 | 2014-07-23 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| US20140241031A1 (en) | 2013-02-28 | 2014-08-28 | Sandisk 3D Llc | Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same |
| US8952347B2 (en) | 2013-03-08 | 2015-02-10 | Taiwan Semiconductor Manfacturing Company, Ltd. | Resistive memory cell array with top electrode bit line |
| CN104078562B (zh) * | 2013-03-25 | 2016-12-28 | 华邦电子股份有限公司 | 电阻式非挥发性内存装置 |
| KR102053037B1 (ko) * | 2013-08-01 | 2019-12-09 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| KR20150037120A (ko) * | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
| US9985203B2 (en) | 2013-11-15 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company | Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making |
| CN105679932B (zh) * | 2014-11-21 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 电阻式随机存储器的形成方法 |
| US9455402B2 (en) * | 2015-01-23 | 2016-09-27 | Macronix International Co., Ltd. | Resistive memory device with ring-shaped metal oxide on top surfaces of ring-shaped metal layer and barrier layer |
| CN105990518B (zh) * | 2015-01-29 | 2018-12-07 | 旺宏电子股份有限公司 | 电阻式存储器元件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101501850A (zh) * | 2006-10-16 | 2009-08-05 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005041303A1 (ja) | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| JP2006351992A (ja) | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| JP4699932B2 (ja) * | 2006-04-13 | 2011-06-15 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法 |
| CN101542728A (zh) * | 2006-11-22 | 2009-09-23 | 日本电气株式会社 | 非易失性存储器件 |
| JP2008198941A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| EP2063467B1 (en) * | 2007-06-05 | 2011-05-04 | Panasonic Corporation | Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element |
| JP2010062265A (ja) | 2008-09-02 | 2010-03-18 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
| CN102227809A (zh) | 2008-12-04 | 2011-10-26 | 松下电器产业株式会社 | 非易失性存储元件 |
| JP5799504B2 (ja) * | 2009-01-09 | 2015-10-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-09-13 US US13/129,215 patent/US8389972B2/en active Active
- 2010-09-13 JP JP2011503298A patent/JP4722236B2/ja active Active
- 2010-09-13 WO PCT/JP2010/005565 patent/WO2011030559A1/ja active Application Filing
- 2010-09-13 CN CN201080003184.7A patent/CN102217067B/zh not_active Expired - Fee Related
-
2013
- 2013-01-29 US US13/752,601 patent/US8492743B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101501850A (zh) * | 2006-10-16 | 2009-08-05 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8492743B2 (en) | 2013-07-23 |
| WO2011030559A1 (ja) | 2011-03-17 |
| JP4722236B2 (ja) | 2011-07-13 |
| JPWO2011030559A1 (ja) | 2013-02-04 |
| US20130140514A1 (en) | 2013-06-06 |
| US20110220863A1 (en) | 2011-09-15 |
| US8389972B2 (en) | 2013-03-05 |
| CN102217067A (zh) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102217067B (zh) | 非易失性存储装置及其制造方法 | |
| US9570682B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
| JP5242864B1 (ja) | 不揮発性記憶素子の製造方法 | |
| TW201740552A (zh) | 半導體結構及其製造方法 | |
| JP6489480B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| CN102630340B (zh) | 非易失性半导体存储元件的制造方法 | |
| JP5236841B1 (ja) | 半導体記憶素子の製造方法 | |
| JP5161404B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法 | |
| JP5148025B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US9082974B2 (en) | Nonvolatile memory element, nonvolatile memory device, and methods of manufacturing the same | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| TWI627773B (zh) | 半導體結構及其形成方法 | |
| JP2013187503A (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP2010135581A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20170148986A1 (en) | Semiconductor apparatus and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140730 Termination date: 20150913 |
|
| EXPY | Termination of patent right or utility model |