JP5571833B2 - 不揮発性記憶素子及び不揮発性記憶素子の製造方法 - Google Patents

不揮発性記憶素子及び不揮発性記憶素子の製造方法 Download PDF

Info

Publication number
JP5571833B2
JP5571833B2 JP2013167082A JP2013167082A JP5571833B2 JP 5571833 B2 JP5571833 B2 JP 5571833B2 JP 2013167082 A JP2013167082 A JP 2013167082A JP 2013167082 A JP2013167082 A JP 2013167082A JP 5571833 B2 JP5571833 B2 JP 5571833B2
Authority
JP
Japan
Prior art keywords
metal oxide
nonvolatile memory
memory element
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013167082A
Other languages
English (en)
Other versions
JP2014075576A (ja
Inventor
慎一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013167082A priority Critical patent/JP5571833B2/ja
Publication of JP2014075576A publication Critical patent/JP2014075576A/ja
Application granted granted Critical
Publication of JP5571833B2 publication Critical patent/JP5571833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Description

本発明は、不揮発性記憶素子及び不揮発性記憶素子の製造方法に関し、特に電圧パルスの印加により抵抗値が変化する抵抗変化型の不揮発性記憶素子及びそのような不揮発性記憶素子の製造方法に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。そのため、メモリ装置の大容量化、書き込み電力の低減、書き込み及び読み出し動作の高速化、及び長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、抵抗変化層を記憶部とする抵抗変化型の不揮発性記憶素子は、抵抗変化層を一対の電極で挟んだ単純な構造の抵抗変化素子で構成されるため、さらなる微細化、高速化、及び低消費電力化が期待されている。
抵抗変化層を記憶部として用いる場合、例えば、電気的パルスの入力などによって、抵抗変化層の抵抗値を高抵抗から低抵抗へ、又は低抵抗から高抵抗へと変化させることになる。この場合、低抵抗及び高抵抗の２つの抵抗値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら２つの抵抗値の各々が不揮発的に保持されることが必要になる。このようなメモリ特性の安定及び記憶素子の微細化を目的として、従来から、種々の提案がなされている。
例えば特許文献１には、抵抗変化層が一対の電極間に介在した構造の不揮発性記憶素子が開示されている。当該抵抗変化層は、酸素含有率が相異なる同種の遷移金属酸化物で構成される第１の抵抗変化層と第２の抵抗変化層との積層構造からなる。特許文献１によれば、そのような不揮発性記憶素子を用いることで、酸素含有率の高い抵抗変化層の電極との界面近傍に酸化・還元反応を選択的に発生させ、抵抗変化動作を安定的に起こすことができるとしている。
国際公開第２００８／１４９４８４号
しかしながら、従来の構造の不揮発性記憶素子では、製造直後の初期状態において抵抗変化層の抵抗値が非常に高く通常の抵抗変化動作をしないことがある。その場合、初期状態から通常の抵抗変化が安定して生じる動作可能状態にするために、例えば、初期ブレイクダウンと呼ばれる処理が必要となる。
初期ブレイクダウンとは、初期状態の不揮発性記憶素子に対し、動作状態で通常の抵抗変化を起こさせるための電圧と比べて振幅がより大きな電圧を印加することにより、前記第２の抵抗変化層に導電パスを形成する処理である。不揮発性記憶素子を初期ブレイクダウンさせるために必要な電圧を初期ブレイクダウン電圧と呼ぶ。
動作可能状態にするために初期ブレイクダウンを必要とする不揮発性記憶素子では、初期ブレイクダウンにおいて不揮発性記憶素子に意図しない電気的な破壊が生じる可能性を低減し、初期ブレイクダウンを効率良く行い、かつ初期ブレイクダウン専用の高電圧生成回路を不要にするといった様々な要請に応えるために、できるだけ低い電圧の印加で初期ブレイクダウンできることが望まれる。
本発明は、このような事情に鑑みてなされたものであり、従来よりも低い電圧の印加で初期ブレイクダウンすることができる不揮発性記憶素子及びそのような不揮発性記憶素子を製造するための方法を提供することを目的とする。
上記課題を解決するために、本発明の１つの態様に係る不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを備え、前記抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層との少なくとも２層からなり、前記第１の抵抗変化層は、第１の金属酸化物で構成され、前記第２の抵抗変化層は、全体が単一の平板状の領域に配置され、かつ第２の金属酸化物で単一の平板状に構成された第１の部分と絶縁物で単一の平板状に構成された第２の部分とからなり、前記第２の金属酸化物の酸素不足度は、前記第１の金属酸化物の酸素不足度よりも小さく、前記第２の抵抗変化層の前記第１の部分と前記第２の部分とは、前記第１の抵抗変化層の前記第２の抵抗変化層に面する主面の相異なる部分と接している。
本発明の不揮発性記憶素子によれば、前記第２の抵抗変化層に前記絶縁物で構成される前記第２の部分を設けることで、前記第２の金属酸化物で構成される前記第１の部分、つまり不揮発性記憶素子の動作電流の実効的な経路の断面積が縮小する。
これにより、前記第２の抵抗変化層に絶縁物で構成される部分を設けない従来構造と比べて、リーク電流が低減しかつ動作電流の密度が増加するので、より低い電圧の印加で初期ブレイクダウンできる不揮発性記憶素子が得られる。
図１は、従来の不揮発性記憶素子の一構成例を示した断面図である。 図２（ａ）〜（ｇ）は、従来の不揮発性記憶素子の要部の製造方法の一例を示す断面図である。 図３（ａ）は本発明の実施の形態に係る不揮発性記憶素子の一構成例を示す断面図であり、図３（ｂ）は第２の抵抗変化層の平面図である。 図４（ａ）〜（ｊ）は、本発明の実施の形態に係る不揮発性記憶素子の要部の製造方法の一例を示す断面図である。 図５（ａ）〜（ｉ）は、本発明の実施の形態に係る不揮発性記憶素子の要部の製造方法の他の一例を示す断面図である。 図６は、従来例及び実施例の各々の不揮発性記憶素子における初期ブレイクダウン電圧を示すグラフである。 図７は、実施例の不揮発性記憶素子に電気的パルスを印加したときの抵抗値とパルス印加回数との関係の一例を示すグラフである。 図８は、従来例及び実施例の各々の不揮発性記憶素子における動作電流の分布を示すグラフである。 図９は、本発明の実施の形態に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。 図１０は、本発明の実施の形態に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。 図１１は、本発明の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の一構成例を示すブロック図である。 図１２は、図１１に示される不揮発性記憶装置におけるＡ部の一構成例（４ビット分の構成）を示す斜視図である。 図１３は、図１１に示される不揮発性記憶装置における不揮発性記憶素子の一構成例を示す断面図である。 図１４は、図１１に示される不揮発性記憶装置を多層化した構造におけるメモリセルアレイの一構成例を示す斜視図である。 図１５は、本発明の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の一構成例を示すブロック図である。 図１６は、図１５に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。
本発明の実施の形態を説明する前に、背景技術の欄において記載した従来の不揮発性記憶素子の特徴、及び本発明者らが見出した当該不揮発性記憶装置が有する問題点について、より詳しく説明する。
（従来の不揮発性記憶素子の構造及び製造方法）
図１は、従来の不揮発性記憶素子５０の構造の一例を示す断面図である。
図２（ａ）〜（ｇ）は、不揮発性記憶素子５０の要部の製造方法の一例を示す断面図である。以下の説明では、パターニングによって形状が変更される構成要素を、パターニングの前後で同一の符号を付して異なる名称で呼ぶことがある。
図２（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、アルミニウム（Ａｌ）で構成される導電層を形成し、当該導電層をパターニングすることで第１の配線１０１を形成する。さらに、第１の配線１０１を被覆して基板１００上に絶縁膜を形成し、当該絶縁膜の表面を平坦化することで第１の層間絶縁層１０２を形成する。そして、所望のマスクを用いてパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に到達する第１のコンタクトホール１０３を形成する。
次に、図２（ｂ）に示すように、まずタングステンを主成分とする充填材で、コンタクトホールを埋め込み、化学的機械研磨法（ＣＭＰ法）を用いてウエハー全面を平坦化研磨し、層間絶縁層１０２上の不要な充填材を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。
次に、図２（ｃ）に示すように、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、タンタル窒化物で構成される第１の導電膜１０５をスパッタ法で形成する。
次に、図２（ｄ）に示すように、第１の導電膜１０５上に、第１の金属酸化物１０６ａ、第２の金属酸化物１０６ｂをこの順で配置する。第２の金属酸化物１０６ｂの酸素含有率は第１の金属酸化物１０６ａの酸素含有率よりも高い。
一例として、第１の金属酸化物１０６ａの、酸素含有率は５０ａｔｍ％以上６５ａｔｍ％以下、抵抗率は２〜５０ｍΩ・ｃｍ、膜厚は２０ｎｍ以上１００ｎｍ以下であり、第２の金属酸化物１０６ｂの、酸素含有率は６５ａｔｍ％以上７５ａｔｍ％以下、抵抗率は１０７ｍΩ・ｃｍ以上、膜厚は３ｎｍ以上１０ｎｍ以下である。
次に、図２（ｅ）に示すように、第２の金属酸化物１０６ｂ上に、貴金属（白金、イリジウム、パラジウムなど）で構成される第２の導電膜１０７を形成する。
次に、図２（ｆ）に示すように、所望のマスクを用いて、導電膜１０７、第１の金属酸化物１０６ａ、第２の金属酸化物１０６ｂ、導電膜１０５をパターニングすることにより、第２の電極１０７、第１の金属酸化物１０６ａと第２の金属酸化物１０６ｂとの２層積層からなる抵抗変化層１０６、及び第１の電極１０５を形成する。
最後に、図２（ｇ）に示すように、抵抗変化層１０６を被覆して、例えば５００〜１０００ｎｍ厚の第２の層間絶縁層１０８を形成し、図２（ａ）、（ｂ）と同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子５０が完成する。
従来の不揮発性記憶素子５０のように、抵抗変化層を酸素不足型のタンタル酸化物層などの金属酸化物で構成する場合、抵抗変化層を酸素含有率の高い層（高酸素濃度層、高抵抗層）と酸素含有率の低い層（低酸素濃度層、低抵抗層）の積層構造で構成することにより、安定した抵抗変化動作をする不揮発性記憶素子が得られる。
ここで、「酸素不足型の金属酸化物」とは、化学量論的組成を有する金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属酸化物として定義する。また、金属酸化物の「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。
例えば、タンタル酸化物では、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、組成をＴａＯｘと表すときは、ＴａＯ２．５と表現できる。したがって、酸素不足型のタンタル酸化物のｘの値は０＜ｘ＜２．５となる。ｘの範囲は酸化物を構成する金属の価数により異なる。一般的に、化学量論的組成（特には酸素含有率が最も高い化学量論的組成）を有する金属酸化物は絶縁性を示し、酸素不足型の金属酸化物は半導体的な特性を示すことがある。
抵抗変化層が高酸素濃度層と低酸素濃度層との積層構造で構成される不揮発性記憶素子では、製造直後の初期状態における抵抗値は通常の抵抗変化動作が可能な動作状態における高抵抗状態の抵抗値よりも高く、そのままでは、電気信号を与えても抵抗変化しないことがある。
その場合、不揮発性記憶素子を通常の抵抗変化動作が可能な状態にするために、例えば、初期状態の抵抗変化層を挟持する第１、第２の電極間に電気的パルスを印加して、導電パスを高抵抗層内に形成する（高抵抗層をブレイクダウンさせる）必要がある。このような処理は初期ブレイクダウンと呼ばれている。初期ブレイクダウンにより形成される導電パスは、直径が１０ｎｍ程度のフィラメント状であると考えられる。
従来の不揮発性記憶素子では、初期ブレイクダウンに必要な電気的パルスの電圧（初期ブレイクダウン電圧）は、通常の抵抗変化動作において抵抗変化層を低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へ変化させるために必要な電気的パルスの電圧に比べて高い。そのため、従来の初期ブレイクダウンには、不揮発性記憶素子に意図しない電気的な破壊が生じる、初期ブレイクダウンの効率が低下する、高電圧を発生させるための特別な回路が必要になる、といった種々の懸念や不便が伴う。
また、発明者らは、検討の結果、初期ブレイクダウンによって形成される導電パスの電気的特性は、初期ブレイクダウンの際に抵抗変化層に流れる電流密度に大きく依存するという新たな知見を得た。
初期ブレイクダウン時に形成される導電パスの電気的特性がばらつくと、各不揮発性記憶素子に流れる電流がばらつき、不揮発性記憶素子の歩留り低下を引き起こす。さらに、リテンション（データ保持特性）やエンデュランス（データ書き換え回数）といった特性が不揮発性記憶素子ごとに変化することとなり、不揮発性記憶素子の歩留りをさらに下げてしまうこととなる。特に、素子加工時のダメージや酸化の影響を受けやすい素子の側面付近に導電パスが形成された場合、良好な抵抗変化特性が得られず、不揮発性記憶素子の歩留まり低下への影響が懸念される。
本発明は、このような事情に鑑みてなされたものであり、従来よりも低い電圧の印加で初期ブレイクダウンできる不揮発性記憶素子及びそのような不揮発性記憶素子の製造方法を提供することを目的とする。
本発明の１つの態様に係る不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを備え、前記抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層との少なくとも２層からなり、前記第１の抵抗変化層は、第１の金属酸化物で構成され、前記第２の抵抗変化層は、全体が単一の平板状の領域に配置され、かつ第２の金属酸化物で単一の平板状に構成された第１の部分と絶縁物で単一の平板状に構成された第２の部分とからなり、前記第２の金属酸化物の酸素不足度は、前記第１の金属酸化物の酸素不足度よりも小さく、前記第２の抵抗変化層の前記第１の部分と前記第２の部分とは、前記第１の抵抗変化層の前記第２の抵抗変化層に面する主面の相異なる部分と接している。
また、前記第２の抵抗変化層の膜厚が３ｎｍ以上１０ｎｍ以下であってもよい。
また、前記第２の抵抗変化層の前記第１の部分と前記第２の部分とは、前記第２の電極の前記第２の抵抗変化層に面する主面の相異なる部分と接していてもよい。
また、前記第２の抵抗変化層の前記第１の部分は前記第２の抵抗変化層の側面を含まない部分であり、前記第２の抵抗変化層の前記第２の部分は前記第２の抵抗変化層の側面を含む部分であってもよい。
また、前記絶縁物が、酸化物、窒化物、及び酸窒化物のうちの何れかであってもよい。
また、前記第１の金属酸化物及び第２の金属酸化物の各々が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のうちの何れかであってもよい。
また、電気パルスの印加に応じて酸素不足度が可逆的に変化する局所領域が、前記第２の抵抗変化層の前記１の部分の中に形成されていてもよい。
また、前記第１の部分の寸法は、長さの比で、前記第２の抵抗変化層の寸法の半分以下であってもよい。
また、前記抵抗変化素子は、さらに、前記第１の電極、前記第２の電極、及び前記抵抗変化層が埋め込まれた絶縁層を備え、前記絶縁層と前記抵抗変化層の前記第２部分とは互いに異なる絶縁物で構成されていてもよい。
また、第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、同じ金属であってもよいし、異なる金属であってもよい。
このような構成によれば、前記第２の抵抗変化層に前記絶縁物で構成される前記第２の部分を設けることで、前記第２の金属酸化物で構成される前記第１の部分、つまり不揮発性記憶素子の動作電流の実効的な経路の断面積が縮小する。これにより、前記第２の抵抗変化層に絶縁物で構成される部分を設けない従来構造と比べて、リーク電流が低減しかつ動作電流の密度が増加するので、より低い電圧の印加で初期ブレイクダウンできる不揮発性記憶素子が得られる。
本発明の１つの態様に係る不揮発性記憶装置の製造方法は、半導体基板上に、第１の電極を形成する工程と、前記第１の電極上に第１の金属酸化物を配置する工程と、前記第１の金属酸化物上に絶縁物を単一の平板状に配置する工程と、前記絶縁物を部分的に除去し、前記第１の金属酸化物を露出させる工程と、前記絶縁物の除去部に前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物を単一の平板状に配置する工程と、前記絶縁物上及び前記第２の金属酸化物上に第２の電極を形成する工程とを含む。
また、上記した本発明の１つの態様に係る不揮発性記憶装置の製造方法において、前記絶縁物を部分的に除去し、前記第１の金属酸化物を露出させる工程は、前記絶縁物に貫通孔を形成することで前記第１の金属酸化物を露出する工程であり、前記絶縁物の除去部に前記第１の金属酸化物よりも酸素不足度が小さい前記第２の金属酸化物を単一の平板状に配置する工程は、前記貫通孔の内部及び前記絶縁物の上方に前記第２の金属酸化物を形成する工程と、前記絶縁物上の前記第２の金属酸化物を除去する工程とを含んでもよい。
また、本発明の１つの態様に係る不揮発性記憶装置の製造方法は、半導体基板上に、第１の電極を形成する工程と、前記第１の電極上に第１の金属酸化物を配置する工程と、前記第１の金属酸化物上に前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物を単一の平板状に配置する工程と、前記第２の金属酸化物を部分的に除去し、前記第１の金属酸化物を露出させる工程と、前記第１の金属酸化物上でかつ前記第２の金属酸化物の除去部に絶縁物を単一の平板状に配置する工程と、前記絶縁物上及び前記第２の金属酸化物上に第２の電極を形成する工程とを含む。
また、上記した本発明の１つの態様に係る不揮発性記憶装置の製造方法において、前記第１の金属酸化物上でかつ前記第２の金属酸化物の除去部に絶縁物を単一の平板状に配置する工程は、前記第１の金属酸化物及び前記第２の金属酸化物上に絶縁物を形成する工程と、前記第２の金属酸化物上の絶縁物を除去する工程とを含んでもよい。
また、前記不揮発性記憶素子の製造方法は、さらに、前記第１の電極と前記第２の電極との間に電気パルスを印加することにより、前記第２の金属酸化物の中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する局所領域を形成する工程を含んでもよい。
このような製造方法によれば、前述と同様の効果を有する不揮発性記憶素子を製造できる。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する構成要素として説明される。なお、全ての図を通じて同一又は相当する要素には同一の符号を付しその説明は省略する場合がある。
（実施の形態）
［不揮発性記憶素子の構成］
図３（ａ）は、本発明の実施の形態に係る不揮発性記憶素子１０の一構成例を示した断面図であり、図３（ｂ）は、当該不揮発性記憶素子１０に含まれる第２の抵抗変化層１０６２の平面図である。図３に示すように、本実施の形態における不揮発性記憶素子１０は、抵抗変化型の不揮発性記憶素子であり、基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトプラグ１０４、抵抗変化素子２０、第２の層間絶縁層１０８、第２のコンタクトプラグ１１０及び第２の配線１１１を備える。
なお、不揮発性記憶素子１０を用いてメモリセルを構成する場合、第１の配線１０１及び第２の配線１１１のいずれか一方は図示しないスイッチ素子（ダイオード又はトランジスタ）と接続される。当該スイッチ素子は、メモリセルが非選択のときにはオフ状態となるよう設定される。スイッチ素子は、コンタクトプラグ１０４、１１０や、第１の配線１０１、第２の配線１１１を介さず、直接に不揮発性記憶素子１０の第１の電極１０５又は第２の電極１０７と接続されてもよい。スイッチ素子は不揮発性記憶素子１０の一部であってもよい。
基板１００は、シリコン（Ｓｉ）等で構成される半導体基板である。第１の配線１０１は、基板１００上に形成された配線である。第１の層間絶縁層１０２は、基板１００上の第１の配線１０１を覆うシリコン酸化物等で構成される層間絶縁層（例えば５００ｎｍ以上１０００ｎｍ以下の厚さ）である。
第１のコンタクトホール１０３は、第１の層間絶縁層１０２を貫通して第１の配線１０１と電気的に接続するコンタクトプラグ１０４を配置するためのコンタクトホール（例えば５０ｎｍ以上３００ｎｍ以下の直径）である。コンタクトプラグ１０４は、第１のコンタクトホール１０３の内部に埋め込まれた、例えばタングステンを主成分とする導体である。
抵抗変化素子２０は、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に形成された窒化タンタル等で構成される第１の電極１０５（例えば５ｎｍ以上１００ｎｍ以下の厚さ）、抵抗変化層１０６（例えば２０ｎｍ以上１００ｎｍ以下の厚さ）、貴金属（Ｐｔ、Ｉｒ、Ｐｄ等）等で構成される第２の電極１０７（例えば５ｎｍ以上１００ｎｍ以下の膜さ）で構成される。第２の層間絶縁層１０８は、抵抗変化素子２０を被覆するシリコン酸化物等で構成される層間絶縁層（例えば５００ｎｍ以上１０００ｎｍ以下の厚さ）である。すなわち、抵抗変化素子２０は第２の層間絶縁層１０８に埋め込まれた構成となっている。
第２のコンタクトホール１０９は、第２の層間絶縁層１０８を貫通して第２の電極１０７に到達するコンタクトホール（例えば５０ｎｍ以上３００ｎｍ以下の直径）である。第２のコンタクトプラグ１１０は、第２のコンタクトホール１０９の内部に埋め込まれた、例えばタングステンを主成分とする導体である。
第２の配線１１１は、第２のコンタクトプラグ１１０を被覆するように、かつ第１の配線１０１と立体的に交わる（例えば直交する）ように第２の層間絶縁層１０８上に形成された配線である。
なお、不揮発性記憶素子１０は、少なくとも抵抗変化素子２０を備えるものであればよく、抵抗変化素子２０以外の構成要素（基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトホール１０３、第１のコンタクトプラグ１０４、第２の層間絶縁層１０８、第２のコンタクトホール１０９、第２のコンタクトプラグ１１０、第２の配線１１１）は、抵抗変化素子２０が動作できる限り、他の周知の構成要素に置き換え、又は省略してもよい。
抵抗変化素子２０について、さらに詳しく説明する。
抵抗変化層１０６は、第２の電極１０７と第１の電極１０５との間に介在し、第１の電極１０５と第２の電極１０７との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。より具体的には、抵抗変化層１０６は、例えば、第１の電極１０５と第２の電極１０７との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。なお、抵抗変化層１０６は、第１の電極１０５と第２の電極１０７との間に与えられる同極性電圧の電圧値の大小によって、高抵抗状態と低抵抗状態とを可逆的に遷移する層としてもよい。
抵抗変化層１０６は、第１の抵抗変化層１０６１及び第２の抵抗変化層１０６２の少なくとも２層を積層してなる。第１の抵抗変化層１０６１は第１の金属酸化物１０６ａで構成される。第２の抵抗変化層１０６２は、全体が単一の平板状の領域に配置され、かつ第２の金属酸化物１０６ｂで単一の平板状に構成される第１の部分と、絶縁物１０６ｃで単一の平板状に構成される第２の部分とからなる。
第２の抵抗変化層１０６２の前記第１の部分と前記第２の部分とは、第１の抵抗変化層１０６１の第２の抵抗変化層１０６２に面する主面（ここでは上面）の相異なる部分と接している。第２の抵抗変化層１０６２の前記第１の部分と前記第２の部分とは、第２の電極１０７の第２の抵抗変化層１０６２に面する主面（ここでは下面）の相異なる部分と接していてもよい。
第２の金属酸化物１０６ｂ（前記第１の部分）は、第２の抵抗変化層１０６２の中心側（第２の抵抗変化層１０６２の側面を含まない部分で、中央部分とも言う）に配置され、絶縁物１０６ｃ（前記第２の部分）は、第２の抵抗変化層１０６２の周縁側（第２の抵抗変化層１０６２の側面を含む部分で、側面部分とも言う）に配置されてもよい。
第１の金属酸化物１０６ａ、第２の金属酸化物１０６ｂは、例えば、タンタル（Ｔａ）を主成分とした金属酸化物であってもよい。第１の金属酸化物１０６ａ、第２の金属酸化物１０６ｂとしてのタンタル酸化物の組成及び膜厚の一例を、後ほど製造方法の説明において詳しく述べる。
第２の金属酸化物１０６ｂの酸素不足度は、第１の金属酸化物１０６ａの酸素不足度よりも小さい。ここで、第２の金属酸化物１０６ｂは、化学量論的組成であってもかまわない。例えば、タンタル酸化物を用いる場合は、Ｔａ２Ｏ５であってもよい。絶縁物１０６ｃの抵抗値は、第２の金属酸化物１０６ｂの抵抗値より高い。
第２の金属酸化物１０６ｂ（前記第１の部分）の寸法は、長さの比で、第２の抵抗変化層１０６２の寸法の半分以下であってもよい。例えば、図３（ｂ）の平面図に示される内側の正方形の１辺の長さが、外側の正方形の１辺の長さの半分以下であってもよい。
また、第２の層間絶縁層１０８と絶縁物１０６ｃ（前記第２の部分）とは互いに異なる絶縁物で構成されていてもよい。
かかる構成によれば、第２の抵抗変化層１０６２の側面部分に第２の金属酸化物１０６ｂよりも抵抗値が高い絶縁物１０６ｃが配置される。したがって、絶縁物１０６ｃを配置しない場合（つまり、第２の抵抗変化層１０６２の全体が第２の金属酸化物１０６ｂで構成される従来の構造）と比べて、不揮発性記憶素子１０の動作電流の実効的な経路の断面積が縮小する。動作電流の実効的な経路の断面積は、第２の抵抗変化層１０６２全体の電流経路に直交する断面積Ｓ１から、第２の抵抗変化層１０６２のうちの前記第２の部分の電流経路に直交する断面積Ｓ２に縮小する。
その結果、第２の金属酸化物１０６ｂから第１の金属酸化物１０６ａ（第１の抵抗変化層１０６１）へ流れる電流の密度が増加する。これにより、第１の金属酸化物１０６ａの導電パスが容易に形成されるので、不揮発性記憶素子１０の初期ブレイクダウン電圧が減少し、不揮発性記憶素子１０を低電圧で初期ブレイクダウンすることが可能となる。
つまり、第２の金属酸化物１０６ｂ及び絶縁物１０６ｃから構成される第２の抵抗変化層１０６２を流れる電流のうち、大部分の電流が抵抗値の低い第２の金属酸化物１０６ｂ（すなわち、第２の抵抗変化層１０６２の中央部分）を流れることになり、第２の抵抗変化層１０６２から第１の抵抗変化層１０６１へ流れる電流の密度が増加し、より小さな電圧で不揮発性記憶素子１０を初期化することが可能となる。
なお、ここでは、第２の抵抗変化層１０６２から第１の抵抗変化層１０６１へ流れる電流の密度が増加するしくみについて説明したが、その逆方向に流れる電流（第１の抵抗変化層１０６１から第２の抵抗変化層１０６２への電流）についても、同様のことが言える。
また、上記では、不揮発性記憶素子１０において、第１の電極１０５、第１の抵抗変化層１０６１、第２の抵抗変化層１０６２、及び第２の電極１０７が、下からこの順に積層される例を挙げて説明したが、逆順に、つまり、第２の電極１０７、第２の抵抗変化層１０６２、第１の抵抗変化層１０６１、及び第１の電極１０５を、下からこの順に積層して構成される不揮発性記憶素子についても、同様のことが言える。上下を逆に構成した不揮発性記憶素子では、前述の説明における下面などの用語は、適宜上面などと読み替える。
上述のように、第１の抵抗変化層１０６１は、酸素不足型の第１の金属酸化物１０６ａで構成され、第２の抵抗変化層１０６２は、第１の金属酸化物１０６ａよりも酸素不足度が小さい第２の金属酸化物１０６ｂと絶縁物１０６ｃとで構成されている。抵抗変化素子１０６の第２の抵抗変化層１０６２中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同じである場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
抵抗変化層１０６を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）等を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、ハフニウム酸化物を用いる場合、第１の金属酸化物１０６ａの組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の金属酸化物１０６ｂの組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物１０６ｂの厚さは、３ｎｍ以上４ｎｍ以下としてもよい。
また、ジルコニウム酸化物を用いる場合、第１の金属酸化物１０６ａの組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の金属酸化物１０６ｂの組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物１０６ｂの厚さは、１ｎｍ以上５ｎｍ以下としてもよい。
なお、第１の金属酸化物１０６ａを構成する第１の金属と、第２の金属酸化物１０６ｂを構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物１０６ｂは、第１の金属酸化物１０６ａよりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１０５と第２の電極１０７との間に印加された電圧は、第２の金属酸化物１０６ｂに、より多く分配され、第２の金属酸化物１０６ｂ中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の金属酸化物１０６ａを構成する第１の金属と、第２の金属酸化物１０６ｂを構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の金属酸化物１０６ａに酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物１０６ｂにチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物１０６ｂに第１の金属酸化物１０６ａより標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物１０６ｂ中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物１０６ｂにアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物１０６ａに酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物１０６ｂにアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
積層構造の抵抗変化層における抵抗変化現象は、いずれも抵抗が高い第２の金属酸化物１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の金属酸化物１０６ｂに接続する第２の電極１０７に、第１の電極１０５を基準にして正の電圧を印加したとき、抵抗変化層１０６中の酸素イオンが第２の金属酸化物１０６ｂ側に引き寄せられる。これによって、第２の金属酸化物１０６ｂ中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の金属酸化物１０６ｂに接続する第２の電極１０７に、第１の電極１０５を基準にして負の電圧を印加したとき、第２の金属酸化物１０６ｂ中の酸素イオンが第１の金属酸化物１０６ａ側に押しやられる。これによって、第２の金属酸化物１０６ｂ中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
酸素不足度がより小さい第２の金属酸化物１０６ｂに接続されている第２の電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物１０６ｂを構成する金属及び第１の電極１０５を構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１の金属酸化物に接続されている第１の電極１０５は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物１０６ａを構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、第２の電極１０７の標準電極電位Ｖ２、第２の金属酸化物１０６ｂを構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物１０６ａを構成する金属の標準電極電位Ｖｒ１、第１の電極１０５の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。上記の構成とすることにより、第２の電極１０７と第２の金属酸化物１０６ｂの界面近傍の第２の金属酸化物１０６ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
なお、絶縁物１０６ｃは、酸化物、窒化物、及び酸窒化物のうちの何れかであってもよい。例えば、アルミニウム酸化物又はチタン酸化物であってもよい。
［不揮発性記憶素子の第１の製造方法］
図４（ａ）〜（ｊ）は、本発明の実施の形態１における不揮発性記憶素子１０の要部の製造方法の一例を示す断面図である。これらを用いて、本実施の形態１の不揮発性記憶素子１０の要部の第１の製造方法について説明する。
図４（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、アルミニウム（Ａｌ）等で構成される導電層を、例えば４００ｎｍ以上６００ｎｍ以下の厚さに形成し、これをパターニングすることで第１の配線１０１を形成する。
次に、第１の配線１０１を被覆して基板１００上に絶縁層を、例えば５００ｎｍ以上１０００ｎｍ以下の厚さに形成し、当該絶縁層の表面を平坦化することで第１の層間絶縁層１０２を形成する。第１の層間絶縁層１０２については、プラズマＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）膜や、配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ））やその他のｌｏｗ−ｋ材料を用いてもよい。
次に、所望のマスクを用いて第１の層間絶縁層１０２をパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に至る第１のコンタクトホール１０３を形成する。第１のコンタクトホール１０３は、一辺が例えば５０ｎｍ以上３００ｎｍ以下の正方領域内に設けられてもよい。
第１の配線１０１の幅が第１のコンタクトホール１０３より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、本実施の形態では、第１の配線１０１を、第１のコンタクトホール１０３の外形よりも大きな幅で設けている。
次に、図４（ｂ）に示すように、下層に密着層及び拡散バリアとして機能するチタン（Ｔｉ）層及び窒化チタン（ＴｉＮ）層を、各々例えば５ｎｍ以上３０ｎｍ以下の厚さにスパッタ法で成膜した後、上層にコンタクトプラグの主たる構成要素となるタングステン（Ｗ）層を、例えば２００ｎｍ以上４００ｎｍ以下の厚さにＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜する。このとき、第１のコンタクトホール１０３は、後に第１のコンタクトプラグ１０４となる導電層（Ｔｉ、ＴｉＮ、Ｗの積層構造体）で充填される。
次に、化学的機械研磨法（ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法）を用いてウエハー全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。
次に、図４（ｃ）に示すように、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、タンタル窒化物等で構成される導電層１０５を、例えば２０ｎｍ以上１００ｎｍ以下の厚さにスパッタ法で形成する。導電層１０５の形成後に、さらにＣＭＰ法を用いて導電層１０５を平坦化してもよい。
続いて、図４（ｄ）に示すように、導電層１０５上に、第１の金属酸化物１０６ａを配置する。例えば、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の金属酸化物１０６ａであるＴａＯｘ１を配置してもよい。
良好な抵抗変化特性を得るために有効な一例として、第１の金属酸化物１０６ａの酸素含有率は、５５ａｔｍ％以上６５ａｔｍ％以下（ＴａＯｘ１におけるｘ１の値で１．２２以上１．８６以下）、抵抗率は１ｍΩ・ｃｍ以上５０ｍΩ・ｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下であってもよい。
続いて、第１の金属酸化物１０６ａ上に、絶縁物１０６ｃを単一の平板状に配置する。例えば、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする、いわゆる反応性スパッタ法を用いて、絶縁物１０６ｃとして窒化シリコン（ＳｉＮ）を配置してもよい。
次に、図４（ｅ）に示すように、絶縁物１０６ｃに、所望のマスク（図示せず）を用いて、第１の金属酸化物１０６ａに達する貫通孔１０６ｂ’を形成する。すなわち、絶縁物１０６ｃを部分的に除去し、第１の金属酸化物１０６ａを露出させる。貫通孔１０６ｂ’の直径（正方形状であれば１辺の長さ）は、例えば、プロセスルールで規定される最小加工寸法としてもよい。
この際、第１の金属酸化物１０６ａ中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、アルゴン（Ａｒ）などの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングをすることも好ましい。ウェットエッチングの場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図４（ｆ）に示すように、貫通孔１０６ｂ’の内部及び絶縁物１０６ｃの上方に第２の金属酸化物１０６ｂを配置する。例えば、第１の金属酸化物１０６ａと同様に、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の金属酸化物１０６ｂであるＴａＯｘ２を配置してもよい。
その後、図４（ｇ）に示すようにエッチバック処理により絶縁物１０６ｃ上の第２の金属酸化物１０６ｂを除去する。この結果、絶縁物１０６ｃの上記した部分的な除去部に第２の金属酸化物が形成される。上述した処理により、貫通孔１０６ｂ’に第２の金属酸化物１０６ｂが単一の平板状に配置され、第２の抵抗変化層１０６２の全体が単一の平板状の領域に配置される。
良好な抵抗変化特性を得るために有効な一例として、第２の金属酸化物１０６ｂの酸素含有率は６８ａｔｍ％以上７１ａｔｍ％以下（ＴａＯｘ２におけるｘ２の値で２．１以上２．５以下）、抵抗率は１０７ｍΩ・ｃｍ以上であってもよい。また、初期ブレイクダウンの低電圧化の観点から、膜厚は３ｎｍ以上１０ｎｍ以下としてもよい。第２の金属酸化物１０６ｂの膜厚は絶縁物１０６ｃの膜厚と同じである。
次に、図４（ｈ）に示すように、第２の金属酸化物１０６ｂ及び絶縁物１０６ｃ上に、貴金属（Ｐｔ、Ｉｒ、Ｐａなど）等で構成される導電層１０７を形成する。
次に、図４（ｉ）に示すように、所望のマスク（不図示）を用いて、導電層１０５、第１の金属酸化物１０６ａ、絶縁物１０６ｃ、及び導電層１０７を、抵抗変化素子２０の形状にパターニングする。抵抗変化素子２０の直径（正方形状であれば１辺の長さ）は、例えば、プロセスルールで規定される最小加工寸法の２倍又は３倍としてもよい。
これにより、第１の抵抗変化層１０６１と第２の抵抗変化層１０６２とを積層してなる抵抗変化層１０６が、第１の電極１０５と第２の電極１０７との間に介在する抵抗変化素子２０が形成される。
標準電極電位が高い材料として代表される貴金属などはエッチングが困難であるので、そのような貴金属を導電層１０７に用いた場合、まず導電層１０７を第２の電極１０７にパターニングし、パターニング後の第２の電極１０７をハードマスクとして抵抗変化素子２０を形成してもよい。
導電層１０５、第１の金属酸化物１０６ａ、絶縁物１０６ｃ、及び導電層１０７は、１つのマスクを用いて一括してパターニングしてもよく、また、別々のマスクを用いて個別にパターニングしてもよい。
最後に、図４（ｊ）に示すように、抵抗変化層１０６を被覆して、例えば５００ｎｍ以上１０００ｎｍ以下の厚さに第２の層間絶縁層１０８を形成し、図４（ａ）、（ｂ）と同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。第２の層間絶縁層１０８については、第１の層間絶縁層１０２と同様、プラズマＴＥＯＳ膜や、フッ素含有酸化物や、その他のｌｏｗ−ｋ材料を用いてもよい。その後、第２のコンタクトプラグ１０９を被覆して、第２の配線１１１を形成して、不揮発性記憶素子１０が完成する。
［不揮発性記憶素子の第２の製造方法］
図５（ａ）〜（ｉ）は、本発明の実施の形態１における不揮発性記憶装置の第２の製造方法の一例を示す断面図である。図５において、図４と同じ構成要素については同じ符号を用い、説明を省略する。図５（ｃ）以前の工程は、図４（ａ）〜（ｃ）と同様であるので、説明を省略する。
図５（ｄ）に示すように、第１の電極１０５上に、第１の金属酸化物１０６ａを配置する。例えば、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で、第２の金属酸化物１０６ａであるＴａＯｘ１を形成してもよい。
良好な抵抗変化特性を得るために有効な一例として、第１の金属酸化物１０６ａの酸素含有率は５５ａｔｍ％以上６５ａｔｍ％以下（ＴａＯｘ１におけるｘ１の値で１．２２以上１．８６以下）、抵抗率は１ｍΩ・ｃｍ以上５０ｍΩ・ｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下であってもよい。
続いて、第２の金属酸化物１０６ｂを単一の平板状に配置する。例えば、第１の金属酸化物１０６ａと同様に、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で、第２の金属酸化物１０６ｂであるＴａＯｘ２を配置してもよい。
良好な抵抗変化特性を得るために有効な一例として、第２の金属酸化物１０６ｂの酸素含有率は６８〜７１ａｔｍ％（ＴａＯｘ２におけるｘ２の値で２．１〜２．５）、抵抗率は１０７ｍΩ・ｃｍ以上、膜厚は３ｎｍ以上１０ｎｍ以下であってもよい。
次に、図５（ｅ）に示すように、所望のマスク（図示せず）を用いて、第２の金属酸化物１０６ｂを部分的に除去して、第１の金属酸化物１０６ａを露出させる。すなわち、第２の金属酸化物１０６ｂをドット状に残し、他の第２の金属酸化物１０６ｂを除去する。残す第２の金属酸化物１０６ｂの直径（正方形状であれば１辺の長さ）は、例えば、プロセスルールで規定される最小加工寸法としてもよい。
この際、第１の金属酸化物１０６ａ中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、アルゴン（Ａｒ）などの不活性ガスをエッチングガスとして使用するのが好ましい。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチをすることも好ましい。ウェットエッチングの場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
次に、図５（ｆ）に示すように、第１の金属酸化物１０６ａ及び第２の金属酸化物１０６ｂ上に絶縁物１０６ｃを配置する。例えば、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングする手法、いわゆる、反応性スパッタ法を用いて、絶縁物１０６であるＳｉＮを配置してもよい。
次に、図５（ｇ）に示すようにエッチバック処理により、第２の金属酸化物１０６ｂ上の絶縁物１０６ｃを除去する。この結果、第１の金属酸化物１０６ａ上でかつ第２の金属酸化物１０６ｂの上述した部分的な除去部に絶縁物１０６ｃを配置する。上述した処理により、絶縁物１０６ｃが単一の平板状に配置され、第２の抵抗変化層１０６２の全体が単一の平板状の領域に配置される。次に、第２の金属酸化物１０６ｂ及び絶縁物１０６ｃ上に、貴金属（Ｐｔ、Ｉｒ、Ｐａなど）等で構成される導電層１０７を形成する。
次に、図５（ｈ）に示すように、所望のマスク（不図示）を用いて、導電層１０５、第１の金属酸化物１０６ａ、絶縁物１０６ｃ及び導電層１０７を、抵抗変化素子２０の形状にパターニングする。抵抗変化素子２０の直径（正方形状であれば１辺の長さ）は、例えば、プロセスルールで規定される最小加工寸法の２倍又は３倍としてもよい。
これにより、第１の抵抗変化層１０６１と第２の抵抗変化層１０６２とを積層してなる抵抗変化層１０６が、第１の電極１０５と第２の電極１０７との間に介在する抵抗変化素子２０が形成される。
標準電極電位が高い材料として代表される貴金属などはエッチングが困難であるので、そのような貴金属を導電層１０７に用いた場合、まず導電層１０７を第２の電極１０７にパターニングし、パターニング後の第２の電極１０７をハードマスクとして抵抗変化素子２０を形成してもよい。
導電層１０５、第１の金属酸化物１０６ａ、絶縁物１０６ｃ、及び導電層１０７は、１つのマスクを用いて一括してパターニングしてもよく、また、別々のマスクを用いて個別にパターニングしてもよい。
最後に、図５（ｉ）に示すように、抵抗変化層１０６を被覆して、例えば５００ｎｍ以上１０００ｎｍ以下の厚さの第２の層間絶縁層１０８を形成し、図５（ａ）、（ｂ）と同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子１０が完成する。
［初期ブレイクダウン電圧の低減］
図６は、本実施の形態に係る不揮発性記憶素子１０（実施例）及び従来の不揮発性記憶素子５０（従来例）のそれぞれにおける初期ブレイクダウン電圧を示すグラフである。従来例、実施例共に、測定した初期ブレイクダウン電圧のばらつき範囲をエラーバーで、また、初期ブレイクダウン電圧の平均値を○で示している。実施例では、従来例よりも大幅に初期ブレイクダウン電圧が低減している。
このように、不揮発性記憶素子１０では、第２の抵抗変化層１０６２が第２の金属酸化物１０６ｂと絶縁物１０６ｃとで構成されることで、不揮発性記憶素子５０と比べて、動作電流の実効的な経路の断面積が縮小されることにより、リーク電流を低減し、初期ブレイクダウン電圧を大幅に低減することができる。
［抵抗変化特性のばらつき低減］
次に、実施の形態に係る不揮発性記憶素子１０に対して電気的パルスを印加した場合の抵抗変化について説明する。
図７は、不揮発性記憶素子１０における抵抗値とパルス印加回数との関係の一例を示すグラフである。図７には、不揮発性記憶素子１０の第１の電極１０５と第２の電極１０７との間（以下では簡潔に電極間とも言う）にパルス幅が１００ｎｓで極性が異なる電気的パルスを交互に印加したときの、不揮発性記憶素子１０の抵抗値の変化の一例が示されている。
電極間に極性が異なる電気的パルスを交互に印加することにより、不揮発性記憶素子１０の抵抗値は可逆的に変化する。具体的には、図７においては、負電圧パルス（電圧−１．５Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、不揮発性記憶素子１０の抵抗値が減少して約１万Ω（低抵抗値）となり、正電圧パルス（電圧＋２．４Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗値が増加して数十万Ω（高抵抗値）となる。
なお、電圧の極性について、第１の電極１０５を基準に第２の電極１０７に正の電圧を印加する場合を「正電圧」と定義し、第１の電極１０５を基準に第２の電極１０７に負の電圧を印加する場合を「負電圧」と定義する。以下、電圧の極性について同様の定義を用いる。なお、図７に示す結果は、抵抗変化層１０６の直径が０．５μｍ、第１の抵抗変化層１０６１の厚さが約４５ｎｍ、第２の抵抗変化層１０６２の厚さが５ｎｍの試料による実測値である。
図８は、本実施の形態に係る不揮発性記憶素子１０（実施例）及び従来の不揮発性記憶素子５０（従来例）のそれぞれにおける動作電流（抵抗変化層の抵抗値を変化させるために印加した電流）の分布を示すグラフである。ここで、ＬＲ電流は抵抗変化層を低抵抗値に変化させるための電流を表し、ＨＲ電流は抵抗変化層を高抵抗値に変化させるための電流を表している。従来例、実施例共に、ＨＲ電流、ＬＲ電流の各々について、測定した電流値のばらつき範囲をエラーバーで、また、電流値の平均値を○で示している。
不揮発性記憶素子５０による比較例に比べ、不揮発性記憶素子１０による実施例の方がＬＲ電流、ＨＲ電流ともばらつきが低減している。ＬＲ電流、ＨＲ電流のばらつきが低減する理由は、不揮発性記憶素子１０では、第２の金属酸化物１０６ｂの領域、すなわち、第２の抵抗変化層１０６２の中央部分に導電パスが形成され、不揮発性記憶素子５０の場合のように素子加工時のダメージや酸化の影響を受けやすい側面部分に導電パスが形成されることがないためである。同様の理由から、不揮発性記憶素子１０によれば、不揮発性記憶素子５０と比べて、電流値のばらつきだけでなく、抵抗値のばらつきを低減する効果も得られる。
［不揮発性記憶素子の動作例］
次に、本実施の形態に係る不揮発性記憶素子のメモリとしての動作例、すなわち情報の書き込み及び読み出しをする場合の動作例を、図面を参照して説明する。
図９は、不揮発性記憶素子１０において情報を書き込む場合の動作例を示す図である。
図９に示されるように、第１の電極１０５と第２の電極１０７との間に、振幅が所定の閾値電圧以上でパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスを交互に印加すると、抵抗変化層１０６の抵抗値が変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０６の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０６の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。電圧Ｅ１は、例えば−１．５Ｖであり、電圧Ｅ２は例えば＋２．４Ｖである。
図９に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、抵抗変化層の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、抵抗変化層の抵抗値が低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
図１０は、本発明の実施の形態に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。
図１０に示されるように、情報の読み出しを行う場合、抵抗変化層の抵抗値を変化させるときに印加する電気的パルスよりも十分振幅の小さい読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜、例えば０．５Ｖ）を電極間に印加する。その結果、抵抗変化層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
図１０に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値Ｉａが検出された場合は情報「１」が、出力電流値Ｉｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
以上のように、第１の電極１０５と第２の電極１０７とに挟まれた領域において、抵抗変化層が記憶部として機能することにより、不揮発性記憶素子１０がメモリとして動作することになる。
（不揮発性記憶素子の第１の適用例）
本実施の形態における不揮発性記憶素子の第１の適用例として、１つの不揮発性記憶素子が１つのダイオードと１つの抵抗変化素子とで構成される不揮発性記憶装置について説明する。
［第１の適用例における不揮発性記憶装置の構成］
図１１は、本発明の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の第１の適用例における構成を示すブロック図である。また、図１２は、図１１に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。本適用例は、不揮発性記憶素子を抵抗変化素子とダイオードの直列接続にて構成したクロスポイント型のメモリセルを備えた不揮発性記憶装置である。
図１１に示すように、本例の不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、メモリセルアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」又は「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリセルアレイ２０２は、図１１及び図１２に示すように、半導体基板の上に互いに平行に形成された複数のワード線（第１の配線）ＷＬ０、ＷＬ１、ＷＬ２、…と、これらの複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…に立体交差するように形成された複数のビット線（第２の配線）ＢＬ０、ＢＬ１、ＢＬ２、…とを備えている。ここでは、各ワード線と各ビット線とが直交する例を示している。
また、メモリセルアレイ２０２には、これらの複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…と複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１、Ｍ１１２、Ｍ１１３、Ｍ１２１、Ｍ１２２、Ｍ１２３、Ｍ１３１、Ｍ１３２、Ｍ１３３、…が設けられている。
メモリセルＭ１１１、Ｍ１１２、…のそれぞれは、上述した本実施の形態に係る不揮発性記憶素子１０と、不揮発性記憶素子１０に直列に接続された電流制御素子とで構成され、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の金属酸化物で構成される抵抗変化層を有している。
なお、図１１におけるメモリセルＭ１１１、Ｍ１１２、…は、図１２ではメモリセル２１０として示されている。
［第１の適用例の不揮発性記憶装置における不揮発性記憶素子の構成］
図１３は、図１１に示される不揮発性記憶装置の第１の適用例における不揮発性記憶素子の構成を示す断面図である。なお、図１３では、図１２のＢ部における構成が示されている。
図１３に示すように、本適用例の不揮発性記憶装置において、不揮発性記憶素子２１０は、銅配線である下部配線２１２（図１４におけるワード線ＷＬ１に相当する）及び上部配線２１１（図１４におけるビット線ＢＬ１に相当する）の間に介在しており、下部電極２１７と、電流制御層２１６と、内部電極２１５と、抵抗変化層２１４と、上部電極２１３とが順に積層されて構成されている。
ここで、内部電極２１５、抵抗変化層２１４、及び上部電極２１３は、図３（ａ）に示した本発明の実施の形態に係る不揮発性記憶素子１０における第１の電極１０５、抵抗変化層１０６、及び第２の電極１０７にそれぞれ相当する。したがって、本適用例における構成も、本発明の実施の形態における構成と同様にして形成される。
電流制御素子２１６は、ＴａＮで構成される内部電極２１５を介して、抵抗変化層２１４と直列接続されており、電流制御層２１６と抵抗変化層２１４とは電気的に接続されている。この下部電極２１７、電流制御層２１６、内部電極２１５で構成される電流制御素子は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。ＭＳＭダイオードの方がより多くの電流を流すことができる。電流制御層２１６としては、アモルファスＳｉ等を用いることができる。また、この電流制御素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上又は−１Ｖ以下）で導通するように構成されている。
なお、タンタル及びその酸化物は、半導体プロセスに一般的に用いられている材料であり、非常に親和性が高いといえる。そのため、既存の半導体製造プロセスに容易に組み入れることが可能である。
［多層化構造の不揮発性記憶装置の構成例］
図１１及び図１２に示した本適用例の不揮発性記憶装置におけるメモリセルアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。
図１４は、図１２に示される不揮発性記憶装置の第１の適用例を多層化した構造におけるメモリセルアレイの構成を示す斜視図である。図１４に示すように、この不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線（第１の配線）２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数の下部配線２１２に立体交差するように形成された複数の上部配線（第２の配線）２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリセルアレイが、複数積層されてなる多層化メモリセルアレイを備えている。
なお、図１４に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
このように構成された多層化メモリセルアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。
なお、本発明の実施の形態において説明したように、本発明における抵抗変化層は低温で形成することが可能である。したがって、本実施の形態で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタ及びシリサイドなどの配線材料に影響を与えることがないため、多層化メモリセルアレイを容易に実現することができる。すなわち、本発明のタンタル酸化物を含む抵抗変化層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。
（不揮発性記憶素子の第２の適用例）
本実施の形態における不揮発性記憶素子の第２の適用例として、１つの不揮発性記憶素子が１つのトランジスタと１つの抵抗変化素子とで構成される不揮発性記憶装置について説明する。
［第２の適用例における不揮発性記憶装置の構成］
図１５は、本発明の実施の形態に係る不揮発性記憶素子が適用された不揮発性記憶装置の第２の適用例における構成を示すブロック図である。また、図１６は、図１５に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。本適用例は、不揮発性記憶素子を抵抗変化素子とトランジスタとで構成した１トランジスタ−１不揮発性記憶素子（１Ｔ１Ｒ型）のメモリセルを備えた不揮発性記憶装置である。
図１５に示すように、本適用例における不揮発性記憶装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリセルアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」又は「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。また、不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
メモリセルアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線（第１の配線）ＷＬ０、ＷＬ１、ＷＬ２、…及びビット線（第２の配線）ＢＬ０、ＢＬ１、ＢＬ２、…と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、…及びビット線ＢＬ０、ＢＬ１、ＢＬ２、…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３、…と、トランジスタＴ１１、Ｔ１２、…と１対１に設けられた複数のメモリセルＭ２１１、Ｍ２１２、Ｍ２１３、Ｍ２２１、Ｍ２２２、Ｍ２２３、Ｍ２３１、Ｍ２３２、Ｍ２３３、…とを備えている。ここでは、各ワード線と各ビット線とが直交する例を示している。
また、メモリセルアレイ３０２は、ワード線ＷＬ０、ＷＬ１、ＷＬ２、…に平行して配列されている複数のプレート線（第３の配線）ＰＬ０、ＰＬ１、ＰＬ２、…を備えている。図１６に示すように、ワード線ＷＬ０、ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０、ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０、ＰＬ１が配されている。なお、上記の構成例では、プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、プレート線はトランジスタに共通の電位を与える構成としているが、行選択回路／ドライバと同様の構成のプレート線選択回路／ドライバを有し、選択されたプレート線と非選択のプレート線とを異なる電圧（異なる極性も含む）で駆動する構成としてもよい。
ここで、メモリセルＭ２１１、Ｍ２１２、…は、それぞれが上述した本実施の形態に係る不揮発性記憶素子１０に相当し、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の金属酸化物で構成される抵抗変化層を有している。より具体的には、図１６における不揮発性記憶素子３１３が、図１５におけるメモリセルＭ２１１、Ｍ２１２、…に相当し、この不揮発性記憶素子３１３は、上部電極３１４、積層構造の酸素不足型の金属酸化物で構成される抵抗変化層３１５、及び下部電極３１６から構成されている。図１６には、さらに、プラグ層３１７、金属配線層３１８、及びソース又はドレイン領域３１９が示されている。
図１５に示すように、トランジスタＴ１１、Ｔ１２、Ｔ１３、…のドレインはビット線ＢＬ０に、トランジスタＴ２１、Ｔ２２、Ｔ２３、…のドレインはビット線ＢＬ１に、トランジスタＴ３１、Ｔ３２、Ｔ３３、…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、トランジスタＴ１１、Ｔ２１、Ｔ３１、…のゲートはワード線ＷＬ０に、トランジスタＴ１２、Ｔ２２、Ｔ３２、…のゲートはワード線ＷＬ１に、トランジスタＴ１３、Ｔ２３、Ｔ３３、…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、トランジスタＴ１１、Ｔ１２、…のソースはそれぞれ、メモリセルＭ２１１、Ｍ２１２、…と接続されている。
また、メモリセルＭ２１１、Ｍ２２１、Ｍ２３１、…はプレート線ＰＬ０に、メモリセルＭ２１２、Ｍ２２２、Ｍ２３２、…はプレート線ＰＬ１に、メモリセルＭ２１３、Ｍ２２３、Ｍ２３３、…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１、Ｍ２１２、…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧又は読み出し用電圧を印加する。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」又は「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１Ｔ１Ｒ型の不揮発性記憶素子の構造を有する本適用例の場合、第１の適用例におけるクロスポイント型の不揮発性記憶素子の構成と比べて、多層化していないことから、記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
また、第１の適用例の場合と同様に、本発明における抵抗変化層は低温で形成することが可能であることから、本適用例で示すような配線工程での積層化を行う場合であっても、下層工程で形成されたトランジスタ及びシリサイドなどの配線材料に影響を与えることがないという利点がある。
さらに、第１の適用例の場合と同様に、タンタル及びその酸化物の形成は、既存の半導体製造プロセスに容易に組み入れることが可能であるため、本適用例における不揮発性記憶装置を容易に製造することができる。
なお、上述した実施の形態においては、抵抗変化層としての金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、第１の電極と第２の電極間に挟まれる金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
また、スパッタリングにて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
本発明は、抵抗変化型の半導体記憶素子及びこれを備えた不揮発性記憶装置の製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器に有用である。
１０、５０ 不揮発性記憶素子
１００ 基板
１０１ 第１の配線
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトホール
１０４ 第１のコンタクトプラグ
１０５ 第１の電極
１０６ 抵抗変化層
１０６１ 第１の抵抗変化層
１０６２ 第２の抵抗変化層
１０６ａ 第１の金属酸化物
１０６ｂ 第２の金属酸化物
１０６ｃ 絶縁物
１０７ 第２の電極
１０８ 第２の層間絶縁層
１０９ 第２のコンタクトホール
１１０ 第２のコンタクトプラグ
１１１ 第２の配線
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリセルアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 抵抗変化層
２１５ 内部電極
２１６ 電流制御層
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の抵抗変化層
３００ 不揮発性記憶装置
３０１ メモリ本体部
３０２ メモリセルアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 抵抗変化層
３１６ 下部電極
ＢＬ０、ＢＬ１、… ビット線
Ｍ１１、Ｍ１２、… メモリセル
Ｔ１１、Ｔ１２、… トランジスタ
ＷＬ０、ＷＬ１、… ワード線

Claims (15)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と
    を備え、
    前記抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層との少なくとも２層からなり、
    前記第１の抵抗変化層は、第１の金属酸化物で構成され、
    前記第２の抵抗変化層は、全体が単一の平板状の領域に配置され、かつ第２の金属酸化物で単一の平板状に構成された第１の部分と絶縁物で単一の平板状に構成された第２の部分とからなり、
    前記第２の金属酸化物の酸素不足度は、前記第１の金属酸化物の酸素不足度よりも小さく、
    前記第２の抵抗変化層の前記第１の部分と前記第２の部分とは、前記第１の抵抗変化層の前記第２の抵抗変化層に面する主面の相異なる部分と接している
    不揮発性記憶素子。
  2. 前記第２の抵抗変化層の膜厚が３ｎｍ以上１０ｎｍ以下である
    請求項１に記載の不揮発性記憶素子。
  3. 前記第２の抵抗変化層の前記第１の部分と前記第２の部分とは、前記第２の電極の前記第２の抵抗変化層に面する主面の相異なる部分と接している
    請求項１に記載の不揮発性記憶素子。
  4. 前記第２の抵抗変化層の前記第１の部分は前記第２の抵抗変化層の側面を含まない部分であり、前記第２の抵抗変化層の前記第２の部分は前記第２の抵抗変化層の側面を含む部分である
    請求項１に記載の不揮発性記憶素子。
  5. 前記絶縁物が、酸化物、窒化物、及び酸窒化物のうちの何れかである
    請求項１に記載の不揮発性記憶素子。
  6. 前記第１の金属酸化物及び第２の金属酸化物の各々が、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のうちの何れかである
    請求項１に記載の不揮発性記憶素子。
  7. 電気パルスの印加に応じて酸素不足度が可逆的に変化する局所領域が、前記第２の金属酸化物の中に形成されている
    請求項１に記載の不揮発性記憶素子。
  8. 前記第１の部分の寸法は、長さの比で、前記第２の抵抗変化層の寸法の半分以下である
    請求項１に記載の不揮発性記憶素子。
  9. 第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、同じ金属である
    請求項１に記載の不揮発性記憶素子。
  10. 第１の金属酸化物を構成する第１の金属と、第２の金属酸化物を構成する第２の金属とは、異なる金属である
    請求項１に記載の不揮発性記憶素子。
  11. 半導体基板上に、第１の電極を形成する工程と、
    前記第１の電極上に第１の金属酸化物を配置する工程と、
    前記第１の金属酸化物上に絶縁物を単一の平板状に配置する工程と、
    前記絶縁物を部分的に除去し、前記第１の金属酸化物を露出させる工程と、
    前記絶縁物の除去部に前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物を単一の平板状に配置する工程と、
    前記絶縁物上及び前記第２の金属酸化物上に第２の電極を形成する工程と
    を含む不揮発性記憶素子の製造方法。
  12. 前記絶縁物を部分的に除去し、前記第１の金属酸化物を露出させる工程は、
    前記絶縁物に貫通孔を形成することで前記第１の金属酸化物を露出する工程であり、
    前記絶縁物の除去部に前記第１の金属酸化物よりも酸素不足度が小さい前記第２の金属酸化物を単一の平板状に配置する工程は、
    前記貫通孔の内部及び前記絶縁物の上方に前記第２の金属酸化物を形成する工程と、
    前記絶縁物上の前記第２の金属酸化物を除去する工程とを含む
    請求項１１に記載の不揮発性記憶素子の製造方法。
  13. 半導体基板上に、第１の電極を形成する工程と、
    前記第１の電極上に第１の金属酸化物を配置する工程と、
    前記第１の金属酸化物上に前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物を単一の平板状に配置する工程と、
    前記第２の金属酸化物を部分的に除去し、前記第１の金属酸化物を露出させる工程と、
    前記第１の金属酸化物上でかつ前記第２の金属酸化物の除去部に絶縁物を単一の平板状に配置する工程と、
    前記絶縁物上及び前記第２の金属酸化物上に第２の電極を形成する工程と
    を含む不揮発性記憶素子の製造方法。
  14. 前記第１の金属酸化物上でかつ前記第２の金属酸化物の除去部に絶縁物を単一の平板状に配置する工程は、
    前記第１の金属酸化物及び前記第２の金属酸化物上に絶縁物を形成する工程と、
    前記第２の金属酸化物上の絶縁物を除去する工程と
    を含む請求項１３に記載の不揮発性記憶素子の製造方法。
  15. さらに、前記第１の電極と前記第２の電極との間に電気パルスを印加することにより、前記第２の金属酸化物の中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する局所領域を形成する工程を含む
    請求項１１から１４のいずれかに記載の不揮発性記憶素子の製造方法。
JP2013167082A 2012-09-14 2013-08-09 不揮発性記憶素子及び不揮発性記憶素子の製造方法 Active JP5571833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013167082A JP5571833B2 (ja) 2012-09-14 2013-08-09 不揮発性記憶素子及び不揮発性記憶素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012202902 2012-09-14
JP2012202902 2012-09-14
JP2013167082A JP5571833B2 (ja) 2012-09-14 2013-08-09 不揮発性記憶素子及び不揮発性記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014075576A JP2014075576A (ja) 2014-04-24
JP5571833B2 true JP5571833B2 (ja) 2014-08-13

Family

ID=50273515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013167082A Active JP5571833B2 (ja) 2012-09-14 2013-08-09 不揮発性記憶素子及び不揮発性記憶素子の製造方法

Country Status (2)

Country Link
US (1) US9159917B2 (ja)
JP (1) JP5571833B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680093B2 (en) * 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
JP2016129318A (ja) 2015-01-09 2016-07-14 株式会社東芝 ルックアップテーブル回路および不揮発性記憶装置
JP2019054208A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 記憶装置
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US20200259083A1 (en) * 2019-02-08 2020-08-13 Arm Limited Method for fabrication of a cem device
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228033B2 (ja) * 2006-03-08 2009-02-25 パナソニック株式会社 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP2008071786A (ja) 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 抵抗変化型メモリとその製造方法
WO2008102718A1 (ja) 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
WO2011007538A1 (ja) 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
WO2012023269A1 (ja) * 2010-08-17 2012-02-23 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US8889478B2 (en) * 2010-11-19 2014-11-18 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element
WO2012070238A1 (ja) * 2010-11-24 2012-05-31 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
US9680093B2 (en) * 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
JP5340508B1 (ja) * 2011-11-17 2013-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013080452A1 (ja) * 2011-12-02 2013-06-06 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
WO2013145741A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法

Also Published As

Publication number Publication date
US9159917B2 (en) 2015-10-13
JP2014075576A (ja) 2014-04-24
US20140077144A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP4688979B2 (ja) 抵抗変化型素子および抵抗変化型記憶装置
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5174282B2 (ja) 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
JP5427982B2 (ja) 不揮発性記憶装置及びその製造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
WO2010064446A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
WO2013061559A1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
JP2013161933A (ja) 不揮発性記憶素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R151 Written notification of patent or utility model registration

Ref document number: 5571833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250