JP5352032B2 - 不揮発性記憶素子および不揮発性記憶装置 - Google Patents

不揮発性記憶素子および不揮発性記憶装置 Download PDF

Info

Publication number
JP5352032B2
JP5352032B2 JP2013525047A JP2013525047A JP5352032B2 JP 5352032 B2 JP5352032 B2 JP 5352032B2 JP 2013525047 A JP2013525047 A JP 2013525047A JP 2013525047 A JP2013525047 A JP 2013525047A JP 5352032 B2 JP5352032 B2 JP 5352032B2
Authority
JP
Japan
Prior art keywords
electrode
nonvolatile memory
oxide layer
memory element
local region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013525047A
Other languages
English (en)
Other versions
JPWO2013051267A1 (ja
Inventor
志強 魏
剛 高木
覚 三谷
俊作 村岡
幸治 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013525047A priority Critical patent/JP5352032B2/ja
Application granted granted Critical
Publication of JP5352032B2 publication Critical patent/JP5352032B2/ja
Publication of JPWO2013051267A1 publication Critical patent/JPWO2013051267A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性記憶素子に関し、特に、印加される電気的信号に応じて抵抗値が可逆的に変化する抵抗変化型の不揮発性記憶素子および不揮発性記憶素子を備えた不揮発性記憶装置に関する。
近年、電気機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、大容量で、かつ不揮発性のメモリデバイスに対する要求が高まってきている。こうした要求に応える１つの方策として、与えられた電気的信号によって抵抗値が変化し、その状態を保持しつづける不揮発性記憶素子をメモリセルに用いた不揮発性メモリデバイス（以下、ＲｅＲＡＭとよぶ）が注目されている。これは不揮発性記憶素子の構成が比較的簡単で高密度化が容易であることや、従来の半導体プロセスとの整合性をとりやすい等の特徴に起因している。
このような不揮発性記憶素子は、抵抗変化層に用いる材料（抵抗変化材料）によって大きく２種類に分類される。その一つは、特許文献１等に開示されているペロブスカイト材料（Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）、Ｌａ１−ｘＳｒｘＭｎＯ３（ＬＳＭＯ）、ＧｄＢａＣｏｘＯｙ（ＧＢＣＯ）等）を抵抗変化材料に用いた抵抗変化型の不揮発性記憶素子である。
また、他の一つは、２元系の遷移金属酸化物を抵抗変化材料に用いた抵抗変化型の不揮発性記憶素子である。２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較しても組成および構造が非常に単純であるため、製造時における組成制御および成膜が容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、近年多くの研究がなされている。
抵抗変化の物理的なメカニズムについては未だに不明なところが多いが、近年の研究では、２元系の遷移金属酸化物中に導電性のフィラメントが形成され、酸化還元によるそのフィラメント中の欠陥密度変化が抵抗変化の要因として有力視されている（例えば、特許文献２および非特許文献１を参照）。
図１７は、特許文献２に開示されている従来の不揮発性記憶素子１４００の構成を示す断面図である。
遷移金属酸化物からなる抵抗変化層１４０５が第１の電極１４０３と第２の電極１４０６とに挟まれた原形構造（図１７（ａ））に対して、第１の電極１４０３および第２の電極１４０６間に電圧（初期ブレイク電圧）を印加することにより、第１の電極１４０３および第２の電極１４０６間の電流経路（第１の電極１４０３および第２の電極１４０６間を流れる電流の電流密度が局所的に高くなる部分）となるフィラメント１４０５ｃが形成されている（図１７（ｂ））。
米国特許第６４７３３３２号明細書 特開２００８−３０６１５７号公報
R.Waser et al., Advanced Materials , NO21, 2009, pp.2632-2663
上述したような遷移金属酸化物を抵抗変化材料に用いた従来の不揮発性記憶素子において、抵抗変化特性のばらつきの低減が望まれる。そこで、本発明者らが鋭意検討を行なった結果、従来の抵抗変化素子において、以下のような問題があることを見出した。
遷移金属酸化物を用いた従来の不揮発性記憶素子は、初期ブレイク電圧の印加によって、抵抗変化層にフィラメントが形成されることにより、抵抗変化できる状態となる。このとき、抵抗変化層に形成されるフィラメントは、第１の電極と第２の電極とを接続するように、抵抗変化層を貫通している。このようなフィラメントを有する抵抗変化素子は、抵抗変化における抵抗変化層の抵抗値のばらつきが大きくなり、抵抗変化特性のばらつきが大きくなる問題がある。
本発明は、上記課題を解決するためになされたものであり、抵抗変化特性のばらつきが小さい不揮発性記憶素子および不揮発性記憶装置を提供することを目的としている。
従来の課題を解決するために、本発明の一態様に係る不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極および前記第２の電極間に与えられる電圧極性に基づいて可逆的に高抵抗状態と低抵抗状態とを遷移する抵抗変化層とを備え、前記抵抗変化層は、第１の金属の酸化物を含む第１の酸化物層と、前記第１の酸化物層と前記第２の電極との間に接して配置され、第２の金属の酸化物を含み、前記第１の酸化物層に比べて酸素不足度が小さい第２の酸化物層と、前記第１の酸化物層及び前記第２の酸化物層内に前記第２の電極と接して配置され、前記第１の電極に接しておらず、前記第２の酸化物層に比べて酸素不足度が大きく、前記第１の酸化物層と酸素不足度が異なる局所領域とを含むことを特徴とする。
本発明によれば、局所領域で抵抗変化を制御することにより、抵抗変化特性のばらつきが少ない不揮発性記憶素子が得られる。また、当該不揮発性記憶素子を用いた不揮発性記憶装置の微細化および大容量化を実現することができる。
図１は、本発明の実施の形態１に係る不揮発性記憶素子の断面図である。 図２Ａは、局所領域におけるフィラメントの形成を説明するための図である。 図２Ｂは、局所領域におけるフィラメントの形成を説明するための図である。 図２Ｃは、局所領域におけるフィラメントの形成を説明するための図である。 図３Ａは、本発明の実施の形態１に係る不揮発性記憶素子の要部の製造方法を示す断面図である。 図３Ｂは、本発明の実施の形態１に係る不揮発性記憶素子の要部の製造方法を示す断面図である。 図３Ｃは、本発明の実施の形態１に係る不揮発性記憶素子の要部の製造方法を示す断面図である。 図３Ｄは、本発明の実施の形態１に係る不揮発性記憶素子の要部の製造方法を示す断面図である。 図４は、本発明の実施の形態１に係る不揮発性記憶素子の動作例を示す図である。 図５Ａは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化の初期ブレイク電圧依存性を示す図である。 図５Ｂは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化の初期ブレイク電圧依存性を示す図である。 図５Ｃは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化の初期ブレイク電圧依存性を示す図である。 図５Ｄは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、高抵抗状態での電流値および低抵抗状態での抵抗値の正規分布を示す図である。 図５Ｅは、図５Ｄの高抵抗状態での電流値および低抵抗状態での電流値の正規分布の傾きの初期ブレイク電圧依存性を示す図である。 図６Ａは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化を示す図である。 図６Ｂは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化を示す図である。 図６Ｃは、本発明の実施の形態１に係る抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子において、第１の電極と第２の電極とにＰｔを用いたときの、電圧パルスの印加回数に対する抵抗変化を示す図である。 図７は、本発明の実施の形態１の変形例に係る不揮発性記憶素子の断面図である。 図８Ａは、初期ブレイク電圧を−２．５Ｖとして動作させた不揮発性記憶素子の局所領域のＴＥＭ写真である。 図８Ｂは、初期ブレイク電圧を−５．０Ｖとして動作させた不揮発性記憶素子の局所領域のＴＥＭ写真である。 図９は、本発明の実施の形態１に係る抵抗変化層の酸素含有量の典型例について説明するための図である。 図１０は、本発明の実施の形態２に係る不揮発性記憶装置の構成を示すブロック図である。 図１１は、図１０におけるＡ部の構成（４ビット分の構成）を示す斜視図である。 図１２は、本発明の実施の形態２に係る不揮発性記憶装置が備える不揮発性記憶素子の構成を示す断面図である。 図１３は、本発明の実施の形態２に係る不揮発性記憶装置の動作例を示すタイミングチャートである。 図１４は、本発明の実施の形態３に係る不揮発性記憶装置の構成を示すブロック図である。 図１５は、図１４におけるＣ部の構成（２ビット分の構成）を示す断面図である。 図１６は、本発明の実施の形態３に係る不揮発性記憶装置の動作例を示すタイミングチャートである。 図１７は、従来例に係る不揮発性記憶素子の断面図である。
本発明の一態様に係る不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極および前記第２の電極間に与えられる電圧極性に基づいて可逆的に高抵抗状態と低抵抗状態とを遷移する抵抗変化層とを備え、前記抵抗変化層は、第１の金属の酸化物を含む第１の酸化物層と、前記第１の酸化物層と前記第２の電極との間に接して配置され、第２の金属の酸化物を含み、前記第１の酸化物層に比べて酸素不足度が小さい第２の酸化物層と、前記第１の酸化物層及び前記第２の酸化物層内に前記第２の電極と接して配置され、前記第１の電極に接しておらず、前記第２の酸化物層に比べて酸素不足度が大きく、前記第１の酸化物層と酸素不足度が異なる局所領域とを含むことを特徴とする。
このような構成、すなわち局所領域が抵抗変化層の膜厚よりも小さい構成とすることにより、初期ブレイク電圧を低くし、低電圧で抵抗変化することが可能となる。さらに、局所領域は第１の電極と接していないため、第１の電極の影響によって生じる寄生抵抗の抵抗変化を抑制し、抵抗変化特性のばらつきを小さくすることができる。
ここで、前記局所領域は、前記第１の酸化物層内に配置され、前記第１の電極に接しておらず、前記第１の酸化物層に比べて酸素不足度が大きい第１の局所領域と、前記第１の局所領域と前記第２の電極との間に前記第１の局所領域及び前記第２の電極に接して配置され、前記第１の局所領域に比べて酸素不足度が小さく、前記第２の酸化物層に比べて酸素不足度が大きい第２の局所領域とを含んでもよい。
また、前記抵抗変化層は、前記第２の局所領域において高抵抗状態と低抵抗状態とを遷移してもよい。
また、前記第２の局所領域は、前記第１の電極から前記第２の電極に向かう方向の膜厚において前記第２の酸化物層の膜厚よりも小さい部分を有してもよい。
また、前記第２の酸化物層と前記第１の酸化物層とに含まれる金属の酸化物は、同種の金属の酸化物であってもよい。
また、前記同種の金属は、Ｔａであってもよい。
また、前記第１の電極と前記第２の電極とは同一材料から構成されてもよい。
また、不揮発性記憶素子は、さらに、前記抵抗変化層に電気的に接続された負荷素子を備えてもよい。
また、前記負荷素子は、固定抵抗、トランジスタ、またはダイオードであってもよい。
また、前記第１の局所領域は、前記抵抗変化層に１つのみ形成されていてもよい。
また、本発明の一態様に係る不揮発性記憶装置は、基板と、前記基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられた請求項１〜９のいずれか１項に記載の不揮発性記憶素子とを具備するメモリセルアレイと、前記メモリセルアレイが具備する不揮発性記憶素子から、少なくとも一つの不揮発性記憶素子を選択する選択回路と、前記選択回路で選択された不揮発性記憶素子に電圧を印加することでデータを書き込む書き込み回路と、前記選択回路で選択された不揮発性記憶素子の抵抗値を検出することでデータを読み出す読み出し回路とを備えることを特徴とする。
このような構成とすることにより、抵抗変化特性のばらつきを小さくすることができる。
ここで、前記不揮発性記憶素子は、前記抵抗変化層に電気的に接続された電流制御素子を備えてもよい。
また、本発明の一態様に係る不揮発性記憶装置は、基板と、前記基板上に形成された、複数のワード線および複数のビット線、前記複数のワード線および複数のビット線にそれぞれ接続された複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の上記不揮発性記憶素子とを具備するメモリセルアレイと、前記メモリセルアレイが具備する不揮発性記憶素子から、少なくとも一つの不揮発性記憶素子を選択する選択回路と、前記選択回路で選択された不揮発性記憶素子に電圧を印加することでデータを書き込む書き込み回路と、前記選択回路で選択された不揮発性記憶素子の抵抗値を検出することでデータを読み出す読み出し回路とを備えることを特徴とする。
このような構成とすることにより、抵抗変化特性のばらつきを小さくすることができる。
本発明によれば、局所領域で抵抗変化を制御することにより、抵抗変化特性のばらつきが少ない不揮発性記憶素子が得られる。また、当該不揮発性記憶素子を用いた不揮発性記憶装置の微細化および大容量化を実現することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付し、説明を省略する。また、以下において記述される数値、材料、成膜方法などは、すべて本発明の実施の形態を具体的に説明するために例示するものであり、本発明はこれらに制限されない。さらに、以下において記述される構成要素間の接続関係は、本発明の実施の形態を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらにまた、本発明は、請求の範囲によって定まる。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
（実施の形態１）
［不揮発性記憶素子の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶素子の一構成例を示す断面図である。
本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された層間絶縁膜１０２と、その層間絶縁膜１０２上に形成された第１の電極１０３と、第２の電極１０６と、第１の電極１０３および第２の電極１０６に挟まれた抵抗変化層１０４とを備えている。
抵抗変化層１０４は、第１の電極１０３と第２の電極１０６との間に介在し、第１の電極１０３と第２の電極１０６との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、抵抗変化層１０４は、第１の電極１０３と第２の電極１０６との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。
ここで、抵抗変化層１０４は、第１の電極１０３に接続する第１の酸化物層１０４ａと、その第１の酸化物層１０４ａ上に形成され、第２の電極１０６に接続する第２の酸化物層１０４ｂとの少なくとも２層を積層して構成され、第１の酸化物層１０４ａおよび第２の酸化物層１０４ｂ内に第２の電極１０６と接して配置され、第１の電極１０３に接していない局所領域１０５を備えている。局所領域１０５は、少なくとも一部が第２の酸化物層１０４ｂに形成され、電気パルスの印加に応じて酸素不足度が可逆的に変化する。局所領域１０５は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
積層構造の抵抗変化層１０４における抵抗変化現象は、微小な局所領域１０５中で酸化還元反応が起こって、局所領域１０５中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の電極１０６に、第１の電極１０３を基準にして正の電圧を印加したとき、抵抗変化層１０４中の酸素イオンが第２の金属の酸化物側に引き寄せられる。これによって、微小な局所領域１０５中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域１０５中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の電極１０６に、第１の電極１０３を基準にして負の電圧を印加したとき、第２の酸化物層１０４ｂ中の酸素イオンが第１の酸化物層１０４ａ側に押しやられる。これによって、第２の酸化物層１０４ｂ中に形成された微小な局所領域１０５中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域１０５中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
抵抗変化層１０４は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの積層構造を有する。第１の酸化物層１０４ａは、酸素不足型の第１の金属の酸化物を含み、第２の酸化物層１０４ｂは、第１の金属の酸化物よりも酸素不足度が小さい第２の金属の酸化物を含む。従って、第２の酸化物層１０４ｂの酸素不足度は、第１の酸化物層の酸素不足度よりも小さい。そのため、第２の酸化物層１０４ｂの抵抗値は、第１の酸化物層１０４ａの抵抗値より高い。
言い換えると、抵抗変化層１０４は、少なくとも第１の金属の酸化物を含む第１の酸化物層１０４ａと、第２の金属の酸化物を含む第２の酸化物層１０４ｂとの積層構造を含む。そして、第１の酸化物層１０４ａは、第１の電極１０３と第２の酸化物層１０４ｂとの間に配置され、第２の酸化物層１０４ｂは、第１の酸化物層１０４ａと第２の電極１０６との間に配置されている。第２の酸化物層１０４ｂの厚みは、第１の酸化物層１０４ａの厚みよりも薄くてもよい。この場合、後述の局所領域１０５が第１の電極１０３と接しない構造を容易に形成できる。第２の酸化物層１０４ｂの抵抗値は、第１の酸化物層１０４ａの抵抗値よりも高いため、抵抗変化層１０４に印加された電界は第２の酸化物層１０４ｂに集中しやすい。
なお、本明細書中において、「酸素不足度」とは、金属の酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属の酸化物は、他の組成の金属の酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属の酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
また、本明細書中において、第１の酸化物層１０４ａと第２の酸化物層１０４ｂを構成する金属が同種である場合に、「酸素不足度」に替わって「酸素含有率」という用語を用いることがある。「酸素含有率が高い」とは、「酸素不足度が小さい」ことに対応し、「酸素含有率が低い」とは「酸素不足度が大きい」ことに対応する。ただし、後述するように、本実施の形態に係る抵抗変化層１０４は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとを構成する金属が同種である場合に限定されるものではない。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。従って、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の酸化物層１０４ａを構成する第１の金属と、第２の酸化物層１０４ｂを構成する第２の金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属の酸化物の酸素含有率が第１の金属の酸化物の酸素含有率よりも大きいとき、第２の金属の酸化物の酸素不足度は第１の金属の酸化物の酸素不足度より小さい。
抵抗変化層１０４は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの界面近傍に、局所領域１０５を備える。局所領域１０５の酸素不足度は、第２の酸化物層１０４ｂの酸素不足度よりも大きく、第１の酸化物層１０４ａの酸素不足度と異なる。
局所領域１０５は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの積層構造を備える抵抗変化層１０４に対して初期ブレイク電圧を印加することにより形成できる。後述するように、このとき、初期ブレイク電圧は低電圧であってもよい。初期ブレイクにより、第２の電極１０６と接し、第２の酸化物層１０４ｂを貫通して第１の酸化物層１０４ａに一部侵入し、第１の電極１０３と接していない局所領域１０５が形成される。
本明細書において、局所領域とは、抵抗変化層１０４のうち、第１の電極１０３と第２の電極１０６との間に電圧を印加した際に、支配的に電流が流れる領域を意味する。なお、局所領域１０５は、抵抗変化層１０４内に形成される複数本のフィラメント（導電パス）の集合を含む領域を意味する。すなわち、抵抗変化層１０４における抵抗変化は、局所領域１０５を通じて発現する。したがって、低抵抗状態の抵抗変化層１０４に対して駆動電圧を印加した際に、フィラメントを備える局所領域１０５に支配的に電流が流れる。抵抗変化層１０４は、局所領域１０５において高抵抗状態と低抵抗状態とを遷移する。
局所領域１０５の大きさは小さくてもよく、その下端が第１の電極１０３に接しないような大きさである。局所領域１０５の大きさを小さくすることによって、抵抗変化のばらつきが低減される。ただし、局所領域１０５は、少なくとも電流を流すために必要なフィラメント（導電パス）を確保できる大きさである。
図２Ａから図２Ｃは、局所領域１０５におけるフィラメントの形成を説明するための図であり、パーコレーションモデルを用いてシミュレートした結果を示している。ここで、フィラメント（導電パス）は、局所領域１０５中の酸素欠陥サイトが繋がることにより形成されると仮定している。パーコレーションモデルとは、局所領域１０５中の酸素欠陥サイト（以下、単に欠陥サイトと記載）等のランダムな分布を仮定し、欠陥サイト等の密度がある閾値を越えると欠陥サイト等のつながりが形成される確率が増加するという理論に基づくモデルである。なお、ここで、金属の酸化物は、金属イオンと酸素イオンとで構成されており、「欠陥」とは、この金属の酸化物中で酸素が化学量論的組成から欠損していることを意味し、「欠陥サイトの密度」は、酸素不足度とも対応している。つまり、酸素不足度が大きくなると、欠陥サイトの密度も大きくなる。
ここでは、抵抗変化層１０４の酸素イオンのサイトを、格子状に仕切られた領域（以下サイトと呼ぶ）として近似的に仮定し、確率的に形成される欠陥サイト（酸素イオンが欠損しているサイト）から形成されるフィラメントをシミュレーションで求めている。図２Ａから図２Ｃにおいて、“０”とかかれているサイトは、局所領域１０５内に形成される欠陥サイトを表している。黒く塗りつぶされたサイト（“０”以外の数字が記載されたサイト）のクラスタ（互いに接続された欠陥サイトの集合体）は、図中の上下方向に電圧を印加した場合に局所領域１０５内に形成されるフィラメントを表し、電流が流れるパスを示している。灰色で塗りつぶされたサイト（数字が記載されていないサイト）は、酸素イオンが占有しているサイトを表し、高抵抗な領域である。図２Ａから図２Ｃに示すように、局所領域１０５中にランダムに分布する欠陥サイト中、上端から下端まで接続する欠陥サイトのクラスターは局所領域１０５の下面と上面間に電流を流すフィラメントの集合から構成される。パーコレーションモデルを基づいて、フィラメントの本数と形状は確率的に形成される。フィラメントの本数と形状の分布は、抵抗変化層１０４の抵抗値のばらつきとなる。
局所領域１０５は、不揮発性記憶素子１００の１つの抵抗変化層１０４に１つのみ形成されてもよい。これにより、不揮発性記憶素子１００の抵抗値のばらつきを低減できる。なお、抵抗変化層１０４に形成されている局所領域１０５の数は、例えば、ＥＢＡＣ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ａｂｓｏｒｂｅｄ Ｃｕｒｒｅｎｔ）解析によって確認することができる。
この不揮発性記憶素子１００を駆動する場合、外部の電源によって、所定の条件を満たす電圧を第１の電極１０３と第２の電極１０６との間に印加する。印加される電圧の電圧値および極性に従い、不揮発性記憶素子１００の抵抗変化層１０４の抵抗値が、可逆的に増加または減少する。例えば、所定の閾値電圧よりも振幅が大きな所定の極性のパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する。このような電圧を、以下では「書き込み用電圧」と呼ぶことがある。一方で、その閾値電圧よりも振幅が小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。このような電圧を、以下では「読み出し用電圧」と呼ぶことがある。
抵抗変化層１０４は、酸素不足型の金属の酸化物から構成される。当該金属の酸化物の母体金属は、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）等の遷移金属と、アルミニウム（Ａｌ）とから少なくとも１つ選択されてもよい。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。ここで、酸素不足型の金属の酸化物とは、化学量論的組成を有する金属の酸化物（通常は絶縁体）の組成より酸素含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属の酸化物を指し、通常は半導体的な振る舞いをするものが多い。酸素不足型の金属の酸化物を抵抗変化層１０４に用いることで、不揮発性記憶素子１００において、再現性がよくかつ安定した抵抗変化動作を実現できる。
例えば、抵抗変化層１０４を構成する金属の酸化物としてハフニウム酸化物を用いる場合、第１の金属の酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の金属の酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０４の抵抗値を安定して高速に変化させることができる。この場合、第２の金属の酸化物の膜厚は、３〜４ｎｍとしてもよい。
また、抵抗変化層１０４を構成する金属の酸化物としてジルコニウム酸化物を用いる場合、第１の金属の酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の金属の酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０４の抵抗値を安定して高速に変化させることができる。この場合、第２の金属の酸化物の膜厚は、１〜５ｎｍとしてもよい。
第２の酸化物層１０４ｂと第１の酸化物層１０４ａとに含まれる金属の酸化物が同種の金属の酸化物であり、抵抗変化層１０４を構成する金属がタンタル（Ｔａ）の場合を考える。このとき、第１の酸化物層１０４ａに含まれる酸素不足型タンタル酸化物をＴａＯｘと表し、第２の酸化物層１０４ｂに含まれるタンタル酸化物をＴａＯｙと表した場合、０＜ｘ＜２．５、ｘ＜ｙを満たしてもよい。抵抗変化動作を安定して実現するためには、２．１≦ｙ、０．８≦ｘ≦１．９を満たしてもよい。金属酸化物層の組成についてはラザフォード後方散乱法を用いて測定できる。
なお、第２の酸化物層１０４ｂと第１の酸化物層１０４ａとに含まれる金属の酸化物が異種の金属の酸化物であってもよい。つまり、第１の酸化物層１０４ａとなる第１の金属の酸化物を構成する第１の金属と、第２の酸化物層１０４ｂとなる第２の金属の酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属の酸化物は、第１の金属の酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１０３と第２の電極１０６との間に印加された電圧は、第２の金属の酸化物に、より多くの電圧が分配され、第２の金属の酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、第１の金属と第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属の酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属の酸化物中に形成された微小な局所領域１０５中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の金属の酸化物として酸素不足型のタンタル酸化物を用いて、第２の金属の酸化物として高抵抗のチタン酸化物（例えば、ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属の酸化物に第１の金属の酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属の酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属の酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属の酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属の酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。標準電極電位は、その値が正の方向に高いほど酸化されにくい特性を表す。第２の酸化物層１０４ｂを構成するチタンの標準電極電位は、第１の酸化物層１０４ａを構成するタンタルの標準電極電位よりも低いため、第２の酸化物層１０４ｂ中では、第１の酸化物層１０４ａ中よりも酸化還元反応が起こりやすく、抵抗変化素子の抵抗変化現象も起こりやすいことになる。
また、第２の酸化物層１０４ｂの誘電率は第１の酸化物層１０４ａの誘電率より大きくてもよい。あるいは、第２の酸化物層１０４ｂのバンドギャップは、第１の酸化物層１０４ａのバンドギャップより小さくてもよい。例えば、ＴｉＯ２（比誘電率＝９５）はＴａ２Ｏ５（比誘電率＝２６）より比誘電率が大きい材料である。さらに、ＴｉＯ２（バンドギャップ＝３．１ｅＶ）はＴａ２Ｏ５（バンドギャップ＝４．４ｅＶ）よりバンドギャップが小さい材料である。一般的に、比誘電率が大きい材料の方が、比誘電率が小さい材料よりブレイクダウンしやすく、また、バンドギャップが小さい材料の方が、バンドギャップが大きい材料よりブレイクダウンしやすいため、第２の酸化物層１０４ｂとしてＴｉＯ２を用いた方が初期ブレイク電圧を低くすることができる。
前記の条件のいずれか一方または両方を満足する金属の酸化物を第２の酸化物層１０４ｂに用いることにより、第２の酸化物層１０４ｂの絶縁破壊電界強度が第１の酸化物層１０４ａの絶縁破壊電界強度に比べて小さくなり、初期ブレイク電圧が低減できる。これは、Ｊ．ＭｃＰｈｅｒｓｏｎ ｅｔ ａｌ．，ＩＥＤＭ ２００２，ｐ．６３３−６３６の図１に示されているように、酸化物層の絶縁破壊電界強度（Ｂｒｅａｋｄｏｗｎ Ｓｔｒｅｎｇｔｈ）と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、Ｊ．ＭｃＰｈｅｒｓｏｎ ｅｔ ａｌ．，ＩＥＤＭ ２００２，ｐ．６３３−６３６の図２に示されているように、酸化物層の絶縁破壊電界とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなるという相関関係が見られるためである。
第１の電極１０３および第２の電極１０６の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）などから選択される。
具体的に、酸素不足度がより小さい第２の金属の酸化物に接続されている第２の電極１０６は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属の酸化物を構成する金属および第１の電極１０３を構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１の金属の酸化物に接続されている第１の電極１０３は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属の酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、第２の電極１０６の標準電極電位Ｖ２、第２の金属の酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属の酸化物を構成する金属の標準電極電位Ｖｒ１、第１の電極１０３の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、第２の電極１０６と第２の金属の酸化物の界面近傍の第２の金属の酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
なお、本実施の形態において、局所領域１０５は第１の電極１０３と接することがないよう形成されるため、第１の電極１０３は抵抗変化に影響しない。したがって、本実施の形態の局所領域１０５を設けることにより、第１の電極１０３の材料選択の自由度が高まる。そのため、例えば、第１の電極１０３および第２の電極１０６は同一材料から構成されてもよい。この場合、第１の電極１０３のプロセス条件を、第２の電極１０６にも適用することにより、プロセスを簡素化できる。
また、基板１０１としては、例えば、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１０４は比較的低い基板温度で形成することが可能であるため、例えば、樹脂材料などの上に抵抗変化層１０４を形成することもできる。
また、不揮発性記憶素子１００は、抵抗変化層１０４に電気的に接続された負荷素子、例えば固定抵抗、トランジスタ、またはダイオードをさらに備えてもよい。
［不揮発性記憶素子の製造方法と動作］
次に、図３Ａ〜図３Ｄを参照しながら、本実施の形態の不揮発性記憶素子１００の製造方法の一例について説明する。
まず、図３Ａに示されるように、例えば単結晶シリコンである基板１０１上に、厚さ２００ｎｍの層間絶縁膜１０２を熱酸化法により形成する。そして、第１の電極１０３として例えば厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により層間絶縁膜１０２上に形成する。なお、第１の電極１０３と層間絶縁膜１０２との間にＴｉ、ＴｉＮなどの密着層をスパッタリング法により形成することもできる。その後、第１の電極１０３上に、酸素不足型の第１の酸化物層１０４ａを、例えばＴａターゲットを用いた反応性スパッタリング法で形成する。
次に、例えば第１の酸化物層１０４ａの最表面の酸化による改質、或いはＴａターゲットを用いた反応性スパッタリング法により、第１の酸化物層１０４ａの表面に、当該第１の酸化物層１０４ａよりも酸素不足度の小さい（つまり、抵抗値が高い）第２の酸化物層１０４ｂが形成される。これら第１の酸化物層１０４ａと第２の酸化物層１０４ｂとが積層された積層構造により抵抗変化層１０４が構成される。
ここで、第２の酸化物層１０４ｂの厚みについては、大きすぎると初期抵抗値が高くなりすぎる等の不都合があり、また小さすぎると安定した抵抗変化が得られないという不都合があるため、１ｎｍ以上８ｎｍ以下程度であってもよい。
次に、第２の酸化物層１０４ｂ上に、第２の電極１０６として例えば厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。
次に、図３Ｂに示されるように、フォトリソグラフィー工程によって、フォトレジストによるパターン１０７を形成する。その後、図３Ｃに示されるように、パターン１０７をマスクとして用いたドライエッチングによって素子領域１０９を形成する。
その後、図３Ｄに示されるように、第１の電極１０３と第２の電極１０６との間（電極間）に初期ブレイク電圧を印加することにより抵抗変化層１０４内に局所領域１０５を形成する。この局所領域１０５を形成する電圧の範囲の一例について図４から図６Ｃを用いて以下で説明する。
図４から図６Ｃの測定に用いたサンプルである不揮発性記憶素子は、第１の電極１０３および第２の電極１０６並びに抵抗変化層１０４の大きさを０．５μｍ×０．５μｍ（面積０．２５μｍ２）としたものである。また、第１の酸化物層１０４ａの組成をＴａＯｘ（ｘ＝１．３８）とし、第２の酸化物層１０４ｂの組成をＴａＯｙ（ｙ＝２．４７）としている。さらに、抵抗変化層１０４の厚みを３０ｎｍとし、第１の酸化物層１０４ａの厚みを２５ｎｍ、第２の酸化物層１０４ｂの厚みを５ｎｍ、としている。このような不揮発性記憶素子１００に対して、電極間に読み出し用電圧（例えば０．４Ｖ）を印加した場合、初期抵抗値は約１０７〜１０８Ωである。
図４に示されるように、不揮発性記憶素子１００の抵抗値が初期抵抗値（高抵抗状態における抵抗値ＨＲよりも高い値、例えば、１０７〜１０８Ω）である場合、初期ブレイク電圧を電極間に加えることにより、抵抗状態が変化する。その後、不揮発性記憶素子１００の第１の電極１０３と第２の電極１０６との間に、書き込み用電圧として、例えばパルス幅が１００ｎｓの極性が異なる２種類の電圧パルスを交互に印加すると、図４に示すように抵抗変化層１０４の抵抗値が変化する。すなわち、書き込み用電圧として負電圧パルス（パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が高抵抗値ＨＲから低抵抗値ＬＲへ減少する。他方、書き込み用電圧として正電圧パルス（パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が低抵抗値ＬＲから高抵抗値ＨＲへ増加する。なお、本明細書中において、電圧パルスの極性は、第１の電極１０３の電位を基準として第２の電極１０６の電位が高い場合が“正”であり、第１の電極１０３の電位を基準として第２の電極１０６の電位が低い場合が“負”である。
図５Ａ〜図５Ｃは、同一基板上に存在する３つの不揮発性記憶素子１００に対して、それぞれ−２．５Ｖ、−３．５Ｖ、−４．０Ｖという初期ブレイク電圧パルスＶｂｒｅａｋを印加して低抵抗状態とした後に、書き込み用の負電圧パルスおよび正電圧パルスを交互に加えたときの、各不揮発性記憶素子１００の電流値の変化を示す図である。ここで、書き込み用の負電圧パルスは、電圧値−１．５Ｖ、パルス幅１００ｎｓとし、書き込み用の正電圧パルスは、＋２．０Ｖ、パルス幅１００ｎｓとした。また、各不揮発性記憶素子１００の電流値は、電極間に読み出し用電圧０．４Ｖを印加することにより読み出された値である。ここで、読み出し用電圧は、書き込み閾値電圧より十分振幅が小さい電圧で、読み出し用電圧を不揮発性記憶素子１００に印加してもその抵抗状態は変化しない。図５Ａ〜図５Ｃにおいて、横軸は加えた書き込み用電圧パルス（負電圧パルスおよび正電圧パルスを交互に印加）の印加回数であり、縦軸は読み出された電流値である。図５Ａ〜図５Ｃにおいて、書き込み用電圧パルスの印加回数は、それぞれ１００回である。
図５Ｄは、図５Ａ〜図５Ｃにおいて得られた電流値と電流値の正規分布との関係を示す図である。図５Ｄの左側は高抵抗状態の電流値の正規分布について、右側は低抵抗状態の電流の正規分布について示している。図５Ｄにおいて、正規分布の傾きは抵抗値のばらつきに対応する。
図５Ｅは、図５Ｄにおいて得られた正規分布の傾きと、初期ブレイク電圧の絶対値との関係を示す図である。図５Ｅの縦軸は、高抵抗状態または低抵抗状態での電流値の正規分布の傾きであり、横軸は初期ブレイク電圧パルスＶｂｒｅａｋの絶対値である。
図５Ｅから、初期ブレイク電圧の絶対値が高いほど、高抵抗状態および低抵抗状態の双方で、電流値の正規分布の傾きが小さくなっていることが分かる。これは、初期ブレイク電圧が高いほど、高抵抗値ＨＲおよび低抵抗値ＬＲのばらつきが増えていることを意味する。これは、初期ブレイク電圧が高くなることにより、局所領域１０５が大きくなり、局所領域１０５中の欠陥密度が増え、抵抗値のばらつきが生じやすくなったためと考えられる。さらに初期ブレイク電圧が高くなると、抵抗変化特性はさらに不安定になる。
図６Ａ〜図６Ｃは、同一基板上に存在する３つの不揮発性記憶素子１００に対して、−５Ｖという同じ初期ブレイク電圧パルスを印加して低抵抗状態とした後に、書き込み用の負電圧パルスおよび正電圧パルスを交互に加えたときの、各不揮発性記憶素子１００の電流値の変化を示す図である。ここで、書き込み用の負電圧パルスは、電圧値−１．５Ｖ、パルス幅１００ｎｓとし、書き込み用の正電圧パルスは、＋２．０Ｖ、パルス幅１００ｎｓとした。また、各不揮発性記憶素子１００の電流値は、電極間に読み出し用電圧０．４Ｖを印加することにより読み出された値である。図６Ａ〜図６Ｃにおいて、横軸は加えた書き込み用電圧パルスの印加回数であり、縦軸は読み出された電流値である。図６Ａ〜図６Ｃにおいて、書き込み用電圧パルスの印加回数は、それぞれ約７０回程度である。
図６Ａに示される不揮発性記憶素子１００の電流値は、正電圧パルスを印加するとＩｈ１となり、負電圧パルスを印加するとＩｌ１となる変化を繰り返している。この図から少なくとも７０回程度は比較的安定して抵抗値が変化していることがわかる。
図６Ｂに示される不揮発性記憶素子１００の電流値は、パルス印加回数が２０回程度までは、電流値がＩｈ２とＩｌ２との間で変化しているが、パルス印加回数が２０回を超えると、抵抗変化幅が広がって、電流値がＩｈ２とＩｌ３との間で変化している。図６Ｂは、当該不揮発性記憶素子１００の抵抗値の変化が不安定であることを示している。
図６Ｃに示される不揮発性記憶素子１００の電流値は、パルス印加回数の増大に伴って、抵抗変化幅が狭くなっている。具体的には、パルス印加回数が２０回程度までは、Ｉｈ３とＩｌ４との間で電流値が変化したものが、パルス印加回数が３０回を超えると、抵抗変化幅が狭まって、Ｉｈ３とＩｌ５との間で電流値が変化している。
図６Ａ〜図６Ｃより、初期ブレイク電圧を−５Ｖという高い値にすると、同一の初期ブレイク電圧パルス、同一の書き込み用電圧パルスを印加しているにも関わらず、不揮発性記憶素子１００毎の抵抗変化特性のばらつきが大きくなることがわかる。この理由は、次のように推察される。第１に、初期ブレイク電圧の絶対値が大きいと、形成される局所領域１０５が大きくなり、第２の酸化物層１０４ｂ近傍の局所領域１０５が大きくなる。これにより、上述のとおり、抵抗変化層１０４中のフィラメントの本数および形状のばらつきが大きくなると考えられる。第２に、初期ブレイク電圧の絶対値が大きいと、形成される局所領域１０５が大きくなり、局所領域１０５が抵抗変化層１０４を貫通し、局所領域１０５が第１の電極１０３と第２の電極１０６との両方に接するようになる。これにより、局所領域１０５と第１の電極１０３との界面近傍、および局所領域１０５と第２の電極１０６との界面近傍の２箇所の領域で抵抗変化が起こる可能性がある。その結果、不揮発性記憶素子１００が２つのモードで抵抗変化する性質を有することになり、所望の安定した抵抗変化が得られない場合があると考えられる。
以上の実験結果から、適切な初期ブレイク電圧により、周囲よりも酸素不足度が大きい局所領域１０５を第１の電極１０３と接しないように形成することで、安定した可逆抵抗変化特性を有する不揮発性記憶素子が得られる。
（変形例）
図７は、本発明の実施の形態１の変形例に係る不揮発性記憶素子の一構成例を示す断面図である。以下、実施の形態１の不揮発性記憶素子１００と異なる点についてのみ説明する。
本実施の形態の不揮発性記憶素子１００は、局所領域１０５が第１の酸化物層１０４ａ内に形成された第１の局所領域１０５ａと、第１の局所領域１０５ａと第２の電極１０６との間に第１の局所領域１０５ａおよび第２の電極１０６に接して配置された第２の局所領域１０５ｂとから構成される点で実施の形態１の不揮発性記憶素子１００と異なる。
第１の局所領域１０５ａは、第１の電極１０３とは接していない。第１の局所領域１０５ａの酸素不足度は、第１の酸化物層１０４ａの酸素不足度よりも大きい。また、第２の局所領域１０５ｂの酸素不足度は、第１の局所領域１０５ａの酸素不足度よりも小さく、第２の酸化物層１０４ｂの酸素不足度よりも大きい。
第２の局所領域１０５ｂは、効率的にフィラメントが形成される領域であり、第１の局所領域１０５ａは、第２の局所領域１０５ｂにおける酸素のやりとりをアシストしてフィラメントの形成をアシストする領域である。したがって、抵抗変化層１０４における抵抗変化は、第２の局所領域１０５ｂを通じて発現する。その結果、低抵抗状態の抵抗変化層１０４に対して駆動電圧を印加した際に、フィラメントを備える第２の局所領域１０５ｂおよび抵抗値の比較的低い第１の局所領域１０５ａに支配的に電流が流れる。抵抗変化層１０４は、第２の局所領域１０５ｂにおいて高抵抗状態と低抵抗状態とを遷移する。
第１の局所領域１０５ａは、その下端が第１の電極１０３に接しないような大きさである。また、第２の局所領域１０５ｂの直径は、素子サイズ等にも依存して異なるが、小さくてもよく、例えば、直径４０ｎｍ未満（図８Ｂ参照）であってもよい。局所領域１０５の大きさを小さく、特に第２の局所領域１０５ｂを小さくすることによって、抵抗変化のばらつきが低減される。ただし、第２の局所領域１０５ｂは、少なくとも電流を流すために必要なフィラメント（導電パス）を確保できる大きさである。例えば、第２の局所領域１０５ｂを構成する金属がタンタルの場合、その酸素欠陥サイト間の距離は約０．４ｎｍであるため、局所領域１０５の形成方法によっても異なるが、第２の局所領域１０５ｂは、１ｎｍ以上であってもよい。例えば、図８Ａにおいて第２の局所領域１０５ｂの直径は、約１０ｎｍである。
第１の局所領域１０５ａは、第２の電極１０６から遠い部位に第１の電極１０３と接しないように形成された酸素不足度が大きい領域である。第２の局所領域１０５ｂは、第２の電極１０６に近い部位に第２の酸化物層１０４ｂを貫通して、第２の電極１０６および第１の局所領域１０５ａと接するように形成された酸素不足度が小さい領域である。
第２の局所領域１０５ｂの膜厚は、部分的に第２の酸化物層１０４ｂより薄い領域を有してもよい。つまり、第２の局所領域１０５ｂは、第１の電極１０３から第２の電極１０６に向かう方向の膜厚において第２の酸化物層１０４ｂの膜厚よりも小さい部分を有する。このように、第２の局所領域１０５ｂの大きさを小さくすることにより、抵抗変化層１０４中の欠陥サイト密度等を適正化し、抵抗変化特性のばらつきを効果的に抑制することができる。
図８Ａおよび図８Ｂは、初期ブレイク電圧が異なる不揮発性記憶素子１００の抵抗変化動作後の断面ＴＥＭ写真を示している。図８Ａは、初期ブレイク電圧−２．５Ｖを印加した不揮発性記憶素子１００についての抵抗変化後の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。図８Ｂは初期ブレイク電圧Ｖｂｒｅａｋ＝−５．０Ｖを印加した不揮発性記憶素子１００についての抵抗変化後の断面ＴＥＭ写真である。ＴＥＭ写真において、像が白い領域は酸素が多い領域であり、像が黒い領域は酸素が少ない領域である。すなわち、抵抗変化層１０４において、像が白い領域は抵抗値が比較的高く、像が黒い領域は抵抗値が比較的低いことを示している。なお、図８Ａおよび図８Ｂのサンプルは、図４から図６Ｃの測定に用いたサンプルと同じものが用いられている。
図８Ａの場合、第２の局所領域１０５ｂの直径は約１０ｎｍであり、第１の局所領域１０５ａは第１の電極１０３と接していない。図８Ａにおいて、第１の酸化物層１０４ａに囲まれた局所領域１０５（第１の局所領域１０５ａ）が周囲より黒くなっているのは、局所領域１０５（第１の局所領域１０５ａ）の酸素含有率が周囲より低くなって、抵抗が低くなっているためである。第２の酸化物層１０４ｂを貫通した局所領域１０５が周囲の第２の酸化物層１０４ｂより黒くなっているのは、局所領域１０５の酸素含有率が周囲の第２の酸化物層１０４ｂより低くなって、抵抗が低くなっているためである。図８Ｂの場合、第２の酸化物層１０４ｂ近傍の局所領域１０５の直径は約４０ｎｍであり、図８Ａの第２の局所領域１０５ｂよりも大きい。また、局所領域１０５は第１の電極１０３と接している。これが初期ブレイク電圧を高くしたときの不安定動作の原因である。
図９は、実施の形態１に係る抵抗変化層１０４の酸素含有量の典型例について説明するための図である。図９（ｂ）は、ＥＥＬＳ（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いて、図８Ａにおいて点線で囲まれている範囲の酸素含有量の分布をマッピングした図である。なお、図９（ｂ）において、第１の酸化物層１０４ａ、第２の酸化物層１０４ｂ、第１の局所領域１０５ａ、および第２の局所領域１０５ｂを、点線で囲って示している。
図９（ｂ）では、酸素含有率が高い領域ほど黒く、酸素含有率が低い領域ほど白く示している。すなわち、第２の酸化物層１０４ｂが第１の酸化物層１０４ａと比べて黒くなっているのは、第２の酸化物層１０４ｂの酸素含有率が第１の酸化物層１０４ａより高いためである。同様にして、第１の酸化物層１０４ａの酸素含有率は第１の局所領域１０５ａより高い。また、図９（ｂ）で示される例では、第２の局所領域１０５ｂの膜厚は、第２の酸化物層１０４ｂよりも薄い。
図９（ａ）は、図９（ｂ）の線分Ａ−Ａ’における酸素含有率を示す図である。なお、図９（ａ）の横軸は、図９（ｂ）の横軸と対応している。図９（ａ）に示されるように、第２の局所領域１０５ｂの酸素含有率は、第２の酸化物層１０４ｂよりも低くなっている（図９（ａ）中の点線）。
したがって、抵抗変化層１０４の酸素含有率は、第１の局所領域１０５ａ、第１の酸化物層１０４ａ、第２の局所領域１０５ｂ、第２の酸化物層１０４ｂの順で高くなっている。言い換えると、抵抗変化層１０４の酸素不足度は、第１の局所領域１０５ａ、第１の酸化物層１０４ａ、第２の局所領域１０５ｂ、第２の酸化物層１０４ｂの順で小さくなっている。
なお、上記説明では、初期ブレイク電圧の極性が負である例について説明したが、正であってもよい。初期ブレイクの極性が負である場合には、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの界面近傍の酸素が、初期ブレイクによって生じた電界によって押し出されることによって、第１の局所領域１０５ａが形成される。一方、初期ブレイクの極性が正である場合には、第１の酸化物層１０４ａ中の酸素に逆方向の電界がはたらくため、初期ブレイクのみでは、第１の局所領域１０５ａはほとんど形成されない。しかしながら、正の初期ブレイクを行った後に、書き込み用の負電圧パルスを印加したところ、図８Ａと同様にして、第２の局所領域１０５ｂが形成される。
（実施の形態２）
上述した実施の形態１に係る不揮発性記憶素子は、種々の形態の不揮発性記憶装置へ適用することが可能である。実施の形態２に係る不揮発性記憶装置は、実施の形態１に係る不揮発性記憶素子を備える不揮発性記憶装置であって、ワード線とビット線との交点（立体交差点）に実施の形態１に係る不揮発性記憶素子を介在させた所謂クロスポイント型のものである。
［不揮発性記憶装置の構成］
図１０は、本発明の実施の形態２に係る不揮発性記憶装置３００の構成を示すブロック図である。また、図１１は、図１０におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
図１０に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板と、半導体基板上にメモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路・ドライバ２０３と、列選択回路・ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行うセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。
また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリアレイ２０２は、図１０および図１１に示すように、半導体基板上に互い平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の立体交差部に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
ここで、メモリセルＭ１１１，Ｍ１１２，…は、実施の形態１に係る不揮発性記憶素子に相当する。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、後述するように電流制御素子を備えている。
なお、図１０におけるメモリセルＭ１１１，Ｍ１１２，…は、図１１において符号２２０で示されている。
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路・ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路・ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
制御回路２０９は、情報の書き込みサイクルにおいては、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し動作を指示する読み出し信号を列選択回路・ドライバ２０４へ出力する。
行選択回路・ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。行選択回路・ドライバ２０３は、メモリアレイ２０２が具備するメモリセルＭ１１１，Ｍ１１２，…から少なくとも一つのメモリセルを選択する。
また、列選択回路・ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。列選択回路・ドライバ２０４は、行選択回路・ドライバ２０３で選択されたメモリセルに電圧を印加することでデータを書き込む。列選択回路・ドライバ２０４は、行選択回路・ドライバ２０３で選択されたメモリセルの抵抗値を検出することでデータを読み出す。
書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路・ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路・ドライバ２０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行う。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
なお、図１０および図１１に示す本実施の形態に係る不揮発性記憶装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。
［不揮発性記憶素子の構成］
図１２は、本発明の実施の形態２に係る不揮発性記憶装置２００が備える不揮発性記憶素子２２０の構成を示す断面図である。なお、図１２には、図１１のＢ部における構成が示されている。
図１２に示すように、本実施の形態に係る不揮発性記憶装置２００が備える不揮発性記憶素子２２０は、銅配線である下部配線２１２（図１１におけるワード線ＷＬ１に相当する）と上部配線２１１（図１１におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極２１６と、電流制御素子２１５と、内部電極２１４と、抵抗変化層２２４と、上部電極２２６とがこの順に積層されて構成されている。
抵抗変化層２２４は、酸素不足度が大きい第１の酸化物層２２４ａと、その第１の酸化物層２２４ａ上に形成された酸素不足度が小さい第２の酸化物層２２４ｂとで構成されている。
抵抗変化層２２４には、上部電極２２６と接し、第２の酸化物層２２４ｂを貫通して第１の酸化物層２２４ａに一部侵入し、内部電極２１４と接していない局所領域２２５が配置されている。
局所領域２２５は、第１の酸化物層２２４ａ及び第２の酸化物層２２４ｂ内に上部電極２２６と接して配置され、内部電極２１４に接していない。局所領域２２５は、第２の酸化物層２２４ｂに比べて酸素不足度が大きく、第１の酸化物層２２４ａと酸素不足度が異なる。
ここで、内部電極２１４、抵抗変化層２２４、局所領域２２５および上部電極２２６は、図１に示した実施の形態１に係る不揮発性記憶素子１００における第１の電極１０３、抵抗変化層１０４、局所領域１０５、および第２の電極１０６にそれぞれ相当する。
電流制御素子２１５は、内部電極２１４を介して、抵抗変化層２２４と直列接続される負荷素子である。この電流制御素子２１５は、ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。また、この電流制御素子２１５は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ以上の振幅の電圧（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）を電流制御素子２１５に印加することで電流制御素子２１５の抵抗値が下がり導通するように構成されている。
［不揮発性記憶装置の動作］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける本実施の形態に係る不揮発性記憶装置の動作例について、図１３に示すタイミングチャートを参照しながら説明する。
図１３は、本発明の実施の形態２に係る不揮発性記憶装置２００の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層２２４が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ１１１およびＭ１２２について情報の書き込みおよび読み出しをする場合のみについて示す。
図１３におけるＶＰは、抵抗変化素子と電流制御素子とで構成されたメモリセルの抵抗変化に必要なパルス電圧の振幅を示している。ここでは、ＶＰ／２＜閾値電圧Ｖｆの関係が成り立ってもよい。なぜなら、非選択のメモリセルに印加される電圧をＶＰ／２とすると、非選択のメモリセルの電流制御素子は導通状態にならず、非選択のメモリセルに回り込んで流れる漏れ電流を抑えることができるからである。その結果、情報を書き込む必要のないメモリセルへ供給される余分な電流を抑制することができ、低消費電流化をより一層図ることができる。また、非選択のメモリセルへの意図しない書き込み（一般にディスターブと称される）が抑制されるなどの利点もある。選択メモリセルには、ＶＰを印加し、閾値電圧Ｖｆ＜ＶＰの関係を満足する。
また、図１３において、１回の書き込みサイクルに要する時間である書き込みサイクル時間をｔＷで、１回の読み出しサイクルに要する時間である読み出しサイクル時間をｔＲでそれぞれ示している。
メモリセルＭ１１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧ＶＰが印加され、そのタイミングに応じて、ビット線ＢＬ０には同じく０Ｖの電圧が印加される。これにより、メモリセルＭ１１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１１１の抵抗変化層２２４が高抵抗化する。すなわち、メモリセルＭ１１１に情報「１」が書き込まれたことになる。
次に、メモリセルＭ１２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰの０Ｖの電圧が印加され、そのタイミングに応じて、ビット線ＢＬ１には同じくパルス電圧ＶＰが印加される。これにより、Ｍ１２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１２２の抵抗変化層２２４が低抵抗化する。すなわち、メモリセルＭ１２２に情報「０」が書き込まれたことになる。
メモリセルＭ１１１に対する読み出しサイクルにおいては、書き込み時のパルスよりも振幅が小さいパルス電圧であって、０Ｖよりも大きくＶＰ／２よりも小さい値の電圧が、ワード線ＷＬ０に印加される。また、このタイミングに応じて、書き込み時のパルスよりも振幅が小さいパルス電圧であって、ＶＰ／２よりも大きくＶＰよりも小さい値の電圧が、ビット線ＢＬ０に印加される。このときの読み出し電圧をＶｒｅａｄとすると、メモリセルＭ１１１に閾値電圧Ｖｆ<Ｖｒｅａｄ<ＶＰとなるような読み出し電圧Ｖｒｅａｄが印加され、高抵抗化されたメモリセルＭ１１１の抵抗変化層２２４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。
次に、メモリセルＭ１２２に対する読み出しサイクルにおいて、先のメモリセルＭ１１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ１２２の抵抗変化層２２４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。
本実施の形態の不揮発性記憶装置２００は、良好な抵抗変化動作が可能な不揮発性記憶素子２２０を備えているため、安定した動作を実現することができる。
（実施の形態３）
実施の形態３に係る不揮発性記憶装置は、実施の形態１に係る不揮発性記憶素子を備える不揮発性記憶装置であって、１トランジスタ／１不揮発性記憶部とした所謂１Ｔ１Ｒ型のものである。
［不揮発性記憶装置の構成］
図１４は、本発明の実施の形態３に係る不揮発性記憶装置３００の構成を示すブロック図である。また、図１５は、図１４におけるＣ部の構成（２ビット分の構成）を示す断面図である。
図１４に示すように、本実施の形態に係る不揮発性記憶装置３００は、半導体基板と、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路・ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判定を行うセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。
また、不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交体交差部に対応してそれぞれ設けられ、これらワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…にそれぞれ接続された複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。
また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
図１５に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
ここで、メモリセルＭ２１１，Ｍ２１２，…は、実施の形態１に係る不揮発性記憶素子に相当する。より具体的には、図１５における不揮発性記憶素子３２０が、図１４におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子３２０は、上部電極３２６、抵抗変化層３２４、局所領域３２５および下部電極３２３から構成されている。
抵抗変化層３２４は、酸素不足度が大きい第１の酸化物層３２４ａと、その第１の酸化物層３２４ａ上に形成された酸素不足度が小さい第２の酸化物層３２４ｂとで構成されている。
抵抗変化層３２４には、上部電極３２６と接し、第２の酸化物層３２４ｂを貫通して第１の酸化物層３２４ａに一部侵入し、下部電極３２３と接していない局所領域３２５が配置されている。
局所領域３２５は、第１の酸化物層３２４ａ及び第２の酸化物層３２４ｂ内に上部電極３２６と接して配置され、下部電極３２３に接していない。局所領域３２５は、第２の酸化物層３２４ｂに比べて酸素不足度が大きく、第１の酸化物層３２４ａと酸素不足度が異なる。
そして、これらの上部電極３２６、抵抗変化層３２４、局所領域３２５および下部電極３２３は、図１に示した実施の形態１に係る不揮発性記憶素子１００における第１の電極１０３、抵抗変化層１０４、局所領域１０５および第２の電極１０６にそれぞれ相当する。
なお、図１５における符号３１７はプラグ層を、３１８は金属配線層を、３１９はソース／ドレイン領域をそれぞれ示している。
図１４に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。
また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路・ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路・ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。行選択回路・ドライバ３０３は、メモリアレイ３０２が具備するメモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…から少なくとも一つのメモリセルを選択する。
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧又は読み出し用電圧を印加する。列選択回路３０４は、行選択回路・ドライバ３０３で選択されたメモリセルに電圧を印加することでデータを書き込む。列選択回路３０４は、行選択回路・ドライバ３０３で選択されたメモリセルの抵抗値を検出することでデータを読み出す。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１トランジスタ／１不揮発性記憶部の構成である本実施の形態の場合、実施の形態２のクロスポイント型の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
なお、図１４及び図１５では、上部電極３２６がプレート線に接続され、トランジスタのソースまたはドレインの一端がビット線に接続される構成を例示したが、その他の構成であってもよい。その場合、メモリセルを低抵抗化させる向きにメモリセルに電流を流す時、トランジスタがソースフォロア接続となるようトランジスタの種類（Ｐ型またはＮ型）が選択され、かつメモリセルと接続されていてもよい。
また、図１４では、ソース線はプレート線として一定電圧を供給される構成だが、各ソース線に個別に異なる電圧または電流を供給可能なドライバを備える構成としてもよい。
さらに、図１４では、プレート線（ソース線）はワード線と平行に配置されているが、ビット線と平行に配置してもよい。
［不揮発性記憶装置の動作例］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける本実施の形態に係る不揮発性記憶装置３００の動作例について、図１６に示すタイミングチャートを参照しながら説明する。
図１６は、本発明の実施の形態３に係る不揮発性記憶装置３００の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層３２４が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ２１１およびＭ２２２について情報の書き込みおよび読み出しをする場合のみについて示す。
図１６において、ＶＰは、抵抗変化素子の抵抗変化に必要なパルス電圧を示しており、ＶＴはトランジスタの閾値電圧を示している。また、プレート線には、常時電圧ＶＰが印加され、ビット線も、非選択の場合は電圧ＶＰにプリチャージされている。
メモリセルＭ２１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ１１がＯＮ状態となる。そして、そのタイミングに応じて、ビット線ＢＬ０にはパルス電圧２ＶＰが印加される。これにより、メモリセルＭ２１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２１１の抵抗変化層３２４が高抵抗化する。すなわち、メモリセルＭ２１１に情報「１」が書き込まれたことになる。
次に、メモリセルＭ２２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ２２がＯＮ状態となる。そのタイミングに応じて、ビット線ＢＬ１には０Ｖの電圧が印加される。これにより、メモリセルＭ２２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２２２の抵抗変化層３２４が低抵抗化する。すなわち、メモリセルＭ２２２に情報「０」が書き込まれたことになる。
メモリセルＭ２１１に対する読み出しサイクルにおいては、トランジスタＴ１１をＯＮ状態にするために所定の電圧がワード線ＷＬ０に印加され、そのタイミングに応じて、書き込みの際のパルス幅よりも振幅が小さいパルス電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ２１１の抵抗変化層３２４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。
次に、メモリセルＭ２２２に対する読み出しサイクルにおいて、先のメモリセルＭ２１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ２２２の抵抗変化層３２４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。
実施の形態２の場合と同様、本実施の形態の不揮発性記憶装置３００においても、良好な抵抗変化動作が可能な不揮発性記憶素子３２０を備えているため、安定した動作を実現することができる。
なお、上記実施の形態の不揮発性記憶素子の製造方法は、上記実施の形態の態様に限られない。すなわち、抵抗変化素子を備える電子デバイス全般について、上記製造方法によって、または上記製造方法と公知の方法とを組み合わせることによって、上記実施の形態の不揮発性記憶素子を製造することができる。
以上、本発明の不揮発性記憶素子および不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
例えば、上記実施の形態において、抵抗変化素子の積層構造における第１の酸化物層１０４ａと第２の酸化物層１０４ｂの積層順が上下逆に配置されても構わない。また、上記実施の形態において、積層構造の各層がコンタクトホール内に埋めこまれた形状であってもよい。
また、上記実施の形態において、局所領域１０５は１つの不揮発性記憶素子１００において複数形成されても構わない。
また、上記実施の形態において、プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、プレート線はトランジスタに共通の電位を与える構成としているが、行選択回路・ドライバと同様の構成のプレート線選択回路・ドライバを有し、選択されたプレート線と非選択のプレート線とを異なる電圧（極性も含む）で駆動する構成としてもよい。
本発明は、不揮発性記憶素子および不揮発性記憶装置に有用であり、特にデジタル家電、メモリカード、パーソナルコンピュータおよび携帯型電話機等の種々の電子機器に用いられる記憶素子および記憶装置等に有用である。
１００、２２０、３２０、１４００ 不揮発性記憶素子
１０１ 基板
１０２ 層間絶縁膜
１０３、１４０３ 第１の電極
１０４、２２４、３２４、１４０５ 抵抗変化層
１０４ａ、２２４ａ、３２４ａ 第１の酸化物層
１０４ｂ、２２４ｂ、３２４ｂ 第２の酸化物層
１０５、２２５、３２５ 局所領域
１０５ａ 第１の局所領域
１０５ｂ 第２の局所領域
１０６、１４０６ 第２の電極
１０７ パターン
２００、３００ 不揮発性記憶装置
２０１、３０１ メモリ本体部
２０２、３０２ メモリアレイ
２０３、３０３ 行選択回路・ドライバ
２０４ 列選択回路・ドライバ
２０５、３０５ 書き込み回路
２０６、３０６ センスアンプ
２０７、３０７ データ入出力回路
２０８ アドレス入力回路
２０９、３１０ 制御回路
２１１ 上部配線
２１２ 下部配線
２１４ 内部電極
２１５ 電流制御素子
２１６、３２３ 下部電極
２２６、３２６ 上部電極
３０４ 列選択回路
３０８ ＶＣＰ電源
３０９ アドレス入力回路
３１７ プラグ層
３１８ 金属配線層
３１９ ソース／ドレイン領域
１４０５ｃ フィラメント
ＢＬ０、ＢＬ１、… ビット線
Ｔ１１、Ｔ１２、… トランジスタ
Ｍ１１１、Ｍ１１２、… メモリセル
Ｍ２１１、Ｍ２１２、… メモリセル
ＰＬ０、ＰＬ１、… プレート線
ＷＬ０、ＷＬ１、… ワード線

Claims (13)

  1. 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極および前記第２の電極間に与えられる電圧極性に基づいて可逆的に高抵抗状態と低抵抗状態とを遷移する抵抗変化層とを備え、
    前記抵抗変化層は、
    第１の金属の酸化物を含む第１の酸化物層と、
    前記第１の酸化物層と前記第２の電極との間に接して配置され、第２の金属の酸化物を含み、前記第１の酸化物層に比べて酸素不足度が小さい第２の酸化物層と、
    前記第１の酸化物層及び前記第２の酸化物層内に前記第２の電極と接して配置され、前記第１の電極に接しておらず、前記第２の酸化物層に比べて酸素不足度が大きく、前記第１の酸化物層と酸素不足度が異なる局所領域とを含む
    抵抗変化型の不揮発性記憶素子。
  2. 前記局所領域は、
    前記第１の酸化物層内に配置され、前記第１の電極に接しておらず、前記第１の酸化物層に比べて酸素不足度が大きい第１の局所領域と、
    前記第１の局所領域と前記第２の電極との間に前記第１の局所領域及び前記第２の電極に接して配置され、前記第１の局所領域に比べて酸素不足度が小さく、前記第２の酸化物層に比べて酸素不足度が大きい第２の局所領域とを含む
    請求項１に記載の抵抗変化型の不揮発性記憶素子。
  3. 前記抵抗変化層は、前記第２の局所領域において高抵抗状態と低抵抗状態とを遷移する
    請求項２に記載の抵抗変化型の不揮発性記憶素子。
  4. 前記第２の局所領域は、前記第１の電極から前記第２の電極に向かう方向の膜厚において前記第２の酸化物層の膜厚よりも小さい部分を有する
    請求項２または３に記載の抵抗変化型の不揮発性記憶素子。
  5. 前記第２の酸化物層と前記第１の酸化物層とに含まれる金属の酸化物は、同種の金属の酸化物である
    請求項１〜４のいずれか１項に記載の抵抗変化型の不揮発性記憶素子。
  6. 前記同種の金属は、Ｔａである
    請求項５に記載の抵抗変化型の不揮発性記憶素子。
  7. 前記第１の電極と前記第２の電極とは同一材料から構成される
    請求項１〜６のいずれか１項に記載の抵抗変化型の不揮発性記憶素子。
  8. さらに、前記抵抗変化層に電気的に接続された負荷素子を備える
    請求項１〜７のいずれか１項に記載の抵抗変化型の不揮発性記憶素子。
  9. 前記負荷素子は、固定抵抗、トランジスタ、またはダイオードである
    請求項８に記載の抵抗変化型の不揮発性記憶素子。
  10. 前記局所領域は、前記抵抗変化層に１つのみ形成されている
    請求項１〜９のいずれか１項に記載の抵抗変化型の不揮発性記憶素子。
  11. 基板と、前記基板上に互いに平行に形成された複数の第１の配線と、
    前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、
    前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられた請求項１〜１０のいずれか１項に記載の不揮発性記憶素子とを具備するメモリセルアレイと、
    前記メモリセルアレイが具備する不揮発性記憶素子から、少なくとも一つの不揮発性記憶素子を選択する選択回路と、
    前記選択回路で選択された不揮発性記憶素子に電圧を印加することでデータを書き込む書き込み回路と、
    前記選択回路で選択された不揮発性記憶素子の抵抗値を検出することでデータを読み出す読み出し回路と、を備える
    不揮発性記憶装置。
  12. 前記不揮発性記憶素子は、前記抵抗変化層に電気的に接続された電流制御素子を備える
    請求項１１に記載の不揮発性記憶装置。
  13. 基板と、前記基板上に形成された、複数のワード線および複数のビット線、前記複数のワード線および複数のビット線にそれぞれ接続された複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の請求項１〜１０のいずれか１項に記載の不揮発性記憶素子とを具備するメモリセルアレイと、
    前記メモリセルアレイが具備する不揮発性記憶素子から、少なくとも一つの不揮発性記憶素子を選択する選択回路と、
    前記選択回路で選択された不揮発性記憶素子に電圧を印加することでデータを書き込む書き込み回路と、
    前記選択回路で選択された不揮発性記憶素子の抵抗値を検出することでデータを読み出す読み出し回路と、を備える
    不揮発性記憶装置。
JP2013525047A 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置 Active JP5352032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013525047A JP5352032B2 (ja) 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011222247 2011-10-06
JP2011222247 2011-10-06
PCT/JP2012/006368 WO2013051267A1 (ja) 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置
JP2013525047A JP5352032B2 (ja) 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP5352032B2 true JP5352032B2 (ja) 2013-11-27
JPWO2013051267A1 JPWO2013051267A1 (ja) 2015-03-30

Family

ID=48043447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525047A Active JP5352032B2 (ja) 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置

Country Status (4)

Country Link
US (1) US9082479B2 (ja)
JP (1) JP5352032B2 (ja)
CN (1) CN103250252B (ja)
WO (1) WO2013051267A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143016A1 (ja) 2017-01-31 2018-08-09 パナソニックＩｐマネジメント株式会社 気体センサ
US10900926B2 (en) 2017-09-04 2021-01-26 Panasonic Semiconductor Solutions Co., Ltd. Gas sensor, gas detection apparatus, fuel cell powered vehicle, and manufacturing method of gas sensor
KR20210132572A (ko) * 2020-04-24 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687409B2 (en) * 2011-05-31 2014-04-01 Panasonic Corporation Variable resistance nonvolatile memory device
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP6548003B2 (ja) * 2014-04-15 2019-07-24 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置
JP6562445B2 (ja) * 2014-10-08 2019-08-21 国立研究開発法人物質・材料研究機構 抵抗変化素子
EP3343212B1 (en) * 2015-08-28 2019-11-06 Panasonic Intellectual Property Management Co., Ltd. Gas sensor and fuel cell vehicle
CN107102032B (zh) 2016-02-22 2021-08-06 新唐科技日本株式会社 气体传感器及氢浓度判定方法
US9812507B2 (en) * 2016-03-11 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
JP6761764B2 (ja) * 2016-03-18 2020-09-30 パナソニックセミコンダクターソリューションズ株式会社 水素センサ及び燃料電池自動車、並びに水素検出方法
JP6738749B2 (ja) * 2016-03-25 2020-08-12 パナソニックセミコンダクターソリューションズ株式会社 気体センサ、水素検出方法、及び燃料電池自動車
CN107315033B (zh) * 2016-04-26 2021-08-06 新唐科技日本株式会社 气体检测装置以及氢检测方法
CN107315034B (zh) * 2016-04-26 2021-06-08 新唐科技日本株式会社 气体检测装置以及氢检测方法
CN107436313B (zh) * 2016-05-25 2021-08-27 新唐科技日本株式会社 气体传感器装置、气体传感器模块及气体检测方法
CN110114663B (zh) 2016-12-28 2022-03-22 新唐科技日本株式会社 气体检测装置、气体传感器系统、燃料电池汽车及氢检测方法
WO2018123673A1 (ja) 2016-12-28 2018-07-05 パナソニックＩｐマネジメント株式会社 気体検出装置、気体検出システム、燃料電池自動車、及び気体検出方法
KR102517217B1 (ko) * 2021-05-31 2023-04-03 한국과학기술연구원 매개 변수 변동이 감소되는 멤리스터 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP3989506B2 (ja) 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
US7760545B2 (en) 2006-12-26 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and programming method thereof
JP4353336B2 (ja) 2006-12-26 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置及びそのプログラム方法
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP2009141225A (ja) 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
JP4633199B2 (ja) * 2008-10-01 2011-02-16 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
JPWO2010086916A1 (ja) 2009-01-29 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
CN101960595B (zh) 2009-02-04 2012-11-14 松下电器产业株式会社 非易失性存储元件
US8395925B2 (en) 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
CN102714210B (zh) * 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143016A1 (ja) 2017-01-31 2018-08-09 パナソニックＩｐマネジメント株式会社 気体センサ
US11933752B2 (en) 2017-01-31 2024-03-19 Nuvoton Technology Corporation Japan Gas sensor and fuel cell vehicle
US10900926B2 (en) 2017-09-04 2021-01-26 Panasonic Semiconductor Solutions Co., Ltd. Gas sensor, gas detection apparatus, fuel cell powered vehicle, and manufacturing method of gas sensor
KR20210132572A (ko) * 2020-04-24 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀
KR102526326B1 (ko) * 2020-04-24 2023-04-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀

Also Published As

Publication number Publication date
CN103250252B (zh) 2015-12-23
JPWO2013051267A1 (ja) 2015-03-30
CN103250252A (zh) 2013-08-14
US20130250658A1 (en) 2013-09-26
WO2013051267A1 (ja) 2013-04-11
US9082479B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5021029B2 (ja) 抵抗変化型不揮発性記憶装置
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2020136974A1 (ja) 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5352032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250