CN103250252A - 非易失性存储元件及非易失性存储装置 - Google Patents

非易失性存储元件及非易失性存储装置 Download PDF

Info

Publication number
CN103250252A
CN103250252A CN2012800040741A CN201280004074A CN103250252A CN 103250252 A CN103250252 A CN 103250252A CN 2012800040741 A CN2012800040741 A CN 2012800040741A CN 201280004074 A CN201280004074 A CN 201280004074A CN 103250252 A CN103250252 A CN 103250252A
Authority
CN
China
Prior art keywords
mentioned
electrode
resistance
coating
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800040741A
Other languages
English (en)
Other versions
CN103250252B (zh
Inventor
魏志强
高木刚
三谷觉
村冈俊作
片山幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103250252A publication Critical patent/CN103250252A/zh
Application granted granted Critical
Publication of CN103250252B publication Critical patent/CN103250252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储装置具备第1电极（103）、第2电极（106）和电阻变化层（104），电阻变化层（104）具备：第1氧化物层（104a），含有第1金属的氧化物；第2氧化物层（104b），在第1氧化物层（104a）和第2电极（106）之间相接配置，含有第2金属的氧化物，与第1氧化物层（104a）相比氧不足率小；及局部区域（105），在第1氧化物层（104a）及第2氧化物层（104b）内与第2电极（106）相接配置，不与第1电极（103）相接，与第2氧化物层（104b）相比氧不足率大，氧不足率与第1氧化物层（104a）不同。

Description

非易失性存储元件及非易失性存储装置
技术领域
本发明涉及非易失性存储元件，特别涉及非易失性存储装置，该非易失性存储装置具备电阻值对应于施加的电信号而可逆地变化的电阻变化型的非易失性存储元件及非易失性存储元件。
背景技术
近年来，伴随电气设备的数字技术的发展，为了保存音乐、图像、信息等数据，针对大容量且非易失性的存储装置的要求正在提高。作为响应这样的要求的一个对策，将电阻值因被赋予的电信号而变化、持续保持该状态的非易失性存储元件用于存储单元的非易失性存储装置（以下，称作ReRAM）正被注目。这起因于非易失性存储元件的构成比较简单且易于高密度化，以及容易取得与已有的半导体工艺的匹配性等特征。
这样的非易失性存储元件因电阻变化层中使用的材料（电阻变化材料）而分为2大类。其中一类是将专利文献1等中公开的钙钛矿材料（Pr1-xCaxMnO3（PCMO），La1-xSrxMnO3（LSMO），GdBaCoxOy（GBCO）等）用于电阻变化材料的电阻变化型的非易失性存储元件。
而且，另一类是将二元过渡金属氧化物用于电阻变化材料中的电阻变化型的非易失性存储元件。二元过渡金属氧化物与上述钙钛矿材料相比较，组成及构造非常单纯，所以制造时的组成控制及成膜容易。而且，还有与半导体制造工艺的匹配性也较好这样的优点，近年来进行了很多研究。
有关电阻变化的物理的机理，还不明白的地方很多，但近年来的研究中，二元过渡金属氧化物中形成导电性的导电丝（filament），氧化还原引起的该导电丝中的缺陷密度变化作为电阻变化的主要原因而被重视（例如，参照专利文献2及非专利文献1）。
图17是示出专利文献2所公开的已有的非易失性存储元件1400的构成的剖面图。
对由过渡金属氧化物构成的电阻变化层1405被第1电极1403和第2电极1406夹着的原形构造（图17（a）），在第1电极1403及第2电极1406间施加电压（初始分断电压（初始破坏电压）：Initial break voltage），从而形成成为第1电极1403及第2电极1406间的电流路径（在第1电极1403及第2电极1406间流动的电流的电流密度局部变高的部分）的导电丝1405c（图17（b））。
在先技术文献
专利文献
专利文献1：美国专利第6473332号说明书
专利文献2：日本特开2008-306157号公报
非专利文献
非专利文献1：R.Waser et al.,Advanced Materials,NO21,2009,pp.2632-2663
在将上述那样的过渡金属氧化物用于电阻变化材料中的已有的非易失性存储元件中，期望电阻变化特性的偏差的减小。于是，本发明人等进行了深刻研究，结果发现在已有的电阻变化元件中，存在以下问题。
使用了过渡金属氧化物的已有的非易失性存储元件，因初始分断电压的施加，在电阻变化层形成导电丝，从而成为能发生电阻变化的状态。此时，电阻变化层中形成的导电丝以将第1电极和第2电极连接的方式，贯穿电阻变化层。具有这样的导电丝的电阻变化元件，存在如下问题：其电阻变化的电阻变化层的电阻值的偏差变大，电阻变化特性的偏差变大。
发明内容
本发明是为了解决上述课题而提出的，目的在于提供一种电阻变化特性的偏差小的非易失性存储元件及非易失性存储装置。
为了解决现有的课题，本发明的一个方式涉及的非易失性存储元件，其特征在于，具备第1电极、第2电极和电阻变化层，该电阻变化层介于上述第1电极和上述第2电极之间，根据在上述第1电极及上述第2电极间赋予的电压极性而可逆地使高电阻状态和低电阻状态转变；上述电阻变化层具备：第1氧化物层，含有第1金属的氧化物；第2氧化物层，在上述第1氧化物层和上述第2电极之间相接配置，含有第2金属的氧化物，与上述第1氧化物层相比氧不足率小；及局部区域，在上述第1氧化物层及上述第2氧化物层内与上述第2电极相接配置，不与上述第1电极相接，与上述第2氧化物层相比氧不足率大，氧不足率与上述第1氧化物层不同。
本明的效果如下：
根据本发明，在局部区域控制电阻变化，从而得到电阻变化特性的偏差少的非易失性存储元件。而且，能实现使用了该非易失性存储元件的非易失性存储装置的微细化及大容量化。
附图说明
图1是本发明的实施方式1涉及的非易失性存储元件的剖面图。
图2A是用于说明局部区域的导电丝的形成的图。
图2B是用于说明局部区域的导电丝的形成的图。
图2C是用于说明局部区域的导电丝的形成的图。
图3A是示出本发明的实施方式1涉及的非易失性存储元件的主要部分的制造方法的剖面图。
图3B是示出本发明的实施方式1涉及的非易失性存储元件的主要部分的制造方法的剖面图。
图3C是示出本发明的实施方式1涉及的非易失性存储元件的主要部分的制造方法的剖面图。
图3D是示出本发明的实施方式1涉及的非易失性存储元件的主要部分的制造方法的剖面图。
图4是示出本发明的实施方式1涉及的非易失性存储元件的动作例的图。
图5A是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、电阻变化的初始分断电压相对于电压脉冲的施加次数的依存性的图。
图5B是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、电阻变化的初始分断电压相对于电压脉冲的施加次数的依存性的图。
图5C是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、电阻变化的初始分断电压相对于电压脉冲的施加次数的依存性的图。
图5D是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、高电阻状态（高阻态）下的电流值及低电阻状态（低阻态）下的电阻值的正规分布的图。
图5E是示出图5D的高电阻状态下的电流值及低电阻状态下的电流值的正规分布的斜率（slope）的初始分断电压依存性的图。
图6A是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、相对于电压脉冲的施加次数的电阻变化的图。
图6B是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、相对于电压脉冲的施加次数的电阻变化的图。
图6C是示出在本发明的实施方式1涉及的电阻变化层中使用了氧不足型钽氧化物的非易失性存储元件中，在第1电极和第2电极中使用了Pt时的、相对于电压脉冲的施加次数的电阻变化的图。
图7是本发明的实施方式1的变形例涉及的非易失性存储元件的剖面图。
图8A是将初始分断电压设为-2.5V来动作的非易失性存储元件的局部区域的TEM照片。
图8B是将初始分断电压设为-5.0V来动作的非易失性存储元件的局部区域的TEM照片。
图9是用于对本发明的实施方式1涉及的电阻变化层的氧含有量的典型例进行说明的图。
图10是示出本发明的实施方式2涉及的非易失性存储装置的构成的方框图。
图11是示出图10的A部的构成（4比特大小的构成）的立体图。
图12是示出本发明的实施方式2涉及的非易失性存储装置具备的非易失性存储元件的构成的剖面图。
图13是示出本发明的实施方式2涉及的非易失性存储装置的动作例的时序图。
图14是示出本发明的实施方式3涉及的非易失性存储装置的构成的方框图。
图15是示出图14的C部的构成（2比特大小的构成）的剖面图。
图16是示出本发明的实施方式3涉及的非易失性存储装置的动作例的时序图。
图17是已有例涉及的非易失性存储元件的剖面图。
具体实施方式
本发明的一个方式涉及的非易失性存储元件，具备第1电极、第2电极和电阻变化层，该电阻变化层介于上述第1电极和上述第2电极之间，根据在上述第1电极及上述第2电极间赋予的电压极性而可逆地使高电阻状态和低电阻状态转变；上述电阻变化层具备：第1氧化物层，含有第1金属的氧化物；第2氧化物层，在上述第1氧化物层和上述第2电极之间相接配置，含有第2金属的氧化物，与上述第1氧化物层相比氧不足率小；及局部区域，在上述第1氧化物层及上述第2氧化物层内与上述第2电极相接配置，不与上述第1电极相接，与上述第2氧化物层相比氧不足率大，氧不足率与上述第1氧化物层不同。
通过这样的构成、即形成局部区域比电阻变化层的膜厚还小的构成，使初始分断电压较低，能通过低电压进行电阻变化。进而，由于局部区域不与第1电极相接，所以能抑制因第1电极的影响而产生的寄生电阻的电阻变化，能使电阻变化特性的偏差较小。
在此，上述局部区域也可以包含：第1局部区域，配置于上述第1氧化物层内，不与上述第1电极相接，与上述第1氧化物层相比氧不足率大；及第2局部区域，在上述第1局部区域和上述第2电极之间与上述第1局部区域及上述第2电极相接配置，与上述第1局部区域相比氧不足率小，与上述第2氧化物层相比氧不足率大。
而且，上述电阻变化层也可以在上述第2局部区域中使高电阻状态和低电阻状态转变。
而且，上述第2局部区域也可以在从上述第1电极向上述第2电极的方向的膜厚中具有比上述第2氧化物层的膜厚还小的部分。
而且，上述第2氧化物层和上述第1氧化物层中所含的金属的氧化物也可以是同种的金属的氧化物。
而且，上述同种的金属也可以是Ta。
而且，上述第1电极和上述第2电极也可以由同一材料构成。
而且，非易失性存储元件也可以还具备与上述电阻变化层电连接的负载元件。
而且，上述负载元件也可以是固定电阻、晶体管或二极管。
而且，上述第1局部区域也可以在上述电阻变化层仅形成一个。
而且，本发明的一个方式涉及的非易失性存储装置具备：存储单元阵列，具备基板、在上述基板上相互平行形成的多条第1布线；在上述多条第1布线的上方与上述基板的主面平行的面内相互平行且与上述多条第1布线立体交叉地形成的多条第2布线、与上述多条第1布线和上述多条第2布线的立体交叉点相对应设置的权利要求1～9的任一项所记载的非易失性存储元件；选择电路，从上述存储单元阵列具备的非易失性存储元件中，选择至少一个非易失性存储元件；写入电路，通过向由上述选择电路选择出的非易失性存储元件施加电压，写入数据；及读出电路，通过检测由上述选择电路选择出的非易失性存储元件的电阻值，读出数据。
通过成为这样的构成，能使电阻变化特性的偏差较小。
在此，上述非易失性存储元件也可以具备与上述电阻变化层电连接的电流控制元件。
而且，本发明的一个方式涉及的非易失性存储装置具备：存储单元阵列，具备基板、在上述基板上形成的多条字线及多条位线、分别与上述多条字线及多条位线连接的多个晶体管、及与上述多个晶体管一一对应设置的多个上述非易失性存储元件；选择电路，从上述存储单元阵列具备的非易失性存储元件中，选择至少一个非易失性存储元件；写入电路，通过向由上述选择电路选择出的非易失性存储元件施加电压，写入数据；读出电路，通过检测由上述选择电路选择出的非易失性存储元件的电阻值，读出数据。
通过成为这样的构成，能使电阻变化特性的偏差较小。
根据本发明，在局部区域控制电阻变化，从而得到电阻变化特性的偏差少的非易失性存储元件。而且，能实现使用了该非易失性存储元件的非易失性存储装置的微细化及大容量化。
以下，对于本发明的实施方式，一边参照附图一边进行说明。
并且，在附图中，对于实质上表现同一构成、动作及效果的要素，赋予同一符号，省略说明。而且，以下记述的数值、材料、成膜方法等，都是为了具体说明本发明的实施方式而例示出的，本发明不限于这些。再有，以下记述的构成要素间的连接关系，是为了具体说明本发明的实施方式而例示出的，实现本发明功能的连接关系不限于此。进而，本发明由权利要求书确定。因此，关于以下的实施方式中的构成要素之中的、表示本发明的最上位概念的独立权利要求所未记载的构成要素，不是达成本发明的课题所必须的，但作为构成更优选的形态的例子进行说明。
（实施方式1）
［非易失性存储元件的构成］
图1是示出本发明的实施方式1涉及的非易失性存储元件的一构成例的剖面图。
本实施方式的非易失性存储元件100具备基板101、在该基板101上形成的层间绝缘膜102、在该层间绝缘膜102上形成的第1电极103、第2电极106和被第1电极103及第2电极106夹着的电阻变化层104。
电阻变化层104是介于第1电极103和第2电极106之间，电阻值根据被赋予给第1电极103和第2电极106之间的电信号而可逆地变化的层。例如，电阻变化层104是对应于被赋予给第1电极103和第2电极106之间的电压的极性而使高电阻状态和低电阻状态可逆地转变的层。
在此，电阻变化层104是将与第1电极103连接的第1氧化物层104a和在该第1氧化物层104a上形成且与第2电极106连接的第2氧化物层104b这至少2层叠层起来构成的，而且具备局部区域105，该局部区域105在第1氧化物层104a及第2氧化物层104b内与第2电极106相接配置，不与第1电极103相接。局部区域105的至少一部分形成于第2氧化物层104b，氧不足率对应于电脉冲的施加而可逆地变化。可认为局部区域105包含由氧缺陷部位（位置，site）构成的导电丝（filament）。
认为叠层构造的电阻变化层104的电阻变化现象，在微小的局部区域105中引起氧化还原反应，局部区域105中的导电丝（导电路径）变化，从而其电阻值变化。
也就是说，在第2电极106上以第1电极103为基准施加了正的电压时，电阻变化层104中的氧离子被吸引到第2金属的氧化物侧。由此，在微小的局部区域105中发生氧化反应，氧不足率减少。其结果，认为局部区域105中的导电丝变得难以连接，电阻值增大。
相反，在第2电极106上以第1电极103为基准施加了负的电压时，第2氧化物层104b中的氧离子被挤出到第1氧化物层104a侧。由此，在第2氧化物层104b中形成的微小的局部区域105中发生还原反应，氧不足率增加。其结果，认为局部区域105中的导电丝变得容易连接，电阻值减少。
电阻变化层104具有第1氧化物层104a和第2氧化物层104b的叠层构造。第1氧化物层104a含有氧不足型的第1金属的氧化物，第2氧化物层104b含有氧不足率比第1金属的氧化物小的第2金属的氧化物。因此，第2氧化物层104b的氧不足率比第1氧化物层的氧不足率还小。因此，第2氧化物层104b的电阻值比第1氧化物层104a的电阻值高。
换而言之，电阻变化层104包括至少含有第1金属的氧化物的第1氧化物层104a和含有第2金属的氧化物的第2氧化物层104b的叠层构造。另外，第1氧化物层104a配置在第1电极103和第2氧化物层104b之间，第2氧化物层104b配置在第1氧化物层104a和第2电极106之间。第2氧化物层104b的厚度也可以比第1氧化物层104a的厚度还薄。这种情况下，能容易地形成后述的局部区域105不与第1电极103相接的构造。第2氧化物层104b的电阻值比第1氧化物层104a的电阻值还高，所以施加在电阻变化层104上的电场易于集中于第2氧化物层104b。
并且，本说明书中，所谓“氧不足率”是指在金属的氧化物中，该化学量论的组成（多个化学量论的组成存在的情况下，相对于构成其中电阻值最高的化学量论的组成）的氧化物的氧的量，不足的氧的比例而言。化学量论的组成的金属的氧化物，与其他组成的金属的氧化物相比，具有更稳定且更高的电阻值。
例如，金属是钽（Ta）的情况，上述定义的化学量论的组成的氧化物是Ta2O5，所以能表现为TaO2.5。TaO2.5的氧不足率是0%，TaO1.5的氧不足率为氧不足率＝（2.5-1.5）/2.5＝40%。而且，氧过剩的金属的氧化物的氧不足率为负的值。并且，本说明书中，只要没有特别的事先声明，设定氧不足率包括正的值、0、负的值来进行说明。
氧不足率小的氧化物接近化学量论的组成的氧化物，所以电阻值高，氧不足率大的氧化物更接近构成氧化物的金属，所以电阻值低。
而且，本说明书中，构成第1氧化物层104a和第2氧化物层104b的金属是同种的情况下，有时取代“氧不足率”而使用“氧含有率”这样的术语。所谓“氧含有率高”对应于“氧不足率小”，所谓“氧含有率低”对应于“氧不足率大”。但是，如后所述，本实施方式涉及的电阻变化层104不限于构成第1氧化物层104a和第2氧化物层104b的金属是同种的情况。
所谓“氧含有率”是指氧原子占总原子数的比率。例如，Ta2O5的氧含有率是氧原子占总原子数的比率（O/（Ta＋O）），为71.4atm%。因此，氧不足型的钽氧化物的氧含有率比0大，比71.4atm%小。例如，构成第1氧化物层104a的第1金属和构成第2氧化物层104b的第2金属是同种的情况下，氧含有率与氧不足率存在对应关系。即，第2金属的氧化物的氧含有率比第1金属的氧化物的氧含有率还大时，第2金属的氧化物的氧不足率比第1金属的氧化物的氧不足率小。
电阻变化层104在第1氧化物层104a和第2氧化物层104b的界面附近，具备局部区域105。局部区域105的氧不足率比第2氧化物层104b的氧不足率还大，与第1氧化物层104a的氧不足率不同。
局部区域105能通过对具备第1氧化物层104a和第2氧化物层104b的叠层构造的电阻变化层104施加初始分断电压而形成。如后所述，此时，初始分断电压也可以是低电压。通过初始分断，与第2电极106相接，贯穿第2氧化物层104b，侵入第1氧化物层104a的一部分，形成不与第1电极103相接的局部区域105。
本说明书中，所谓“局部区域”意为电阻变化层104之中，在第1电极103和第2电极106之间施加了电压时，电流支配性地流动的区域。并且，局部区域105意味着如下区域：包含在电阻变化层104内形成的多条导电丝（导电路径）的集合的区域。即，电阻变化层104的电阻变化，通过局部区域105而发现。因此，在对低电阻状态的电阻变化层104施加了驱动电压时，在具备导电丝的局部区域105中，电流支配性地流动。电阻变化层104在局部区域105中使高电阻状态和低电阻状态转变。
局部区域105的大小也可以是小，是其下端不与第1电极103相接的大小。通过将局部区域105的大小设定得小，电阻变化的偏差减小。但是，局部区域105是至少能确保为了使电流流动而需要的导电丝（导电路径）的大小。
从图2A到图2C是用于说明局部区域105的导电丝的形成的图，使用浸透模型（Percolation Model）示出模拟的结果。在此，假设导电丝（导电路径）通过局部区域105中的氧缺陷部位连结而形成。所谓“浸透模型”是基于如下理论的模型：假设局部区域105中的氧缺陷部位（以下，简记作缺陷部位）等的随机的分布，当缺陷部位等的密度超过某一阈值时缺陷部位等的关联被形成的概率增加这样的理论。并且，在此，金属的氧化物由金属离子和氧离子构成，所谓“缺陷”意味着该金属的氧化物中相对于化学量论的组成欠缺氧，“缺陷部位的密度”也对应于氧不足率。也就是说，当氧不足率变大时，缺陷部位的密度也变大。
在此，将电阻变化层104的氧离子的部位近似地假设为呈格子状隔开的区域（以下称作部位），通过模拟来求得由概率地形成的缺陷部位（氧离子欠缺的部位）形成的导电丝。从图2A到图2C中，记作“0”的部位表示在局部区域105内形成的缺陷部位。涂黑的部位（记载了“0”以外的数字的部位）的簇（相互连接的缺陷部位的集合体），表示在图中的上下方向上施加了电压的情况下在局部区域105内形成的导电丝，示出电流流动的路径。涂成灰色的部位（未记载数字的部位）表示氧离子占有的部位，是高电阻的区域。如图2A到图2C所示，局部区域105中随机分布的缺陷部位中，从上端到下端为止连接的缺陷部位的簇由在局部区域105的下表面和上表面间流过电流的导电丝的集合构成。根据浸透模型，导电丝的条数和形状概率地形成。导电丝的条数和形状的分布为电阻变化层104的电阻值的偏差。
局部区域105也可以在非易失性存储元件100的1个电阻变化层104仅形成1个。由此，能减小非易失性存储元件100的电阻值的偏差。并且，形成于电阻变化层104的局部区域105的数量，例如能通过EBAC（ElectronBeam Absorbed Current）分析来确认。
驱动该非易失性存储元件100的情况，通过外部的电源，将满足规定条件的电压施加在第1电极103和第2电极106之间。随着施加的电压的电压值及极性，非易失性存储元件100的电阻变化层104的电阻值可逆地增加或减少。例如，施加了振幅比规定的阈值电压还大的规定的极性的脉冲电压的情况，电阻变化层104的电阻值增加或减少。以下有时将这样的电压称作“写入用电压”。另一方面，在施加了振幅比该阈值电压还小的脉冲电压的情况下，电阻变化层104的电阻值不变化。以下有时将这样的电压称作“读出用电压”。
电阻变化层104由氧不足型的金属的氧化物构成。该金属的氧化物的母体金属可以是从钽（Ta）、铪（Hf）、钛（Ti）、锆（Zr）、铌（Nb）、钨（W）、镍（Ni）、铁（Fe）等过渡金属和铝（Al）中选择出的至少一个。过渡金属能得到多个氧化状态，所以能通过氧化还原反应来实现不同的电阻状态。在此，所谓“氧不足型的金属的氧化物”是指氧含有量（原子比：总原子数中所占的氧原子数的比例）比具有化学量论的组成的金属的氧化物（通常为绝缘体）的组成少的金属的氧化物，通常进行半导体的动作者较多。通过将氧不足型的金属的氧化物用于电阻变化层104，能在非易失性存储元件100中，实现再现性好且稳定的电阻变化动作。
例如，作为构成电阻变化层104的金属的氧化物而使用铪氧化物的情况，在使第1金属的氧化物的组成为HfOx的情况下x为0.9以上1.6以下，而且，在使第2金属的氧化物的组成为HfOy的情况y比x的值还大的情况下，能使电阻变化层104的电阻值稳定而高速地变化。这种情况下，第2金属的氧化物的膜厚也可以是3～4nm。
而且，作为构成电阻变化层104的金属的氧化物而使用锆氧化物的情况，在使第1金属的氧化物的组成为ZrOx的情况下x为0.9以上1.4以下，而且，在使第2金属的氧化物的组成为ZrOy的情况y比x的值还大的情况下，能使电阻变化层104的电阻值稳定而高速地变化。这种情况下，第2金属的氧化物的膜厚也可以是1～5nm。
第2氧化物层104b和第1氧化物层104a中所含的金属的氧化物是同种的金属的氧化物，考虑构成电阻变化层104的金属是钽（Ta）的情况。此时，将第1氧化物层104a中所含的氧不足型钽氧化物表示为TaOx，将第2氧化物层104b中所含的钽氧化物表示为TaOy的情况，也可以满足0＜x＜2.5，x＜y。为了使电阻变化动作稳定实现，也可以满足2.1≤y，0.8≤x≤1.9。关于金属氧化物层的组成，能使用卢瑟福背散射法来测定。
并且，第2氧化物层104b和第1氧化物层104a中所含的金属的氧化物也可以为异种的金属的氧化物。也就是说，构成作为第1氧化物层104a的第1金属的氧化物的第1金属和构成作为第2氧化物层104b的第2金属的氧化物的第2金属也可以使用不同的金属。这种情况下，第2金属的氧化物与第1金属的氧化物相比氧不足率小，也就是说电阻也可以为高。通过成为这样的构成，电阻变化时在第1电极103和第2电极106之间施加的电压，对第2金属的氧化物分配更多的电压，能更容易地引起第2金属的氧化物中发生的氧化还原反应。
而且，对第1金属和第2金属使用互不相同的材料的情况，第2金属的标准电极电位也可以低于第1金属的标准电极电位。标准电极电位表现出其值越高越难以氧化的特性。由此，在标准电极电位相对低的第2金属的氧化物中，变得易于引起氧化还原反应。并且，认为电阻变化现象，在电阻高的第2金属的氧化物中形成的微小的局部区域105中发生氧化还原反应，导电丝（导电路径）变化，从而其电阻值（氧不足率）变化。
例如，作为第1金属的氧化物使用氧不足型的钽氧化物，作为第2金属的氧化物使用高电阻的钛氧化物（例如，TiO2），从而得到稳定的电阻变化动作。钛（标准电极电位＝-1.63eV）是标准电极电位低于钽（标准电极电位＝-0.6eV）的材料。这样，对第2金属的氧化物使用标准电极电位比第1金属的氧化物低的金属的氧化物，从而在第2金属的氧化物中氧化还原反应变得更容易发生。作为其他组合，能对成为高电阻层的第2金属的氧化物使用铝氧化物（Al2O3）。例如，也可以对第1金属的氧化物使用氧不足型的钽氧化物（TaOx），对第2金属的氧化物使用铝氧化物（Al2O3）。标准电极电位表现出其值在正的方向越高越容易氧化的特性。构成第2氧化物层104b的钛的标准电极电位比构成第1氧化物层104a的钽的标准电极电位还低，所以在第2氧化物层104b中比在第1氧化物层104a中氧化还原反应更容易发生，电阻变化元件的电阻变化现象也变得更容易发生。
而且，第2氧化物层104b的介电常数也可以比第1氧化物层104a的介电常数还大。或者，第2氧化物层104b的带隙也可以小于第1氧化物层104a的带隙。例如，TiO2（相对介电常数＝95）是相对介电常数比Ta2O5（相对介电常数＝26）大的材料。再者，TiO2（带隙＝3.1eV）是带隙比Ta2O5（带隙＝4.4eV）小的材料。一般而言，相对介电常数大的材料与相对介电常数小的材料相比容易击穿，而且，带隙小的材料与带隙大的材料相比容易击穿，所以作为第2氧化物层104b而使用TiO2能使初始分断电压较低。
通过将满足上述条件的某一个或两者的金属的氧化物用于第2氧化物层104b，第2氧化物层104b的绝缘破坏电场强度变得比第1氧化物层104a的绝缘破坏电场强度小，初始分断电压能减小。这是因为如J.McPherson etal.，IEDM2002，p.633-636的图1所示，在氧化物层的绝缘破坏电场强度（Breakdown Strength）和介电常数之间，看出介电常数越大绝缘破坏电场强度就越小这样的相关关系。而且，这是因为如J.McPherson et al.，IEDM2002，p.633-636的图2所示，在氧化物层的绝缘破坏电场和带隙之间，看出带隙越大绝缘破坏电场强度变得越大这样的相关关系。
作为第1电极103及第2电极106的材料，从例如Pt（白金）、Ir（铱）、Pd（钯）、Ag（银）、Ni（镍）、W（钨）、Cu（铜）、Al（铝）、Ta（钽）、Ti（钛）、TiN（氮化钛）、TaN（氮化钽）及TiAlN（氮化钛铝）等中选择。
具体而言，与氧不足率更小的第2金属的氧化物连接的第2电极106，例如由白金（Pt）、铱（Ir）、钯（Pd）等，与构成第2金属的氧化物的金属及构成第1电极103的材料相比较标准电极电位更高的材料构成。而且，与氧不足率更高的第1金属的氧化物连接的第1电极103例如也可以由钨（W）、镍（Ni）、钽（Ta）、钛（Ti）、铝（Al）、氮化钽（TaN）、氮化钛（TiN）等，与构成第1金属的氧化物的构成金属相比标准电极电位更低的材料构成。标准电极电位表示其值越高越难氧化。
即，第2电极106的标准电极电位V2、构成第2金属的氧化物的金属的标准电极电位Vr2、构成第1金属的氧化物的金属的标准电极电位Vr1，在第1电极103的标准电极电位V1之间，满足Vr2＜V2，而且V1＜V2的关系也可以。进而，也可以满足V2＞Vr2，Vr1≥V1的关系。
通过上述的构成，在第2电极106和第2金属的氧化物的界面附近的第2金属的氧化物中，选择性地发生氧化还原反应，得到稳定的电阻变化现象。
并且，在本实施方式中，局部区域105形成为不与第1电极103相接，所以第1电极103不影响电阻变化。因此，通过设置本实施方式的局部区域105，第1电极103的材料选择的自由度提高。因此，例如，第1电极103及第2电极106也可以由同一材料构成。这种情况下，通过将第1电极103的工艺条件应用于第2电极106，能使工艺简化。
而且，作为基板101，例如可以使用单晶硅基板或半导体基板，但不限于这些。电阻变化层104能用比较低的基板温度形成，例如，能在树脂材料等之上形成电阻变化层104。
而且，非易失性存储元件100还可以具备与电阻变化层104电连接的负载元件，例如固定电阻、晶体管或二极管。
［非易失性存储元件的制造方法和动作］
接着，一边参照图3A～图3D，一边对本实施方式的非易失性存储元件100的制造方法的一个例子进行说明。
首先，如图3A所示，例如在是单晶硅的基板101上，通过热氧化法形成厚度200nm的层间绝缘膜102。然后，作为第1电极103，例如将厚度100nm的Pt薄膜通过溅射法形成在层间绝缘膜102上。并且，也可以在第1电极103和层间绝缘膜102之间通过溅射法形成Ti、TiN等的密接层。之后，在第1电极103上，通过例如使用了Ta靶的反应性溅射法形成氧不足型的第1氧化物层104a。
接着，通过例如基于第1氧化物层104a的最表面的氧化进行的改质、或使用了Ta靶的反应性溅射法，在第1氧化物层104a的表面，形成氧不足率比该第1氧化物层104a小的（也就是说，电阻值高）第2氧化物层104b。通过叠层了这些第1氧化物层104a和第2氧化物层104b的叠层构造，构成电阻变化层104。
在此，有关第2氧化物层104b的厚度，若过大则存在初始电阻值变得过高等的异常，而且若过小则存在不能得到稳定的电阻变化这样的异常，所以也可以是1nm以上8nm以下的程度。
接着，在第2氧化物层104b上，作为第2电极106，例如通过溅射法形成厚度150nm的Pt薄膜。
接着，如图3B所示，通过光刻工序，形成基于光抗蚀剂的图形107。之后，如图3C所示，通过将图形107作为掩膜使用的干蚀，形成元件区域109。
之后，如图3D所示，通过在第1电极103和第2电极106之间（电极间）施加初始分断电压，在电阻变化层104内形成局部区域105。关于形成该局部区域105的电压的范围的一个例子，使用图4到图6C如下说明。
作为使用了从图4到图6C的测定的样品的非易失性存储元件，是将第1电极103及第2电极106还有电阻变化层104的大小设为0.5μm×0.5μm（面积0.25μm2）的元件。而且，也可以将第1氧化物层104a的组成设为TaOx（x＝1.38），将第2氧化物层104b的组成设为TaOy（y＝2.47）。再者，将电阻变化层104的厚度设为30nm，将第1氧化物层104a的厚度设为25nm，将第2氧化物层104b的厚度设为5nm。针对这样的非易失性存储元件100，在电极间施加了读出用电压（例如0.4V）的情况下，初始电阻值约为107～108Ω。
如图4所示，非易失性存储元件100的电阻值是初始电阻值（比高电阻状态下的电阻值HR还高的值，例如107～108Ω）的情况下，通过将初始分断电压加在电极间，电阻状态发生变化。之后，若在非易失性存储元件100的第1电极103和第2电极106之间，作为写入用电压，交替地施加例如脉冲宽度为100ns的极性不同的2种电压脉冲，则电阻变化层104的电阻值如图4所示那样变化。即，在作为写入用电压将负电压脉冲（脉冲宽度100ns）施加在电极间的情况下，电阻变化层104的电阻值从高电阻值HR向低电阻值LR减少。另一方面，在作为写入用电压将正电压脉冲（脉冲宽度100ns）施加在电极间的情况下，电阻变化层104的电阻值从低电阻值LR向高电阻值HR增加。并且，在本说明书中，在以第1电极103的电位为基准、第2电极106的电位高的情况下，电压脉冲的极性为“正”，在以第1电极103的电位为基准、第2电极106的电位低的情况下，电压脉冲的极性为“负”。
图5A～图5C是示出对同一基板上存在的3个非易失性存储元件100，分别施加了-2.5V、-3.5V、-4.0V这样的初始分断电压脉冲Vbreak而成为低电阻状态之后，交替地加上写入用的负电压脉冲及正电压脉冲时的、各非易失性存储元件100的电流值的变化的图。在此，写入用的负电压脉冲的电压值为-1.5V，脉冲宽度为100ns，写入用的正电压脉冲的电压值为＋2.0V，脉冲宽度为100ns。而且，各非易失性存储元件100的电流值，是通过在电极间施加读出用电压0.4V而读出的值。在此，读出用电压是振幅比写入阈值电压足够小的电压，即使将读出用电压施加在非易失性存储元件100上其电阻状态也不变化。在图5A～图5C中，横轴是所加的写入用电压脉冲（交替地施加负电压脉冲及正电压脉冲）的施加次数，纵轴是所读出的电流值。在图5A～图5C中，写入用电压脉冲的施加次数分别为100次。
图5D是示出图5A～图5C中所得到的电流值和电流值的正规分布的关系的图。图5D的左侧示出高电阻状态的电流值的正规分布，右侧示出低电阻状态的电流的正规分布。在图5D中，正规分布的斜率对应于电阻值的偏差。
图5E是示出图5D中所得到的正规分布的斜率和初始分断电压的绝对值的关系的图。图5E的纵轴是高电阻状态或低电阻状态下的电流值的正规分布的斜率，横轴是初始分断电压脉冲Vbreak的绝对值。
从图5E可知初始分断电压的绝对值越高，高电阻状态及低电阻状态这两者，电流值的正规分布的斜率变得越小。这意味着初始分断电压越高，高电阻值HR及低电阻值LR的偏差越增大。认为这是因为初始分断电压变高，从而局部区域105变大，局部区域105中的缺陷密度增加，电阻值的偏差容易产生。再者，若初始分断电压变高，则电阻变化特性变得更不稳定。
图6A～图6C是示出对同一基板上存在的3个非易失性存储元件100，施加与-5V相同的初始分断电压脉冲而成为低电阻状态之后，交替地加上写入用的负电压脉冲及正电压脉冲时、各非易失性存储元件100的电流值的变化的图。在此，写入用的负电压脉冲的电压值为-1.5V，脉冲宽度为100ns，写入用的正电压脉冲的电压值为＋2.0V，脉冲宽度为100ns。而且，各非易失性存储元件100的电流值，是通过在电极间施加读出用电压0.4V而读出的值。在图6A～图6C中，横轴是加上的写入用电压脉冲的施加次数，纵轴是所读出的电流值。在图6A～图6C中，写入用电压脉冲的施加次数分别约为70次的程度。
图6A所示的非易失性存储元件100的电流值反复如下变化：施加正电压脉冲时为Ih1，施加负电压脉冲时为Il1。从该图可知至少70次的程度，电阻值比较稳定地变化。
图6B所示的非易失性存储元件100的电流值，到脉冲施加次数为20次程度为止，电流值在Ih2和Il2之间变化，但若脉冲施加次数超过20次，则电阻变化幅度扩大，电流值在Ih2和Il3之间变化。图6B示出该非易失性存储元件100的电阻值的变化不稳定的情形。
图6C所示的非易失性存储元件100的电流值，随着脉冲施加次数的增大，电阻变化幅度变窄。具体而言，到脉冲施加次数为20次程度为止，电流值在Ih3和Il4之间变化，但若脉冲施加次数超过30次，则电阻变化幅度变窄，电流值在Ih3和Il5之间变化。
由图6A～图6C可知，若使初始分断电压为-5V这样高的值，则尽管施加同一初始分断电压脉冲、同一写入用电压脉冲，每个非易失性存储元件100的电阻变化特性的偏差还是变大。其理由如下推测。第一，若初始分断电压的绝对值大，则所形成的局部区域105变大，第2氧化物层104b附近的局部区域105变大。由此，如上所述，认为电阻变化层104中的导电丝的条数及形状的偏差变大。第二，若初始分断电压的绝对值大，则所形成的局部区域105变大，局部区域105贯穿电阻变化层104，局部区域105与第1电极103和第2电极106这两者相接。由此，在局部区域105和第1电极103的界面附近、及局部区域105和第2电极106的界面附近的2处的区域，存在引起电阻变化的可能性。其结果，认为非易失性存储元件100具有以2个模式进行电阻变化的性质，有时得不到期望的稳定的电阻变化。
根据以上的实验结果，通过适当的初始分断电压，使氧不足率比周围大的局部区域105形成为不与第1电极103相接，从而得到具有稳定的可逆电阻变化特性的非易失性存储元件。
（变形例）
图7是示出本发明的实施方式1的变形例涉及的非易失性存储元件的一构成例的剖面图。以下，仅对与实施方式1的非易失性存储元件100不同之处进行说明。
本实施方式的非易失性存储元件100与实施方式1的非易失性存储元件100的不同之处，在于局部区域105由第1氧化物层104a内形成的第1局部区域105a、在第1局部区域105a和第2电极106之间与第1局部区域105a及第2电极106相接配置的第2局部区域105b构成。
第1局部区域105a不与第1电极103相接。第1局部区域105a的氧不足率比第1氧化物层104a的氧不足率还大。而且，第2局部区域105b的氧不足率比第1局部区域105a的氧不足率还小，比第2氧化物层104b的氧不足率还大。
第2局部区域105b是有效地形成着导电丝的区域，第1局部区域105a是协助第2局部区域105b的氧的交换以协助导电丝的形成的区域。因此，电阻变化层104的电阻变化通过第2局部区域105b发现。其结果，在对低电阻状态的电阻变化层104施加了驱动电压时，在具备导电丝的第2局部区域105b及电阻值比较低的第1局部区域105a，电流支配性地流动。电阻变化层104在第2局部区域105b使高电阻状态和低电阻状态转变。
第1局部区域105a是其下端不与第1电极103相接的大小。而且，第2局部区域105b的直径虽不依存于元件尺寸等而不同，但也可以小，例如，也可以小于直径40nm（参照图8B）。通过使局部区域105的大小较小，特别是使第2局部区域105b较小，电阻变化的偏差被减小。但是，第2局部区域105b是能确保为了至少使电流流动而需要的导电丝（导电路径）的大小。例如，在构成第2局部区域105b的金属为钽的情况下，由于其氧缺陷部位间的距离约为0.4nm，所以因局部区域105的形成方法而不同，但第2局部区域105b也可以为1nm以上。例如，在图8A中，第2局部区域105b的直径约为10nm。
第1局部区域105a是在距离第2电极106远的部位不与第1电极103相接地形成的、氧不足率大的区域。第2局部区域105b是在接近第2电极106的部位贯穿第2氧化物层104b，与第2电极106及第1局部区域105a相接地形成的、氧不足率小的区域。
第2局部区域105b的膜厚也可以部分地具有比第2氧化物层104b薄的区域。也就是说，第2局部区域105b在从第1电极103向第2电极106的方向的膜厚具有比第2氧化物层104b的膜厚还小的部分。这样，通过使第2局部区域105b的大小较小，能使电阻变化层104中的缺陷部位密度等适当化，有效地抑制电阻变化特性的偏差。
图8A及图8B示出初始分断电压不同的非易失性存储元件100的电阻变化动作后的剖面TEM照片。图8A是与施加了初始分断电压-2.5V的非易失性存储元件100有关的电阻变化后的剖面TEM（Transmission ElectronMicroscope）照片。图8B是与施加了初始分断电压Vbreak＝-5.0V的非易失性存储元件100有关的电阻变化后的剖面TEM照片。在TEM照片中，图像为白色的区域是氧多的区域，图像为黑色的区域是氧少的区域。即，在电阻变化层104中示出，图像为白色的区域，电阻值比较高，图像为黑色的区域，电阻值比较低。并且，图8A及图8B的样品使用与使用了图4到图6C的测定的样品一样的样品。
图8A的情况下，第2局部区域105b的直径约为10nm，第1局部区域105a不与第1电极103相接。在图8A中，被第1氧化物层104a围住的局部区域105（第1局部区域105a）变得比周围黑，是因为局部区域105（第1局部区域105a）的氧含有率变得比周围低，电阻变低的缘故。贯穿了第2氧化物层104b的局部区域105变得比周围的第2氧化物层104b黑，是因为局部区域105的氧含有率变得比周围的第2氧化物层104b低，电阻变低的缘故。图8B的情况下，第2氧化物层104b附近的局部区域105的直径约为40nm，比图8A的第2局部区域105b还大。而且，局部区域105与第1电极103相接。这是将初始分断电压设得高时的不稳定动作的原因。
图9是用于对实施方式1涉及的电阻变化层104的氧含有量的典型例进行说明的图。图9（b）是使用EELS（ElectronEnergy-Loss Spectroscopy）法，对图8A中用虚线围起的范围的氧含有量的分布进行了映射的图。并且，在图9（b）中，用虚线围起来示出第1氧化物层104a、第2氧化物层104b、第1局部区域105a及第2局部区域105b。
在图9（b）中，示出氧含有率越高的区域越黑，氧含有率越低的区域越白。即，第2氧化物层104b与第1氧化物层104a相比变黑，是因为第2氧化物层104b的氧含有率比第1氧化物层104a高的缘故。同样，第1氧化物层104a的氧含有率比第1局部区域105a高。而且，在图9（b）中所示的例子中，第2局部区域105b的膜厚比第2氧化物层104b还薄。
图9（a）是示出图9（b）的线段A-A’的氧含有率的图。并且，图9（a）的横轴与图9（b）的横轴对应。如图9（a）所示，第2局部区域105b的氧含有率变得比第2氧化物层104b还低（图9（a）中的虚线）。
因此，电阻变化层104的氧含有率依照第1局部区域105a、第1氧化物层104a、第2局部区域105b、第2氧化物层104b的顺序变高。换而言之，电阻变化层104的氧不足率依照第1局部区域105a、第1氧化物层104a、第2局部区域105b、第2氧化物层104b的顺序变小。
并且，在上述说明中，对初始分断电压的极性为负的例子进行了说明，但也可以为正。在初始分断的极性为负的情况下，第1氧化物层104a和第2氧化物层104b的界面附近的氧通过由初始分断产生的电场而被挤出，从而形成第1局部区域105a。另一方面，在初始分断的极性为正的情况下，逆方向的电场对第1氧化物层104a中的氧工作，所以仅通过初始分断，基本不形成第1局部区域105a。但是，进行了正的初始分断之后，在施加了写入用的负电压脉冲时，与图8A一样，形成第2局部区域105b。
（实施方式2）
上述的实施方式1涉及的非易失性存储元件，能适用于各种形态的非易失性存储装置。实施方式2涉及的非易失性存储装置，是具备实施方式1涉及的非易失性存储元件的非易失性存储装置，是在字线和位线的交点（立体交叉点）存在实施方式1涉及的非易失性存储元件的所谓交叉点型的非易失性存储装置。
［非易失性存储装置的构成］
图10是示出构成本发明的实施方式2涉及的非易失性存储装置300的构成的方框图。而且，图11是示出图10的A部的构成（4比特大小的构成）的立体图。
如图10所示，本实施方式涉及的非易失性存储装置200具备半导体基板，在半导体基板上具备存储器本体部201，该存储器本体部201具备存储器阵列202、行选择电路·驱动器203、列选择电路·驱动器204、用于进行信息的写入的写入电路205、检测流到选择位线的电流量且进行数据“1”或“0”的判别的读出放大器206、以及经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。
而且，非易失性存储装置200还具备：地址输入电路208，接受从外部输入的地址信号；及控制电路209，根据从外部输入的控制信号，来控制存储器本体部201的动作。
存储器阵列202如图10及图11所示具备：多条字线WL0、WL1、WL2、…，在半导体基板上相互平行地形成；及多条位线BL0、BL1、BL2、…，在这些字线WL0、WL1、WL2、…的上方与该半导体基板的主面平行的面内相互平行，而且与多条字线WL0、WL1、WL2、…立体交叉地形成。
而且，设有与这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的立体交叉部相对应而呈矩阵状设置的多个存储单元M111、M112、M113、M121、M122、M123、M131、M132、M133、…（以下，表示为“存储单元M111、M112、…”）。
在此，存储单元M111、M112、…相当于实施方式1涉及的非易失性存储元件。但是，在本实施方式中，这些存储单元M111、M112、…如后所述具备电流控制元件。
并且，图10的存储单元M111、M112、…，在图11中用符号220表示。
地址输入电路208从外部电路（未图示）接受地址信号，根据该地址信号将行地址信号输出至行选择电路·驱动器203，而且将列地址信号输出至列选择电路·驱动器204。在此，地址信号是表示多个存储单元M111、M112、…之中的被选择的特定的存储单元的地址的信号。而且，行地址信号是表示地址信号所示的地址之中的行的地址的信号，列地址信号同样是表示列的地址的信号。
在信息的写入周期，控制电路209对应于输入到数据输入输出电路207中的输入数据Din，将指示写入用电压的施加的写入信号输出至写入电路205。另一方面，在信息的读出周期，控制电路209将指示读出动作的读出信号输出至列选择电路·驱动器204。
行选择电路·驱动器203接受从地址输入电路208输出的行地址信号，对应于该行地址信号，选择多条字线WL0、WL1、WL2、…之中的某一个，对该选择出的字线施加规定的电压。行选择电路·驱动器203从存储器阵列202具备的存储单元M111、M112、…中选择至少一个存储单元。
而且，列选择电路·驱动器204接受从地址输入电路208输出的列地址信号，对应于该列地址信号，选择多条位线BL0、BL1、BL2、…之中的某一个，对该选择出的位线施加写入用电压或读出用电压。列选择电路·驱动器204通过在由行选择电路·驱动器203选择出的存储单元上施加电压，写入数据。列选择电路·驱动器204通过检测由行选择电路·驱动器203选择出的存储单元的电阻值，读出数据。
写入电路205接受了从控制电路209输出的写入信号的情况下，对行选择电路·驱动器203输出信号，该信号指示针对所选择出的字线的电压的施加，而且对列选择电路·驱动器204输出信号，该信号指示对所选择出的位线施加写入用电压。
而且，在信息的读出周期，读出放大器206检测流到作为读出对象的选择位线的电流量，进行数据“1”或“0”的判别。其结果，得到的输出数据DO经由数据输入输出电路207输出至外部电路。
并且，通过将图10及图11所示的本实施方式涉及的非易失性存储装置中的存储器阵列，三维地堆积垒积起来，能实现多层化构造的非易失性存储装置。通过设置这样构成的多层化存储器阵列，能实现超大容量非易失性存储器。
［非易失性存储元件的构成］
图12是示出本发明的实施方式2涉及的非易失性存储装置200具备的非易失性存储元件220的构成的剖面图。并且，在图12中示出图11的B部的构成。
如图12所示，本实施方式涉及的非易失性存储装置200具备的非易失性存储元件220，介于是铜布线的下部布线212（相当于图11的字线WL1）和上部布线211（相当于图11的位线BL1）之间，下部电极216、电流控制元件215、内部电极214、电阻变化层224和上部电极226按照这个顺序叠层起来构成。
电阻变化层224由氧不足率大的第1氧化物层224a和在该第1氧化物层224a上形成的氧不足率小的第2氧化物层224b构成。
在电阻变化层224中配置了局部区域225，该局部区域225与上部电极226相接，贯穿第2氧化物层224b而侵入第1氧化物层224a的一部分，不与内部电极214相接。
局部区域225在第1氧化物层224a及第2氧化物层224b内与上部电极226相接配置，不与内部电极214相接。局部区域225与第2氧化物层224b相比氧不足率大，氧不足率与第1氧化物层224a不同。
在此，内部电极214、电阻变化层224、局部区域225及上部电极226，分别相当于图1所示的实施方式1涉及的非易失性存储元件100中的第1电极103、电阻变化层104、局部区域105及第2电极106。
电流控制元件215是经由内部电极214与电阻变化层224串联连接的负载元件。该电流控制元件215是二极管所代表的元件，相对于电压表现出非线性的电流特性。而且，该电流控制元件215构成为，相对于电压具有双向性的电流特性，通过将规定的阈值电压Vf以上的振幅的电压（以一个电极为基准，例如＋1V以上或-1V以下）施加在电流控制元件215上，电流控制元件215的电阻值下降并导通。
［非易失性存储装置的动作］
接着，对于写入信息的情况下的写入周期及读出信息的情况下的读出周期内的本实施方式涉及的非易失性存储装置的动作例，一边参照图13所示的时序图一边进行说明。
图13是示出本发明的实施方式2涉及的非易失性存储装置200的动作例的时序图。并且，在此，示出将电阻变化层224是高电阻状态的情况分配给信息“1”，将低电阻状态的情况分配给信息“0”时的动作例。而且，为了便于说明，有关存储单元M111及M122，仅示出进行信息的写入及读出的情况。
图13中的VP表示由电阻变化元件和电流控制元件构成的存储单元的电阻变化所需要的脉冲电压的振幅。在此，也可以成立VP/2＜阈值电压Vf的关系。是因为若将在非选择的存储单元上施加的电压设为VP/2，则非选择的存储单元的电流控制元件不为导通状态，能抑制绕流到非选择的存储单元的泄漏电流。其结果，能抑制向写入信息不需要的存储单元提供的多余的电流，能进一步谋求低消費电流化。而且，还有向非选择的存储单元的不想要的写入（一般称作干扰：disturb）被抑制等优点。在选择存储单元上施加VP，满足阈值电压Vf＜VP的关系。
而且，在图13中，用tW表示1次的写入周期所需要的时间即写入周期时间，用tR表示1次的读出周期所需要的时间即读出周期时间。
在针对存储单元M111的写入周期中，在字线WL0上施加脉冲宽度tP的脉冲电压VP，对应于该定时，在位线BL0上同样施加0V的电压。由此，在存储单元M111中写入信息“1”的情况下的写入用电压被施加，其结果，存储单元M111的电阻变化层224高电阻化。即，成为在存储单元M111中写入了信息“1”的情形。
接着，在针对存储单元M122的写入周期中，在字线WL1上施加脉冲宽度tP的0V的电压，对应于该定时，在位线BL1上同样施加脉冲电压VP。由此，在M122中写入信息“0”的情况下的写入用电压被施加，其结果，存储单元M122的电阻变化层224低电阻化。即，成为在存储单元M122中写入了信息“0”。
在针对存储单元M111的读出周期中，作为振幅比写入时的脉冲小的脉冲电压、且比0V还大比VP/2还小的值的电压，施加在字线WL0上。而且，对应于该定时，作为振幅比写入时的脉冲小的脉冲电压、且比VP/2还大比VP还小的值的电压，被施加在位线BL0上。若将此时的读出电压设为Vread，则在存储单元M111上施加阈值电压Vf<Vread<VP这样的读出电压Vread，输出与被高电阻化的存储单元M111的电阻变化层224的电阻值相对应的电流，通过检测该输出电流值，读出信息“1”。
接着，在针对存储单元M122的读出周期，与针对前面的存储单元M111的读出周期相同的电压施加在字线WL1及位线BL1上。由此，输出与低电阻化的存储单元M122的电阻变化层224的电阻值相对应的电流，通过检测该输出电流值，读出信息“0”。
本实施方式的非易失性存储装置200具备能进行良好的电阻变化动作的非易失性存储元件220，所以能实现稳定的动作。
（实施方式3）
实施方式3涉及的非易失性存储装置是具备实施方式1涉及的非易失性存储元件的非易失性存储装置，是作为1晶体管/1非易失性存储部的所谓1T1R型的非易失性存储装置。
［非易失性存储装置的构成］
图14是示出本发明的实施方式3涉及的非易失性存储装置300的构成的方框图。而且，图15是示出图14中的C部的构成（2比特大小的构成）的剖面图。
如图14所示，本实施方式涉及的非易失性存储装置300具备半导体基板，在半导体基板上具备存储器本体部301，该存储器本体部301具备存储器阵列302、行选择电路·驱动器303、列选择电路304、用于进行信息的写入的写入电路305、检测流到选择位线的电流量且进行数据“1”或“0”的判定的读出放大器306、以及经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路307。
而且，非易失性存储装置300还具备单元板极电源（VCP电源）308、从外部接受输入的地址信号的地址输入电路309、以及根据从外部输入的控制信号来控制存储器本体部301的动作的控制电路310。
存储器阵列302具备：多条字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…，在半导体基板之上形成，相互交叉地排列；多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、…（以下，记作“晶体管T11、T12、…”），对应于这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的立体交叉部而分别设置，与这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…分别连接；以及多个存储单元M211、M212、M213、M221、M222、M223、M231、M232、M233（以下，记作“存储单元M211、M212、…”），与晶体管T11、T12、…一对一地设置。
而且，存储器阵列302具备与字线WL0、WL1、WL2、…平行排列的多个板极线PL0、PL1、PL2、…。
如图15所示，在字线WL0、WL1的上方配置位线BL0，在该字线WL0、WL1和位线BL0之间配置板极线PL0、PL1。
在此，存储单元M211、M212、…相当于实施方式1涉及的非易失性存储元件。更具体而言，图15的非易失性存储元件320相当于图14的存储单元M211、M212、…，该非易失性存储元件320由上部电极326、电阻变化层324、局部区域325及下部电极323构成。
电阻变化层324由氧不足率大的第1氧化物层324a和在该第1氧化物层324a上形成的氧不足率小的第2氧化物层324b构成。
在电阻变化层324中配置局部区域325，该局部区域325与上部电极326相接，贯穿第2氧化物层324b而侵入第1氧化物层324a的一部分，不与下部电极323相接。
局部区域325在第1氧化物层324a及第2氧化物层324b内与上部电极326相接配置，不与下部电极323相接。局部区域325与第2氧化物层324b相比氧不足率大，氧不足率与第1氧化物层324a不同。
另外，这些的上部电极326、电阻变化层324、局部区域325及下部电极323，分别相当于图1所示的实施方式1涉及的非易失性存储元件100中的第1电极103、电阻变化层104、局部区域105及第2电极106。
并且，图15中的符号317表示栓塞（plug）层，318表示金属布线层，319表示源/漏区域。
如图14所示，晶体管T11、T12、T13、…的漏极与位线BL0连接，晶体管T21、T22、T23、…的漏极与位线BL1连接，晶体管T31、T32、T33、…的漏极与位线BL2连接。
而且，晶体管T11、T21、T31、…的栅极与字线WL0连接，晶体管T12、T22、T32、…的栅极与字线WL1连接，晶体管T13、T23、T33、…的栅极与字线WL2连接。
再者，晶体管T11、T12、…的源极分别与存储单元M211、M212、…连接。
而且，存储单元M211、M221、M231、…与板极线PL0连接，存储单元M212、M222、M232、…与板极线PL1连接，存储单元M213、M223、M233、…与板极线PL2连接。
地址输入电路309从外部电路（未图示）接受地址信号，根据该地址信号将行地址信号输出至行选择电路·驱动器303，而且将列地址信号输出至列选择电路304。在此，地址信号是表示多个存储单元M211、M212、…之中的被选择的特定的存储单元的地址的信号。而且，行地址信号是表示地址信号所示的地址之中的行的地址的信号，列地址信号是表示地址信号所示的地址之中的列的地址的信号。
在信息的写入周期中，控制电路310对应于输入到数据输入输出电路307中的输入数据Din，将指示写入用电压的施加的写入信号输出至写入电路305。另一方面，在信息的读出周期中，控制电路310将指示读出用电压的施加的读出信号输出至列选择电路304。
行选择电路·驱动器303接受从地址输入电路309输出的行地址信号，对应于该行地址信号，选择多条字线WL0、WL1、WL2、…之中的某一个，对该选择出的字线施加规定的电压。行选择电路·驱动器303从存储器阵列302具备的存储单元M213、M223、M233、…中选择至少一个存储单元。
而且，列选择电路304接受从地址输入电路309输出的列地址信号，对应于该列地址信号，选择多条位线BL0、BL1、BL2、…之中的某一个，对该选择出的位线施加写入用电压或读出用电压。列选择电路304通过向由行选择电路·驱动器303选择出的存储单元施加电压，写入数据。列选择电路304通过检测由行选择电路·驱动器303选择出的存储单元的电阻值，读出数据。
写入电路305接受了从控制电路310输出的写入信号的情况下，对列选择电路304输出信号，该信号指示对选择出的位线施加写入用电压。
而且，在信息的读出周期中，读出放大器306检测流到作为读出对象的选择位线的电流量，判断为数据“1”或“0”。其结果，所得到的输出数据DO经由数据输入输出电路307输出至外部电路。
并且，在是1晶体管/1非易失性存储部的构成的本实施方式的情况下，与实施方式2的交叉点型的构成相比存储容量变小。但是，不需要像二极管这样的电流控制元件，所以有如下优点：能容易地组合CMOS工艺，而且，动作的控制也容易。
并且，在图14及图15中，例示了上部电极326与板极线连接，晶体管的源极或漏极的一端与位线连接的构成，但也可以是其他的构成。这种情况下，也可以在朝使存储单元低电阻化而使电流在存储单元中流动时，以晶体管为源极跟随连接的方式选择晶体管的种类（P型或N型），而且与存储单元连接。
而且，在图14中，虽然为源极线作为板极线被供给一定电压的构成，但也可以是具备能对各源极线个别地供给不同的电压或电流的驱动器的构成。
进而，在图14中，虽然板极线（源极线）与字线平行配置，但也可以与位线平行配置。
［非易失性存储装置的动作例］
接着，对于写入信息的情况下的写入周期及读出信息的情况下的读出周期的本实施方式涉及的非易失性存储装置300的动作例，一边参照图16所示的时序图一边进行说明。
图16是示出本发明的实施方式3涉及的非易失性存储装置300的动作例的时序图。并且，在此，示出将电阻变化层324是高电阻状态的情况分配给信息“1”，将低电阻状态的情况分配给信息“0”时的动作例。而且，为了便于说明，仅示出对存储单元M211及M222进行信息的写入及读出的情况。
在图16中，VP表示电阻变化元件的电阻变化所需要的脉冲电压，VT表示晶体管的阈值电压。而且，在板极线上始终施加电压VP，非选择的情况下，位线也预充电到电压VP。
在针对存储单元M211的写入周期中，在字线WL0上施加比脉冲宽度tP的脉冲电压2VP＋晶体管的阈值电压VT还大的电压，晶体管T11成为ON状态。另外，对应于该定时，在位线BL0上施加脉冲电压2VP。由此，施加在存储单元M211中写入信息“1”的情况下的写入用电压，其结果，存储单元M211的电阻变化层324高电阻化。即，成为在存储单元M211中写入信息“1”。
接着，在针对存储单元M222的写入周期，在字线WL1上施加比脉冲宽度tP的脉冲电压2VP＋晶体管的阈值电压VT还大的电压，晶体管T22成为ON状态。对应于该定时，在位线BL1上施加0V的电压。由此，施加在存储单元M222中写入信息“0”的情况下的写入用电压，其结果，存储单元M222的电阻变化层324低电阻化。即，成为在存储单元M222中写入信息“0”。
在针对存储单元M211的读出周期，为了使晶体管T11为ON状态，规定的电压被施加在字线WL0上，对应于该定时，振幅比写入时的脉冲宽度小的脉冲电压被施加在位线BL0上。由此，输出与高电阻化的存储单元M211的电阻变化层324的电阻值相对应的电流，通过检测该输出电流值，读出信息“1”。
接着，在针对存储单元M222的读出周期，与针对前面的存储单元M211的读出周期同样的电压施加在字线WL1及位线BL1上。由此，输出与低电阻化的存储单元M222的电阻变化层324的电阻值相对应的电流，通过检测该输出电流值，读出信息“0”。
与实施方式2的情况一样，在本实施方式的非易失性存储装置300中也具备能进行良好的电阻变化动作的非易失性存储元件320，所以能实现稳定的动作。
并且，上述实施方式的非易失性存储元件的制造方法，不限于上述实施方式的形态。即，对于具备电阻变化元件的电子装置的全部，通过上述制造方法，或通过组合上述制造方法和公知的方法，能制造上述实施方式的非易失性存储元件。
以上，对于本发明的非易失性存储元件及非易失性存储装置，虽然根据实施方式进行了说明，但本发明不限于这些实施方式。在不脱离本发明的主旨的范围内实施了本领域的技术人员想到的各种变形的发明也包含在本发明的范围内。而且，也可以在不脱离本发明的主旨的范围内，任意组合多个实施方式的各构成要素。
例如，在上述实施方式中，电阻变化元件的叠层构造中的第1氧化物层104a和第2氧化物层104b的叠层顺序也可以上下相反地配置。而且，在上述实施方式中，叠层构造的各层也可以是埋入到接触孔内的形状。
而且，在上述实施方式中，也可以在1个非易失性存储元件100中形成多个局部区域105。
而且，在上述实施方式中，虽然板极线与字线平行配置，但也可以与位线平行配置。而且，虽然板极线构成为对晶体管赋予共用的电位，但也可以为具有与行选择电路·驱动器一样的构成的板极线选择电路·驱动器，用不同的电压（也包含极性）驱动所选择出的板极线和非选择的板极线的构成。
工业应用性
本发明对于非易失性存储元件及非易失性存储装置是有用的，特别是对于数字家电、存储卡、个人计算机及便携式电话机等各种电子设备中使用的存储元件及存储装置等是有用的。
符号说明
100、220、320、1400    非易失性存储元件
101    基板
102    层间绝缘膜
103、1403    第1电极
104、224、324、1405    电阻变化层
104a、224a、324a    第1氧化物层
104b、224b、324b    第2氧化物层
105、225、325    局部区域
105a    第1局部区域
105b    第2局部区域
106、1406    第2电极
107    图形
200、300    非易失性存储装置
201、301    存储器本体部
202、302    存储器阵列
203、303    行选择电路·驱动器
204    列选择电路·驱动器
205、305    写入电路
206、306    读出放大器
207、307    数据输入输出电路
208    地址输入电路
209、310    控制电路
211    上部布线
212    下部布线
214    内部电极
215    电流控制元件
216、323    下部电极
226、326    上部电极
304    列选择电路
308    VCP电源
309    地址输入电路
317    栓塞层
318    金属布线层
319    源/漏区域
1405c    导电丝
BL0、BL1、…    位线
T11、T12、…    晶体管
M111、M112、…    存储单元
M211、M212、…    存储单元
PL0、PL1、…    板极（plate）线
WL0、WL1、…    字线

Claims (13)

1.一种电阻变化型的非易失性存储元件，其中，
具备第1电极、第2电极和电阻变化层，该电阻变化层介于上述第1电极和上述第2电极之间，根据在上述第1电极及上述第2电极间赋予的电压极性而可逆地使高电阻状态和低电阻状态转变；
上述电阻变化层包含：
第1氧化物层，含有第1金属的氧化物；
第2氧化物层，在上述第1氧化物层和上述第2电极之间相接配置，含有第2金属的氧化物，与上述第1氧化物层相比氧不足率小；及
局部区域，在上述第1氧化物层及上述第2氧化物层内与上述第2电极相接配置，不与上述第1电极相接，与上述第2氧化物层相比氧不足率大，氧不足率与上述第1氧化物层不同。
2.根据权利要求1所记载的电阻变化型的非易失性存储元件，其中，
上述局部区域包含：
第1局部区域，配置在上述第1氧化物层内，不与上述第1电极相接，与上述第1氧化物层相比氧不足率大；及
第2局部区域，在上述第1局部区域和上述第2电极之间与上述第1局部区域及上述第2电极相接配置，与上述第1局部区域相比氧不足率小，与上述第2氧化物层相比氧不足率大。
3.根据权利要求2所记载的电阻变化型的非易失性存储元件，其中，
上述电阻变化层在上述第2局部区域使高电阻状态和低电阻状态转变。
4.根据权利要求2或3所记载的电阻变化型的非易失性存储元件，其中，
上述第2局部区域在从上述第1电极向上述第2电极的方向的膜厚上具有比上述第2氧化物层的膜厚还小的部分。
5.根据权利要求1至4之中的任一项所记载的电阻变化型的非易失性存储元件，其中，
上述第2氧化物层和上述第1氧化物层所含的金属的氧化物，是同种的金属的氧化物。
6.根据权利要求5所记载的电阻变化型的非易失性存储元件，其中，
上述同种的金属是Ta。
7.根据权利要求1至6之中的任一项所记载的电阻变化型的非易失性存储元件，其中，
上述第1电极和上述第2电极由同一材料构成。
8.根据权利要求1至7之中的任一项所记载的电阻变化型的非易失性存储元件，其中，
还具备与上述电阻变化层电连接的负载元件。
9.根据权利要求8所记载的电阻变化型的非易失性存储元件，其中，
上述负载元件是固定电阻、晶体管或二极管。
10.根据权利要求1至9之中的任一项所记载的电阻变化型的非易失性存储元件，其中，
在上述电阻变化层仅形成1个上述局部区域。
11.一种非易失性存储装置，其具备：
存储单元阵列，具备：基板；在上述基板上相互平行地形成的多条第1布线；在上述多条第1布线的上方在与上述基板的主面平行的面内相互平行且与上述多条第1布线立体交叉地形成的多条第2布线；及对应于上述多条第1布线和上述多条第2布线的立体交叉点而设置的权利要求1～10之中的任一项所记载的非易失性存储元件；
选择电路，从上述存储单元阵列具备的非易失性存储元件中，选择至少一个非易失性存储元件；
写入电路，通过向由上述选择电路选择出的非易失性存储元件施加电压，写入数据；及
读出电路，通过检测由上述选择电路选择出的非易失性存储元件的电阻值，读出数据。
12.根据权利要求11所记载的非易失性存储装置，其中，
上述非易失性存储元件具备与上述电阻变化层电连接的电流控制元件。
13.一种非易失性存储装置，其具备：
存储单元阵列，具备：基板；在上述基板上形成的多条字线及多条位线；分别与上述多条字线及多条位线连接的多个晶体管；及与上述多个晶体管一一对应设置的多个权利要求1～10的任一项所记载的非易失性存储元件；
选择电路，从上述存储单元阵列具备的非易失性存储元件中，选择至少一个非易失性存储元件；
写入电路，通过向由上述选择电路选择出的非易失性存储元件施加电压，写入数据；及
读出电路，通过检测由上述选择电路选择出的非易失性存储元件的电阻值，读出数据。
CN201280004074.1A 2011-10-06 2012-10-03 非易失性存储元件及非易失性存储装置 Active CN103250252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-222247 2011-10-06
JP2011222247 2011-10-06
PCT/JP2012/006368 WO2013051267A1 (ja) 2011-10-06 2012-10-03 不揮発性記憶素子および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN103250252A true CN103250252A (zh) 2013-08-14
CN103250252B CN103250252B (zh) 2015-12-23

Family

ID=48043447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280004074.1A Active CN103250252B (zh) 2011-10-06 2012-10-03 非易失性存储元件及非易失性存储装置

Country Status (4)

Country Link
US (1) US9082479B2 (zh)
JP (1) JP5352032B2 (zh)
CN (1) CN103250252B (zh)
WO (1) WO2013051267A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107228883A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN107315033A (zh) * 2016-04-26 2017-11-03 松下知识产权经营株式会社 气体检测装置以及氢检测方法
CN109769394A (zh) * 2017-09-04 2019-05-17 松下知识产权经营株式会社 气体传感器、气体检测装置、燃料电池汽车及气体传感器的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687409B2 (en) * 2011-05-31 2014-04-01 Panasonic Corporation Variable resistance nonvolatile memory device
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP6548003B2 (ja) * 2014-04-15 2019-07-24 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置
JP6562445B2 (ja) * 2014-10-08 2019-08-21 国立研究開発法人物質・材料研究機構 抵抗変化素子
EP3343212B1 (en) * 2015-08-28 2019-11-06 Panasonic Intellectual Property Management Co., Ltd. Gas sensor and fuel cell vehicle
CN107102032B (zh) 2016-02-22 2021-08-06 新唐科技日本株式会社 气体传感器及氢浓度判定方法
US9812507B2 (en) * 2016-03-11 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
JP6761764B2 (ja) * 2016-03-18 2020-09-30 パナソニックセミコンダクターソリューションズ株式会社 水素センサ及び燃料電池自動車、並びに水素検出方法
CN107315034B (zh) * 2016-04-26 2021-06-08 新唐科技日本株式会社 气体检测装置以及氢检测方法
CN107436313B (zh) * 2016-05-25 2021-08-27 新唐科技日本株式会社 气体传感器装置、气体传感器模块及气体检测方法
CN110114663B (zh) 2016-12-28 2022-03-22 新唐科技日本株式会社 气体检测装置、气体传感器系统、燃料电池汽车及氢检测方法
WO2018123673A1 (ja) 2016-12-28 2018-07-05 パナソニックＩｐマネジメント株式会社 気体検出装置、気体検出システム、燃料電池自動車、及び気体検出方法
JP6886304B2 (ja) 2017-01-31 2021-06-16 ヌヴォトンテクノロジージャパン株式会社 気体センサ
US11430951B2 (en) 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants
KR102517217B1 (ko) * 2021-05-31 2023-04-03 한국과학기술연구원 매개 변수 변동이 감소되는 멤리스터 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US20100308298A1 (en) * 2008-10-01 2010-12-09 Takeki Ninomiya Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
CN102077293A (zh) * 2008-06-27 2011-05-25 桑迪士克3D公司 非易失性存储器中的同时写入和核对
CN102714210A (zh) * 2010-11-19 2012-10-03 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP3989506B2 (ja) 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
US7760545B2 (en) 2006-12-26 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and programming method thereof
JP4353336B2 (ja) 2006-12-26 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置及びそのプログラム方法
JP2009141225A (ja) 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
JPWO2010086916A1 (ja) 2009-01-29 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
CN101960595B (zh) 2009-02-04 2012-11-14 松下电器产业株式会社 非易失性存储元件
US8395925B2 (en) 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN102077293A (zh) * 2008-06-27 2011-05-25 桑迪士克3D公司 非易失性存储器中的同时写入和核对
US20100308298A1 (en) * 2008-10-01 2010-12-09 Takeki Ninomiya Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
CN102714210A (zh) * 2010-11-19 2012-10-03 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107228883A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN107228883B (zh) * 2016-03-25 2021-07-27 新唐科技日本株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN107315033A (zh) * 2016-04-26 2017-11-03 松下知识产权经营株式会社 气体检测装置以及氢检测方法
CN109769394A (zh) * 2017-09-04 2019-05-17 松下知识产权经营株式会社 气体传感器、气体检测装置、燃料电池汽车及气体传感器的制造方法
CN109769394B (zh) * 2017-09-04 2022-04-22 新唐科技日本株式会社 气体传感器及其制造方法、气体检测装置、燃料电池汽车

Also Published As

Publication number Publication date
CN103250252B (zh) 2015-12-23
JPWO2013051267A1 (ja) 2015-03-30
US20130250658A1 (en) 2013-09-26
JP5352032B2 (ja) 2013-11-27
WO2013051267A1 (ja) 2013-04-11
US9082479B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
CN102017145B (zh) 非易失性存储元件以及非易失性存储装置
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
CN103270592B (zh) 非易失性存储元件以及非易失性存储装置
US9087582B2 (en) Driving method of non-volatile memory element and non-volatile memory device
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN103081019B (zh) 电阻变化型非易失性存储元件的写入方法
US20120212994A1 (en) Memory apparatus
JP2008198275A (ja) 不揮発性半導体記憶装置及びその書き換え方法
CN102292814B (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
CN109791791B (zh) 非易失性存储装置、以及驱动方法
JP2014063549A (ja) 半導体記憶装置
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160224

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20200528

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TR01 Transfer of patent right