CN103348472B - 非易失性存储元件和非易失性存储装置 - Google Patents

非易失性存储元件和非易失性存储装置 Download PDF

Info

Publication number
CN103348472B
CN103348472B CN201280007159.5A CN201280007159A CN103348472B CN 103348472 B CN103348472 B CN 103348472B CN 201280007159 A CN201280007159 A CN 201280007159A CN 103348472 B CN103348472 B CN 103348472B
Authority
CN
China
Prior art keywords
resistance
coating
memory device
volatile memory
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280007159.5A
Other languages
English (en)
Other versions
CN103348472A (zh
Inventor
魏志强
二宫健生
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103348472A publication Critical patent/CN103348472A/zh
Application granted granted Critical
Publication of CN103348472B publication Critical patent/CN103348472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储元件包括第1电极（103）、第2电极（106）、和夹在第1电极（103）和第2电极（106）之间的由金属的氧化物构成的电阻变化层（104），被配置在第1电极（103）上的电阻变化层（104）包括：具有ρx的电阻率的第1氧化物层（104a）；被配置在第1氧化物层（104a）上且具有ρy（其中，ρx＜ρy）的电阻率的第2氧化物层（104b）；被配置在第2氧化物层（104b）上且具有ρz（其中，ρy＜ρz）的电阻率的第3氧化物层（104c）；和在第3氧化物层和第2氧化物层（104b）内与第2电极（106）相接地配置，并不与第1氧化物层（104a）接触，电阻率比第3氧化物层（104c）低，且电阻率与第2氧化物层（104b）不同的局部区域（105）。

Description

非易失性存储元件和非易失性存储装置
技术领域
本发明涉及非易失性存储元件，尤其涉及电阻值根据所施加的电信号可逆地变化的电阻变化型的非易失性存储元件和具有非易失性存储元件的非易失性存储装置。
背景技术
近年来，随着电子设备中数字技术的发展，为了保存音乐、图像、信息等数据，对大容量且非易失性的存储器设备的要求提高了。作为应对这种要求的一种方法，电阻值根据所提供的电信号变化，并将持续保持其状态的非易失性存储元件用于存储器单元的非易失性存储器设备（下面，称作ReRAM）受到关注。这是因为非易失性存储元件的结构较为简单，且高密度化容易，并容易取得与现有技术的半导体工艺的匹配性等特征。
根据用于电阻变化层的材料（电阻变化材料），这种非易失性存储元件大致可分为两类。其中一类是专利文献1等中公开的将钙钛矿材料（Pr1-xCaxMnO3（PCMO）、La1-xSrxMnO3（LSMO）、GdBaCoxOy（GBCO）等）用于电阻变化材料的电阻变化型的非易失性存储元件。
另一类是将二元金属氧化物用于电阻变化材料的电阻变化型的非易失性存储元件。由于二元金属氧化物即使与上述钙钛矿材料相比，成分和结构也非常单纯，所以容易进行制造时的成分控制和成膜。除此之外，还有与半导体制造工艺的匹配性也较好的优点，近年来进行了很多研究。
对电阻变化的物理机制不清楚的地方还有很多，但是在近年来的研究中，将在二元金属氧化物中形成导电性的细丝（filament），由氧化还原引起的该细丝中的缺陷密度变化看作电阻变化的重要原因（例如，参考专利文献2和非专利文献1）。
图19是表示专利文献2中公开的现有技术的非易失性存储元件1800的结构的截面图。
对于由金属氧化物构成的电阻变化层1805被第1电极1803和第2电极1806夹持的原形结构（图19的（a）），通过向第1电极1803和第2电极1806之间施加电压（初始断开(break)电压），从而形成作为第1电极1803和第2电极1806间的电流路径（在第1电极1803和第2电极1806间流过的电流的电流密度局部变高的部分）的细丝1805c（图19的（b））。
现有技术文献
专利文献
专利文献1：美国专利第6473332号说明书
专利文献2：日本特开2008-306157号公报
非专利文献
非专利文献1：R.Waseretal.,AdvancedMaterials,NO21,2009,pp.2632-2663
发明概要
发明要解决的技术问题
在如上述这种将金属氧化物用于电阻变化材料的现有技术的非易失性存储元件中，希望降低电阻变化特性的偏差。因此，本发明者们进行了刻苦研究后，结果发现了在现有技术的电阻变化元件中有如下这种问题。
使用了金属氧化物的现有技术的非易失性存储元件通过施加初始断开电压，在电阻变化层形成了细丝，从而变为电阻可变的状态。此时，在电阻变化层形成的细丝贯通电阻变化层以连接第1电极和第2电极。具有这种细丝的电阻变化元件存在电阻变化中电阻变化层的电阻值的偏差增大，电阻变化特性的偏差增大的问题。
发明内容
本发明为解决上述问题而作出，其所要解决的技术问题是提供一种电阻变化特性的偏差小的非易失性存储元件和非易失性存储装置。
用于解决技术问题的手段
为了解决现有技术中存在的问题，本发明的一方式的电阻变化型的非易失性存储元件的特征在于，包括第1电极、第2电极和电阻变化层，该电阻变化层由夹在第1电极和第2电极之间的金属的氧化物构成，并基于在所述第1电极和所述第2电极之间施加的电压脉冲的极性，该金属的氧化物的电阻状态在高电阻状态和低电阻状态之间可逆地转变，并且电阻变化层包括：第1金属氧化物层，被配置在所述第1电极上，含有用具有ρx的电阻率的MOx（其中，M是金属元素）表示的组成；第2金属氧化物层，被配置在所述第1金属氧化物层上，含有用具有ρy（其中，ρx＜ρy）的电阻率的NOy（其中，N是金属元素）表示的组成；第3金属氧化物层，被配置在所述第2金属氧化物层上，含有用具有ρz（其中，ρy＜ρz）的电阻率的POz（其中，P是金属元素）表示的组成；以及局部区域，在所述第3金属氧化物层和所述第2金属氧化物层内与所述第2电极相接地配置，不与所述第1金属氧化物层接触，电阻率比所述第3金属氧化物层低，且电阻率与所述第2金属氧化物层不同。
发明效果
根据本发明，通过控制局部区域的长度，可以得到电阻变化特性的偏差小的非易失性存储元件。
附图说明
图1是本发明的实施方式1的非易失性存储元件的截面图；
图2是表示由钽氧化物构成的电阻变化层的氧含有率和方块电阻率的关系的图；
图3是表示由钽氧化物构成的电阻变化层中的氧分布的图；
图4Ａ是表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图；
图4B是表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图；
图4C是表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图；
图4D是表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图；
图5是表示本发明的实施方式1的非易失性存储元件的动作例的图；
图6是表示本发明的实施方式1的应用例的非易失性存储装置的構成的框图；
图7是表示图6中的2比特大小的结构的截面图；
图8是表示本发明的实施方式1的第1应用例的非易失性存储装置的动作例的时序图；
图9Ａ是表示在本发明的实施方式1的第1应用例的电阻变化层使用了钽氧化物的非易失性存储装置中电阻变化电流的第2氧化物层的膜厚依赖性的图；
图9B是表示在本发明的实施方式1的第1应用例的电阻变化层使用了钽氧化物的非易失性存储装置中高电阻状态和低电阻状态的故障率的第2氧化物层的膜厚依赖性的图；
图10Ａ是表示在本发明的实施方式1的第1应用例的电阻变化层使用了钽氧化物的非易失性存储元件中负载电阻设为100Ω时的局部区域的尺寸的TEM照片；
图10B是表示在本发明的实施方式1的第1应用例的电阻变化层使用了钽氧化物的非易失性存储元件中负载电阻设为5000Ω时的局部区域的尺寸的TEM照片；
图11是表示在本发明的实施方式1的第1应用例的电阻变化层使用了钽氧化物的非易失性存储装置中高电阻状态和低电阻状态的故障率的第2氧化物层的电阻率依赖性的图；
图12是表示本发明的实施方式1的第2应用例的非易失性存储装置的结构的框图；
图13是表示图12中的Ａ部的结构（4比特大小的结构）的立体图；
图14是表示本发明的实施方式1的第2应用例的非易失性存储装置具有的非易失性存储元件的结构的截面图；
图15是表示本发明的实施方式1的第2应用例的非易失性存储装置的动作例的时序图；
图16是本发明的实施方式2的非易失性存储元件的截面图；
图17Ａ是表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图；
图17B是表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图；
图17C是表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图；
图17D是表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图；
图18是本发明的实施方式3的非易失性存储元件的截面图；
图19是与现有技术例有关的非易失性存储元件的截面图。
具体实施方式
本发明的一方式的电阻变化型的非易失性存储元件的特征在于，包括第1电极、第2电极、由夹在第1电极和第2电极之间的金属的氧化物构成，且根据在所述第1电极和所述第2电极之间施加的电压脉冲的极性，该金属的氧化物的电阻状态在高电阻状态和低电阻状态之间可逆地转变的电阻变化层，电阻变化层包括：被配置在所述第1电极上，具有用含有ρx的电阻率的MOx（其中，M是金属元素）表示的组成的第1金属氧化物层；被配置在所述第1金属氧化物层上，具有用含有ρy（其中，ρx＜ρy）的电阻率的NOy（其中，N是金属元素）表示的组成的第2金属氧化物层；被配置在所述第2金属氧化物层上，具有用含有ρz（其中，ρy＜ρz）的电阻率的POz（其中，P是金属元素）表示的组成的第3金属氧化物层；和在所述第3金属氧化物层和所述第2金属氧化物层内与所述第2电极相接地配置，不与所述第1金属氧化物层相接，电阻率比所述第3金属氧化物层低，电阻率与所述第2金属氧化物层不同的局部区域。
由于这种结构，即，局部区域比电阻变化层的膜厚小，产生了电场集中，所以可以在低电压下进行电阻变化。并且，由于局部区域不与第1电极相接，所以能够抑制因第1电极的影响而产生的寄生电阻的电阻变化，减小电阻变化特性的偏差。除此之外，可以通过第2金属氧化物层来控制局部区域的长度，并可抑制因局部区域的长度偏差造成的电阻值的变化，可进一步减小电阻变化特性的偏差。
这里，所述第1金属氧化物层、所述第2金属氧化物层和所述第3金属氧化物层中含有的金属的氧化物可以是相同种类的金属的氧化物。
通过这种结构，在电阻变化层通过氧环境气体中的反应性溅射形成的情况下，可以通过氧的分压调整来形成电阻变化层的各金属氧化物层，可以简化工艺。
所述第1金属氧化物层、所述第2金属氧化物层和所述第3金属氧化物层中含有的金属的氧化物可以是不同种类的金属的氧化物。
通过这种结构，可以由带隙（bandgap）不同的金属氧化物层的层叠结构来构成电阻变化层，可以使非易失性存储元件的操作电压为低电压。
所述第3金属氧化物层、所述第2金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物可以由从钽、铪、锆、和铝构成的群中选出的元素构成。
所述第1电极和所述第2电极可以由同一材料构成。
所述非易失性存储元件也可进一步包含与所述电阻变化层电连接的负载元件。
所述负载元件可以是固定电阻、晶体管或二极管。
所述局部区域可以在所述电阻变化层上仅形成1个。
本发明的一方式的非易失性存储装置，其特征在于，包括：存储器单元阵列，该存储器单元阵列具有基板、在所述基板上彼此平行地形成的多个第1布线、在所述多个第1布线的上方在与所述基板的主面平行的面内彼此平行且与所述多个第1布线立体交叉地形成的多个第2布线、与所述多个第1布线和所述多个第2布线的立体交叉点对应地设置的所述非易失性存储元件；选择电路，从所述存储器单元阵列具有的非易失性存储元件中选择至少一个非易失性存储元件；写入电路，通过向由所述选择电路选出的非易失性存储元件施加电压而写入数据；和读出电路，通过检测由所述选择电路选出的非易失性存储元件的电阻值来读出数据。
通过为这种结构，可以减小电阻变化特性的偏差。
这里，所述非易失性存储元件可以具有与所述电阻变化层电连接的电流控制元件。
本发明的一方式的非易失性存储装置，其特征在于，包括：存储器单元阵列，该存储器单元阵列包括基板、在所述基板上形成的多个字线和多个位线、与所述多个字线和多个位线分别相连的多个晶体管和与所述多个晶体管一一对应地设置的多个所述非易失性存储元件；选择电路，从所述存储器单元阵列具有的非易失性存储元件中选择至少一个非易失性存储元件；写入电路，通过向由所述选择电路选出的非易失性存储元件施加电压，而写入数据；读出电路，通过检测由所述选择电路选出的非易失性存储元件的电阻值来读出数据。
通过这种结构，可以减小电阻变化特性的偏差。
下面，参考附图来说明本发明的实施方式。
附图中，对于实质上表示同一结构、动作和效果的要素，添加同一附图标记，而省略说明。下面描述的数值、材料、成膜方法等全部是为具体说明本发明的实施方式而进行的示例，本发明并不限于此。进一步，下面所描述的构成要素间的连接关系，是为具体说明本发明的实施方式而进行的示例，实现本发明的功能的连接关系并不限于此。进一步，本发明由权利要求的范围来决定。因此，在下面的实施方式的构成要素中，没有在表示本发明的最上位概念的独立权利要求中记载的构成要素，不是为实现本发明的所要解决的技术问题必须需要的要素，而作为构成最佳方式的要素来加以说明。
（实施方式1）
［非易失性存储元件的结构］
图1是表示本发明的实施方式1的非易失性存储元件的一结构例的截面图。
本实施方式的非易失性存储元件100包括：基板101、在该基板101上形成的层间绝缘膜102、在该层间绝缘膜102上形成的第1电极103、第2电极106和被第1电极103和第2电极106夹持的电阻变化层104。
电阻变化层104是由夹在第1电极103和第2电极106之间的金属的氧化物（金属氧化物）构成且电阻值可根据向第1电极103和第2电极106之间施加的电信号来可逆地变化的层。例如，电阻变化层104根据在第1电极103和第2电极106之间提供的电压脉冲的极性，该金属的氧化物的电阻状态可逆地在高电阻状态和低电阻状态之间转变。
这里，电阻变化层104包括被配置在第1电极103上，具备第1氧化物层104a、第2氧化物层104b、第3氧化物层104c和局部区域105，上述第1氧化物层104a含有用具有ρx的电阻率的MOx（其中，M是金属元素）表示的成分，与第1电极103连接；上述第2氧化物层104b在该第1氧化物层104a上形成（配置），含有用具有ρy（其中，ρx＜ρy）的电阻率的NOy（其中，N是金属元素）表示的成分；上述第3氧化物层104c在该第2氧化物层104b上形成（配置），含有用具有ρz（其中，ρy＜ρz）的电阻率的POz（其中，P是金属元素）表示的成分，且与第2电极106连接；上述局部区域105在第2氧化物层104b和第3氧化物层104c内与第2电极106相接地配置，而不与第1氧化物层104a相接，电阻率比第3氧化物层104c低，且电阻率与第2氧化物层104b不同。局部区域105由含有与第3氧化物层104c相同的金属元素P的金属的氧化物构成。局部区域105根据电压脉冲的施加，缺氧度可逆地变化。例如，局部区域105由包含与第3氧化物层104c相同的金属元素P和与第2氧化物层104b相同的金属元素N的金属的氧化物构成。下面，为了简便，有时将“金属氧化物层”仅称作“氧化物层”。
电阻变化层104具有第1氧化物层104a、第2氧化物层104b和第3氧化物层104c的层叠结构。第1氧化物层104a含有第1金属的氧化物，第2氧化物层104b含有第2金属的氧化物，第3氧化物层104c含有第3金属的氧化物。第1氧化物层104a的电阻率ρx、第2氧化物层104b的电阻率ρy、和第3氧化物层104c的电阻率ρz的关系是ρx＜ρy＜ρz。进一步，在设局部区域105的电阻率为ρl时，局部区域105包含ρl＜ρz的区域和ρl≠ρy的区域。
换而言之，电阻变化层104至少包含将含有第1金属的氧化物的第1氧化物层104a、含有第2金属的氧化物的第2氧化物层104b和含有第3金属的氧化物的第3氧化物层104c这3层层叠而构成的层叠结构。第1氧化物层104a被配置在第1电极103和第2氧化物层104b之间，第2氧化物层104b被配置在第1氧化物层104a和第3氧化物层104c之间，第3氧化物层104c被配置在第2氧化物层104b和第2电极106之间。第3氧化物层104c的厚度可以比第1氧化物层104a和第2氧化物层104b的厚度薄。该情况下，可以容易形成后述的局部区域105不与第1氧化物层104a接触的结构。由于第3氧化物层104c的电阻率比第1氧化物层104a和第2氧化物层104b的电阻率高，所以向电阻变化层104施加的电场容易集中到第3氧化物层104c。另外，由于第2氧化物层104b的电阻率比第1氧化物层104a高，所以在形成局部区域105的过程中，若局部区域105在第3氧化物层104c中生成，则降低第3氧化物层104c的电阻值，电场集中到第2氧化物层104b，通过将向第3氧化物层104c施加的电压降低，局部区域105的生长停止，结果停留在第2氧化物层104b中。
并且，由于第1氧化物层104a的电阻率低，所以在电阻变化动作时，电压几乎不施加到第1氧化物层和第1电极103的界面，不会引起第1氧化物层104a和第1电极103的界面的寄生电阻变化。
局部区域105能够通过对具有第1氧化物层104a、第2氧化物层104b和第3氧化物层104c的层叠结构的电阻变化层104施加初始断开电压来形成。如后所述，此时，初始断开电压可以是低电压。通过低电压的初始断开，而形成与第2电极106接触、贯通第3氧化物层104c而一部分渗入到第2氧化物层104b中、但与第1氧化物层104a不接触的局部区域105。
本说明书中，所谓局部区域，是指在电阻变化层104中，当向第1电极103和第2电极106之间施加电压时，电流主要流过的区域。另外局部区域105表示如下区域，即：包含由在电阻变化层104内形成的氧缺陷位置构成的多根细丝（导电通路）的集合的区域。即，通过局部区域105发现了电阻变化层104中的电阻变化。因此，在对低电阻状态的电阻变化层104施加驱动电压时，电流主要在具有细丝的局部区域105中流过。电阻变化层104在局部区域105中变为高电阻状态和低电阻状态。
局部区域105的大小可以较小，其下端是不与第1氧化物层104a接触的大小。通过减小局部区域105的大小，可降低电阻变化的偏差。但是，局部区域105是能够确保为了至少流过电流所需的细丝（导电通路）的大小。
局部区域105可以在非易失性存储元件100的1个电阻变化层104上仅形成1个。由此，可以降低非易失性存储元件100的电阻值的偏差。另外，可通过例如EBAC（ElectronBeamAbsorbedCurrent电子束吸收电流）分析来确认在电阻变化层104上形成的局部区域105的数量。
层叠结构的电阻变化层104中的电阻变化现象可认为是，在微小的局部区域105中，氧化还原反应发生而局部区域105中的细丝变化，从而其电阻值变化。
即，在以第1电极103为基准向第2电极106施加了正的电压时，电阻变化层104中的氧离子被吸引到第3氧化物层104c侧。由此，在微小的局部区域105中发生氧化反应，缺氧度减少。结果，认为局部区域105中的细丝难以连上，电阻值增大。
相反，在以第1电极103为基准向第2电极106施加了负的电压时，第3氧化物层104c中的氧离子被推到第2氧化物层104b侧。由此，在微小的局部区域105中产生还原反应，缺氧度增加。结果，认为局部区域105中的细丝容易连上，电阻值减小。
在驱动该非易失性存储元件100的情况下，通过外部的电源，向第1电极103和第2电极106之间施加满足规定的条件的电压。非易失性存储元件100的电阻变化层104的电阻值随着所施加的电压的电压值和极性可逆地增加或减小。例如，在施加了振幅比规定的阈值电压大的规定极性的脉冲电压的情况下，电阻变化层104的电阻值增加或减小。下面，有时将这种电压称作“写入用电压”。另一方面，在施加了振幅比该阈值电压小的脉冲电压的情况下，电阻变化层104的电阻值不变化。下面，有时将这种电压称作“读出用电压”。
电阻变化层104由非化学计量组成的金属氧化物构成。非化学计量组成的金属氧化物可分类为缺氧氧化物、过量金属氧化物、过氧氧化物和缺金属氧化物，基于齐藤安俊等的“金属酸化物のノンストイキオメトリーと電気伝導”，内田老鶴圃、p.92-94的定义。该金属氧化物的母体金属可以从钽（Ta）、铪（Hf）、钛（Ti）、锆（Zr）、铌（Nb）、钨（W）、镍（Ni）、铁（Fe）等过渡金属和铝（Al）等金属中至少选择一个。换而言之，第3氧化物层104c、第2氧化物层104b和第1氧化物层104a中含有的金属氧化物可以从由钽、铪、钛、锆、铌、钨、镍、铁等过渡金属和铝等金属构成的群中选出的元素构成。通过使用由非化学计量组成的金属氧化物构成的电阻变化层104，在非易失性存储元件100中，可以实现再现性好且稳定的电阻变化动作。
由于过渡金属可以获得多个氧化状态，所以可以通过氧化还原反应实现不同的电阻状态。
例如，在使用铪氧化物的情况下，在设第2金属的氧化物的成分是HfOy的情况下，y是0.9以上1.6以下，并且在设第3金属的氧化物成分是HfOz的情况下，在z比y的值大的情况下，可以使电阻变化层104的电阻值稳定地高速变化。该情况下，第3金属的氧化物的膜厚可以是3～4nm。
在使用锆氧化物的情况下，在设第2金属的氧化物的成分是ZrOy的情况下，y为0.9以上1.4以下，并且在设第3金属的氧化物的成分为ZrOz的情况下，在z比y的值大的情况下，可以使电阻变化层104的电阻值稳定地高速变化。该情况下，第3金属的氧化物的膜厚可以是1～5nm。
第1氧化物层104a、第2氧化物层104b和第3氧化物层104c中含有的金属的氧化物是同种金属的氧化物，第1氧化物层104a的电阻率ρx、第2氧化物层104b的电阻率ρy和第3氧化物层104c的电阻率ρz的关系满足ρx＜ρy＜ρz的结构可以通过调整氧的含有率来实现。例如，可以是第1氧化物层104a由缺氧型的第1金属的氧化物构成，第2氧化物层104b由缺氧度比第1金属的氧化物小的第2金属的氧化物构成，第3氧化物层104c由缺氧度比第2金属的氧化物小的第3金属的氧化物构成。
这里，所谓“缺氧度”是指在金属的氧化物中，相对于构成其化学计量组成（在有多个化学计量组成的情况下，是其中电阻值最高的化学计量组成）的氧化物的氧量而言不足的氧的比例。化学计量组成的金属氧化物与其他组成的金属氧化物相比，更稳定，且具有更高的电阻值。
例如，在金属为钽（Ta）的情况下，由于基于上述定义的化学计量组成的氧化物是Ta2O5，所以可以表现为TaO2.5。TaO2.5的缺氧度是0%，TaO1.5的缺氧度是缺氧度=（2.5-1.5）/2.5=40%。过氧的金属的氧化物中，缺氧度是负的值。本说明书中，只要没有特别预先说明，就作为缺氧度包含正的值、0、负的值来加以说明。
由于缺氧度小的氧化物更接近于化学计量组成的氧化物，所以电阻值高，由于缺氧度大的氧化物更接近于构成氧化物的金属，所以电阻值低。
另外，所谓“氧含有率”是指氧原子占总原子数的比率。例如，Ta2O5的氧含有率是氧原子占总原子数的比率（O/（Ta＋O）），为71.4atm%。因此，缺氧型的钽氧化物的氧含有率比0大，比71.4atm%小。例如，在构成第2氧化物层104b的第2金属和构成第3氧化物层104c的第3金属为同种金属的情况下，氧含有率与缺氧度存在对应关系。即，在第3金属的氧化物的氧含有率比第2金属的氧化物的氧含有率大时，第3金属的氧化物的缺氧度比第2金属的氧化物的缺氧度小。
图2表示由钽氧化物构成的电阻变化层104的方块电阻率和氧含有率的关系。
电阻变化层104的各个氧化物层的氧含有率在图2中第1氧化物层104a中是51%（缺氧）、第2氧化物层104b中是62%（缺氧）、第3氧化物层104c中是72.5%（化学计量比）。通过在中间层上配置稍高的第2氧化物层104b以缓解氧含有率的纵向的坡度，可以抑制因浓度坡度造成的氧的扩散。
为了实现ρx＜ρy＜ρz的电阻率关系，对于钽氧化物，在将第1氧化物层104a表示为TaOx、将第2氧化物层104b表示为TaOy、将第3氧化物层104c表示为TaOz时，TaOx、TaOy、TaOz可以分别满足
2.1≤z
0.8≤y≤1.9
0＜x＜0.8。
图3是表示非易失性存储元件100的由钽氧化物构成的电阻变化层104中的氧分布的曲线图。具体来说，图3是具有第1氧化物层104a由TaOx构成、第2氧化物层104b由TaOy构成、第3氧化物层104c由TaOz构成的电阻变化层104的非易失性存储元件100的电阻变化层104中的氧分布的曲线图。另外，整体的电阻变化层104的膜厚是50nm，在图3的横轴方向上用虚线（沿纵轴方向的虚线）所示的1个区间相当于10nm，TaOz的膜厚是10nm。
由于是AES（AugerElectronSpectroscopy，俄歇电子谱）分析，所以界面区域上的分辨率的精度不高，但是图3中能够可靠地确认作为第3氧化物层104c的TaOz的存在，可知能够通过控制氧流量的反应性溅射法来形成第3氧化物层104c。
为了实现ρx＜ρy＜ρz的电阻率关系，对于铪氧化物，在将第1氧化物层104a表示为HfOx、将第2氧化物层104b表示为HfOy、将第3氧化物层104c表示为HfOz时，HfOx、HfOy、HfOz分别可以满足
1.8＜z
0.9≤y≤1.6
0＜x＜0.9。
为了实现ρx＜ρy＜ρz的电阻率关系，对于锆氧化物，在将第1氧化物层104a表示为ZrOx、将第2氧化物层104b表示为ZrOy、将第3氧化物层104c表示为ZrOz时，ZrOx、ZrOy、ZrOz可以分别满足
1.9＜z
0.9≤y≤1.4
0＜x＜0.9。
这是为了可靠抑制局部区域105的长度（深度）偏差，实现设备的稳定动作。
第1氧化物层104a、第2氧化物层104b和第3氧化物层104c中含有的金属的氧化物也可以是不同种类的金属的氧化物（含有不同金属元素的氧化物）。
该情况下，对第3氧化物层104c中含有的第3金属的氧化物而言，缺氧度可以比第2氧化物层104b中含有的第2金属的氧化物小，即电阻高。通过作成这种结构，电阻变化时向第1电极103和第2电极106之间施加的电压将更多的电压分配给所述第3金属的氧化物，可更容易地引起在所述第3金属的氧化物中发生的氧化还原反应。
在构成所述第2金属的氧化物的第2金属和构成所述第3金属的氧化物的第3金属使用彼此不同的材料的情况下，所述第3金属的标准电极电位可以比所述第2金属的标准电极电位低。标准电极电位其值越高，表现越难以氧化的特性。由此，在标准电极电位相对低的所述第3金属的氧化物中，容易引起氧化还原反应。
例如，通过将缺氧型的钽氧化物（TaOx）用于所述第2金属的氧化物，将钛氧化物（TiO2）用于所述第3金属的氧化物，可得到稳定的电阻变化动作。钛（标准电极电位=-1.63ｅV）是标准电极电位比钽（标准电极电位=-0.6ｅV）低的材料。这样，通过将标准电极电位比所述第2金属的氧化物低的金属的氧化物用于所述第3金属的氧化物，在所述第3金属的氧化物中变得更容易发生氧化还原反应。作为其他组合，可以在高电阻层的所述第3金属的氧化物中使用铝氧化物（Al2O3）。例如，可以在所述第2金属的氧化物中使用缺氧型的钽氧化物（TaOx），在所述第3金属的氧化物中使用铝氧化物（Al2O3）。
第3氧化物层104c、第2氧化物层104b和第1氧化物层104a中含有的金属的氧化物可以是同种金属的氧化物（含有相同金属元素的氧化物）。
第2氧化物层104b和第1氧化物层104a中含有的金属的氧化物可以是同种金属的氧化物。
第3氧化物层104c和第1氧化物层104a中含有的金属的氧化物可以是同种金属的氧化物。
第3氧化物层104c和第2氧化物层104b中含有的金属的氧化物可以是同种金属的氧化物。
作为第1电极103和第2电极106的材料，可以从例如Pt（铂）、Ir（铱）、Pd（钯）、Ag（银）、Ni（镍）、W（钨）、Cu（铜）、Al（铝）、Ta（钽）、Ti（钛）、TiN（氮化钛）、TaN（氮化钽）和TiAlN（氮化钛铝）等中选择。
具体来说，与缺氧度更小的所述第3金属的氧化物连接的第2电极106由例如铂（Pt）、铱（Ir）、钯（Pd）等与构成所述第3金属的氧化物的金属和构成所述第1电极103的材料相比，标准电极电位更高的材料构成。与缺氧度更高的所述第1金属的氧化物连接的第1电极103可以由例如钨（W）、镍（Ni）、钽（Ta）、钛（Ti）、铝（Al）、氮化钽（TaN）、氮化钛（TiN）等与构成所述第1金属的氧化物的金属相比，标准电极电位更低的材料构成。标准电极电位其值越高，表现越难以氧化的特性。
即，所述第2电极106的标准电极电位V2、构成所述第3金属的氧化物的金属的标准电极电位Vr2、构成所述第1金属的氧化物的金属的标准电极电位Vr1和第1电极103的标准电极电位V1之间，可以满足Vr2＜V2、且V1＜V2的关系。进一步，可以满足V2＞Vr2且Vr1≥V1的关系。
通过作成上述结构，在所述第2电极106和所述第3金属的氧化物的界面附近的第3金属的氧化物中，有选择地发生氧化还原反应，可得到稳定的电阻变化现象。
另外，本实施方式中，由于局部区域105以不与第1电极103接触的方式形成，所以第1电极103不受电阻变化影响。因此，通过设置本实施方式的局部区域105，第1电极103的材料选择的自由度提高。因此，例如，第1电极103和第2电极106可以由同一材料构成。该情况下，通过将第1电极103的工艺条件也应用于第2电极106，可以简化工艺。
作为基板101，可以使用例如单晶硅基板或半导体基板，但不应限于此。电阻变化层104可在较低的基板温度下形成，所以还可在由例如树脂材料等构成的基板上形成电阻变化层104。
非易失性存储元件100可以进一步具有与电阻变化层104电连接的负载元件例如固定电阻、晶体管、或二极管。
本实施方式中，构成电阻变化层104的各层和各区域的电阻率可以通过调整各层和各区域的氧含有率的关系来加以实现。
例如，在电阻变化层104由具有p型载流子的非化学计量组成的金属氧化物即缺金属氧化物或过氧氧化物构成时，其氧含有率越高，电阻值越小。因此，该情况下，按照第1氧化物层104a、第2氧化物层104b和第3氧化物层104c的顺序，氧含有率减小，进而局部区域105被作成比第3氧化物层104c氧含有率大，但氧含有率与第2氧化物层104b不同的区域。
在电阻变化层104由具有n型载流子的非化学计量组成的金属氧化物即缺氧氧化物或过量金属氧化物构成时，其氧含有率越高，电阻值越大。因此，该情况下，按照第1氧化物层104a、第2氧化物层104b和第3氧化物层104c的顺序，氧含有率变大，进而局部区域105被作成氧含有率比第3氧化物层104c小，但氧含有率与第2氧化物层104b不同的区域。
本实施方式中，构成电阻变化层104的各层和各区域的电阻率的关系可通过例如EDS（EnergyDispersiveX-raySpectrometer）来测量氧并通过EELS（ElectroEnergy-LossSpectroscopy）来测量金属从而进行成分分析后，通过从成分和电阻率的关系求出电阻率来求出。
［非易失性存储元件的制造方法和动作］
接着，参考图4Ａ～图4D，来说明本实施方式的非易失性存储元件100的制造方法的一例。
首先，如图4Ａ所示，在例如作为单晶硅的基板101上，通过热氧化法形成厚度200nm的层间绝缘膜102。并且，通过喷溅法在层间绝缘膜102上形成例如厚度为100nm的TaN薄膜来作为第1电极103。另外，还可在第1电极103和层间绝缘膜102之间通过喷溅法形成Ti、TiN等的粘合层。之后，在第1电极103上，通过使用了例如Ta靶材（target）的反应性喷溅法来形成第1氧化物层104a。
接着，通过使用了例如Ta靶材的反应性喷溅法，在第1氧化物层104a的表面上形成电阻率比该第1氧化物层104a高的第2氧化物层104b。
接着，通过例如由第2氧化物层104b的最表面的氧化引起的改性、或使用了Ta靶材的反应性喷溅法，在第2氧化物层104b的表面上形成电阻率比该第2氧化物层104b高的第3氧化物层104c。通过层叠了这些第1氧化物层104a、第2氧化物层104b和第3氧化物层104c的层叠结构，来构成电阻变化层104。
这里，对于第3氧化物层104c的厚度，若过大，则有初始电阻值过高等问题，若过小，则有不能得到稳定的电阻变化的问题，所以可以是1nm以上8nm以下的程度。
接着，在第3氧化物层104c上，通过喷溅法形成例如厚度150nm的Ir薄膜来作为第2电极106。
接着，如图4B所示，通过光刻工艺，形成基于光致抗蚀剂的图案107。之后，如图4C所示，通过以图案107作为掩模使用的干蚀来形成元件区域109。
之后，如图4D所示，通过在第1电极103和第2电极106之间（电极间）施加初始断开电压，而在电阻变化层104内形成局部区域105。
图5是表示本实施方式的非易失性存储元件100的动作例的图。对于图5的测量中使用的作为样本的非易失性存储元件而言，设第1电极103和第2电极106及电阻变化层104的大小为0.5μm×0.5μm（面积0.25μm2）。第1氧化物层104a的电阻率是1mΩ/cm，第2氧化物层104b的电阻率是15mΩ/cm，第3氧化物层104c是绝缘体，其膜厚是4.2nm。对于这种非易失性存储元件100，在向电极间施加读出用电压（例如0.4V）的情况下，初始电阻值为约107～108Ω。
如图5所示，在非易失性存储元件100的电阻值是初始电阻值（比高电阻状态下的电阻值HR高的值、例如，107～108Ω）的情况下，通过向电极间施加初始断开电压，从而电阻状态变化。之后，若在非易失性存储元件100的第1电极103和第2电极106之间交替地施加例如脉冲宽度为100ns的极性不同的两种电压脉冲来作为写入用电压，则如图5所示，电阻变化层104的电阻值变化。即，在向电极间施加负电压脉冲（脉冲宽度100ns）来作为写入用电压的情况下，电阻变化层104的电阻值从高电阻值HR向低电阻值LR减小。另一方面，在向电极间施加正电压脉冲（脉冲宽度100ns）来作为写入用电压的情况下，电阻变化层104的电阻值从低电阻值LR向高电阻值HR增加。另外，本说明书中，电压脉冲的极性在以第1电极103的电位为基准而第2电极106的电位高的情况下为“正”，电压脉冲的极性在以第1电极103的电位为基准而第2电极106的电位低的情况下为“负”。
如上所述，根据本实施方式的非易失性存储元件，由于局部区域105比电阻变化层104的膜厚小而产生电场集中，所以使低电压下的电阻变化变为可能。另外，由于局部区域105不与第1电极103接触，所以能够抑制在局部区域105与第1电极103接触时因第1电极103的影响产生的寄生电阻的电阻变化，减小电阻变化特性的偏差。进而，电阻变化层104由电阻率依次增大的第1氧化物层104a、第2氧化物层104b和第3氧化物层104c构成，通过第2氧化物层104b而能够控制局部区域105的长度（深度）。因此，可以抑制由局部区域105的长度偏差造成的电阻值的变化，可以进一步减小电阻变化特性的偏差。
（实施方式1的第1应用例）
实施方式1的第1应用例的非易失性存储装置是具有实施方式1的非易失性存储元件的非易失性存储装置，是作为1个晶体管/1个非易失性存储部的所谓1T1R型的非易失性存储装置。
［非易失性存储装置的结构］
图6是表示本发明的实施方式1的第1应用例的非易失性存储装置200的框图。图7是表示图6中的C部的结构（2比特大小的结构）的截面图。
如图6所示，本应用例的非易失性存储装置200包括半导体基板和在半导体基板上的存储器主体部201，该存储器主体部201包括存储器阵列202、行选择电路·驱动器203、列选择电路·驱动器204、用于进行信息的写入的写入电路205、对在选择位线中流过的电流量进行检测并进行数据“1”或“0”的判定的读出放大器206、经端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。
非易失性存储装置200进一步包括电池板电源（VCP电源）208、接受从外部输入的地址信号的地址输入电路209，根据从外部输入的控制信号来控制存储器主体部201的动作的控制电路210。
存储器阵列202包括：在半导体基板的上形成的彼此相交地排列的多条字线WL0，WL1，WL2，WL3，…和位线BL0，BL1，BL2，…；对应于这些多条字线WL0，WL1，WL2，WL3，…和位线BL0，BL1，BL2，…的相交部分别设置，且与这些多条字线WL0，WL1，WL2，WL3，…和位线BL0，BL1，BL2，…分别相连的多个晶体管N11，N12，N13，N14，NT21，N22，N23，N24，N31，N32，N33，N34，…（以下、表示为“晶体管N11，N12，…”）；与多个晶体管N11，N12，…一一对应地设置的多个存储器单元M11，M12，M13，M14，M21，M22，M23，M24，M31，M32，M33，M34（下面，表示为“存储器单元M11，M12，…”）。
存储器阵列202包括与字线WL0，WL1，WL2，WL3，…平行排列的多条板极线SL0，SL2，…。
如图7所示，在字线WL0，WL1的上方配置位线BL0，在该字线WL0，WL1和位线BL0之间，配置板极线SL0。
这里，存储器单元M11，M12，…相当于实施方式1的非易失性存储元件100。更具体的，图7中的非易失性存储元件220相当于图6中的存储器单元M11，M12，…，该非易失性存储元件220由在基板211上形成的上部电极226、电阻变化层224、局部区域225和下部电极223构成。
电阻变化层224由第1氧化物层224a、在该第1氧化物层224a上形成的第2氧化物层224b和在该第2氧化物层224b上形成的第3氧化物层224c构成。
局部区域225在第2氧化物层224b和第3氧化物层224c内与上部电极226相接地进行配置，但不与第1氧化物层224a接触。局部区域225的电阻率比第3氧化物层224c低，电阻率与第2氧化物层224b不同。
并且，这些上部电极226、电阻变化层224、局部区域225和下部电极223分别相当于图1所示的实施方式1的非易失性存储元件100中的第2电极106、电阻变化层104、局部区域105和第1电极103。
另外，图7中的附图标记217表示插塞（plug）层，218表示金属布线层。219表示源极/漏极区域。
如图6所示，晶体管N11，N12，N13，N14，…的漏极与位线BL0连接，晶体管N21，N22，N23，N24，…的漏极与位线BL1连接，晶体管N31，N32，N33，N34，…的漏极与位线BL2连接。
并且，晶体管N11，N21，N31，…的栅极与字线WL0连接，晶体管N12，N22，N32，…的栅极与字线WL1连接，晶体管N13，N23，N33，…的栅极与字线WL2连接，晶体管N14，N24，N34，…的栅极与字线WL3连接。
进一步，晶体管N11，N12，…的源极分别与存储器单元M11，M12，…连接。
存储器单元M11，M21，M31，…和存储器单元M12，M22，M32，…与板极线SL0连接，存储器单元M13，M23，M33，…和存储器单元M12，M22，M32，…和存储器单元M14，M24，M34，…与板极线SL2连接。
地址输入电路209从外部电路（未图示）接受地址信号，并根据该地址信号，将行地址信号输出到行选择电路·驱动器203，同时，将列地址信号输出到列选择电路·驱动器204。这里，地址信号是表示从多个存储器单元M11，M12，…中选出的特定的存储器单元的地址的信号。并且，行地址信号是表示地址信号所示的地址中的行地址的信号，列地址信号是表示地址信号所示的地址中的列地址的信号。
控制电路210在信息的写入周期中，按照向数据输入输出电路207输入的输入数据Din，将指示写入用电压的施加的写入信号向写入电路205输出。另一方面，在信息的读出周期中，控制电路210将指示读出用电压的施加的读出信号向列选择电路·驱动器204输出。
行选择电路·驱动器203接受从地址输入电路209输出的行地址信号，并按照该行地址信号，选择多条字线WL0，WL1，WL2，WL3，…中的其中某一条，并对该选出的字线施加预定的电压。行选择电路·驱动器203从存储器阵列202具有的存储器单元M11，M12，…中选择至少一个存储器单元。
并且，列选择电路·驱动器204接受从地址输入电路209输出的列地址信号，并按照该列地址信号，选择多条位线BL0，BL1，BL2，…中的其中某一条，并对该选出的位线，施加写入用电压或读出用电压。列选择电路·驱动器204通过向由行选择电路·驱动器203选出的存储器单元施加电压来写入数据。列选择电路·驱动器204通过检测由行选择电路·驱动器203选出的存储器单元的电阻值来读出数据。
写入电路205在接收到从控制电路210输出的写入信号的情况下，对于列选择电路·驱动器204，对选出的位线输出指示写入用电压的施加的信号。
读出放大器206在信息的读出周期中，检测作为读出对象的选择位线中流过的电流量，而判定为是数据“1”或“0”。结果，将所得到的输出数据DO经数据输入输出电路207，向外部电路输出。
在作为1晶体管/1非易失性存储部（1T1R）的结构的本应用例的情况下，有可以容易地组合到CMOS工艺中，动作的控制也很容易的优点。
图6和图7中，示例了上部电极226与位线连接，晶体管的源极或漏极的一端与板极线连接的结构，但是也可以是其他结构。该情况下，在使存储器单元为低电阻的情况下在存储器单元中流过电流时，可以选择使晶体管为源极跟随连接这样的晶体管的类型（P型或N型），并且与存储器单元连接。
图6中，是将源极线作为板极线来供给一定电压的结构，但是也可以是具有可向各源极线分别供给不同的电压或电流的驱动器的结构。
进一步，图6中，虽然板极线（源极线）与字线平行地进行配置，但是也可以与位线相平行地进行配置。
［非易失性存储装置的动作例］
接着，参考图8所示的时序图来说明与写入信息的情况下的写入周期和读出信息的情况下的读出周期中的本应用例有关的非易失性存储装置200的动作例。
图8是表示与本应用例有关的非易失性存储装置200的动作例的时序图。这里，表示分别将电阻变化层224为高电阻状态的情形分配为信息“1”，将其为低电阻状态的情形分配为信息“0”时的动作例。为了说明方便，仅表示对存储器单元M11和M22进行信息的写入和读出的情形。
图8中，VP/2表示不会引起电阻变化的预充电电压，VP表示电阻变化元件的电阻变化所需的脉冲电压的振幅，VT表示晶体管的阈值电压。向板极线一直施加电压VP/2，在为非选择的情况下，位线也被预充电到电压VP/2。
在对存储器单元M11的写入周期中，向字线WL0施加脉冲宽度tP的脉冲电压V（＞VP＋VT），晶体管N11变为接通状态。并且，按照其定时向位线BL0施加脉冲电压VP。由此，施加向存储器单元M11写入信息“1”的情况下的写入用电压，结果，使存储器单元M11的电阻变化层224变为高电阻。即，向存储器单元M11写入了信息“1”。
接着，在对存储器单元M22的写入周期中，向字线WL1施加脉冲宽度tP的脉冲电压V（＞VP＋VT），晶体管N22变为接通状态。按照其定时向位线BL1施加0V的电压。由此，施加向存储器单元M22写入信息“0”的情况下的写入用电压，结果，使存储器单元M22的电阻变化层224变为低电阻。即，向存储器单元M22写入了信息“0”。
在对存储器单元M11的读出周期中，为了使晶体管N11变为接通状态，而向字线WL0施加预定的电压，并按照其定时向位线BL0施加振幅比写入时的脉冲宽度小的脉冲电压。由此，输出与高电阻后的存储器单元M11的电阻变化层224的电阻值对应的电流，通过检测其输出电流值，来读出信息“1”。
接着，在对存储器单元M22的读出周期中，向字线WL1和位线BL1施加与之前的对存储器单元M11的读出周期相同的电压。由此，输出与低电阻后的存储器单元M22的电阻变化层224的电阻值对应的电流，通过检测该输出电流值，从而读出信息“0”。
在本应用例的非易失性存储装置200中，也由于具有可进行良好的电阻变化动作的非易失性存储元件，所以可以实现稳定的操作。
图9Ａ是表示1k比特的非易失性存储装置的单元电流和电阻变化层224的结构的关系图。图9Ａ中，横轴表示电阻变化层224的结构、纵轴表示低电阻状态LR的单元电流。图9Ａ的测量中，第1氧化物层224a的电阻率是1mΩ/cm，第2氧化物层224b的电阻率是15mΩ/cm，第3氧化物层224c是绝缘体，其膜厚为4.2nm。从图9Ａ和图9B的局部区域225向下方延伸的虚线表示局部区域225的深度（形状）的偏差。
通过图9Ａ可知，使用了电阻变化层224由第1氧化物层224a和第3氧化物层224c构成的双层结构的非易失性存储元件的非易失性存储装置200的低电阻状态LR的单元电流的偏差大。与此相对，可知，在同样的驱动电压下，使用了电阻变化层224由第1氧化物层224a、第2氧化物层224b和第3氧化物层224c构成的三层结构的非易失性存储元件的非易失性存储装置的低电阻状态LR的单元电流的偏差小。
图9B是表示1k比特的非易失性存储装置的100ｋ次耐久性特性和电阻变化层224的结构关系的图。图9B中，横轴表示电阻变化层224的结构的类型、纵轴用任意单位来表示对每个相应结构的类型而言不变成高电阻的HR故障率（图9B中的右侧的数字）、或不变成低电阻的LR故障的故障率（图9B中的左侧的数字）。
通过图9B可知，使用了2层结构的非易失性存储元件的非易失性存储装置的故障率高。与此相对，可知，在同样的驱动电压下，电阻变化层224使用了3层结构的非易失性存储元件的非易失性存储装置的故障率低，进而，使用了第2氧化物层224b的膜厚比5nm大、10nm、15nm、20nm的非易失性存储元件的非易失性存储装置的故障率大致为0。换而言之，可知，使用了局部区域225不在第1氧化物层224a内形成且局部区域225的下端没有达到第1氧化物层224a（不接触）的非易失性存储元件的非易失性存储装置的故障率大致为0。
故障率改善的原因被认为是，通过使电阻变化层224为3层结构，可以抑制局部区域225的长度偏差。其机理如下这样来推定。
在初始断开时，若在电阻变化层224中形成了局部区域225，则向第3氧化物层224c施加的电压变低。此时，局部区域225和下部电极223之间的区域的电阻作为负载电阻发挥作用。在电阻变化层224为2层结构的情况下，第1氧化物层224a为负载电阻，在电阻变化层224为3层结构的情况下，第1氧化物层224a和第2氧化物层224b为负载电阻。若向电阻变化层224施加规定的电压，则所施加的电压被分压到局部区域225和负载电阻。在电阻变化层224是2层结构的情况下，由于作为负载电阻的第1氧化物层224a的电阻率低，所以分压到局部区域225的电压变大，局部区域225在第1氧化物层224a中进一步生长。此时，因每个元件的第1氧化物层224a的电阻值偏差，在局部区域225生长的长度上产生偏差。另一方面，在电阻变化层224是3层结构的情况下，由于作为负载电阻的第1氧化物层224a和第2氧化物层224b中，尤其是第2氧化物层224b的电阻值高，所以抑制了分压到局部区域225的电压，局部区域225的生长在第2氧化物层224b内停止。因此，认为即使在例如第2氧化物层224b的电阻值有偏差的情况下，也抑制了局部区域225的长度的偏差。
图10Ａ是表示在2层结构的非易失性存储元件中使用了100Ω的负载电阻的情况下的局部区域225的截面TEM照片的图。图10B是表示在2层结构的非易失性存储元件中使用了5000Ω的负载电阻的情况下的局部区域225的截面TEM照片的图。
通过图10Ａ和图10B可知，若负载电阻变高，则局部区域225的长度变短，例如如图10B所示，变为约10nm。
同样，在将第1氧化物层224a和第3氧化物层224c作为不同的负载电阻考虑的情况下，在2层结构的非易失性存储元件中，在形成局部区域225的过程中，若局部区域225在第3氧化物层224c中生成，则降低了第3氧化物层224c的电阻值，但是由于第1氧化物层224a的电阻率低，所以电场还是集中到第3氧化物层104c，局部区域225生长，结果留在了第1氧化物层224a中。由于局部区域225的生长时间长，所以因绝缘破坏，局部区域225的长度偏差变大，电流值也变高。与此相对，在本发明的3层结构的非易失性存储元件中，由于第3氧化物层224c的电阻率比第1氧化物层224a和第2氧化物层224b的电阻率高，所以施加到电阻变化层224的电场容易集中到第3氧化物层224c。另外，由于第2氧化物层224b的电阻率比第1氧化物层224a高，所以在形成局部区域225的过程中，若局部区域225在第3氧化物层224c中生成，则第3氧化物层224c的电阻值降低，电场集中到第2氧化物层104b，由于向第3氧化物层224c施加的电压降低可以抑制局部区域225的生长，结果，停留在第2氧化物层224b中。由于缩短了局部区域225的生长时间，所以局部区域225的长度偏差减小。
但是，在第2氧化物层224b变薄的情况下（例如为5nm的情况下），局部区域225贯通第2氧化物层224b，而渗入到第1氧化物层224a。结果，如图9B所示，没有出现上述效果，故障率较高。
图11表示基于1k比特的非易失性存储装置的100ｋ次电阻变化动作的耐久性特性和第2氧化物层224b的电阻率之间的关系。图11中，横轴表示电阻变化层224的结构、纵轴表示不变成高电阻的HR故障、或不变成低电阻的LR故障的故障率（任意单位）。
通过图11可知，使用了设第2氧化物层224b的电阻率为6Ω/cm以上的非易失性存储元件的非易失性存储装置的故障率大致为0。尤其可知，在使用了设为15mΩ/cm以上的非易失性存储元件的非易失性存储装置中，HR故障和LR故障两者的故障率为0。
（实施方式1的第2应用例）
实施方式1的第2应用例的非易失性存储装置是具有实施方式1的非易失性存储元件的非易失性存储装置，是在字线和位线的交点（立体交叉点）上插入实施方式1的非易失性存储元件的所谓交叉点（crosspoint）型的非易失性存储装置。
［非易失性存储装置的结构］
图12是表示本发明的实施方式1的第2应用例的非易失性存储装置300的结构的框图。图13是表示图12中的Ａ部的结构（4比特大小的结构）的立体图。
如图12所示，本应用例的非易失性存储装置300包括半导体基板和在半导体基板上的存储器主体部301，该存储器主体部301具有存储器阵列302、行选择电路·驱动器303、列选择电路·驱动器304、用于进行信息的写入的写入电路305、检测在选择位线上流过的电流量并进行数据“1”或“0”的判別的读出放大器306、经端子DQ进行输入输出数据的输入输出处理的数据输入输出电路307。
非易失性存储装置300进一步包括接受从外部输入的地址信号的地址输入电路309和基于从外部输入的控制信号来控制存储器主体部301的动作的控制电路310。
存储器阵列302如图12和图13所示，包括：在半导体基板上彼此平行地形成的多个字线WL0，WL1，WL2，…、和在这些字线WL0，WL1，WL2，…的上方在与该半导体基板的主面平行的面内彼此平行且形成为与多个字线WL0，WL1，WL2，…立体相交的多个位线BL0，BL1，BL2，…。
对应于这些字线WL0，WL1，WL2，…和位线BL0，BL1，BL2，…的立体交叉部，设置有呈矩阵状设置的多个存储器单元M111，M112，M113，M121，M122，M123，M131，M132，M133，…（下面，表示为“存储器单元M111，M112，…”）。
这里，存储器单元M111，M112，…相当于实施方式1的非易失性存储元件100。其中，在本应用例中，这些存储器单元M111，M112，…如后所述，具有电流控制元件
另外，图12中的存储器单元M111，M112，…在图13中，表示为非易失性存储元件320。
地址输入电路309从外部电路（未图示）接受地址信号，并根据该地址信号，将行地址信号输出到行选择电路·驱动器303，同时，将列地址信号输出到列选择电路·驱动器304。这里，地址信号是表示多个存储器单元M111，M112，…中选择的特定的存储器单元的地址的信号。行地址信号是表示地址信号所示的地址中的行的地址的信号，列地址信号同样是表示列的地址的信号。
控制电路310在信息的写入周期中，按照向数据输入输出电路307输入的输入数据Din，将指示写入用电压的施加的写入信号输出到写入电路305。另一方面，在信息的读出周期中，控制电路310将指示读出动作的读出信号输出到列选择电路·驱动器304。
行选择电路·驱动器303接受从地址输入电路309输出的行地址信号，并按照该行地址信号，选择多个字线WL0，WL1，WL2，…中的其中之一，对该选出的字线施加规定的电压。行选择电路·驱动器303从存储器阵列302具有的存储器单元M111，M112，…中选择至少一个存储器单元。
列选择电路·驱动器304接受从地址输入电路309输出的列地址信号，并按照该列地址信号，选择多个位线BL0，BL1，BL2，…中的其中一个，对该选出的位线施加写入用电压或读出用电压。列选择电路·驱动器304通过向由行选择电路·驱动器303选出的存储器单元施加电压而写入数据。列选择电路·驱动器304通过检测由行选择电路·驱动器303选出的存储器单元的电阻值来读出数据。
写入电路305在接受了从控制电路310输出的写入信号的情况下，对行选择电路·驱动器303输出指示对选出的字线施加电压的信号，同时，对列选择电路·驱动器304输出指示对选出的位线施加写入用电压的信号。
读出放大器306在信息的读出周期中，检测作为读出对象的选择位线中流过的电流量，并进行数据“1”或“0”的判別。结果，将得到的输出数据DO经数据输入输出电路307向外部电路输出。
通过将图12和图13所示的本应用例的非易失性存储装置中的存储器阵列进行三维重叠，可以实现多层化结构的非易失性存储装置。通过设置这样构成的多层化存储器阵列，可以实现超大容量的非易失性存储器。
［非易失性存储元件的结构］
图14是表示本应用例的非易失性存储装置300具有的非易失性存储元件320的结构的截面图（图13的B部的放大截面图）。
如图14所示，本应用例的非易失性存储装置300具有的非易失性存储元件320插在作为铜布线的下部布线312（相当于图13中的字线WL1）和上部布线311（相当于图13的位线BL1）之间，下部电极316、电流控制层315、内部电极314、电阻变化层324和上部电极326依次在下部布线312上层叠而构成。
电阻变化层324由第1氧化物层324a、在该第1氧化物层324a上形成的第2氧化物层324b和在该第2氧化物层324b上形成的第3氧化物层324c构成。
局部区域325在第2氧化物层324b和第3氧化物层324c内与上部电极326相接地配置，但不与第1氧化物层324a相接。局部区域325的电阻率比第3氧化物层324c低，且电阻率与第2氧化物层224b不同。
这些上部电极326、电阻变化层324、局部区域325和内部电极314分别相当于图1所示的实施方式1的非易失性存储元件100中的第2电极106、电阻变化层104、局部区域105和第1电极103。
内部电极314、电流控制层315和下部电极316构成电流抑制元件。电流控制元件是经内部电极314，与电阻变化层324电串联连接的负载元件。该电流控制元件是以二极管为代表的元件，是表示相对电压，电流为非线性的特性的元件。该电流控制元件相对电压，具有双向性的电流特性，构成为通过将规定的阈值电压Vf以上的振幅的电压（以一个电极为基准，例如为＋1V以上或-1V以下）施加到电流控制元件，从而使电流控制元件的电阻值降低而导通。
［非易失性存储装置的动作］
接着，参考图15所示的时序图来说明在写入信息的情况下的写入周期和读出信息的情况下的读出周期中的与本应用例有关的非易失性存储装置的动作例。
图15是表示本应用例的非易失性存储装置300的动作例的时序图。这里，表示分别将电阻变化层324为高电阻状态的情形分配为信息“1”，为低电阻状态的情形分配为信息“0”时的动作例。为了说明的方便，仅表示对存储器单元M111和M122进行信息的写入和读出的情形。
图15中的VP表示由电阻变化元件和电流控制元件构成的存储器单元的电阻变化所需的脉冲电压的振幅。这里，VP/2＜阈值电压Vf的关系也可成立。这是因为，若将向非选择的存储器单元施加的电压设为VP/2，则非选择的存储器单元的电流控制元件不会变为导通状态，可抑制绕流到非选择的存储器单元中的泄漏电流。结果，可以抑制向不需要写入信息的存储器单元供给的多余电流，可以进一步实现低电流消耗。另外，还有可抑制向非选择的存储器单元的无意写入（一般称作干扰）等的优点。向选择存储器单元施加VP，而满足阈值电压Vf＜VP的关系。
图15中，分别用tW表示1次的写入周期所需的时间即写入周期时间，用tR表示1次的读出周期所需的时间即读出周期时间。
在对存储器单元M111的写入周期中，向字线WL0施加脉冲宽度tP的脉冲电压VP，并按照其定时向位线BL0同样施加0V的电压。由此，施加向存储器单元M111写入信息“1”的情况下的写入用电压，结果，存储器单元M111的电阻变化层324为高电阻。即，向存储器单元M111写入信息“1”。
接着，在对存储器单元M122的写入周期中，向字线WL1施加脉冲宽度tP的0V电压，并按照其定时向位线BL1同样施加脉冲电压VP。由此，施加向M122写入信息“0”的情况下的写入用电压，结果，存储器单元M122的电阻变化层324变为低电阻。即，向存储器单元M122写入了信息“0”。
在对存储器单元M111的读出周期中，将振幅比写入时的脉冲小的脉冲电压，即值比0V大且比VP/2小的电压施加到字线WL0。另外，按照其定时，将振幅比写入时的脉冲小的脉冲电压，即值比VP/2大且比VP小的电压施加到位线BL0。若将此时的读出电压设作Vread，则向存储器单元M111施加阈值电压Vf＜Vread＜VP这样的读出电压Vread，输出与高电阻后的存储器单元M111的电阻变化层324的电阻值对应的电流，并通过检测该输出电流值，而读出信息“1”。
接着，在对存储器单元M122的读出周期中，向字线WL1和位线BL1施加与之前的存储器单元M111的读出周期同样的电压。由此，输出与低电阻后的存储器单元M122的电阻变化层324的电阻值对应的电流，并通过检测其输出电流值，而读出信息“0”。
本应用例的非易失性存储装置300由于具有可进行良好的电阻变化动作的非易失性存储元件320，所以可以实现稳定的操作。
（实施方式2）
图16是表示了本发明的实施方式2的电阻变化型的非易失性存储元件400的结构例的截面图。
图1所示的本发明的实施方式1的电阻变化型的非易失性存储元件100和图16的非易失性存储元件400的不同点在于电阻变化层的各层上下相反地配置，进而第1电极和第2电极被上下相反配置。即，相对于非易失性存储元件100中将第2电极106配置在第1电极103的上方，在非易失性存储元件400中将第2电极406配置在第1电极403的下方。
本实施方式的非易失性存储元件400包括：基板401、在其基板401上形成的层间绝缘膜402、在该层间绝缘膜402上形成的第2电极406、第1电极403和被第1电极403和第2电极406夹持的电阻变化层404。
如图16所示，电阻变化层404包括：第3氧化物层404c、在该第3氧化物层404c上形成的第2氧化物层404b、在该第2氧化物层404b上形成的第1氧化物层404a、在第2氧化物层404b和第3氧化物层404c内与第2电极406相接地配置但不与第1氧化物层404a相接的局部区域405。
电阻变化层404具有第1氧化物层404a、第2氧化物层404b和第3氧化物层404c的层叠结构。第1氧化物层404a包含第1金属的氧化物，第2氧化物层404b包含第2金属的氧化物，第3氧化物层404c包含第3金属的氧化物。并且，第1氧化物层404a的电阻率ρx、第2氧化物层104b的电阻率ρy、和第3氧化物层404c的电阻率ρz的关系是ρx＜ρy＜ρz。即，本实施方式中的第1氧化物层404a、第2氧化物层404b、第3氧化物层404c分别对应于实施方式1中的第1氧化物层104a、第2氧化物层104b、第3氧化物层104c。进一步，在设局部区域405的电阻率为ρl时，局部区域405包含ρl＜ρz的区域和ρl≠ρy的区域。
［非易失性存储元件的制造方法和动作］
接着，参考图17Ａ～图17D，来说明本实施方式的非易失性存储元件400的制造方法的一例。
首先，如图17Ａ所示，在例如作为单晶硅的基板401上，通过热氧化法来形成厚度200nm的层间绝缘膜402。并且，通过喷溅法在层间绝缘膜402上形成例如厚度150nm的Ir薄膜来作为第2电极406。另外，还可在第2电极406和层间绝缘膜402之间通过喷溅法形成Ti、TiN等粘合层。之后，在第2电极406上，通过例如使用了Ta靶材的反应性喷溅法来形成第3氧化物层404c。
接着，通过例如使用了Ta靶材的反应性喷溅法，在第3氧化物层404c的表面上形成电阻率比该第3氧化物层404c低的第2氧化物层404b。
接着，通过使用了Ta靶材的反应性喷溅法，在第2氧化物层404b的表面上形成电阻率比该第2氧化物层404b低的第1氧化物层404a。通过层叠了这些第1氧化物层404a、第2氧化物层404b和第3氧化物层404c的层叠结构来构成电阻变化层404。
这里，对于第3氧化物层404c的厚度，若过大，则有初始电阻值过高等问题，若过小，则有不能得到稳定的电阻变化的问题，所以可以是1nm以上8nm以下的程度。
接着，在第1氧化物层404a上，通过喷溅法形成例如厚度100nm的TaN薄膜来作为第1电极403。
接着，如图17B所示，通过光刻工艺来形成基于光致抗蚀剂的图案407。之后，如图17C所示，通过以图案407作为掩模使用的干蚀，来形成元件区域409。
之后，如图4D所示，通过向第1电极403和第2电极406之间（电极之间）施加初始断开电压，而在电阻变化层404内形成局部区域405。
如上所述，根据本实施方式的非易失性存储元件，通过与实施方式1相同的理由，可以进行低电压下的电阻变化，并且可使电阻变化特性的偏差变小。
（实施方式3）
图18是表示了本发明的实施方式3的电阻变化型的非易失性存储元件500的结构例的截面图。
图1所示的本发明的实施方式1的电阻变化型的非易失性存储元件100和图18的非易失性存储元件500的不同点在于局部区域105由第1局部区域105a和第2局部区域105b构成。
非易失性存储元件500包括基板101、层间绝缘膜102、第1电极103、第2电极106和电阻变化层104。
这里，电阻变化层104包括第1氧化物层104a、第2氧化物层104b、第3氧化物层104c和局部区域105。第1氧化物层104a的电阻率ρx、第2氧化物层104b的电阻率ρy、和第3氧化物层104c的电阻率ρz的关系是ρx＜ρy＜ρz。
另外，将局部区域105包括：被配置在第2氧化物层104b内、不与第1氧化物层104a接触、且具有与第2氧化物层104b不同的电阻率的第1局部区域105a；和在第3氧化物层104c内、与第2电极106相接地配置、且具有比第3氧化物层104c低的电阻率的第2局部区域105b。第2局部区域105b在第1局部区域105a和第2电极106之间与第1局部区域105a和第2电极106相接地配置。
在将第1局部区域105a的电阻率设作ρl1，将第2局部区域105b的电阻率设作ρl2时，满足ρl1＜ρl2＜ρz、ρl1≠ρy的关系、例如ρl1＜ρy的关系。这种电阻率的关系在电阻变化层104由具有P型载流子的非化学计量组成的金属氧化物构成时，通过将第1局部区域105a设作氧含有率与第2氧化物层104b不同的区域、例如氧含有率比第2氧化物层104b大的区域，将第2局部区域105b设作氧含有率比第3氧化物层104c大的区域来加以实现。另一方面，在电阻变化层104由具有n型载流子的非化学计量组成的金属氧化物构成时，通过将第1局部区域105a设作氧含有率与第2氧化物层104b不同的区域、例如氧含有率比第2氧化物层104b小的区域，将第2局部区域105b设作氧含有率比第3氧化物层104c小的区域来加以实现。
如上所述，根据本实施方式的非易失性存储元件，通过与实施方式1同样的理由，可进行低电压下的电阻变化，可以减小电阻变化特性的偏差。
以上，根据实施方式说明了本发明的非易失性存储元件和非易失性存储装置，但是本发明并不限于这些实施方式。在不脱离本发明的精神的范围内，本领域内技术人员想到的实施了各种变形的实施方式也包含在本发明的范围内。在不脱离发明的精神的范围内，可以任何组合多个实施方式中的各构成要素。
例如，上述实施方式的非易失性存储元件的制造方法并不限于上述实施方式的形态。即，对于具有电阻变化元件的电子设备全部，可以通过上述制造方法，或通过组合上述制造方法和公知的方法，来制造上述实施方式的非易失性存储元件。
在上述实施方式中，也可以是将层叠结构的各层嵌入到接触孔内的形状。
上述实施方式中，也可在1个非易失性存储元件100中形成多个局部区域105。
在上述实施方式中，板极线与字线平行地进行配置，但是也可与位线平行地进行配置。另外，板极线为向晶体管施加公共的电位的结构，但是也可以构成为，具有与行选择电路·驱动器相同的结构的板极线选择电路·驱动器，并通过不同的电压（还包含极性）来驱动所选出的板极线和非选择的板极线。
工业实用性
本发明对非易失性存储元件和非易失性存储装置有用，尤其对数字家电、存储卡、个人计算机和便携型电话机等各种设备中使用的存储元件和存储装置等有用。
附图标记的说明
100、220、320、400、500、1800非易失性存储元件
101、211、401基板
102层间绝缘膜
103、403、1803第1电极
104、224、324、404、1805电阻变化层
104a、224a、324a、404a第1氧化物层
104b、224b、324b、404b第2氧化物层
104c、224c、324c、404c第3氧化物层
105、225、325、405局部区域
105a第1局部区域
105b第2局部区域
106、406、1806第2电极
107、407图案
109、409元件区域
200、300非易失性存储装置
201、301存储器主体部
202、302存储器阵列
203、303行选择电路·驱动器
204、304列选择电路·驱动器
205、305写入电路
206、306读出放大器
207、307数据输入输出电路
208VCP电源
209、309地址输入电路
210、310控制电路
217插塞层
218金属布线层
219源极/漏极区域
223、316下部电极
226、326上部电极
311上部布线
312下部布线
314内部电极
315电流控制层
402层间绝缘膜
1805c细丝
BL0、BL1、…位线
T11、T12、…晶体管
M111、M112、…存储器单元
M11、M12、…存储器单元
SL0、SL2、…板极线
WL0、WL1、…字线

Claims (16)

1.一种电阻变化型的非易失性存储元件，其特征在于：包括第1电极、第2电极和电阻变化层，所述电阻变化层由夹在所述第1电极和所述第2电极之间的金属的氧化物构成，基于施加到所述第1电极和所述第2电极之间的电压脉冲的极性，该金属的氧化物的电阻状态在高电阻状态和低电阻状态之间可逆地转变，所述电阻变化层包括：
第1金属氧化物层，被配置在所述第1电极之上，含有用具有ρx的电阻率的MOx表示的组成，其中M是金属元素；
第2金属氧化物层，被配置在所述第1金属氧化物层之上，含有用具有ρy的电阻率的NOy表示的组成，其中N是金属元素，ρx＜ρy；
第3金属氧化物层，被配置在所述第2金属氧化物层之上，含有用具有ρz的电阻率的POz表示的组成，其中P是金属元素，ρy＜ρz；和
局部区域，由金属氧化物构成，在所述第3金属氧化物层和所述第2金属氧化物层内与所述第2电极相接地配置，不与所述第1金属氧化物层相接，电阻率比所述第3金属氧化物层低，且电阻率与所述第2金属氧化物层不同。
2.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第2金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物是同种金属的氧化物。
3.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第3金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物是同种金属的氧化物。
4.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第3金属氧化物层和所述第2金属氧化物层中含有的金属的氧化物是同种金属的氧化物。
5.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第3金属氧化物层、所述第2金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物是同种金属的氧化物。
6.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第3金属氧化物层、所述第2金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物是不同种金属的氧化物。
7.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第3金属氧化物层、所述第2金属氧化物层和所述第1金属氧化物层中含有的金属的氧化物由从由钽、铪、锆、和铝构成的群中选出的元素构成。
8.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述局部区域由包含所述金属元素P的金属的氧化物构成。
9.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述第1电极和所述第2电极由同一材料构成。
10.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
还包括与所述电阻变化层电连接的负载元件。
11.根据权利要求10所述的电阻变化型的非易失性存储元件，其特征在于：
所述负载元件是固定电阻、晶体管或二极管。
12.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述局部区域在所述电阻变化层仅形成一个。
13.根据权利要求1所述的电阻变化型的非易失性存储元件，其特征在于：
所述局部区域包括：
第1局部区域，与所述第2金属氧化物层相接地进行配置，不与所述第1金属氧化物层相接，具有与所述第2金属氧化物层不同的电阻率；和
第2局部区域，一端与所述第2电极相接地进行配置，另一端与所述第1局部区域相接地进行配置，具有比所述第3金属氧化物层低比所述第1局部区域的电阻率高的电阻率。
14.一种非易失性存储装置，其特征在于，包括：
存储器单元阵列，包括：基板、在所述基板上彼此平行地形成的多个第1布线、在所述多个第1布线的上方在与所述基板的主面平行的面内彼此平行且与所述多个第1布线立体交叉地形成的多个第2布线、以及与所述多个第1布线和所述多个第2布线的立体交叉点对应而设置的权利要求1～13中任一项所述的非易失性存储元件；
选择电路，从所述存储器单元阵列具有的非易失性存储元件中选择至少一个非易失性存储元件；
写入电路，通过向由所述选择电路选出的非易失性存储元件施加电压来写入数据；和
读出电路，通过检测由所述选择电路选出的非易失性存储元件的电阻值来读出数据。
15.根据权利要求14所述的非易失性存储装置，其特征在于：
所述非易失性存储元件包括与所述电阻变化层电连接的电流控制元件。
16.一种非易失性存储装置，其特征在于，包括：
存储器单元阵列，包括：基板、在所述基板上形成的多个字线和多个位线、与所述多个字线和多个位线分别连接的多个晶体管、和与所述多个晶体管一一对应地设置的多个权利要求1～13中任一项所述的非易失性存储元件；
选择电路，从所述存储器单元阵列具有的非易失性存储元件中选择至少一个非易失性存储元件；
写入电路，通过向由所述选择电路选出的非易失性存储元件施加电压来写入数据；和
读出电路，通过检测由所述选择电路选出的非易失性存储元件的电阻值来读出数据。
CN201280007159.5A 2011-12-02 2012-11-08 非易失性存储元件和非易失性存储装置 Active CN103348472B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-264799 2011-12-02
JP2011264799 2011-12-02
PCT/JP2012/007162 WO2013080452A1 (ja) 2011-12-02 2012-11-08 不揮発性記憶素子および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN103348472A CN103348472A (zh) 2013-10-09
CN103348472B true CN103348472B (zh) 2015-11-25

Family

ID=48534955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280007159.5A Active CN103348472B (zh) 2011-12-02 2012-11-08 非易失性存储元件和非易失性存储装置

Country Status (4)

Country Link
US (1) US8854864B2 (zh)
JP (1) JP5395314B2 (zh)
CN (1) CN103348472B (zh)
WO (1) WO2013080452A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291270B1 (ja) * 2011-10-18 2013-09-18 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2013061559A1 (ja) * 2011-10-24 2013-05-02 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
JP5571833B2 (ja) * 2012-09-14 2014-08-13 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶素子の製造方法
CN103606625B (zh) * 2013-11-28 2016-04-06 北京大学 高一致性低功耗阻变存储器及制备方法
TWI563669B (en) * 2014-08-04 2016-12-21 Innolux Corp Thin film transistor and display panel using the same
KR101559257B1 (ko) 2014-10-27 2015-10-15 한양대학교 산학협력단 양방향 스위칭 특성을 가지는 선택소자 및 그 제조방법
US9759578B2 (en) * 2015-03-12 2017-09-12 International Business Machines Corporation Sensor arrangement for position sensing
JP6738749B2 (ja) 2016-03-25 2020-08-12 パナソニックセミコンダクターソリューションズ株式会社 気体センサ、水素検出方法、及び燃料電池自動車
CN107315033B (zh) * 2016-04-26 2021-08-06 新唐科技日本株式会社 气体检测装置以及氢检测方法
CN109524042B (zh) * 2018-09-21 2020-03-17 浙江大学 一种基于反型模式阻变场效应晶体管的与非型存储阵列
JP6766920B1 (ja) * 2019-05-24 2020-10-14 ダイキン工業株式会社 スクロール圧縮機
US11309491B2 (en) * 2019-08-26 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage structure for improving memory cell reliability

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
JP4469023B2 (ja) * 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法
CN102428560B (zh) * 2010-03-19 2014-07-02 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
WO2012042866A1 (ja) 2010-09-28 2012-04-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
US9000506B2 (en) 2010-11-19 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element and method for manufacturing the same
US8625322B2 (en) * 2010-12-14 2014-01-07 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
CN103222004B (zh) * 2011-09-09 2015-06-17 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其写入方法
JP5242864B1 (ja) * 2011-09-16 2013-07-24 パナソニック株式会社 不揮発性記憶素子の製造方法
US8686386B2 (en) * 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
WO2013145733A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
JP5572749B2 (ja) * 2012-09-26 2014-08-13 パナソニック株式会社 不揮発性記憶素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Also Published As

Publication number Publication date
WO2013080452A1 (ja) 2013-06-06
US20140050013A1 (en) 2014-02-20
JPWO2013080452A1 (ja) 2015-04-27
CN103348472A (zh) 2013-10-09
JP5395314B2 (ja) 2014-01-22
US8854864B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
CN103270592B (zh) 非易失性存储元件以及非易失性存储装置
CN101828262B (zh) 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
CN102017145B (zh) 非易失性存储元件以及非易失性存储装置
CN101636840B (zh) 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
CN101978496B (zh) 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
CN102656689B (zh) 存储装置及其制造方法
US8576608B2 (en) Memory apparatus
CN102292814B (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
CN109791791B (zh) 非易失性存储装置、以及驱动方法
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160224

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200603

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.