CN101878530A - 非易失性存储元件和使用该元件的非易失性存储装置 - Google Patents

非易失性存储元件和使用该元件的非易失性存储装置 Download PDF

Info

Publication number
CN101878530A
CN101878530A CN2009801011320A CN200980101132A CN101878530A CN 101878530 A CN101878530 A CN 101878530A CN 2009801011320 A CN2009801011320 A CN 2009801011320A CN 200980101132 A CN200980101132 A CN 200980101132A CN 101878530 A CN101878530 A CN 101878530A
Authority
CN
China
Prior art keywords
transition metal
layer
metal oxide
oxide layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801011320A
Other languages
English (en)
Other versions
CN101878530B (zh
Inventor
二宫健生
有田浩二
三河巧
藤井觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101878530A publication Critical patent/CN101878530A/zh
Application granted granted Critical
Publication of CN101878530B publication Critical patent/CN101878530B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储元件，其包括在基板(101)上形成的第一电极(103)、电阻变化层(108)和第二电极(107)，电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层(104)、氧浓度高于第一过渡金属氧化物层(104)的第二过渡金属氧化物层(106)、过渡金属氧氮化物层(105)的至少3层。第二过渡金属氧化物层(106)与第一电极(103)或第二电极(107)中的任一个相接，过渡金属氧氮化物层(105)存在于第一过渡金属氧化物层(104)和第二过渡金属氧化物层(106)之间。

Description

非易失性存储元件和使用该元件的非易失性存储装置
技术领域
本发明涉及非易失性存储元件，特别是涉及对应于施加的电信号电阻值发生变化的电阻变化型非易失性存储元件及其制造方法、以及使用该非易失性存储元件的非易失性半导体装置的制造方法。
背景技术
近年来，伴随着数字技术的发展，便携式信息机器和信息家电等电子机器更进一步高性能化。因此，对非易失性存储元件的大容量化、写入电力的降低、写入/读出时间的高速化和长寿命化的要求更高。
对于上述要求，可以说现有的使用浮栅(floating gate)的闪存器的细微化存在界限。另一方面，在使用电阻变化层作为存储部的材料的非易失性存储元件(电阻变化型存储器)的情况下，能够由电阻变化元件构成的单纯结构的存储元件构成，因此能够期待进一步的细微化、高速化和低耗电化。
在使用电阻变化层作为存储部的材料的情况下，例如，通过电脉冲的输入等，使其电阻值从高电阻变为低电阻或者从低电阻变为高电阻。在这种情况下，必须明确区别低电阻和高电阻2值、并且在低电阻和高电阻之间高速稳定地变化、保持这两个值的非易失性。以这样的存储器特性的稳定和存储元件的微细化为目的，目前，有各种各样的提案。
作为这样的提案之一，在专利文献1中公开了一种由电阻变化元件构成存储单元的存储元件，该电阻变化原件具备2个电极和夹持在这些电极之间的记录层，以该记录层的电阻值能够可逆变化的方式构成。图13是表示这样的现有的存储元件的结构的截面图。
如图13所示，该存储元件构成为，构成存储单元的多个电阻变化元件10配置为阵列状。电阻变化元件10构成为，在下部电极1和上部电极4之间夹持高电阻膜2和离子源层3。这些高电阻膜2和离子源层3构成记忆层，通过该记忆层，能够在各存储单元的电阻变化元件10中记录信息。
此外，各个电阻变化元件10配设在半导体基板11上形成的MOS晶体管18的上方。该MOS晶体管18由源极/漏极区域13和栅极电极14构成，该源极/漏极区域13形成于半导体基板11内的由元件分离层12分离得到的区域。此外，栅极电极14兼用作作为存储元件的一个地址配线的字线。
MOS晶体管18的源极/漏极区域13的一个、和电阻变化元件10的下部电极1经由插接层15、金属配线层16和插接层17电连接。此外，MOS晶体管18的源极/漏极区域13的另一个经由插接层15与金属配线层16连接。该金属配线层16与作为存储元件的另一个的地址配线的位线连接。
通过向如上所述构成的电阻变化元件10的下部电极1和上部电极4之间施加极性不同的电位，构成记录层的离子源层3的离子源向高电阻层2移动。或者，使该离子源从高电阻层2向上部电极4移动。由此，电阻变化元件10的电阻值从高电阻状态向低电阻状态迁移、或者从低电阻状态向高电阻状态迁移，记录信息。
此外，作为与专利文献1中所示的电阻变化材料不同的材料，报道了使用2元系的过渡金属氧化物的例子。例如，专利文献2中作为电阻变化材料公开了NiO、V2O5、ZnO、Nb2O5、TiO2、WO3、CoO。
专利文献1：日本特开2006-40946号公报
专利文献2：日本特开2004-363604号公报
发明内容
但是，由于形成电阻变化层后的热预算(thermal budget：负荷的热量的合计)的影响，构成电阻变化层的过渡金属氧化物中的氧发生热扩散。因此，存在形成电阻变化层后电阻变化层的氧浓度分布(profile)发生变化的问题。
图14是表示形成电阻变化层后的后处理温度(post-processtemperature：电阻变化层形成后的处理中的最高温度)和电阻变化层的初期电阻的关系的图。如图13所示，在后处理温度上升的同时，电阻变化层的初期电阻下降。
并且，后处理温度上升50℃，电阻变化层的初期电阻就下降1个数量级以上，初时电阻对后处理温度的依赖性很大。作为其中的原因之一，可以举出由于形成电阻变化层后的后处理(post-process：电阻变化层形成后的处理)，构成上述电阻变化层的过渡金属氧化物中出现氧的热扩散。在现有的半导体处理的配线工序中使用350℃～400℃的温度范围，氧的扩散所引起的初期电阻的降低不可避免。初期电阻的变化会影响电阻变化动作的开始电压，因此，为了实现将电阻变化层作为存储部的材料使用的非易失性存储元件、以及使用该非易失性存储元件的非易失性半导体装置(ReRAM)的稳定动作，构成电阻变化层的过渡金属氧化物的氧浓度分布的控制极其重要。
此外，多层交叉点型的ReRAM中，形成多层非易失性存储元件配置为矩阵状的存储器阵列层。通过多层化，赋予电阻变化层的热预算进一步增大。此外，由于赋予的热预算在下层侧的电阻变化层和上层侧的电阻变化层中不同，因此存在多层交叉点型的ReRAM中下层侧和上层侧的氧浓度分布不同的问题。
本发明是鉴于上述情况完成的，其目的在于提供一种即使在经过半导体处理后，也具有期望的氧浓度分布的电阻变化层、热耐性高的非易失性存储元件以及具备上述非易失性存储元件的非易失性存储装置。
为了解决上述问题，本发明的非易失性存储元件包括：基板；形成于基板上的第一电极；形成于第一电极上的电阻变化层；和形成于电阻变化层上的第二电极。并且，所述电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层、氧浓度高于第一过渡金属氧化物层的第二过渡金属氧化物层和过渡金属氧氮化物层的至少3层，第二过渡金属氧化物层与第一电极或第二电极中的任一个相接，过渡金属氧氮化物层存在于第一过渡金属氧化物层和第二过渡金属氧化物层之间。
由此，即使在形成电阻变化层后的后处理中受到热预算的影响之后，也能够得到具有目的氧浓度分布的电阻变化层。
在上述非易失性存储元件中，过渡金属氧氮化物层具有抑制氧从第二过渡金属氧化物层向第一过渡金属氧化物层扩散的氧扩散阻挡层的作用。
在上述非易失性存储元件中，第一过渡金属氧化物层和第二过渡金属氧化物层可以由钽氧化物构成，过渡金属氧氮化物层可以由钽氧氮化物构成。钽是现有技术的半导体处理中使用的金属种类，因此本发明的非易失性存储元件与半导体处理的亲和性很好。
本发明的非易失性存储元件的制造方法的特征在于，包括：在基板上形成第一电极的工序；在第一电极上形成第一过渡金属氧化物层的工序；在第一过渡金属氧化物层上形成过渡金属氧氮化物层的工序；在过渡金属氧氮化物层上形成氧浓度高于第一过渡金属氧化物层的第二过渡金属氧化物层的工序；和在第二过渡金属氧化物层上形成第二电极的工序，其中，由第一过渡金属氧化物层、过渡金属氧氮化物层和第二过渡金属氧化物层形成电阻变化层。
本发明的非易失性存储元件的其他制造方法的特征在于，包括：在基板上形成第一电极的工序；在第一电极上形成第二过渡金属氧化物层的工序；在第二过渡金属氧化物层上形成过渡金属氧氮化物层的工序；在过渡金属氧氮化物层上形成氧浓度低于第二过渡金属氧化物层的第一过渡金属氧化物层的工序；和在第一过渡金属氧化物层上形成第二电极的工序，其中，由第二过渡金属氧化物层、过渡金属氧氮化物层和第一过渡金属氧化物层形成电阻变化层。
在上述非易失性存储元件的制造方法中，可以通过将氧气和氮气作为反应性气体、使用过渡金属靶的反应性溅射法形成过渡金属氧氮化物层。在通过反应性溅射法形成过渡金属氧氮化物层的方法中，使用真空设备，所以不会受到自然氧化膜的影响，并且能够同时进行氮化和氧化，因此能够很容易地控制过渡金属氧氮化物层的组成。
在上述非易失性存储元件的制造方法中，可以通过在含有氮的氛围下对第一过渡金属氧化物层进行热处理，形成过渡金属氧氮化物层。利用反应性溅射法的过渡金属氧氮化物的成膜速度快，达到1nm/sec左右，因此很难控制数nm的膜厚。通过在含氮的氛围下进行热处理，即使在利用反应性溅射法难以控制的数nm的薄膜的情况下，也容易进行过渡金属氧氮化物层的膜厚的控制。
在上述非易失性存储元件的制造方法中，通过在氮等离子体氛围下对第一过渡金属氧化物层进行等离子体氮化(plasma nitriding)，形成过渡金属氧氮化物层。由此，即使在过渡金属氧氮化物层为利用反应性溅射法(reactive sputtering)难以控制的数nm的薄膜的情况下，也容易控制过渡金属氧氮化物层的膜厚。并且，与在含有氮的氛围下进行热处理的情况相比，能够在低温下形成。
本发明的非易失性半导体装置的特征在于，具备：基板；在基板上相互平行地形成的多个下部配线；在多个下部配线的上方，在与基板的主面平行的面内，以相互平行且与多个下部配线立体交叉的方式形成的多个上部配线；和具有与多个下部配线和多个上部配线的立体交叉点对应地设置的非易失性存储元件的存储器阵列，其中，各个非易失性存储元件具备上部电极、下部电极和电阻变化层，电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层、氧浓度高于第一过渡金属氧化物层的第二过渡金属氧化物层和过渡金属氧氮化物层的至少3层，第二过渡金属氧化物层与下部电极或上部电极中的任一个相接，过渡金属氧氮化物层存在于第一过渡金属氧化物层和第二过渡金属氧化物层之间，并且，各个上述非易失性存储元件具备整流元件，且整流元件与电阻变化层电连接。
上述非易失性半导体装置，可以以具备非易失性存储元件的存储器阵列、多个上部配线为一个构成单位，进一步叠层1层以上的所述构成单位。
由此，能够实现记录面密度最大化的非易失性半导体装置。此外，由于过渡金属氧氮化物层具有氧扩散阻挡层的功能，能够抑制由于热预算的影响而造成的氧扩散。并且，通过进一步叠层1层以上的上述构成单位，即使在热预算增加的情况下，也能够提供具备具有目的氧浓度分布的电阻变化层的非易失性半导体装置。
通过参照附图，根据以下的优选实施方式的详细说明，可以明确本发明的上述目的、其他目的、特征和优点。
发明效果
根据本发明，能够得到即使在通过半导体处理施加热预算后，也具备期望的氧浓度分布的电阻变化层、热耐性高的非易失性存储元件和具备该非易失性存储元件的非易失性存储装置。
附图说明
图1是表示本发明第一实施方式的非易失性存储元件的结构例的截面图。
图2是表示本发明第一实施方式的非易失性存储元件的制造方法的工序图。
图3是表示本发明第一实施方式的非易失性存储元件的制造方法的工序图。
图4是表示没有氧扩散阻挡层时的热处理前后的氧浓度分布的图。
图5是表示使用电阻率为7mΩcm的钽氧氮化物作为氧扩散阻挡层时的热处理前后的氧和氮的浓度分布的图。
图6是表示使用电阻率为20mΩcm的钽氧氮化物作为氧扩散阻挡层时的热处理前后的氧和氮的浓度分布的图。
图7是表示作为氧扩散阻挡层的钽氧氮化物层的膜厚与热处理后的阻挡层的初期电阻的关系的图。
图8是表示使用电阻率为7mΩcm的钽氧氮化物作为氧扩散阻挡层时的非易失性存储元件100的存储元件的动作的图。
图9是表示使用电阻率为20mΩcm的钽氧氮化物作为氧扩散阻挡层时的非易失性存储元件100的存储元件的动作的图。
图10是表示本发明第二实施方式的多层交叉点型的非易失性半导体装置的经过多层化的存储器阵列的结构的立体图。
图11是表示本发明第二实施方式的非易失性存储装置所具备的非易失性存储元件的结构例的截面图。
图12是本发明第二实施方式的电阻变化层的截面图。
图13是表示现有的非易失性存储元件的结构的截面图。
图14是表示没有氧扩散阻挡层时，电阻层的后处理温度与初期电阻的关系的图。
符号说明
100：非易失性存储元件；101：基板；102：氧化物层；103：第一电极；104：第一过渡金属氧化物层；105：过渡金属氧氮化物层；106：第二过渡金属氧化物层；107：第二电极；108：电阻变化层；109：非易失性存储元件；200：非易失性存储元件；201：下部配线；202：上部配线；203：下部电极；204：整流元件；205：内部电极；206：电阻变化层；207：上部电极；208：第一过渡金属氧化物层；209：过渡金属氧氮化物层；210：第二过渡金属氧化物层。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。其中，图中相同或相当部分使用了相同的符号，有时省略其说明。
(第一实施方式)
[非易失性存储元件的结构]
图1是说明本发明第一实施方式的非易失性存储元件的结构例的截面图。
如图1(a)所示，非易失性存储元件100具备基板101、和在该基板上形成的氧化物层102，并且在该氧化物层102上，形成由第一电极层103、第一过渡金属氧化物层104、过渡金属氧氮化物层105、第二过渡金属氧化物层106、第二电极107构成的叠层结构。在此，第二过渡金属氧化物层106的氧浓度高于第一过渡金属氧化物层104。电阻变化层108由第一过渡金属氧化物层104、过渡金属氧氮化物层105和第二过渡金属氧化物层106构成。
过渡金属氧氮化物层105作为由第二过渡金属氧化物层106向第一过渡金属氧化物层104的氧扩散阻挡层发挥作用。由此，能够得到即使在受到形成电阻变化层108后的工序中的热预算的影响后，也具有目的氧浓度分布的电阻变化层108。
此外，本发明的非易失性存储元件，图1(a)所示的电阻变化层108的叠层结构上下反转的结构，即图1(b)所示的非易失性存储元件109的结构也能够得到同样的效果。
第一过渡金属氧化物层104和第二过渡金属氧化物层106优选含有过渡金属的氧化物，使得在施加电压时电阻值发生变化。更优选第一过渡金属氧化物层104和第二过渡金属氧化物层106由过渡金属的氧化物构成。进一步优选第一过渡金属氧化物层104和第二过渡金属氧化物层106由过渡金属的氧不足型氧化物(从化学计量组成的观点出发，含氧率不足的氧化物，例如，TaOx中0＜X＜2.5的钽氧化物)构成。
在此，作为第一过渡金属氧化物层104，能够使用具有例如满足0.8≤x≤1.9的TaOx所示组成的钽氧化物。此外，作为第二过渡金属氧化物层106，能够使用具有例如满足2.1≤y＜2.5的TaOy所示组成的钽氧化物。这样的结构，在对电阻变化元件施加电压的情况下，能够选择性地在第一过渡金属氧化物层104和第二过渡金属氧化物层106之间发生氧化-还原反应，稳定地实现电阻变化。
再者，作为过渡金属氧氮化物层105(氧扩散阻挡层)，优选抑制500℃以下的热带来的氧移动(热扩散，thermal diffusion)、施加电压引起电阻变化动作时通过氧的物质。作为具有这样特性的过渡金属氧氮化物层105，适宜使用非定比组成的钽氧氮化物。在此，所谓定比组成的钽氧氮化物，是钽为5价、氧为2价、氮为3价的TaON。由此，作为过渡金属氧氮化物层105的非定比组成的钽氧氮化物的组成以TaOx′Nz表示时，优选2x′+3z＜5。氧和氮的比没有限定。
其中，作为第一过渡金属氧化物层104、第二过渡金属氧化物层106和过渡金属氧氮化物层105的例子，可以列举钽氧化物、钽氧氮化物，但并不限于此。在使用钽以外的过渡金属的情况下，例如，铪、锆，也能够得到同样的抑制氧浓度分布的效果。
在使用铪氧化物作为第一金属氧化物层和第二过渡金属氧化物层的情况下，第一金属氧化物层和第二金属氧化物层的组成分别以HfOx、HfOy表示时，优选满足1.8＜x＜2.0、0.9≤y≤1.6。此外，作为过渡金属氧氮化物层105，优选非定比组成的铪氧氮化物。即，作为过渡金属氧氮化物层105的铪氧氮化物的组成以HfOx′Nz表示时，优选2x′+3z＜4。
此外，在使用锆氧化物作为第一金属氧化物层和第二过渡金属氧化物层的情况下，第一金属氧化物层和第二金属氧化物层的组成分别以ZrOx、ZrOy表示时，优选满足1.9＜x＜2.0、0.9≤y≤1.4。此外，作为过渡金属氧氮化物层105，优选非定比组成的锆氧氮化物。即，作为过渡金属氧氮化物层105的锆氧氮化物的组成以ZrOx′Nz表示时，优选2x′+3z＜4。
在此，上述组成使用卢瑟福背散射技术(RBS：RutherfordBackscattering Spectrometry)测定。
过渡金属氧氮化物层阻碍氧的热扩散是因为氮原子补偿氧离子空孔，并且与侵入性氧离子成对，使得氧离子的扩散速度显著降低、引起氧离子的不动化(passivation)的缘故。因此，原理上，即使使用钽氧氮化物以外的过渡金属氧氮化物，也能够得到与本实施方式同样的抑制氧的热扩散的效果。
[非易失性存储元件的制造方法]
接着，使用图2，说明图1(a)所示的非易失性存储元件100的制造方法。
首先，如图2(a)所示，通过CVD法，在作为单晶硅的101上形成作为氧化物层102的硅氧化膜。然后，通过使用金属钽作为靶、使用氩和氮作为溅射气体的反应性溅射法，形成50nm的钽氮化物作为第一电极层103。
接着，如图2(b)所示，在第一电极层103上，形成作为第一过渡金属氧化物层104的钽氧化物。通过使用金属钽作为靶、使用氩和氧作为溅射气体的反应性溅射法，形成钽氧化物。靶径为300mm、靶-基板间的距离为160mm、DC输出为1600W。将氩和氧作为溅射气体，氧的流量为10～20sccm，并调整氩的流量使得成膜室的压力为0.17Pa。形成的钽氧化物是氧不足型的导电性氧化物，调节氧流量，使得其电阻率为0.2mΩcm以上100mΩcm以下。电阻率的导出，首先使用KLA-TENCOR公司生产的Omnimap75c，用4端子测定测定作为测定对象膜的片电阻值(sheet resistance)，由得到的片电阻值和其他方法导出的测定对象膜的膜厚计算电阻率。此外，调整溅射时间，使得第一过渡金属氧化物层104的膜厚为25nm以上45nm以下。第一过渡金属氧化物层104的膜厚使用KLA-TENCOR公司生产的UV1250SE通过分光偏振光分析测定法(spectroscopic ellipsometry)求得。接着，如图2(c)所示，在第一过渡金属氧化物层104上形成作为过渡金属氧氮化物层105的钽氧氮化物。钽氧氮化物层通过以氩、氧和氮为溅射气体的反应性溅射法形成。溅射装置的DC输出为1600W，氧流量为5.5、6.5sccm，氮流量为7.5sccm，调节氩流量使得成膜室的压力为0.17Pa。得到的钽氧氮化物是导电性的氧氮化物，其电阻率相对于上述氧流量，分别为7mΩcm、20mΩcm。过渡金属氧氮化物层105的膜厚为3nm以上5nm以下。膜厚3～5nm的过渡金属氧氮化物层105的形成中，膜厚的控制通过控制溅射的持续时间进行。具体而言，通过截面SEM，测定以与过渡金属氧氮化物层105相同的成膜方法形成的膜厚30nm以上的过渡金属氧氮化物薄膜的膜厚，由截面SEM得到的过渡金属氧氮化物薄膜的膜厚和溅射的持续时间，求得溅射的成膜速度。由得到的溅射的成膜速度，导出形成3nm、5nm的过渡金属氧氮化物层105所需要的时间。
此外，过渡金属氧氮化物层105，也可以在形成第二过渡金属氧化物层104之后，通过在含氮的氛围下对过渡金属氧氮化物层104进行热处理的方法形成，或者通过利用氮等离子体的等离子体氮化的方法形成。
在通过反应性溅射法形成过渡金属氧氮化物层105的情况下，具有容易控制过渡金属氧氮化物层105的氧和氮的组成的优点。此外，在含氮的氛围下通过热处理或者通过等离子体氮化形成过渡金属氧氮化物层105的情况下，具有容易控制厚度为数nm的过渡金属氧氮化物层105的膜厚的优点。并且，在进行等离子体氮化的情况下，与在含氮的氛围下进行热处理而形成过渡金属氧氮化物层105的情况相比，能够在低温下形成。
接着，如图3(a)所示，在过渡金属氧氮化物层105上形成作为第二过渡金属氧化物层106的钽氧化物。为了形成第二过渡金属氧化物层106，通过RF磁控溅射法(magnetron sputtering)形成，该方法中使用具有Ta2O5所示组成的6英寸直径的钽氧化物靶，RF输出为300W、成膜时的成膜室压力为3.0Pa，做为溅射气体只使用氩。第二过渡金属氧化物层106的膜厚为3nm以上5nm以下。其中，第二过渡金属氧化物层106的膜厚使用KLA-TENCOR公司生产的UV1250SE通过分光偏振光分析测定法求得。
由第一过渡金属氧化物层104、过渡金属氧氮化物层105、第二过渡金属氧化物层106构成的电阻变化层108的膜厚为30nm到100nm。
接着，如图3(b)所示，在第二过渡金属氧化物层106上，通过溅射法形成50nm的铂作为第二电极层107。
最后，如图3(c)所示，相对于第一电极103、电阻变化层108、第二电极107，通过光刻(photo lithography)形成图案，通过干蚀刻的形状加工，实施加工，使得第一电极103、电阻变化层108、第二电极107的直径为0.5μm到2μm。
其中，上述图1(b)所示的非易失性存储元件100的制造方法，与上述图1(a)所示的非易失性存储元件100的制造方法(图1(a)～(c)、图2(a)～(c))相同，过渡金属氧氮化物层105的形成方法优选反应性溅射法。这是因为，第二过渡金属氧化物层106的氧浓度高，采用在含氮气氛下对第二过渡金属氧化物层106进行热处理或者等离子体氮化的方法，很难形成过渡金属氧氮化物层105。
[非易失性存储元件中的氧扩散(没有阻挡层)]
接着，说明本实施方式中电阻变化层108中的从第二过渡金属氧化物层106向第一过渡金属氧化物层104的氧的热扩散。
图4表示在没有作为氧扩散阻挡层的过渡金属氧氮化物层105的情况下，电阻变化层108的热处理前后的膜厚方向的氧的浓度分布。氧的浓度分布的测定使用俄歇分光法(Auger spectroscopy)。横轴为溅射时间，对应于膜厚，纵轴的俄歇电子强度对应于各元素的浓度。作为俄歇测定的条件，加速电压5kV、电子束电流10nA、试样角度30℃，溅射离子使用氩，溅射电压为0.5kV或1kV。热处理在400℃的氮氛围下进行10分钟。
如图4所示，确认电阻变化层108中具有氧浓度不同的2个区域301、302，氧浓度高的区域301表示上述第二过渡金属氧化物层106，氧浓度低的区域表示第一过渡金属氧化物层104。
比较热处理前后的氧浓度分布观察到，通过热处理，氧浓度高的区域301(对应于第二过渡金属氧化物层106)中的氧的峰强度降低，氧浓度低的区域302(对应于第一过渡金属氧化物层104)的氧的峰强度升高。这是表示通过热处理第二过渡金属氧化物层106的氧扩散到了第一过渡金属氧化物层104。
[非易失性存储元件中的氧扩散(有阻挡层)]
图5是表示在使用电阻率为7mΩcm的钽氧氮化物作为过渡金属氧氮化物层105的情况下，热处理前后的氧和氮在膜厚方向的浓度分布的图。同样，图6是表示在使用电阻率为20mΩcm的钽氧氮化物作为过渡金属氧氮化物层105的情况下，热处理前后的氧和氮在膜厚方向的浓度分布的图。过渡金属氧氮化物层105的厚度分别为5nm。热处理在400℃的氮气氛下进行10分钟。如图5和图6所示，在第一过渡金属氧化物层104和第二过渡金属氧化物层106之间存在有作为氧扩散阻挡层的过渡金属氧氮化物层105的情况下，热处理所引起的氧和氮的峰强度几乎没有变化。
如上，由图5和图6的结果可知确认，在使用电阻率为7mΩcm和20mΩcm的钽氧氮化物作为过渡金属氧氮化物层105的情况下，均具有作为氧扩散阻挡层的功能。因此，作为氧扩散阻挡层的功能并不与过渡金属氧氮化物层105的组成显著相关，过渡金属氧氮化物层105的形成并不要求高的处理控制性(process controllability)。
此外，在使用铪氧化物和铪氧氮化物、或者锆氧化物和锆氧氮化物的情况下，也与钽的情况相同，能够通过使用过渡金属靶和在氩气中混有氧或氮的溅射气体的反应性溅射法形成。此外，电阻率和膜厚的测定，也与钽的情况使用同样的方法进行。
[热处理后的电阻变化元件的初期电阻]
图7表示使用作为氧扩散阻挡层的过渡金属氧氮化物层105时的、热处理后的电阻变化层108的初期电阻。在此，过渡金属氧氮化物层的膜厚为3nm或5nm。图7中，同时以过渡金属氧氮化物层105的膜厚为0nm表示不使用过渡金属氧氮化物层105时的热处理后的电阻变化层108的初期电阻。图7中所示的虚线是不使用作为氧扩散阻挡层的过渡金属氧氮化物层105时的、热处理前的电阻变化层108的初期电阻。
如图7所示可知，经过热处理工序，电阻变化层108的初期电阻下降。但是，与没有过渡金属氧氮化物层105时的初期电阻相比，具有过渡金属氧氮化物层105的初期电阻的由于热处理带来的降低得到抑制。并且，随着过渡金属氧氮化物层105膜厚增厚，电阻变化层108的初期电阻增高。
作为经过热处理工序所引起的电阻值减少的理由，可以认为是以下原因：除了从第二过渡金属氧化物层106向第一过渡金属氧化物层104的氧的扩散以外，还有向作为第二电极使用的铂的氧扩散等。由于铂是比较容易通过氧的金属，因此第二过渡金属氧化物层106中的氧的一部分向铂一侧移动，使得电阻变化层108的电阻值降低。
但是，热处理后的电阻值，并不是仅由从第二过渡金属氧化物层106向第一过渡金属氧化物层104的氧的扩散决定，通过增加过渡金属氧氮化物层105的膜厚，从第二过渡金属氧化物层106向第一过渡金属氧化物层104的氧扩散的抑制效果提高，能够降低电阻变化层108的热处理后的初期电阻的减少率。即，通过过渡金属氧氮化物层105的氧阻挡效果，抑制来自第二过渡金属氧化物层106的氧的热扩散，从而抑制热处理带来的电阻值的减少率。
[非易失性存储元件的电阻变化动作]
图8表示使用电阻率为7mΩcm、膜厚为3nm的钽氧氮化物作为过渡金属氧氮化物层105，通过图2(a)～(c)和图3(a)～(c)的制法制造的图1(a)所示结构的非易失性存储元件100，作为存储元件的动作例。以第一电极103为基准，向第二电极107施加正电压时的电压为正电压。此时，施加100nsec的2.0V的正电压脉冲，使得从低电阻状态变为高电阻状态，接着，施加100nsec的1.1V的负电压脉冲，使得从高电阻状态变为低电阻状态，之后交替施加正负电压，将进行电阻变化动作直至30次的结果示于图8。
同样，图9表示使用电阻率为7mΩcm、膜厚为5nm的钽氧氮化物作为过渡金属氧氮化物层105，通过图2(a)～(c)和图3(a)～(c)的制法制造的图1(a)所示结构的非易失性存储元件100，作为存储元件的动作例。以第一电极103为基准，向第二电极107施加正电压时的电压为正电压。此时，施加100nsec的2.0V的正电压脉冲，使得从低电阻状态变为高电阻状态，接着，施加100nsec的1.5V的负电压脉冲，使得从高电阻状态变为低电阻状态。之后，与钽氧氮化物层的膜厚为3nm的情况相同，交替施加正负电压，将进行电阻变化动作直至30次的结果示于图9。
由该图8、图9的结果显示，作为过渡金属氧氮化物层105的钽氧氮化物层的膜厚为3nm、5nm的情况下，均能够连续地实现从低电阻状态与高电阻状态之间约1个数量级的电阻变化，能够作为存储元件使用。此外，为了使非易失性存储元件100作为存储元件动作，大多需要初期施加大电压带来“平均”动作的所谓的“成型(forming)”，但是根据本实施方式的结构，该成型也没有必要。即，本发明的非易失性存储元件100，即使构成非易失性存储元件100的电阻变化层108中包含过渡金属氧氮化物层105，也能够无需成型地进行电阻变化动作。
此外，如上所述的图1(a)所示的非易失性存储元件的电阻变化特性，在图1(b)所示的第一过渡金属氧化物层104和第二过渡金属氧化物层106的上下关系反转的结构中同样也可以得到。
[电阻变化动作的说明]
如图1所示，本实施方式的非易失性存储元件100的电阻变化层108，电阻变化层108由第一过渡金属氧化物层104、过渡金属氧氮化物层105和第二过渡金属氧化物层106的叠层结构构成。并且，第二过渡金属氧化物层106的含氧率比第一过渡金属氧化物层104的含氧率高，因此，第二过渡金属氧化物层106的电阻值也比第一过渡金属氧化物层104高。
通过形成这样的结构，在向非易失性存储元件100施加电压的情况下，在第二过渡金属氧化物层106和第一过渡金属氧化物层104之间，经由过渡金属氧氮化物层105(氧扩散阻挡层)进行氧离子的授受。例如，在向非易失性存储元件100施加负电压脉冲的情况下，氧从第二金属氧化物层106向第一金属氧化物层104过渡，其结果，高电阻的第二过渡金属氧化物层106的含氧率下降，第二过渡金属氧化物层106的电阻值下降，因此非易失性存储元件100成为低电阻状态。
[氧扩散阻挡层的电阻变化动作时的影响]
如图4、图5所示，过渡金属氧氮化物层105作为在400℃的气氛下、抑制氧从第二过渡金属氧化物层106向第一过渡金属氧化物层104扩散的氧扩散阻挡层发挥作用。电阻变化动作时向电阻变化层108施加的电压为1V以上，因此赋予电阻变化层108的能量为1eV以上。另一方面，在400℃赋予的热能为0.06eV左右(热能为波尔兹曼常数与绝对温度之积)。这样一来，作为供于氧移动的能量，与形成电阻变化层108后施加的热能相比，电阻变化动作时的电能较大。通过在电阻变化动作时施加比后处理(post-process：电阻变化层形成后的处理)提供的热能(热预算)大的电能，由此本实施方式的过渡金属氧氮化物层105中通过氧，能够进行非易失性存储元件100的电阻变化动作。
(第二实施方式)
上述第一实施方式的非易失性存储元件能够适用于所谓的多层交叉点型的非易失性半导体装置，该多层交叉点型的非易失性半导体装置，具有多个下部配线、与上述下部配线交叉的多个上部配线、在上述上部配线和上述下部配线的交点具有上述非易失性存储元件的存储器阵列，并且三维地堆叠上述存储器阵列形成多层化。以下，进行说明。
[多层交叉点型的ReRAM说明]
图10是表示上述多层交叉点型的非易失性半导体装置所具备的存储器阵列的结构的立体图。在该图中，为了简化说明，表示在同图中所示的X方向和Y方向，将2元件×2元件的存储元件(存储器单元)4层叠层的例子。如图10所示，该非易失性半导体装置具备多个存储器阵列叠层形成的多层化存储器阵列，该存储器阵列具备：在未图示的半导体基板上相互平行地形成的多个下部配线201；在这些多个下部配线201的上方，在与该半导体基板的主面平行的面内相互平行并且与多个下部配线201立体交叉而形成的多个上部配线202；对应于这些多个下部配线201与多个上部配线202的立体交叉点、设置为矩形状的多个非易失性存储元件200。
此外，在图9所示的例中，配线层为5层，在该立体交叉点配置的非易失性存储元件为4层的结构，根据需要，可以增减它们的层数。此外，在X方向、Y方向配置的存储元件数也可以根据需要适当变更。
[第二实施方式的非易失性半导体装置所具备的非易失性存储元件的结构]
图11是本发明第二实施方式的非易失性存储元件的一个结构例的截面图。其中，图11中表示图10的A部的结构。
如图11所示，本实施方式的非易失性半导体装置所具备的非易失性存储元件，存在于作为铜配线的下部配线201、和同样作为铜配线的上部配线202之间，依次叠层下部电极203、整流元件204、内部电极205、电阻变化层206和上部电极207而构成。
为了向电阻变化层206施加极性不同的电压，由下部电极203、整流元件204和内部电极205构成的二极管，必需为相对于不同极性的电压施加具有整流性的双向二极管。因此，由下部电极203、整流元件204和内部电极205构成的二极管，整流元件204可以是作为半导体的MSM二极管，或者整流元件204也可以是作为绝缘体的MIM二极管。通过这样的结构，读入时或者写入时，相对于读入或写入对象的存储器单元(选择存储器单元)流过足够的电流，并且能够防止来自该存储器单元以外的非选择存储器单元的泄漏电流的交叉串扰(cross talk)，能够得到电阻变化特性的再现性优异、并且具有高可靠性的非易失性存储元件。
在此，内部电极205、电阻变化层206和上部电极207分别相当于图1所示的实施方式1中的非易失性存储元件100的第一电极层103、电阻变化层108和第二电极层107。
第二实施方式的电阻变化层206的截面结构如图12所示。电阻变化层206由氧不足型的第一过渡金属氧化物层208、在第一过渡金属氧化物层208上形成的过渡金属氧氮化物层209、在过渡金属氧氮化物层209上形成的第二过渡金属氧化物层210构成。在此，具有第二过渡金属氧化物层210的氧浓度高于第一过渡金属氧化物层208的特征。与第一实施方式所示的同样，过渡金属氧氮化物层209作为抑制氧从第二过渡金属氧化物层210向第一过渡金属氧化物层208扩散的氧扩散阻挡层起作用。
在半导体处理中，每形成1层存储器阵列和配线层，在形成配线层的工序中需要升温到350℃以上、在形成下部配线和上部配线之间的层间绝缘膜的工序中需要升温到400℃左右。因此，在多层交叉点型非易失性半导体装置中，向下层侧的非易失性存储元件和上层侧的非易失性存储元件施加的热预算不同。由于氧的平均扩散距离与施加的热预算具有相关关系，因此在多层交叉点型的非易失性半导体装置中，存在下层侧和上层侧的电阻变化层206的氧浓度分布出现差异的问题。
但是，采用具有本实施方式结构的非易失性半导体装置，在具有过渡金属氧氮化物层209的电阻变化层206中，由第一实施方式中的说明可知，过渡金属氧氮化物层209作为氧扩散阻挡层起作用，因此能够抑制氧的热扩散。因此，即使在形成多层交叉点型的非易失性半导体装置的情况下，在所有的非易失性存储元件中，都能够形成具有设计的氧浓度分布的电阻变化层。
根据上述说明，本领域技术人员可知本发明的多种改良和其他的实施方式。因此，上述说明只是作为示例的解释，目的在于向本领域技术人员教示实施本发明的最佳方式。不脱离本发明的精神，其结构和功能的详细情形可以进行实质性变更。
产业上的可利用性
本发明的非易失性存储元件和非易失性存储装置作为热耐性高的非易失性存储元件和具备该非易失性存储元件的非易失性存储装置有用，该非易失性存储元件即使在施加了半导体处理带来的热预算后，也具备期望的氧浓度分布的电阻变化层。

Claims (10)

1.一种非易失性存储元件，其特征在于，包括：
基板；
形成于所述基板上的第一电极；
形成于所述第一电极上的电阻变化层；和
形成于所述电阻变化层上的第二电极，其中，
所述电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层、氧浓度高于所述第一过渡金属氧化物层的第二过渡金属氧化物层和过渡金属氧氮化物层的至少3层，
所述第二过渡金属氧化物层与所述第一电极或所述第二电极中的任一个相接，
所述过渡金属氧氮化物层存在于所述第一过渡金属氧化物层和所述第二过渡金属氧化物层之间。
2.如权利要求1所述的非易失性存储元件，其特征在于：
所述过渡金属氧氮化物层具有抑制氧从所述第二过渡金属氧化物层向所述第一过渡金属氧化物层扩散的氧扩散阻挡层的作用。
3.如权利要求1所述的非易失性存储元件，其特征在于：
所述第一过渡金属氧化物层和所述第二过渡金属氧化物层由钽氧化物构成，所述过渡金属氧氮化物层由钽氧氮化物构成。
4.一种非易失性存储元件的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在所述第一电极上形成第一过渡金属氧化物层的工序；
在所述第一过渡金属氧化物层上形成过渡金属氧氮化物层的工序；
在所述过渡金属氧氮化物层上形成氧浓度高于所述第一过渡金属氧化物层的第二过渡金属氧化物层的工序；和
在所述第二过渡金属氧化物层上形成第二电极的工序，其中，
由所述第一过渡金属氧化物层、所述过渡金属氧氮化物层和所述第二过渡金属氧化物层形成电阻变化层。
5.一种非易失性存储元件的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在所述第一电极上形成第二过渡金属氧化物层的工序；
在所述第二过渡金属氧化物上形成过渡金属氧氮化物层的工序；
在所述过渡金属氧氮化物层上形成氧浓度低于所述第二过渡金属氧化物层的第一过渡金属氧化物层的工序；和
在所述第一过渡金属氧化物层上形成第二电极的工序，其中，
由所述第二过渡金属氧化物层、所述过渡金属氧氮化物层和所述第一过渡金属氧化物层形成电阻变化层。
6.如权利要求4或5所述的非易失性存储元件的制造方法，其特征在于：
所述过渡金属氧氮化物层，通过将氧气和氮气作为反应性气体、使用过渡金属靶的反应性溅射法形成。
7.如权利要求4所述的非易失性存储元件的制造方法，其特征在于：
所述过渡金属氧氮化物层，通过在含有氮的氛围下对所述第一过渡金属氧化物层进行热处理而形成。
8.如权利要求4所述的非易失性存储元件的制造方法，其特征在于：
所述过渡金属氧氮化物层，通过在氮等离子体氛围下对所述第一过渡金属氧化物层进行等离子体氮化而形成。
9.一种非易失性半导体装置，其特征在于，具备：
基板；
在所述基板上相互平行地形成的多个下部配线；
在所述多个下部配线的上方，在与所述基板的主面平行的面内，以相互平行且与所述多个下部配线立体交叉的方式形成的多个上部配线；和
具有与所述多个下部配线和所述多个上部配线的立体交叉点对应设置的非易失性存储元件的存储器阵列，其中，
各个所述非易失性存储元件具备上部电极、下部电极和电阻变化层，
所述电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层、氧浓度高于所述第一过渡金属氧化物层的第二过渡金属氧化物层和过渡金属氧氮化物层的至少3层，
所述第二过渡金属氧化物层与所述下部电极或所述上部电极中的任一个相接，
所述过渡金属氧氮化物层存在于所述第一过渡金属氧化物层和所述第二过渡金属氧化物层之间，
并且，所述各个非易失性存储元件具备整流元件，且所述整流元件与所述电阻变化层电连接。
10.如权利要求9所述的非易失性半导体装置，其特征在于：
以所述具有非易失性存储元件的存储器阵列、所述多个上部配线为一个构成单位，进一步叠层1层以上的所述构成单位。
CN2009801011320A 2008-10-01 2009-09-29 非易失性存储元件和使用该元件的非易失性存储装置 Expired - Fee Related CN101878530B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008256027 2008-10-01
JP2008-256027 2008-10-01
PCT/JP2009/004976 WO2010038423A1 (ja) 2008-10-01 2009-09-29 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN101878530A true CN101878530A (zh) 2010-11-03
CN101878530B CN101878530B (zh) 2012-03-07

Family

ID=42073205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801011320A Expired - Fee Related CN101878530B (zh) 2008-10-01 2009-09-29 非易失性存储元件和使用该元件的非易失性存储装置

Country Status (4)

Country Link
US (1) US8441060B2 (zh)
JP (1) JP4633199B2 (zh)
CN (1) CN101878530B (zh)
WO (1) WO2010038423A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656692A (zh) * 2010-12-15 2012-09-05 松下电器产业株式会社 非易失性存储装置
CN102683348A (zh) * 2011-02-28 2012-09-19 索尼公司 存储器元件和存储器设备
CN102820428A (zh) * 2012-09-11 2012-12-12 同济大学 一种改进的氧化物薄膜阻变存储器及其改进方法
CN102867912A (zh) * 2011-07-08 2013-01-09 财团法人工业技术研究院 具有二极管整流能力的电阻式存储器
CN103229299A (zh) * 2010-11-24 2013-07-31 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
CN103348472A (zh) * 2011-12-02 2013-10-09 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
CN103400938A (zh) * 2013-08-19 2013-11-20 中国科学院微电子研究所 一种制作阻变非挥发性存储器阻变层氧化物薄膜的方法
CN103579500A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 电阻开关材料元件以及采用该电阻开关材料元件的器件
CN104051618A (zh) * 2013-03-13 2014-09-17 旺宏电子股份有限公司 电阻式存储器装置与其制造方法
CN105226183A (zh) * 2015-10-20 2016-01-06 福州大学 一种阻变存储器及提高其正负向电流差的方法
CN105355781A (zh) * 2015-10-16 2016-02-24 福州大学 一种阻变存储器及其功耗调节方法
US9680095B2 (en) 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US10290364B2 (en) 2013-03-11 2019-05-14 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716012B2 (ja) * 2009-04-10 2015-05-13 インターモレキュラー，インコーポレーテッド スイッチング特性を改善した抵抗スイッチングメモリ素子
CN102947935B (zh) * 2010-06-21 2015-08-12 松下电器产业株式会社 电阻变化元件的制造方法
CN102473708A (zh) * 2010-07-14 2012-05-23 松下电器产业株式会社 非易失性存储装置及其制造方法
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
US20130082230A1 (en) * 2010-10-01 2013-04-04 Koji Katayama Method of manufacturing nonvolatile memory element, and nonvolatile memory element
CN102714210B (zh) * 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法
WO2012105214A1 (ja) * 2011-01-31 2012-08-09 パナソニック株式会社 抵抗変化型素子の製造方法
JP5438707B2 (ja) * 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP5426596B2 (ja) * 2011-03-24 2014-02-26 株式会社東芝 不揮発性半導体記憶装置
CN103493201B (zh) * 2011-03-29 2016-04-13 惠普发展公司，有限责任合伙企业 双平面存储器阵列
US8440990B2 (en) * 2011-06-09 2013-05-14 Intermolecular, Inc. Nonvolatile memory device having an electrode interface coupling region
WO2013051267A1 (ja) * 2011-10-06 2013-04-11 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8791444B2 (en) * 2011-11-23 2014-07-29 National Chiao Tung University Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same
JP5432423B2 (ja) * 2012-01-23 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US9082971B2 (en) 2012-02-20 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method for manufacturing the same
US8878152B2 (en) * 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
CN104081524A (zh) * 2012-03-16 2014-10-01 惠普发展公司，有限责任合伙企业 变化的多层忆阻器件
JP5572749B2 (ja) * 2012-09-26 2014-08-13 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
KR102014375B1 (ko) * 2013-04-05 2019-08-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
US8883557B1 (en) * 2013-09-03 2014-11-11 Intermolecular, Inc. Controlling composition of multiple oxides in resistive switching layers using atomic layer deposition
JP6319553B2 (ja) * 2013-11-22 2018-05-09 マイクロンメモリジャパン株式会社 抵抗変化素子
TWI508341B (zh) * 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
JP2016129318A (ja) 2015-01-09 2016-07-14 株式会社東芝 ルックアップテーブル回路および不揮発性記憶装置
US9583700B2 (en) 2015-01-23 2017-02-28 Macronix International Co., Ltd. RRAM process with roughness tuning technology
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US10141507B2 (en) 2015-05-27 2018-11-27 Macronix International Co., Ltd. Biased plasma oxidation method for rounding structure
US10074694B2 (en) 2015-07-24 2018-09-11 Toshiba Memory Corporation Memory device and method for manufacturing the same
JP6433860B2 (ja) * 2015-08-06 2018-12-05 東芝メモリ株式会社 記憶装置
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
CN107694588A (zh) * 2016-08-08 2018-02-16 松下电器产业株式会社 光半导体的制造方法、光半导体和制氢装置
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses
WO2019187032A1 (ja) * 2018-03-30 2019-10-03 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6972238B2 (en) 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
CN101395716B (zh) * 2006-03-08 2011-11-02 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、以及它们的制造方法
WO2008050716A1 (fr) 2006-10-24 2008-05-02 Panasonic Corporation Mémoire non volatile à semi-conducteurs et procédé de fabrication associé
JP2008244397A (ja) 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009021524A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP5332149B2 (ja) 2007-08-20 2013-11-06 富士通株式会社 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法
CN101179095B (zh) * 2007-11-13 2012-09-05 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229299B (zh) * 2010-11-24 2015-11-25 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
CN103229299A (zh) * 2010-11-24 2013-07-31 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
CN102656692B (zh) * 2010-12-15 2014-12-03 松下电器产业株式会社 非易失性存储装置
CN102656692A (zh) * 2010-12-15 2012-09-05 松下电器产业株式会社 非易失性存储装置
CN102683348A (zh) * 2011-02-28 2012-09-19 索尼公司 存储器元件和存储器设备
CN102867912A (zh) * 2011-07-08 2013-01-09 财团法人工业技术研究院 具有二极管整流能力的电阻式存储器
CN103348472B (zh) * 2011-12-02 2015-11-25 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
CN103348472A (zh) * 2011-12-02 2013-10-09 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
CN103579500A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 电阻开关材料元件以及采用该电阻开关材料元件的器件
CN103579500B (zh) * 2012-08-10 2017-10-13 三星电子株式会社 电阻开关材料元件以及采用该电阻开关材料元件的器件
CN102820428A (zh) * 2012-09-11 2012-12-12 同济大学 一种改进的氧化物薄膜阻变存储器及其改进方法
US10290364B2 (en) 2013-03-11 2019-05-14 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US10643737B2 (en) 2013-03-11 2020-05-05 Macronix International Co., Ltd. Method for an integrated circuit memory with a status memory for storing repair statuses of row blocks of main column blocks
CN104051618A (zh) * 2013-03-13 2014-09-17 旺宏电子股份有限公司 电阻式存储器装置与其制造方法
US9680095B2 (en) 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
CN103400938A (zh) * 2013-08-19 2013-11-20 中国科学院微电子研究所 一种制作阻变非挥发性存储器阻变层氧化物薄膜的方法
CN105355781A (zh) * 2015-10-16 2016-02-24 福州大学 一种阻变存储器及其功耗调节方法
CN105355781B (zh) * 2015-10-16 2019-03-12 福州大学 一种阻变存储器及其功耗调节方法
CN105226183B (zh) * 2015-10-20 2018-10-30 福州大学 一种阻变存储器及提高其正负向电流差的方法
CN105226183A (zh) * 2015-10-20 2016-01-06 福州大学 一种阻变存储器及提高其正负向电流差的方法

Also Published As

Publication number Publication date
CN101878530B (zh) 2012-03-07
WO2010038423A1 (ja) 2010-04-08
US8441060B2 (en) 2013-05-14
US20100308298A1 (en) 2010-12-09
JP4633199B2 (ja) 2011-02-16
JPWO2010038423A1 (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
CN101878530B (zh) 非易失性存储元件和使用该元件的非易失性存储装置
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
Zhang et al. Bipolar resistive switching characteristics of HfO 2/TiO 2/HfO 2 trilayer-structure RRAM devices on Pt and TiN-coated substrates fabricated by atomic layer deposition
CN101978496B (zh) 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
CN102017145B (zh) 非易失性存储元件以及非易失性存储装置
JP5012795B2 (ja) 半導体記憶装置及びその製造方法
US20130112935A1 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
CN102656692B (zh) 非易失性存储装置
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
WO2014003396A1 (ko) 수직형 저항 변화 메모리 소자 및 그 제조방법
CN102222763A (zh) 一种采用电场增强层的阻变存储器结构及其制备方法
Lee et al. Improvement of Synaptic Properties in Oxygen‐Based Synaptic Transistors Due to the Accelerated Ion Migration in Sub‐Stoichiometric Channels
Ma et al. A Self-Rectifying Resistive Switching Device Based on HfO 2/TaO $ _ {{x}} $ Bilayer Structure
CN102714210A (zh) 非易失性存储元件以及非易失性存储元件的制造方法
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
Kim et al. Ultralow power switching in a silicon-rich SiN y/SiN x double-layer resistive memory device
Kempen et al. 50x endurance improvement in taox rram by extrinsic doping
Marinella et al. Resistive switching in aluminum nitride
CN110931637A (zh) 一种具有新型结构与材料的选通管的制备方法
CN100530692C (zh) 掺有锑、镓或铋的半导体器件及其制造方法
Persson et al. Investigation of reverse filament formation in ITO/HfO2-based RRAM
KR102272521B1 (ko) 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법
KR102262604B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
Mahata et al. Reversible nonvolatile and threshold switching characteristics in Cu/high-k/Si devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20130929