CN102683348A - 存储器元件和存储器设备 - Google Patents

存储器元件和存储器设备 Download PDF

Info

Publication number
CN102683348A
CN102683348A CN2012100413429A CN201210041342A CN102683348A CN 102683348 A CN102683348 A CN 102683348A CN 2012100413429 A CN2012100413429 A CN 2012100413429A CN 201210041342 A CN201210041342 A CN 201210041342A CN 102683348 A CN102683348 A CN 102683348A
Authority
CN
China
Prior art keywords
ion source
memory component
layer
source layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100413429A
Other languages
English (en)
Inventor
保田周一郎
水口彻也
紫牟田雅之
荒谷胜久
大场和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102683348A publication Critical patent/CN102683348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本发明涉及存储器元件和包括多个所述存储器元件的存储器设备。所述存储器元件依次包括第一电极、存储层和第二电极。所述存储层包括布置于所述第一电极一侧的电阻变化层及布置于所述第二电极一侧的离子源层，所述离子源层具有2.8mΩcm以上且低于1Ωcm的电阻率。由此，本发明提供了能够在以低电压或电流进行操作期间具有提高的重复特性的存储器元件和存储器设备。

Description

存储器元件和存储器设备
相关申请的交叉参考
本申请包含与2011年2月28日向日本专利局提交的日本在先专利申请JP 2011-42174的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及基于存储层中出现的电学特性变化来存储信息的存储器元件和存储器设备，所述存储层包括离子源层和电阻变化层。
背景技术
NOR或NAND闪速存储器是广泛用于数据存储的半导体非易失性存储器。然而，已经指出，由于考虑到用于写入和擦除的高电平电压的需要以及注入到浮动栅极的有限数量的电子，这类半导体非易失性存储器在微细加工(microfabrication)上存在限制。
为了克服微细加工上的上述限制，目前提出的下一代非易失性存储器为诸如ReRAM(电阻式随机存取存储器)或PRAM(相变随机存取存储器)等电阻变化存储器(例如，参见日本未审查专利申请公开号No.2006-196537，以及Waser et.al.，Advanced Material，21，p 2932(2009))。这些存储器均具有在两个电极之间包括电阻变化层的简单结构。在日本未审查专利申请公开号No.2006-196537所披露的存储器中，在第一和第二电极之间提供离子源层和氧化物层(用于存储的薄膜)，以作为电阻变化层的替代物。通过由加热或电场引起的原子或离子的迁移，在这些电阻变化存储器中均形成有导电路径，由此能够改变电阻值。例如，参见日本未审查专利申请公开号No.2009-43757。
为了通过先进的半导体工艺来增加电阻变化非易失性存储器的容量，期望减小电压和电流。这是因为，所要驱动的晶体管越小，用于驱动该晶体管的电流和电压越低。换句话说，为了实现更小尺寸的电阻变化非易失性存储器，期望最终的存储器也由同样具有小尺寸的晶体管驱动。为了能够在低电流下操作，需要保持由高速(纳秒级的短脉冲)低电流下的重写所产生的电阻(数据)状态，并需要通过低电压或电流脉冲来恢复电阻值。
然而，如果对先前使用的电阻变化存储器的元件进行微细加工，即使施加的电压或电流脉冲是低的电压或电流脉冲，也不能充分恢复最终的电阻变化层的电阻值，从而不利地使重复特性变差。
发明内容
鉴于此，期望提供如下存储器元件和存储器设备，该存储器元件和存储器设备在以低电压和电流进行操作期间具有改善的重复特性。
本发明一个实施例的存储器元件依次包括第一电极、存储层和第二电极。在所述存储器元件中，所述存储层包括布置于所述第一电极一侧的电阻变化层和布置于第二电极一侧的离子源层，所述离子源层具有2.8mΩcm以上且低于1Ωcm的电阻率。
本发明另一实施例的存储器设备包括多个上述存储器元件及脉冲施加单元。所述脉冲施加单元选择性地向所述存储器元件施加电压或电流脉冲。
利用本发明实施例的存储器元件(存储器设备)，当向处于初始状态(高电阻状态)的元件施加“正向”的电压或电流脉冲(例如，第一电极一侧处于负电位，第二电极一侧处于正电位)时，离子源层中包含的任何金属元素均离子化并扩散到电阻变化层中，继而与第一电极处的电子结合而沉积下来，或者仍保持在离子源层内而形成杂质能级。由此，在存储层中形成了包含金属元素的低电阻部(导电路径)，从而减小了电阻变化层的电阻(记录状态)。当向处于初始态(高电阻状态)的元件施加“负向”的电压或电流脉冲(例如，第一电极一侧处于正电位，第二电极一侧处于负电位)时，沉积在第一电极上的金属元素被离子化，继而溶解到离子源层中。由此，由金属元素形成的导电路径消失，从而电阻变化层的电阻增加(初始状态或擦除状态)。
此处，利用电阻率为2.8mΩcm以上且低于1Ωcm的离子源层，通过施加低电压或电流脉冲可以更好地使用于构成导电路径的金属细丝离子化，从而恢复了电阻变化层的电阻值。
根据本发明实施例的存储器元件或存储器设备，利用电阻率为2.8mΩcm以上且低于1Ωcm的离子源层，可以在施加低电压或电流脉冲时，更好地将电阻变化层的电阻值从记录状态恢复到擦除状态。换句话说，有利地提高了重复特性。
应理解的是，上述简要说明和下述详细说明均为示例性的，并用于对所要求保护的技术做进一步说明。
附图说明
所包含的附图有助于进一步理解本发明，并且构成本说明书的一部分。附图与说明书一起阐释了实施例，并解释了技术原理。
图1是本发明第一实施例中的存储器元件的剖面图，并示出了该存储器元件的结构。
图2是用于说明图1的存储器元件的任一电阻变化的示意图。
图3是采用图1的存储器元件的存储器单元阵列的剖面图，并示出了存储器单元阵列的结构。
图4是图3的存储器单元阵列的平面图。
图5是本发明第二实施例中的存储器元件的剖面图，并示出了存储器元件的结构。
图6A-1至图6C表示示例1的重复特性。
图7A至图7E表示示例1的重复特性。
图8A至图8F表示示例2的数据保持特性。
图9A和图9B表示示例2的重复特性。
图10A至图10D均表示示例3的重复特性和数据保持特性。
具体实施方式
在下文中，通过参照附图，以如下顺序说明本发明的实施例。
1.第一实施例
1.1存储器元件(具有如下存储层的存储器元件，该存储层包括离子源层和电阻变化层)
1.2存储器设备
2.第二实施例
2.1存储器元件(具有如下存储层的存储器元件，该存储层为由离子源层、中间层和电阻变化层形成的三层结构)
3.示例
1.第一实施例
1.1存储器元件
图1是本发明第一实施例的存储器元件1的剖面图，其示出了存储器元件1的结构。存储器元件1构造成依次包括下电极10(第一电极)、存储层20和上电极30(第二电极)。
例如，下电极10布置在形成有下文所述(图3)的CMOS(互补金属氧化物半导体)电路的硅衬底41上，以由此作为与CMOS电路的一部分连接的接触部。下电极10是由在半导体工艺中用作布线的材料形成，例如，钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物。当下电极10由诸如Cu等能够在电场中引起离子导电的材料形成时，由Cu等构成的下电极10的表面可以覆盖有几乎不引起离子导电或热扩散的材料，例如，W、WN、氮化钛(TiN)和氮化钽(TaN)。当下文所述的离子源层21包含Al时，下电极10优选采用如下金属膜，该金属膜包括铬(Cr)、W、钴(Co)、Si、金(Au)、钯(Pd)、Mo、铱(Ir)、钛(Ti)等比Al更难于离子化的元素中的至少一种，或者上述元素的氧化物膜或氮化物膜。
存储层20由离子源层21和电阻变化层22构成。离子源层21包含如下元素，该元素将转变为向电阻变化层22扩散的可移动离子(阳离子和阴离子)。能够阳离子化的元素包括诸如Cu、Al、锗(Ge)和锌(Zn)等金属元素中的一种或多种。阴离子化的离子导电材料例如包括氧族元素(氧族元素包括氧(O)、碲(Te)、硫(S)和硒(Se))中的至少一种。离子源层21设置于上电极30一侧，且在该示例中，离子源层21与上电极30相接触。金属元素和氧族元素结合，从而形成金属氧族化合物层。该金属氧族化合物层主要具有非晶结构，并作为离子供应源。
对于能够阳离子化的金属元素，由于其在写入操作期间在阴极上被还原并形成金属形态的导电路径(细丝)，所以优选使用任何化学性质稳定(即，能够在包含上述氧族元素的离子源层21中保持金属形态)的元素。除了上述元素之外，此类金属元素例如还包括周期表中的第3-11族过渡金属。在这些元素中，可以采用一种或多种。可选地，银(Ag)、Si等可用作离子源层21中的添加元素。在上述过渡金属中，为了稳定导电路径(细丝)以及调整上述离子源层21的电阻率，优选地采用下述元素中的两种以上元素：锆(Zr)、铪(Hf)、Mo、W、Nb(铌)、Ta、铂(Pt)、钛(Ti)、Cr、锰(Mn)和铁(Fe)。
在本实施例中，离子源层21优选地具有2.8mΩcm以上但小于1Ωcm的电阻率。如上所述，在存储器元件1中，通过将写入时形成的细丝溶解，使得电阻值被降低的电阻变化层22的电阻值重新恢复，从而进行数据的擦除。此时，如果离子源层21的电阻率低，则不能适当地施加擦除电压，从而不能溶解细丝，即，不能进行数据的擦除。另一方面，如果离子源层21具有过高的电阻值，则不能进行数据的写入。考虑到上述因素，离子源层21优选地具有落入合适范围内的电阻率，即，落入上述范围的电阻率。为了在低电流下(如在约75μA的电流下)稳定地写入和擦除数据，优选地将离子源层21的电阻率设为落入2.8mΩcm至127mΩcm的范围内，且更优选地，落入2.8mΩcm至44mΩcm的范围内。通过利用上述电阻率，能够无误地进行数据的擦除。
应该指出的是，通过使用更易于与下文所述的电阻变化层22中的Te反应的任何金属元素(M)，最终的离子源层21可以是Te/离子源层(包含金属元素M)的分层结构。在上述结构的情况下，通过膜形成之后的热处理，最终的结构稳定为MTe/离子源层21。更易于与Te反应的元素的示例为Al、镁(Mg)等。
上述离子源层21的具体材料的示例包括ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。该具体材料还可包括通过向ZrTeAl中添加Cu而获得的CuZrTeAl、通过向CuZrTeAl中添加Ge而获得的CuZrTeAlGe、以及通过向CuZrTeAlGe中添加另一杂质元素而获得的CuZrTeAlSiGe。另一选择是将Al替换为Mg的ZrTeMg。对于离子化的金属元素，即使所选用的过渡金属元素不是Zr而是Mo、Mn或Hf，也可以采用任何相似的添加元素，例如CuMoTeAl和CuMnTeAl。此外，离子导电材料不限于Te，还可采用硫(S)、硒(Se)或碘(I)，例如，具体地为ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl等，并且可以添加Ta、W等。
应注意的是，可以向离子源层21添加任何其它元素，以例如防止存储层20在高温热处理期间的膜脱落。硅(Si)是示例性添加元素，其也能够提高保持特性(retention characteristics)，且优选地与Zr一起添加到离子源层21中。此处，如果添加的Si含量不足，则不能产生足够的防膜脱落效果，如果含量过大，则不能得到满意的存储工作特性。考虑到以上因素，Si在离子源层21中的含量优选地大约在10至45原子％的范围内。
电阻变化层22设置在下电极10一侧，且在该示例中，电阻变化层22与下电极10接触。该电阻变化层22用作妨碍导电的阻挡层，并在向下电极10和上电极30之间施加预定电压时呈现出电阻值的变化。在本实施例中，只要电阻变化层22在与离子源层21接触状态下是保持稳定的半导体或绝缘体，该电阻变化层22可由任意物质构成。这类物质的示例为包含如下元素中的至少一种的氧化物或氮化物：包括钆(Gd)的稀土元素、包括Al、Mg、Ge和Si的主族元素、及包括Ta、Hf、Zr、Nb、Cr、Ti和Cu的过渡元素。此外，电阻变化层22优选地具有1MΩ以上的初始电阻值，且处于低电阻状态下的电阻值优选为数百kΩ或更小。为了高速读取任何微细加工的电阻变化存储器的电阻状态，处于低电阻状态下的电阻值尽可能地小。然而，由于当在20至50μA和2V的要求下进行写入时的电阻值为40至100kΩ，因此存储器需要具有大于上述值的初始电阻值。考虑到一个数位宽度的电阻间隔，上述电阻值是合适的。此处应注意的是，为了以更低的电流记录数据，可以增大低电阻状态下的优选值。
上电极30可以由与下电极10相似的材料形成，即用于半导体布线的已知材料，且优选地，上电极30是由即使在后退火之后也不与离子源层21反应的稳定材料形成。
在本实施例的存储器元件1的情况下，当电源电路(脉冲施加单元，未图示)通过下电极10和上电极30施加电压或电流脉冲时，存储层20表现出电学特性的变化，如电阻值的变化，由此进行信息写入、擦除和读取。下文具体地说明该操作。
首先，例如，向存储器元件1施加正电压，使得上电极30处于正电位，而下电极10一侧处于负电位。作为响应，离子源层21中的任何金属元素被离子化并扩散到电阻变化层22，并继而在下电极10一侧通过与电子结合而沉积。由此，在下电极10和存储层20之间的界面上形成细丝。该细丝是由还原成金属形态的低电阻金属元素形成。或者，离子化的金属元素保留在电阻变化层22中，并形成杂质能级(impurity level)。由此，在电阻变化层22中形成导电路径，因此降低了存储层20的电阻值，即，存储层20的电阻值降低(低电阻状态)为低于初始状态下的电阻值(高电阻状态)。
此后，即使通过停止向存储器元件1施加正电压而使得存储器元件1不具有电压，仍然能够保持低电阻状态。这意味着完成了信息写入。对于在一次可写存储器设备中的应用，即所谓的PROM(可编程只读存储器)，仅通过上述记录过程就完成了存储器元件1的记录。另一方面，对于在可擦除存储器设备中的应用，即RAM(随机存取存储器)、EEPROM(电可擦除可编程只读存储器)等，需要擦除过程。例如，在擦除过程期间，向存储器元件1施加负电压，使得上电极30处于负电位，而下电极10一侧处于正电位。作为响应，在形成于存储层20内部的细丝中，金属元素被离子化，继而溶解到离子源层21中或与Te等结合，由此形成诸如Cu2Te或CuTe等化合物。由此，由金属元素形成的细丝消失或其面积减小，从而呈现出电阻值的增加。
此后，即使通过停止向存储器元件1施加负电压而使得存储器元件1不具有电压，其电阻值仍然保持在高电阻状态。这允许擦除任何已写入的信息。通过重复上述过程，可以重复对存储器元件1重复进行信息的写入和写入信息的擦除。
例如，如果将高电阻值的状态与信息“0”相关联，并将低电阻值的状态与信息“1”相关联，则在施加正电压的信息记录过程中，信息“0”变为信息“1”，而在施加负电压的信息擦除过程中信息“1”变为信息“0”。应注意的是，在该示例中，尽管减小存储器元件电阻的操作与写入操作关联且增加存储器元件电阻的操作与擦除操作关联，但也可进行相反的关联。
为了解调(demodulation)记录的任何数据，初始电阻值和记录后的电阻值之间优选地具有更大的比值。然而，电阻变化层22的过大的电阻值将导致难于写入，即，难于降低电阻。因此，由于过多地增大了用于写入的阈值电压，所以初始电阻值调整为1GΩ以下。例如，电阻变化层22的电阻值可以通过电阻变化层22的厚度或电阻变化层22中的阴离子的含量来进行控制。
在本实施例中，电阻变化层22是由主要包含Te的化合物形成。因此，在降低电阻变化层22的电阻期间，扩散自离子源层21的金属元素稳定在电阻变化层22中，使得最终的低电阻状态变得易于保持。此外，与具有高负电性(electronegativity)的氧化物和作为共价化合物(covalentcompound)的硅化合物相比，Te与金属元素之间的结合力较弱，因此通过施加擦除电压，容易使扩散到电阻变化层22内部的金属元素向离子源层21移动，从而改善了擦除特性。应注意的是，对于氧族化合物的负电性，由于负电性的绝对值的升序为碲＜硒＜硫＜氧，所以通过电阻变化层22中的更低的氧含量以及采用任何具有低负电性的氧族化合物，提高了改善效果。
此外，在本实施例中，如上所述，离子源层21优选地包含Zr、Al、Ge等。以下说明其原因。
当离子源层21包含Zr时，Zr与上述诸如铜(Cu)等金属元素一同作为离子化元素，使得最终的导电路径为Zr和上述诸如Cu等金属元素的混合物。此处，Zr在写入操作期间在阴极上还原，并在写入之后形成低电阻状态的具有金属形态的细丝。由于Zr的还原而产生的金属细丝相对地难于溶解在包含诸如S、Se和Te等氧族元素的离子源层21中。因此，一旦处于写入状态，即处于低电阻状态，与导电路径仅包含上述诸如Cu等金属元素的情况相比，更易于保持上述最终形成的低电阻状态。例如，Cu通过写入操作形成为金属细丝。然而，金属形态下的Cu容易溶解在包含氧族元素的离子源层21中，且在不施加写入电压脉冲的状态下，即在数据保持的状态下，Cu将再次离子化，从而状态变为高电阻。因此，最终的数据保持特性不理想。另一方面，通过将Zr与任何合适含量的Cu进行组合，有助于非晶化，并使离子源层21的微结构保持均一，从而提高了电阻值保持特性。
同样地，例如，对于擦除期间的高电阻状态的保持，当离子源层21包含Zr时，将要形成的导电路径包含Zr，而当Zr作为离子再次溶解到离子源层21中时，由于Zr的离子迁移率至少比Cu低，因此，即使温度增加或者长时间放置，Zr离子仍抵抗移动。由此，金属形态的Zr不容易沉积在阴极上，因此即使将Zr保持在室温以上的温度下或长时间放置，Zr依然保持高电阻。
此外，当离子源层21包含Al时，如果由于擦除操作而将上电极偏置为负电位，则通过在离子源层21和阳极之间的界面上形成稳定的氧化物膜来稳定高电阻状态(擦除状态)，其中离子源层21的表现类似于固体电解质层。考虑到电阻变化层的自再生(self-reproduction)的情况，这还有助于增加重复次数。此处，Al并不是唯一选择，还可采用具有类似表现的Ge等。
由此，当离子源层21包含Zr、Al、Ge等时，与之前的存储器元件相比，最终的存储器元件具有提高的宽范围电阻值保持特性、高速写入和擦除操作特性以及增加的重复次数。此外，例如，如果在电阻由低向高的转变期间，通过调整擦除电压来产生处于高和低之间的中间的任一电阻状态，则最终的中间状态以高稳定性保持。因此，最终的存储器不仅能够进行二进制存储而且还能够进行多级存储。此处，也可以通过如下方式产生上述中间状态：在电阻由高向低的转变期间，通过改变写入电流来调整所沉积的原子的数量。
存储器的上述各种重要操作特性(即，由电压施加实现的写入和擦除的操作特性、电阻值保持特性和操作的重复次数)随着Zr、Cu和Al以及Ge的添加量而变化。
例如，如果Zr的含量过高，则最终的离子源层21的电阻值过大地降低，从而不能有效地向离子源层21施加电压，或者导致Zr难于溶解于氧族化合物层中。特别地，这将导致难于进行擦除，且用于擦除的阈值电压随着Zr的添加量而增加。如果Zr的含量过高，还将导致难于进行写入，即难于降低电阻。另一方面，如果Zr的添加量过少，则消弱了上述宽范围电阻值保持特性的提高效果。考虑到以上因素，Zr在离子源层21中的含量优选地为7.5原子％以上，且更优选地为26原子％以下。
此外，尽管向离子源层21添加合适量的Cu确实有助于非晶化，但如果Cu的含量过多，金属形态的Cu会降低写入保持特性或不利地影响写入操作的速度，这是因为Cu在包含氧族元素的离子源层21中不够稳定。但是，Zr和Cu的组合产生了如下效果：容易使离子源层21成为非晶态，并使离子源层21的微结构均一。因此，这将防止离子源层21中的材料成分由于重复操作而变得不均一，从而增加了重复次数并提高了保持特性。当Zr在离子源层21中的含量充分处于上述范围内时，即使在由Cu形成的导电路径再次溶解到离子源层21中的情况下，由金属锆(Zr)形成的导电路径仍能够保持原有状态，因此写入保持特性不会受到影响。此外，对于Cu的优选添加量，只要由解离和离子化产生的阳离子和阴离子具有电荷量等量关系(equivalent relationship)，离子的电荷等量比(equivalent ratio)可落入如下范围内，即，{(Zr离子的最高化合价×摩尔数或原子％)+(Cu离子的化合价×摩尔数或原子％)}/(氧族离子的化合价×摩尔数或原子％)＝0.5至1.5。
应注意的是，实际上，存储器元件1的特性取决于Zr和Te之间的组成比。因此，Zr和Te之间的组成比优选地落入如下范围内：Zr的组成比(原子％)/Te的组成比(原子％)＝0.2至0.74。
上述关系不是在所有情况下都是明确的，但是由于Cu的解离度(dissociation degree)低于Zr的解离度，且由于离子源层21的电阻值由Zr和Te之间的组成比决定，所以只要Zr和Te之间的组成比落入上述范围内，电阻值仍将是合适的。这可能因为，施加到存储器元件1的偏置电压有效地施加到了电阻变化层22的部分。
当上述组成比没有落入上述范围内时，例如当等量比过大时，阳离子和阴离子之间将失去平衡，因此在现存的金属元素中，任何未离子化的元素的量均增加。因此，在擦除操作期间不能有效消除由写入操作产生的导电路径。类似地，当阴离子元素由于共价比过小而过量存在时，由写入操作产生的金属形态的导电路径将不易于保持金属形态。因此，降低了写入状态保持特性。
当Al的含量过高时，Al离子变得易于移动，从而通过Al离子的还原而产生写入状态。由于金属形态下的Al在氧族化合物固体电解质中不够稳定，所以降低了低电阻写入状态保持特性。另一方面，当Al的含量过低时，消弱了擦除操作自身或高电阻区域保持特性的提高效果，从而降低了重复次数。考虑到以上因素，离子源层21中Al的含量优选地为30原子％以上，且更优选地为50原子％以下。
此处，不一定包含Ge，但是，当要添加Ge时，考虑到过高含量的Ge将降低写入保持特性，Ge的含量优选地为15原子％以下。
此外，除了Zr之外，采用上述过渡金属元素(特别是Hf、Mo、W、Nb、Ta、Pt、Cr、Mn和Fe)有利地导致离子源层21的微结构的稳定，及导致细丝保持的提高(即，低电阻的电阻变化层22的保持特性的提高)。
以下说明存储器元件1的制造方法。
首先，例如，在形成有诸如选择晶体管等CMOS电路的衬底上，形成由TiN制成的下电极10。此后，必要时，例如通过反溅射(reversesputtering)移除下电极10表面上的所有氧化物等。接着，通过更换溅射设备中的靶材，相继形成电阻变化层22和离子源层21，直到形成上电极30。此处的靶材具有适用于相应层的材料的组成。电极的直径为50至
Figure BDA0000137146010000111
Figure BDA0000137146010000112
在采用组成元素的靶材的同时，形成合金膜。
在直到形成上电极30之后，形成用于与上电极30连接的布线层(未图示)，并与接触部连接以实现所有存储器元件1之间的公共电位。此后，对分层膜进行后退火处理。由此，完成了图1的存储器元件1。
在该存储器元件1中，如上所述，施加电压使得上电极30处于正电位而下电极10处于负电位，从而在下电极10和电阻变化层22之间的界面上形成导电路径。由此，减小了电阻变化层22的电阻值，从而进行写入。接着，此时向上电极30和下电极10施加如下电压，该电压的极性与写入时施加的电压的极性相反。作为响应，形成在电阻变化层22内的导电路径中的金属元素再次离子化，并继而溶解到离子源层21中。由此，电阻变化层22的电阻值增加，从而进行擦除。
为了增加电阻变化存储器的容量，即为了微细加工存储器元件1，重要的是防止操作电流值的增加。具体地，考虑到二极管或要驱动的晶体管的强度，期望操作电流值为100μA以下。
通过改变晶体管的驱动电流值，能够控制在使电阻变化存储器状态变为低电阻(写入状态)时的电流值。具体地，通过减小晶体管的驱动电流值，可以防止用于使电阻变化存储器变为低电阻状态的电流值的增加。然而，在更低的操作电流值的情况下，在写入数据期间形成的导电路径(细丝)的宽度减小。与在通过高电流值所进行的写入数据期间形成的金属细丝不同的是，以上述方式减小宽度的金属细丝将变得不稳定。
此外，为了防止使电阻变化存储器变为高电阻状态(擦除状态)时的电流值增加，类似于写入数据的情况，可以减小晶体管的驱动电流值。应注意的是，如果晶体管的驱动电压低，将对电阻变化存储器中的发热的减小以及对晶体管或电阻变化存储器的不必要部分的电压分压产生明显影响，从而使操作裕度(operation margin)极剧下降。
图2是存储器元件1中的存储层20在写入数据期间的示意图。如上所述，在存储层20中形成了细丝F。更具体地，如图2所示，细丝F从离子源层21和电阻变化层22之间的界面形成至电阻变化层22和下电极10之间的界面。通过以纳秒基准施加的电压脉冲，形成在电阻变化层22中的细丝F通过金属离子从离子源层的扩散而穿过电阻变化层22，但该细丝的直径和密度不稳定。由此，无论电流值如何，通过以纳秒基准施加的电压脉冲形成的细丝F几乎不表现出任何状态差异。由于细丝F主要由合金构成，所以其电阻率小于离子源层的电阻率。因此，当正在形成细丝F时，由于变得难以向细丝F本身施加电压，所以形成反应主要发生在细丝F和离子源层之间的界面附近。
另一方面，在擦除数据期间，通过向细丝F和离子源层21之间的界面附近的反应区域S施加电压，将高效地溶解细丝F。上述界面是进行细丝F的形成反应的区域。通过以上述方式高效地溶解细丝，期望地恢复存储电阻变化层22的电阻值。然而，如果细丝F和离子源层21具有小的电阻率差异，那么电压不仅施加到反应区域S还施加到稳定的细丝F，即电压被分压地施加。于是，最终的电阻变化存储器的擦除特性和重复特性降低。此外，当细丝F的电阻过高时，离子源层21和细丝F之间的电阻值的比率成为重要因素。上述情况同样适用于具有两个以上的层的结构的电阻变化存储器。
在本实施例的存储器元件1中，离子源层21的电阻率设为高于所形成的细丝的电阻率，具体地为2.8mΩcm以上。该电阻率的上限为不会引起电压过多地分压到离子源层21的值，具体地为小于1Ωcm。这有利于将电压有效地施加到离子源层21和电阻变化层22之间的界面，即施加到发生细丝的形成反应的区域(反应区域S)，由此能够使细丝溶解。
如上所述，在本实施例的存储器元件1中，由于离子源层21具有2.8mΩcm以上且小于1Ωcm的电阻率，所以在形成在离子源层21和下电极之间的细丝中，即在形成在电阻变化层22的内部的细丝中，将电压有效地施加到离子源层21和电阻变化层22之间的发生形成反应的界面。由此，即使在低电压下也能够有效地溶解细丝，从而使电阻变化层22的电阻值恢复。换句话说，有利地提高了重复特性。
此外，通过采用两种以上的过渡元素(特别是锆(Zr)、铪(Hf)、Mo、W、铌(Nb)、Ta、铂(Pt)、Cr、锰(Mn)和铁(Fe))，最终的离子源层21变得稳定。由此，防止了在写入数据期间形成的金属细丝向离子源层21扩散，从而提高了数据保持特性。通过上述过渡金属的组合，离子源层21的电阻率变得易于调节。
1.2存储器设备
例如，通过将多个上述存储器元件1以行或矩阵的形式布置，能够构成存储器设备(存储器)。此时，视情况，存储器元件1可均与用于元件选择的MOS晶体管连接或与二极管连接以构成存储器单元。最终的存储器单元可通过布线分别与读出放大器、地址译码器、写电路、擦除电路和读出电路等连接。
图3和图4均示出了具有以矩阵形式布置的大量存储器元件1的示例存储器设备(存储器单元阵列)。图3示出了存储器单元阵列的剖面结构，图4示出了存储器单元阵列的结构的平面图。在该存储器单元阵列中，向每个存储器元件1提供用于连接到存储器元件1的下电极10一侧的布线，以与连接到存储器元件1的上电极30一侧的布线相交叉，并且在各个交叉点处，布置存储器元件1。
所有存储器元件1共用如下的层，即，电阻变化层22、离子源层21和上电极30。换句话说，所有存储器元件1共用这些层(即电阻变化层22、离子源层21和上电极30)中的每个层(所有存储器元件1共用每个具体的层)。上电极30是由任何邻近单元共用的盘电极PL。
另一方面，为各个存储器单元独立地提供下电极10，以使存储器单元彼此电隔离。由此，存储器单元中的每个存储器元件1是由与该存储器元件1的下电极10相对应的位置来界定的。每个下电极10与相应的用于单元选择的MOS晶体管Tr相连接，且每个存储器元件1布置在相应的MOS晶体管Tr上方。
MOS晶体管Tr由源极/漏极区域43和栅极44构成，源极/漏极区域43和栅极44形成在基板41中的由元件隔离层42隔离的区域中。在栅极44的壁表面上形成侧壁绝缘层。栅极44还充当字线WL，字线WL是存储器元件1的两条地址布线中的一条地址布线。MOS晶体管Tr的源极/漏极区域43中的一个区域通过多个层与存储器元件1的下电极10电连接，上述多个层即为插头层45、金属布线层46和插头层47。MOS晶体管Tr的源极/漏极区域43中的另一个区域通过插头层45与金属布线层46电连接。金属布线层46与位线BL连接(参见图3)，位线BL是存储器元件1的两条地址布线中的另一条地址布线。应注意的是，在图4中，MOS晶体管Tr的有源区域48由长短交替的虚线表示。在有源区域48中，接触部51与存储器元件1的下电极10连接，接触部52与位线BL连接。
在上述存储器单元阵列中，当通过字线WL导通MOS晶体管Tr的栅极而向位线BL施加电压时，通过MOS晶体管Tr的源极/漏极将电压施加到所选存储器单元的下电极10。在该示例中，对于施加到下电极10的电压，当其极性与上电极30(盘电极PL)的电位相比为负电位时，存储器元件1的电阻值变为上述低电阻状态，从而向所选存储器单元写入信息。接着，当此时施加到下电极10的电压的电位与上电极30(盘电极PL)的电位相比为正的时，存储器元件1的电阻值变为上述高电阻状态，从而将写入到所选存储器单元的信息擦除。例如，为了读出所写入的信息，通过MOS晶体管Tr来选择存储器单元，并对所选的存储器单元施加预定大小的电压或电流。通过与位线BL或盘电极PL的末端相连接的读出放大器等来检测如下电流或电压，该电流或电压的大小随着存储器元件1的电阻状态而发生变化。此处，施加到所选存储器单元的电压或电流设定成小于存储器元件1的电阻值发生变化时的电压阈值等。
本实施例的存储器设备适用于上述各种类型的存储器设备。例如，该存储器设备适用于诸如一次性可写PROM、电可擦除EEPROM或所谓的用于高速写入、擦除和复制的RAM等任何类型的存储器。
2.第二实施例
图5是本发明第二实施例的存储器元件2的剖面图，其示出了存储器元件2的结构。与上述第一实施例相似的任何结构部件具有相同的附图标记，将不再对其进行说明。存储器元件2依次包括下电极10(第一电极)、存储层60和上电极30(第二电极)。存储层60的结构与第一实施例的结构的不同在于：存储层60具有从上电极30一侧起依次包括离子源层61、中间层63和电阻变化层62的三层结构。
离子源层61的结构与上述离子源层21的结构相似，即包括铝(Al)离子、氧族元素以及下述群组中的至少一种过渡金属：钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Zr)、钼(Mo)和钨(W)。电阻变化层62的结构与上述电阻变化层22的结构相似，即包括如下氧化物或氮化物，该氧化物或氮化物包含至少一种稀土元素(包括Gd(钆))、Al、Mg(镁)、Ta、Si(硅)和Cu。
中间层63的结构类似于上述第一实施例的电阻变化层22的结构，即中间层63是由即使与离子源层61接触仍保持稳定的绝缘体或半导体构成，并且其电阻率低于电阻变化层62的电阻率。中间层63是由铝(Al)以及主要包含Te的化合物形成，Te充当阴离子成分。该化合物的示例为AlTe、MgTe或ZnTe。对于诸如AlTe等包含Te的化合物的成分，Al的含量优选为20原子％以上及60原子％以下。对于阴离子成分，除Te之外，还可包括诸如硫(S)或硒(Se)等氧族元素。应注意的是，例如，由AlTe构成的中间层63具有2.5eV的带隙，由AlOx构成的电阻变化层62具有8eV至9eV的带隙。本实施例的中间层63是充当绝缘膜的层，并可看作是一个与电阻变化层62相结合的电阻变化层。
中间层63中的铝的含量(铝的浓度)与氧族元素的含量的比率优选地小于离子源层61中的铝的含量(铝的浓度)与氧族元素的含量的比率。对于中间层63中的铝(Al)，其应当是通过来自离子源层61的扩散(该扩散是由浓度梯度导致的)产生的，并因而期望其含量将小于Al2Te3的化学计量成分(stoichiometric composition)。中间层63中的这些铝应当主要以离子形态存在。由此，通过有效地使用所施加的用于驱动离子的电位，能够有利于在更低的电流下以上述更好的保持特性进行非易失性存储的操作。
第二实施例中存储器元件2的效果和优点与通过第一实施例中的存储器元件1获得的效果和优点类似，但由于具有上述中间层63，最终的存储器能够提高保持特性并保持理想的重复持久性。此外，可在低电流下稳定地进行操作。
3.示例
以下说明本发明的具体示例。
示例1
与上述实施例中的存储器元件类似地制造图1和图5的存储器元件1和2。首先，对由TiN构成的下电极10与包含在基板中的晶体管进行清洗并通过氩等离子体进行等离子体氧化。随后，通过利用溅射设备在最终的下电极10上形成存储层20和40以及上电极30。电极直径为150nmφ。同时，通过采用成分元素的靶材来形成由合金构成的层。此后，对上电极30的表面进行刻蚀，从而形成厚度为200nm的布线层(Al层)，以用于与如下接触部的连接，在该接触部处连接有用于提供中间电位(Vdd/2)的外部电路。此后，在用于真空热处理的火炉内，对最终的结构在320℃的温度下进行2小时的热处理，以作为后退火处理。由此，制造出图3和4所示的具有不同成分和膜厚的存储器单元阵列，并将其用作实验样品1-1至1-9。在这些实验样品1-1至1-9中，将与上电极30相连接的上部布线图案接地成中间电位Vdd/2，并接着向任一所选存储器单元的栅极施加电压，即向字线WL施加电压，从而使所选存储器单元的状态变为导通。此后，对存储器单元阵列中以10个元件×2行排列的全部20个元件进行“写入操作”，并接着进行电阻值的读取。“写入操作”是向晶体管Tr的源极/漏极43中的未与存储器元件1和2连接的电极(即向位线BL)施加3.0V的写入电压的操作，其中该电压进行10ns的写入/10ns的擦除。接着，向栅极施加电压(其在写入期间为3至3.5V，在擦除期间为1.6至2V)以使其状态变为导通，并且向上电极和下电极施加与在“写入”期间所施加的电压反向的电压以进行“擦除操作”，从而读出擦除状态下的电阻值。通过对存储器单元阵列重复进行这些写入和擦除操作，完成了对重复操作特性的评估。在图6和7中示出了评估结果。样品中的存储器单元阵列均具有1晶体管-1电阻(1T1R)结构，晶体管尺寸为W/L＝0.36/2.0μm。此外，即使在施加3.5V的栅极电压时短接晶体管，最大流量仍约为75μA。然而，仅实验样品1-1中所使用的晶体管能够由高电流驱动。此外，对TiN进行在电极材料(即Ti和Te)之间不会引起反应的等离子体氧化，但TiN肯定不是唯一的选择，只要所采用的电极材料为上述材料中的任一种，特性均保持不变。
在各个实验样品1-1至1-9中，“下电极/电阻变化层/中间层/离子源层/上电极”的成分和厚度及离子源层21(42)的电阻值为如下值。应注意的是，中间层的值为比值。离子源层21(41)的电阻率是基于薄层电阻(sheetresistance)测得的电阻率。应注意的是，在实验样品1-3中没有提供中间层。仅在实验样品1-3中，在下电极上提供了Al，以用于等离子体氧化，但与其他任一样品(即实验样品1-1、1-2和1-4至1-9)不存在具体的差别。
(实验样品1-1)TiN/等离子体氧化/Al1Te9(3.5nm)/Te28Al37Zr15Cu15Ge5原子％(45nm)/W；1.32mΩcm
(实验样品1-2)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te34Al27Zr16.5Cu16.5Ge6原子％(45nm)/W；2.04mΩcm
(实验样品1-3)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te31Al37Zr13Cu13Ge6原子％(45nm)/W(50nm)；2.88mΩcm
(实验样品1-4)TiN电极/Al(1nm)等离子体氧化/Te31Al37Zr13Cu13Ge6原子％(45nm)/W(50nm)；2.88mΩcm
(实验样品1-5)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te35Al37Zr11Cu11Ge6原子％(45nm)/W；6.43mΩcm
(实验样品1-6)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te40.5Al27Zr12.5Cu12.5Ge7.5原子％(45nm)/W；15.72mΩcm
(实验样品1-7)TiN  电极/等离子体氧化/Te(5nm)/Cu13Mo13Te33Al41原子％(45nm)/Zr(50nm)；15.5mΩcm
(实验样品1-8)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te45.6Al32.6Zr10.9Cu10.9原子％(45nm)/W；44.6mΩcm
(实验样品1-9)TiN  电极/等离子体氧化/Te(5nm)/Cu13Mn13Te33Al41原子％(45nm)/Zr(50nm)；127mΩcm
首先，在实验样品1-1中，提供50μA的写入电流和250μA的擦除电流(高电流)来测量重复操作。图6A-1示出了测量结果。由图可知，重复特性依然保持在106的重复次数。另一方面，当通过75μA的擦除电流(低电流)来测量重复操作时，在实验样品1-1(图6A-2)和实验样品1-2(图6B)中，在约103次的重复之后，难于或不能进行重复。
在实验样品1-3至1-8中，即使通过75μA的擦除电流，最终的重复特性仍处于充分水平。应注意的是，实验样品1-6至1-8的电阻率设定成高于实验样品1-3至1-5的电阻率。因此，电阻率由于向离子源层61施加分压电压的原因而不能取得最佳值，但在操作时不存在任何问题。这是因为，离子源层61中的可移动离子聚集在金属细丝和离子源层61之间的界面附近，从而将电阻率自动地改变为合适值。在离子源层具有127mΩcm的电阻率的实验样品1-9中，在3.5V电压下经过104次重复之后，变得难于写入。然而，这可以通过减小电阻变化层的厚度来解决，这是因为离子源层21优选地比电阻变化层22厚。此处，离子源层的在写入期间不会引起Cu离子供应不足的最大允许膜厚度约为5nm。由此，离子源层21的最佳电阻值的最大值小于1Ωcm。考虑到以上因素，为了使电阻变化存储器在低电流下正常工作，离子源层21(61)电阻率的最小允许值是重要因素。此处，与实验样品1-3(图6C)相比，由于实验样品1-4(图7A)具有更好的重复特性，所以可知的是，通过提供中间层63确实提高了重复特性。
示例2
采用与上述示例1类似的方法，制造用于评估写入保持特性的实验样品2-1至2-4。同样对上述实验样品1-3和1-4进行相似评估。图8示出了它们的评估结果。还对实验样品2-3和2-4的重复特性进行了评估。图9示出了它们的评估结果。应注意的是，在图8的特性图中，纵坐标表示在利用1至200μA的晶体管电流和1ns至10ms的电压脉冲时间进行写入之后电阻变化层22的电阻值。横坐标表示在写入之后在以130℃下加热的烤箱内保持1小时并接着在高温加速保持测试之后电阻变化层22的电阻值。
在各个实验样品2-1至2-4中，“下电极/电阻变化层/中间层/离子源层/上电极”的成分和厚度及离子源层21(61)的电阻值为如下值。应注意的是，电阻变化层的值为比值。离子源层21(61)的电阻率是基于薄层电阻测得的电阻率。
(实验样品2-1)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te31Al37Zr13Cu13Ge6原子％+W 5％(45nm)/W(50nm)
(实验样品2-2)TiN电极/等离子体氧化/Al1Te9(3.5nm)/Te31Al37Zr13Cu13Ge6原子％+Ta 5％(45nm)/W(50nm)
(实验样品2-3)TiN电极/等离子体氧化/Te(5nm)/Cu13Zr7Mo6Te33Al41原子％(45nm)/Zr(50nm)；6mΩcm
(实验样品2-4)TiN电极/等离子体氧化/Te(5nm)/Cu13Zr7Mo6Te33Al41原子％(23nm)/Zr(50nm)；6mΩcm
在向离子源层21(61)中添加有两种以上高熔点过渡金属的实验样品2-1至2-4的写入保持特性优于实验样品1-3和1-4。这是因为，离子源层21(61)的结构由于多种过渡金属的添加而受到补偿，使得最终的结构变得更稳定。此外，由于每种过渡金属元素都有自己的电阻率，所以通过组合多种过渡金属元素，最终的离子源层21(61)的电阻率变得易于调整。此外，如在实验样品2-4中，即使减小离子源层21的厚度，数据保持特性和重复特性均仍保持不变。
示例3
在示例3中，对于包含在离子源层21中的金属元素，用Hf替代示例1和2中所使用的Zr，以用于评估重复特性和写入保持特性。图10示出了它的评估结果。应注意的是，在与示例1和2相似的条件下进行上述特性的测试。
在各个实验样品3-1至3-4中，“下电极/电阻变化层/中间层/离子源层/上电极”的成分和厚度及离子源层21(61)的电阻值为如下值。应注意的是电阻变化层的值为比值。离子源层21(41)的电阻率是基于薄层电阻测得的电阻率。
(实验样品3-1)TiN电极/等离子体氧化/Te(5nm)/Cu13Hf13Te33Al41原子％(45nm)/Hf(50nm)；0.73mΩcm
(实验样品3-2)TiN电极/等离子体氧化/Te(5nm)/Cu13Hf7W6Te33Al41原子％(45nm)/Hf(50nm)
(实验样品3-3)TiN电极/等离子体氧化Te(5nm)/Cu14Hf7.5Mo2.5Te35Al41原子％(45nm)/Hf(50nm)；8.5mΩcm
(实验样品3-4)TiN电极/等离子体氧化/Te(5nm)/Cu14Hf7.5Mo2.5Te35Al41原子％(20nm)/Hf(50nm)；8.5mΩcm
图10示出了即使离子源层21中所采用的金属元素从Zr变为Hf时依然保持理想的重复特性和数据保持特性。此外，如在实验样品3-2和3-3中，通过向离子源层21中添加多种过渡金属元素，数据保持特性和重复特性比实验样品3-1的上述特性更理想。此外，即使如在实验样品3-4中减小了离子源层21的厚度，最终的特性仍处于充分水平。考虑到上述因素，对于在第一实施例中所述的问题，即使离子源层21的成分中不包含Zr也是合适的。
尽管通过第一和第二实施例和示例详细地说明了本发明，但本发明不限于上述实施例和示例，应理解的是可以做出各种其他变形。
例如，在上述实施例和示例中，具体地说明了存储器元件1和2的结构和存储器单元阵列的结构。然而，不必设置全部的层，或者还可设置其他的层。
此外，例如，在上述实施例和示例中所述的层的材料、膜形成方法和条件等当然不是限制性的，还可采用任何其他材料或其他膜形成方法。例如，只要上述成分比保持不变，离子源层21和61均可以添加有诸如Ti、Hf、V、Nb、Ta、Cr、Mo或W等其他类型的过渡金属元素，或者除Cu、Ag和Zn之外，还可添加镍(Ni)。
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (17)

1.一种存储器元件，所述存储器元件依次包括第一电极、存储层及第二电极，其中，所述存储层包括：
电阻变化层，其布置在所述第一电极一侧；及
离子源层，其布置在所述第二电极一侧，并具有2.8mΩcm以上且低于1Ωcm的电阻率。
2.如权利要求1所述的存储器元件，其中，所述存储层包括中间层，所述中间层位于所述电阻变化层和所述离子源层之间。
3.如权利要求1或2所述的存储器元件，其中，所述离子源层的电阻率为2.8mΩcm～127mΩcm。
4.如权利要求3所述的存储器元件，其中，所述离子源层的电阻率为2.8mΩcm～44mΩcm。
5.如权利要求1或2所述的存储器元件，其中，所述离子源层包含铜、铝、锗和锌中的至少一种金属元素及氧、碲、硫和硒中的至少一种元素。
6.如权利要求5所述的存储器元件，其中，所述离子源层包含碲及作为所述金属元素的铜和铝。
7.如权利要求1所述的存储器元件，其中，所述离子源层包含锆。
8.如权利要求1所述的存储器元件，其中，所述离子源层包含作为添加元素的硅。
9.如权利要求8所述的存储器元件，其中，在所述离子源层中，硅的含量为10～45原子％。
10.如权利要求1所述的存储器元件，其中，所述离子源层包含至少两种过渡金属。
11.如权利要求10所述的存储器元件，其中，所述过渡金属包括锆、铪、钼、铌、钽、钛、铂、铬、锰和铁。
12.如权利要求2所述的存储器元件，其中，所述中间层的电阻率低于所述电阻变化层的电阻率。
13.如权利要求2所述的存储器元件，其中，所述中间层至少包含碲。
14.如权利要求5所述的存储器元件，其中，在所述电阻变化层中，由于响应于向所述第一电极和所述第二电极施加电压而形成的包括所述金属元素的低电阻部，电阻值发生变化。
15.如权利要求1所述的存储器元件，其中，所述离子源层包含锆和碲。
16.如权利要求15所述的存储器元件，其中，在所述离子源层中，锆和碲之间的原子比为0.2～0.74。
17.一种存储器设备，其包括：
多个如权利要求1-16中任一项所述的存储器元件；及
脉冲施加单元，其用于选择性地向所述存储器元件施加电压脉冲或电流脉冲。
CN2012100413429A 2011-02-28 2012-02-21 存储器元件和存储器设备 Pending CN102683348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-042174 2011-02-28
JP2011042174A JP2012182172A (ja) 2011-02-28 2011-02-28 記憶素子および記憶装置

Publications (1)

Publication Number Publication Date
CN102683348A true CN102683348A (zh) 2012-09-19

Family

ID=46718902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100413429A Pending CN102683348A (zh) 2011-02-28 2012-02-21 存储器元件和存储器设备

Country Status (3)

Country Link
US (1) US8796657B2 (zh)
JP (1) JP2012182172A (zh)
CN (1) CN102683348A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813469A (zh) * 2012-12-03 2015-07-29 索尼公司 存储元件和存储装置
CN104871314A (zh) * 2012-12-25 2015-08-26 索尼公司 存储元件和存储装置
WO2018095368A1 (zh) * 2016-11-23 2018-05-31 清华大学 相变电子器件
US11018294B2 (en) 2016-11-23 2021-05-25 Tsinghua University Method for regulating phase transformation of hydrogen-containing transition metal oxide
US11217809B2 (en) 2016-11-23 2022-01-04 Tsinghua University Solid-state fuel battery and method for making solid-state electrolyte
US11434148B2 (en) 2016-11-23 2022-09-06 Tsinghua University Hydrogen-containing transition metal oxide, method for making the same, and primary battery

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
WO2014146003A1 (en) * 2013-03-15 2014-09-18 Adesto Technologies Corporation Nonvolatile memory with semimetal or semiconductors electrodes
US9111941B2 (en) * 2013-03-15 2015-08-18 Globalfoundries Singapore Pte. Ltd. Non-volatile memory device with TSI/TSV application
WO2014193371A1 (en) 2013-05-29 2014-12-04 Hewlett-Packard Development Company, L.P. Writable device based on alternating current

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173930A1 (en) * 2008-01-09 2009-07-09 Sony Corporation Memory element and memory device
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
FR2895531B1 (fr) * 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP5194640B2 (ja) * 2007-08-22 2013-05-08 ソニー株式会社 記憶素子および記憶装置
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR20090076077A (ko) * 2008-01-07 2009-07-13 삼성전자주식회사 저항성 메모리 소자
JP2010015662A (ja) * 2008-07-07 2010-01-21 Panasonic Corp 抵抗変化型不揮発性記憶装置
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173930A1 (en) * 2008-01-09 2009-07-09 Sony Corporation Memory element and memory device
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813469A (zh) * 2012-12-03 2015-07-29 索尼公司 存储元件和存储装置
CN104871314A (zh) * 2012-12-25 2015-08-26 索尼公司 存储元件和存储装置
CN104871314B (zh) * 2012-12-25 2019-03-08 索尼半导体解决方案公司 存储元件和存储装置
US10418416B2 (en) 2012-12-25 2019-09-17 Sony Semiconductor Solutions Corporation Memory device and memory unit
US10879312B2 (en) 2012-12-25 2020-12-29 Sony Corporation Memory device and memory unit
WO2018095368A1 (zh) * 2016-11-23 2018-05-31 清华大学 相变电子器件
US11018294B2 (en) 2016-11-23 2021-05-25 Tsinghua University Method for regulating phase transformation of hydrogen-containing transition metal oxide
US11217809B2 (en) 2016-11-23 2022-01-04 Tsinghua University Solid-state fuel battery and method for making solid-state electrolyte
US11434148B2 (en) 2016-11-23 2022-09-06 Tsinghua University Hydrogen-containing transition metal oxide, method for making the same, and primary battery
US11502253B2 (en) 2016-11-23 2022-11-15 Tsinghua University Phase transformation electronic device

Also Published As

Publication number Publication date
US8796657B2 (en) 2014-08-05
JP2012182172A (ja) 2012-09-20
US20120218808A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102683348A (zh) 存储器元件和存储器设备
JP5732827B2 (ja) 記憶素子および記憶装置、並びに記憶装置の動作方法
US8687404B2 (en) Memory element and drive method for the same, and memory device
CN102132408B (zh) 存储元件及存储装置
JP4396621B2 (ja) 記憶素子及び記憶装置
CN102683378B (zh) 存储元件和存储装置
CN102544364B (zh) 存储元件和存储装置
US20120236625A1 (en) Memory element and memory device
JP5630021B2 (ja) 記憶素子および記憶装置
JP5708930B2 (ja) 記憶素子およびその製造方法ならびに記憶装置
TWI492230B (zh) 記憶體元件和記憶體裝置
CN101765914A (zh) 存储元件和存储装置
TWI540776B (zh) 儲存裝置及儲存單元
CN102856492A (zh) 存储元件、其制造方法以及存储装置
JP5724651B2 (ja) 記憶素子および記憶装置
KR20150093149A (ko) 기억 소자 및 기억 장치
JP2012060024A (ja) 記憶素子および記憶装置
JP2010278275A (ja) 半導体記憶装置
JP6162931B2 (ja) 記憶素子および記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919