CN102683378B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102683378B
CN102683378B CN201210042751.0A CN201210042751A CN102683378B CN 102683378 B CN102683378 B CN 102683378B CN 201210042751 A CN201210042751 A CN 201210042751A CN 102683378 B CN102683378 B CN 102683378B
Authority
CN
China
Prior art keywords
layer
atom
ion source
memory element
source layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210042751.0A
Other languages
English (en)
Other versions
CN102683378A (zh
Inventor
水口彻也
大场和博
保田周一郎
紫牟田雅之
河内山彰
清宏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102683378A publication Critical patent/CN102683378A/zh
Application granted granted Critical
Publication of CN102683378B publication Critical patent/CN102683378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种基于包括离子源层和电阻变化层的存储层中出现的电特性变化来存储信息的存储元件以及包括多个所述存储元件的存储装置。所述存储层包括：电阻变化层，其设置在所述第一电极一侧，且具有单层或多层结构，所述单层结构或多层结构包括如下层，所述单层结构或多层结构所包括的层的最主要组成是作为阴离子成分的碲；以及离子源层，其设置在所述第二电极一侧，且包含金属元素及一种或多种包括碲、硫和硒的硫族元素，且所述金属元素包括铝，所述离子源层中的铝的含量为27.7原子％以上且47.4原子％以下。由此，本发明的存储元件能够以低电流进行良好操作并具有令人满意的保持特性。

Description

存储元件和存储装置
相关申请的交叉参考
本申请包含与2011年3月4日向日本专利局提交的日本在先专利申请JP2011-48376的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及一种基于存储层中出现的电特性变化来存储信息的存储元件和存储装置，所述存储层包括离子源层和电阻变化层。
背景技术
对于即使在关闭电源的情况下信息仍不能被擦除的非易失性存储器，目前提出了闪速存储器、FeRAM(铁电随机存取存储器，FerroelectricRandomAccessMemory)、MRAM(磁性随机存取存储器，MagnetoresistiveRandomAccessMemory)等。这些类型的存储器能够在没有供电的情况下长时间保持任何写入信息。但是，这些类型的存储器都各自有优点和缺点。具体来说，闪速存储器的封装密度确实高，但其缺点在于操作速度。FeRAM在用于实现更高的封装密度的精细加工上存在限制，而且在制作工艺上存在问题。MRAM在耗电方面存在问题。
考虑到这些问题，目前提出了一种新型存储元件，相对在精细加工方面存在限制的上述现有存储元件，该新型存储元件存在优势。该存储元件具有如下构造：在两个电极之间夹着包含特定金属的离子导体。在这样的存储元件中，两个电极中的一者包含与离子导体中所包含的金属相同金属。由此，在向两个电极之间施加电压时，电极中的金属作为电极中的离子扩散到离子导体中，从而改变离子导体的电阻值或诸如电容等电特性。作为一个示例，未经审查的日本第2002-536840号专利申请公开文本(PCT申请的公开日译文)和非专利文献1(NikkeiElectronics，2003年1月20日公开(pp.104))都记载了利用该特性的存储装置的结构。尤其是未经审查的日本第2002-536840号专利申请公开文本(PCT申请的公开日译文)提出：通过硫族元素的固溶体(solidsolution)和金属来构成离子导体。具体地说，离子导体由AsS、GeS、GeSe的固体溶液及Ag、Cu和Zn形成，且两个电极中的一者包含Ag、Cu和Zn。
但是，对于具有上述结构的存储元件，当离子导体在电阻值为低(如，“1”)的存储状态下或在电阻值为高(如，“0”)的擦除状态下长期放置时，或者当离子导体在温度高于室温的空气中长期放置时，存在由于电阻值发生变化而无法保持信息的问题。如果信息保持的性能(电阻值保持特性)较低，则认为这样的元件特性不足以用于非易失性存储器。
为了将存储元件在擦除任何记录信息之后出现的电阻值变化作为数据进行存储，例如目前提出了具有“下部电极/GdOx/CuZrTeAlGe/上部电极”结构的存储元件(例如，参考未经审查的日本第2009-43757号专利申请公开文本)。但是，由于这类存储元件在电阻变化层中使用GdOx，所以用于擦除任何记录信息的操作所需要的电压具有相对高的电平。此外，例如，由于电阻值在擦除任何记录信息之后变化很大，所以期望进一步提高存储元件的保持特性。
另一方面，例如在未经审查的日本第2010-62247号专利申请公开文本中提出了用于解决上述问题的存储元件，该存储元件在电阻变化层中包括包含硫族元素的层。但是，此类存储元件仍不能产生足够的效果，因此期望进一步降低操作电压，且期望提高擦除记录信息之后的电阻值的保持特性。
发明内容
鉴于以上原因，期望提供能够以低电流进行良好操作并具有令人满意的保持特性的存储元件和存储装置。
本发明实施例的存储元件依次包括第一电极、存储层和第二电极。所述存储层包括：电阻变化层，其设置在所述第一电极一侧，且具有单层或多层结构，所述单层结构或多层结构包括如下层，所述单层结构或多层结构所包括的层的最主要组成是作为阴离子成分的碲；以及离子源层，其设置在所述第二电极一侧，且包含金属元素及一种或多种包括碲、硫和硒的硫族元素，而且所述金属元素包括铝，所述离子源层中的铝的含量为27.7原子％以上且47.4原子％以下。
本发明另一实施例的存储装置包括多个上述实施例的存储元件和用于选择性地向所述存储元件施加电压脉冲或电流脉冲的脉冲施加单元。
在本发明实施例的存储元件(存储装置)中，当向处于初始状态(高电阻状态)的存储元件施加“正向”(例如，第一电极一侧处于负电位，第二电极一侧处于正电位)的电压脉冲或电流脉冲时，离子源层所包含的金属元素离子化，并扩散到电阻变化层中，接着通过与电子结合而沉积在第一电极处，或保留在电阻变化层中并形成杂质能级。由此，在存储层中形成包含金属元素的低电阻部(导电路径)，从而降低电阻变化层的电阻(记录状态)。当向处于低电阻状态的存储元件施加“负向”(例如，第一电极一侧处于正电位，第二电极一侧处于负电位)的电压脉冲或电流脉冲时，沉积在第一电极上的金属元素离子化，并接着溶入离子源层中。由此，包含金属元素的导电路径消失，从而电阻变化层的电阻增加(初始状态或擦除状态)。
在此，通过在电阻变化层中使用Te，在擦除时容易使沉积在电阻变化层中的金属元素溶入离子源层中。此外，通过在离子源层中使用Al，在擦除时在阳极上形成诸如Al的氧化膜等高电阻层，从而保持擦除后的高电阻状态。另外，由于离子源层包含27.7原子％以上且47.4以下原子％的Al，所以调节了离子源层和电阻变化层中的Al(或Al离子)的迁移率。
在本发明实施例的存储元件或存储装置中，电阻变化层包含Te。于是，在擦除时容易使金属元素容易溶入离子源层，从而降低擦除数据时的电压。另外，由于离子源层包含Al，所以诸如Al的氧化膜等高电阻层在擦除时形成在阳极上。此外，由于离子源层包含27.7原子％以上且47.4以下原子％的Al，所以能够调节离子源层和电阻变化层中的Al(或Al离子)的迁移率。由此，在写入时，低电阻状态变得稳定，即，有利地提高了数据保持特性。
应当理解的是，上文的概括说明和下文的详细说明都是示例性的，都用于进一步解释本发明所要保护的技术。
附图说明
附图有助于进一步理解本发明，附图包含在说明书中并作为说明书的一部分。这些附图与说明书一起用于说明本发明，并用于解释本发明的原理。
图1是本发明实施例的存储元件的结构剖面图。
图2是使用图1的存储元件的存储单元阵列的结构剖面图。
图3是图2的存储单元阵列的平面图。
图4是本发明变化例的存储元件的结构剖面图。
图5A～图5D表示示例1中数据保持特性和重复特性。
图6A～图6D表示示例1的数据保持特性和重复特性。
图7A～图7D表示示例1的数据保持特性和重复特性。
图8A和图8B是表示示例1的离子源层的元素组成的三元组成图(ternarycompositiondiagram)。
图9A～图9D表示示例2的数据保持特性和重复特性。
图10A～图10F表示示例3的数据保持特性和重复特性。
图11A～图11C表示示例3的数据保持特性和重复特性。
图12是表示示例3的离子源层的元素组成的三元组成图。
图13A和图13B表示示例4的数据保持特性和重复特性。
图14A～图14C表示示例5的数据保持特性和重复特性。
具体实施方式
在下文中，通过参考附图，按以下顺序对本发明的实施例进行说明。
一.实施例
1.存储元件(其电阻变化层具有单层结构的存储元件)
2.存储装置
二.变化例(其电阻变化层具有双层结构的存储元件)
三.示例
一.实施例
1.存储元件
图1是本发明实施例的存储元件1的结构剖面图。存储元件1依次包括下部电极10(第一电极)、存储层20和上部电极30(第二电极)。
下部电极10设置在硅基板41上，硅基板41例如形成有稍后所述(图2)的CMOS(互补金属氧化物半导体)电路，由此，下部电极10用作与CMOS电路部分连接的连接部。下部电极10由在半导体处理中用于布线的金属构成，例如钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物。当下部电极10由诸如铜等能够在电场中产生离子导电的材料构成时，由铜等构成的下部电极10的表面可覆盖有W、WN、氮化钛(TiN)和氮化钽(TaN)等几乎不产生离子导电或热扩散的金属。当下文所述的离子源层21包含Al时，优选采用如下金属膜，该金属膜包括铬(Cr)、W、钴(Co)、Si、金(Au)、钯(Pd)、Mo、铱(Ir)、钛(Ti)等比Al更难于离子化的金属中的至少一种，或者上述金属的氧化物膜或氮化物膜。
存储层20由离子源层21和电阻变化层22构成。离子源层21包含如下元素，该元素将转变为向电阻变化层22扩散的可移动离子(阳离子和阴离子)。能够阳离子化的元素包括诸如Cu、Al、锗(Ge)和锌(Zn)等金属元素中的一种或多种。阴离子化的离子导电材料例如包括氧族元素(氧族元素包括氧(O)、碲(Te)、硫(S)和硒(Se))中的至少一种。离子源层21设置在上部电极30一侧，且在该示例中，离子源层21与上部电极30相接触。金属元素和氧族元素结合在一起，从而形成金属硫族化合物层。该金属硫族化合物层主要具有非晶结构，并作为离子供应源。
对于能够阳离子化的金属元素，由于其在写入操作期间还原在阴极上并形成金属形态的导电路径(细丝)，所以优选使用任何化学性质稳定(即，能够在包含上述硫族元素的离子源层21中保持金属形态)的元素。除了上述元素之外，此类金属元素例如还包括周期表中的第4A、5A和6A族的过渡金属，即Ti、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、Ta、Cr、Mo和W等。可以采用这些元素中的一种或多种。可选地，银(Ag)、Si等可用作离子源层21中的添加元素。
离子源层21的具体组成例如包括ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。该具体材料也可以包括通过向ZrTeAl添加Cu而得到的CuZrTeAl，并优选使用通过向CuZrTeAl添加Ge而得到的CuZrTeAlGe。此外，还可以使用添加了上述添加元素的CuZrTeAlSiGe。
在具有上述组成的离子源层中，各元素的含量优选处于下述范围中。即，Al的含量优选为27.7原子％～47.4原子％。Cu和Zr的总含量优选为23.6原子％～39.4原子％。硫族元素的含量优选为20.7原子％～42.7原子％。如果还添加有Ge，则Ge的含量优选为15原子％以下。以此构造，可完全最大程度地利用各组成元素。具体详情在下面说明。
在此，离子源层21中的金属元素当然不限于上述金属，还可以使用包括Mg(作为Al的替代物)的ZrTeMg。对于离子化金属元素，即使选择使用的过渡金属元素不是Zr而是Ti或Ta，例如离子化金属元素为TaTeAlGe，也可以使用任何类似的添加元素。此外，离子导电材料不限于Te，也可以使用硫(S)、硒(Se)或碘(I)，即，更具体的为ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl等。应注意的是，并一定包含Al，也可以使用CuGeTeZr等。
应注意的是，可以向离子源层21添加任何其它元素，以例如防止存储层20在高温热处理期间的膜脱落。硅(Si)是也能够提高保持特性(retentioncharacteristics)的示例性添加元素，且优选地与Zr一起添加到离子源层21中。此处，如果添加的Si含量不足，则不能产生足够的防膜脱落效果，如果含量过大，则不能得到满意的存储器操作特性。考虑到以上因素，Si在离子源层21中的含量优选地大约在10至45原子％的范围内，以产生膜脱落的防止效果，并获得满意的存储器操作特性。
此外，通过使用任何更易于与下文所述的电阻变化层22中的Te反应的金属元素(M)，最终的离子源层21可以是Te/离子源层(包含金属元素M)的分层结构。在上述结构的情况下，通过膜形成之后的热处理，最终的结构稳定为MTe/离子源层21。更易于与Te反应的元素的示例为Al、镁(Mg)等。
电阻变化层22设置在下部电极10一侧，且在此示例中其与下部电极10接触。电阻变化层22用作阻碍导电的势垒。当在下部电极10和上部电极30之间施加预定电压时，电阻变化层22的电阻值发生变化。在此实施例中，电阻变化层22由如下化合物构成，该化合物主要包含用作阴离子成分的Te。此化合物的示例为AlTe、MgTe或ZnTe。
电阻变化层22优选具有1MΩ以上的初始电阻值。鉴于此，低电阻状态下的电阻值优选为数百kΩ或更小。为了对微细加工的电阻变化存储器的电阻状态进行高速读取，优选地，低电阻状态下的电阻值尽可能低。但是，由于在20～50μA和2V条件下进行写入时的电阻值为40～100kΩ，所以存储器的初始电阻值需要高于上述电阻值。考虑到一个数位宽度的电阻间隔，上述初始电阻值是合适的。在此应注意的是，电阻变化层22不仅可以由上述包含Te的材料构成，还可以由诸如GaOx和AlOx等前述氧化物构成。
上部电极30可由与下部电极10类似的材料构成，即，用于半导体布线的已知材料，上部电极30优选由即使在后退火(post-annealing)之后也不与离子源层21反应的稳定材料构成。
在本实施例的存储元件1中，当电源电路(脉冲施加单元，未图示)通过下部电极10和上部电极30施加电压脉冲或电流脉冲时，存储层20的电特性发生变化，例如其电阻值发生变化，从而进行信息的写入、擦出和读取。在下文中详细说明该操作。
首先，例如，向存储元件1施加正电压，使得上部电极30处于正电位，而下部电极10一侧处于负电位。作为响应，离子源层21中的任何金属元素被离子化并扩散到电阻变化层22，并接着在下部电极10一侧通过与电子结合而沉积。由此，在下部电极10和存储层20之间的界面上形成细丝。该细丝是由还原成金属形态的低电阻金属元素构成。或者，离子化的金属元素保留在电阻变化层22中，并形成杂质能级(impuritylevel)。由此，在电阻变化层22中形成细丝，因此降低了存储层20的电阻值，即，存储层20的电阻值降低(低电阻状态)为低于初始状态下的电阻值(高电阻状态)。
此后，即使通过停止向存储元件1施加正电压而使存储元件1不具有电压，仍然能够保持低电阻状态不变。这意味着完成了信息写入。对于在可一次写入存储器设备中的应用，即所谓的PROM(可编程只读存储器)，仅通过上述记录过程就完成了存储元件1的记录。另一方面，对于在可擦除存储器设备中的应用，即RAM(随机存取存储器)、EEPROM(电可擦除可编程只读存储器)等，需要擦除过程。例如，在擦除过程期间，向存储元件1施加负电压，使得上部电极30处于负电位，而下部电极10一侧处于正电位。作为响应，在形成于存储层20内部的细丝中，金属元素被离子化，并接着溶解到离子源层21中或与Te等结合，由此形成诸如Cu2Te或CuTe等化合物。由此，由金属元素构成的细丝消失或其面积减小，从而电阻值增加。
此后，即使通过停止向存储元件1施加负电压而使存储元件1不具有电压，其电阻值仍然保持为高。由此，能够擦除写入存储元件1中的任何信息。通过重复上述过程，可以重复对存储元件1重复进行信息的写入和写入信息的擦除。
例如，如果将高电阻值的状态与信息“0”相关联，并将低电阻值的状态与信息“1”相关联，则在施加正电压的信息记录过程中，信息“0”变为信息“1”，而在施加负电压的信息擦除过程中，信息“1”变为信息“0”。应注意的是，在该示例中，尽管减小存储元件电阻的操作与写入操作关联且增加存储元件电阻的操作与擦除操作关联，但也可进行相反的关联。
在本实施例中，电阻变化层22由主要包含Te的化合物构成。因此，在降低电阻变化层22的电阻期间，扩散自离子源层21的金属元素稳定在电阻变化层22中，使得最终的低电阻状态变得易于保持。此外，与具有高负电性(electronegativity)的氧化物和作为共价化合物(covalentcompound)的硅化合物相比，Te与金属元素之间的结合力较弱，因此通过施加擦除电压，容易使扩散到电阻变化层22内部的金属元素向离子源层21移动，从而改善了擦除特性。应注意的是，对于硫族化合物的负电性，由于负电性的绝对值的升序为碲＜硒＜硫＜氧，所以通过电阻变化层22中的更低的氧含量以及采用任何具有低负电性的硫族化合物，提高了改善效果。
接下来说明离子源层21优选包含Ze、Al、Ge等的原因。
当离子源层21包含Zr时，Zr与上述诸如铜(Cu)等金属元素一同作为离子化元素，使得最终的导电路径为Zr和上述诸如Cu等金属元素的混合物。此处，期望Zr在写入操作期间在阴极上还原，并在写入之后形成低电阻状态的具有金属形态的细丝。由于Zr的还原而形成的金属细丝相对地难于溶解在包含诸如S、Se和Te等硫族元素的离子源层21中。因此，一旦处于写入状态，即处于低电阻状态，与细丝仅包含上述诸如Cu等金属元素的情况相比，更易于保持最终的低电阻状态。例如，Cu通过写入操作形成为细丝。然而，金属形态下的Cu容易溶解在包含硫族元素的离子源层21中，且在不施加写入电压脉冲的状态下，即在数据保持的状态下，Cu将再次离子化，从而状态变为高电阻。因此，最终的数据保持特性不理想。另一方面，通过将Zr与任何合适含量的Cu进行组合，有助于非晶化，并使离子源层21的微结构保持均一，从而提高了电阻值保持特性。
同样地，例如，对于擦除时的高电阻状态的保持，当离子源层21包含Zr时，可以产生下述效果。即，例如，当将要形成的细丝包含Zr，且当Zr作为离子再次溶解到离子源层21中时，由于Zr的离子迁移率至少低于Cu的离子迁移率，因此，即使温度增加或者长时间放置，Zr离子仍抵抗移动。由此，金属形态的Zr不容易沉积在阴极上，因此即使将Zr保持在室温以上的温度下或长时间放置，Zr依然保持高电阻。
此外，当离子源层21包含Al时，如果由于擦除操作而将上部电极偏置为负电位，则在离子源层21和阳极之间的界面上形成稳定的氧化物膜，其中离子源层21的表现类似于固体电解质(solid-electrolyte)。由此，使高电阻状态(擦除状态)变得稳定。考虑到电阻变化层的自再生(self-reproduction)的情况，这还有助于增加重复次数。此处，Al并不是唯一选择，还可采用具有类似表现的Ge等。
由此，当离子源层21包含Zr、Al、Ge等时，与之前的存储元件相比，最终的存储元件具有提高的宽范围电阻值保持特性、高速写入和擦除操作特性以及增加的重复次数。此外，例如，如果在电阻由低向高的转变期间，通过调整擦除电压来产生处于高和低之间的任一电阻状态，则最终的中间状态以高稳定性保持。因此，最终的存储器不仅能够进行二进制存储而且还能够进行多级存储。此处，也可以通过如下方式产生上述中间状态：在电阻由高向低的转变期间，通过改变写入电流来调整所沉积的原子的数量。
存储器的上述各种重要操作特性(即，由电压施加实现的写入和擦除的操作特性、电阻值保持特性和操作的重复次数)随着Zr、Cu和Al以及Ge的添加量而变化。
当Al的含量过大时，Al离子变得易于移动，从而由于Al离子的还原而产生写入状态。由于金属形态下的Al在硫族化合物固体电解质中不够稳定，所以降低了低电阻写入状态的保持特性。另一方面，当Al的含量过小时，消弱了擦除操作自身或高电阻区域保持特性的提高效果，从而降低了重复次数。考虑到以上因素，离子源层21中Al的含量优选地为27.7原子％以上，且更优选地为47.4原子％以下。
例如，如果Zr的含量过大，则最终的离子源层21的电阻值过大地降低，从而不能有效地向离子源层21施加电压，或者导致Zr难于溶解在硫族化合物层中。特别地，这将导致难于进行擦除，且用于擦除的阈值电压随着Zr的添加量而增加。如果Zr的含量太大，还将导致难于进行写入，即难于降低电阻。另一方面，如果Zr的添加量过小，则消弱了上述宽范围电阻值保持特性的提高效果。
尽管向离子源层21添加合适量的Cu确实有助于非晶化，但如果Cu的含量过大，金属形态的Cu会降低写入保持特性或不利地影响写入操作的速度，这是因为Cu在包含硫族元素的离子源层21中不够稳定。但是，Zr和Cu的组合产生了如下效果：容易使离子源层21成为非晶态，并使离子源层21的微结构均一。因此，这将防止离子源层21中的材料成分由于重复操作而变得不均一，从而增加了重复次数并提高了保持特性。当Zr在离子源层21中的含量是适当的时，即使由Cu形成的细丝再次溶解到离子源层21中，由金属锆(Zr)形成的细丝在电阻变化层22中仍能够保持原有状态，因此低电阻状态保持不变。由此，写入保持特性不会受到影响。
为了由上述Zr和Cu结合产生的效果，离子源层21中Zr和Cu的总含量优选为23.6原子％～37原子％。离子源层21中仅Zr的含量优选为9原子％以上，更优选为18.5原子％以下。
在此，不一定包含Ge，但是，当添加Ge时，考虑到过高含量的Ge将降低写入保持特性，Ge的含量优选地为15原子％以下。
在此应注意的是，事实上，存储元件1的特性取决于Zr和Te之间的组成比。因此，Zr和Te的组成比优选落入下述范围内：Zr的组成比(原子％)/Te的组成比(原子％)＝0.3～0.84。上述关系不是在所有情况下都是明确的，但是由于Cu的解离度(dissociationdegree)低于Zr的解离度，且由于离子源层21的电阻值由Zr和Te之间的组成比确定，所以只要Zr和Te之间的组成比落入上述范围内，电阻值仍将是合适的。原因可能在于，施加到存储元件1的偏置电压有效地施加到了电阻变化层22的部分。
当该值没有落入上述范围内时，例如当等量比(equivalenceratio)过大时，阳离子和阴离子之间将失去平衡，因此在现存的金属元素中，任何未离子化的元素的量均增加。因此，在擦除操作期间不能有效消除由写入操作产生的细丝。类似地，当阴离子元素由于共价比(equivalenceratio)过小而过量存在时，由写入操作产生的金属形态的细丝将不易于保持金属形态。因此，降低了写入状态保持特性。
下面说明本实施例中存储元件1的制造方法。
首先，例如，在形成有诸如选择晶体管等CMOS电路的衬底上，形成由TiN构成的下部电极10。此后，必要时，例如通过反溅射(reversesputtering)移除下部电极10表面上的所有氧化物等。接着，通过更换溅射设备中的靶材，相继形成电阻变化层22和离子源层21，直到形成上部电极30。此处的靶材具有适用于相应层的材料的组成。电极的直径为50至在采用组成元素的靶材的同时，形成合金膜。
在直到形成上部电极30之后，形成用于与上部电极30连接的布线层(未图示)，并与接触部连接以实现所有存储元件1之间的公共电位。此后，对分层膜进行后退火处理。由此，完成了图1的存储元件1。
在该存储元件1中，如上所述，施加电压使得上部电极30处于正电位而下部电极10处于负电位，从而在下部电极10和电阻变化层22之间的界面上形成细丝。由此，减小了电阻变化层22的电阻值，从而进行写入。接着，此时向上部电极30和下部电极10施加如下电压，该电压的极性与写入时施加的电压的极性相反。作为响应，形成在电阻变化层22内的细丝中的金属元素再次离子化，并继而溶解到离子源层21中。由此，电阻变化层22的电阻值增加，从而进行擦除。
在此实施例的存储元件1中，通过在电阻变化层中使用与金属元素的结合力较弱的Te，细丝响应于擦除电压的施加而容易溶入离子源层。此外，通过在离子源层中使用Al，在擦除操作期间在离子源层21和阳极之间的界面上形成氧化物膜。由于氧化物膜是自再生型氧化物膜，所以可以提高擦除状态下的保持特性(即高电阻状态下的保持特性)。此外，由于离子源层21包含27.7原子％以上及47.4原子％以下的Al，所以调整了离子源层21中和电阻变化层22中的Al(或Al离子)的迁移率。
如上所述，在本实施例的存储元件1中，电阻变化层21包含Te。由此，在施加擦除电压时容易使细丝溶解，从而降低擦除数据时的电流。此外，由于离子源层21包含Al，在擦除时，在阳极上形成Al的氧化物膜。由于该氧化物膜是自再生型氧化物膜，所以防止了由重复操作导致的元件特性的劣化，从而有利地提高了擦除状态下的保持特性。另外，由于离子源层21包含27.7原子％以上及47.4原子％以下的Al，所以调整了离子源层21中和电阻变化层22中Al(或Al离子)的迁移率。由此，不仅提高了擦除状态下的保持特性，还提高写入状态下的保持特性。换句话说，可以以低电流进行操作，且可提高重复特性及数据保持特性。
此外，由于离子源层21包含Cu、Zr和Ge，所以进一步提高了数据保持特性。尤其当离子源层21包含如下含量的Al、Cu、Zr和Ge时，即，27.7原子％≤Al≤47.4原子％，23.6原子％≤Cu+Zr≤39.4原子％，20.7原子％≤硫族元素≤42.7原子％以及15原子％以下的Ge(如果添加的话)，即使存储器是微细加工的，且即使晶体管的用于控制存储元件1的写入和擦除的电流驱动力减少，也能够进行数据的写入和擦除。另外，能够保持令人满意的数据保持特性。换句话说，通过使用该存储元件1来构成存储装置，最终的存储装置能够小型化且高密度化。
2.存储装置
例如，通过将多个上述存储元件1以行或矩阵的形式设置，能够构成存储装置(存储器)。此时，视情况，存储元件1可均与用于元件选择的MOS晶体管连接或与二极管连接以构成存储单元。最终的存储单元可通过布线分别与读出放大器、地址译码器、写电路、擦除电路和读出电路等连接。
图2和图3均示出了具有大量以矩阵形式设置的存储元件1的示例存储装置(存储单元阵列)。图2示出了存储单元阵列的剖面结构，图3示出了存储单元阵列的结构的平面图。在该存储单元阵列中，向每个存储元件1提供用于连接到存储元件1的下部电极10一侧的布线，以与连接到存储元件1的上部电极30一侧的布线相交叉，并且在各个交叉点处，设置存储元件1。
所有存储元件1共用如下的层，即，电阻变化层22、离子源层21和上部电极30。换句话说，所有存储元件1共用这些层(即电阻变化层22、离子源层21和上部电极30)中的每个层(所有存储元件1共用每个具体的层)。上部电极30是由任何邻近单元共用的盘电极PL。
另一方面，为各个存储单元独立地提供下部电极10，使得存储单元彼此电隔离。由此，存储单元中的每个存储元件1均是由与该存储元件1的下部电极10相对应的位置来界定的。每个下部电极10与相应的用于单元选择的MOS晶体管Tr相连接，且每个存储元件1设置在相应的MOS晶体管Tr的上方。
MOS晶体管Tr由源极/漏极区域43和栅极44构成，源极/漏极区域43和栅极44形成在基板41中的由元件隔离层42隔离的区域中。在栅极44的壁表面上形成侧壁绝缘层。栅极44还充当字线WL，字线WL是存储元件1的两条地址布线中的一条地址布线。MOS晶体管Tr的源极/漏极区域43中的一个区域通过多个层与存储元件1的下部电极10电连接，上述多个层即为插头层45、金属布线层46和插头层47。MOS晶体管Tr的源极/漏极区域43中的另一个区域通过插头层45与金属布线层46电连接。金属布线层46与位线BL连接(参见图3)，位线BL是存储元件1的两条地址布线中的另一条地址布线。应注意的是，在图3中，MOS晶体管Tr的有源区域48由长短交替的虚线表示。在有源区域48中，接触部51与存储元件1的下部电极10连接，接触部52与位线BL连接。
在上述存储单元阵列中，当通过字线WL导通MOS晶体管Tr的栅极而向位线BL施加电压时，通过MOS晶体管Tr的源极/漏极将电压施加到所选存储单元的下部电极10。在该示例中，对于施加到下部电极10的电压，当其极性与上部电极30(盘电极PL)的电位相比为负电位时，存储元件1的电阻值变为上述低电阻状态，从而向所选存储单元写入信息。接着，当此时施加到下部电极10的电压的电位与上部电极30(盘电极PL)的电位相比为正的时，存储元件1的电阻值变为上述高电阻状态，从而将写入到所选存储单元的信息擦除。例如，为了读取所写入的信息，通过MOS晶体管Tr来选择存储单元，并对所选的存储单元施加预定大小的电压或电流。通过与位线BL的或盘电极PL的末端相连接的读出放大器等来检测如下电流或电压，该电流或电压的大小随着存储元件1的电阻状态而发生变化。此处，施加到所选存储单元的电压或电流设定成小于存储元件1的电阻值发生变化时的电压阈值等。
本实施例的存储装置适用于上述各种类型的存储装置。例如，该存储装置适用于诸如一次性可写PROM、电可擦除EEPROM或所谓的用于高速写入、擦除和复制的RAM等任何类型的存储器。
二.变化例
接着说明上述实施例的变化例的存储元件2。图4是存储元件2的结构剖面图。虽然现在说明的是存储元件2，但与上述实施例类似的结构部分使用相同附图标记，并对其省略说明。存储元件2构造成依次包括下部电极10(第一电极)、存储层60和上部电极30(第二电极)。
存储层60包括离子源层61和电阻变化层62。离子源层61与上述离子源层21具有相同的组成，电阻变化层62具有如下结构，该结构从下部电极10一侧起依次包括第一电阻变化层62A和第二电阻变化层62B，第二电阻变化层62B设置在第一电阻变化层62A上。
类似于上述实施例中的电阻变化层22，第一电阻变化层62A和第二电阻变化层62B都用作阻碍导电的势垒，且都具有不同组成。由此，防止了最终的存储元件2的电阻值从其初始状态下或从擦除状态下的电阻值发生变化，且即使在多次进行写入和擦除操作的情况下也能够在写入和擦除时保持电阻值。
第一电阻变化层62A优选由如下氧化物或氮化物构成，该氧化物或氮化物包含由钇(Y)、镧(La)、钕(Nd)、钐(Sm)、钆(Gd)、铽(Tb)和镝(Dy)构成的群组中的至少一种稀土元素，或者包含由硅(Si)、铝(Al)、钛(Ti)、锆(Zr)和铪(Hf)构成的群组中的至少一种元素，稀土元素包括：。这是因为，最终的膜是纳米级的相对平坦的膜。
类似于上述实施例的电阻变化层22，第二电阻变化层62B由主要包含用作阴离子成分的Te的化合物形成。此类化合物的示例为AlTe、MgTe或ZnTe。
此外，第一电阻变化层62A和第二电阻变化层62B可以由包含不同物理特性(例如原子量或原子半径)的元素的氧化物或氮化物构成，或者由不同特性(即，可湿性(wettability)不同于离子源层21的可湿性)的氮化物或氧化物构成。在这种结构的情况下，可极大地获得互补效果。
具体地，第一电阻变化层62A可包含氧化钆(GdOx)，第二电阻变化层62B可包含铝(Al)或硅(Si)的氮化物、或者铝或硅的氧化物(氧化铝(AlOx)或氧化硅(SiOx))。
在此情况下，由于包含氧化钆(GdOx)的第一电阻变化层62A有利于细丝的形成，所以该层因而优选地设置成与下部电极10接触。由铝(Al)或硅(Si)的氮化物或氧化物构成的第二电阻变化层62B设置在第一电阻变化层62A和离子源层21之间。由此，通过具有比钆(Gd)小的原子半径的铝(Al)或硅(Si)，对氧化钆(GdOx)膜的缺陷产生了互补效果。
另外，第一电阻变化层62A并不限于氧化钆(GdOx)，还可以由如下材料构成，该材料能够在电压偏置的情况下通过离子源层21所提供的金属元素离子来形成杂质能级，由此产生低电阻状态，该材料例如是铝(Al)或硅(Si)的氧化物或氮化物。在此情况下，通过以上述方式构成的第二电阻变化层62B(即，第二电阻变化层62B的物理特性(原子量或原子半径)不同于第一电阻变化层62A的物理特性，或其诸如可湿性等特性不同于离子源层21的特性)产生了与上述效果类似的效果。
在本变化例的存储元件2中，电阻变化层62具有如下分层结构，该分层结构包括具有不同成分的第一电阻变化层62A和第二电阻变化层62B。因此，除了上述实施例中获得的效果之外，还能获得下述效果。即，通过在下部电极10上设置由氧化物构成的第一电阻变化层62A，即使在重复写入和擦除操作的情况下也能保护元件特性不被劣化。此外，这还减缓了氧化物或氮化物膜在擦除时的形成，从而有利地防止了由擦除时施加的过量电压所导致的不充分绝缘。由此，能够提高重复特性。另外，这还能够使可用碲化合物的电阻范围变宽，从而增加了可用材料的选择范围。下面说明本发明实施例的具体示例。
三.示例
制作出上述实施例的存储元件1和存储单元阵列的多个样品，并对这些样品的特性进行检测。
实验1
样品1-1～样品1-61
首先，如图2和图3所示，在半导体基板11上形成MOS晶体管Tr。接着，形成绝缘层以覆盖半导体基板11的表面，并在绝缘层中形成通孔。此后，通过CVD(化学气相沉积，ChemicalVaporDeposition)，在通孔中填充由W(钨)构成的电极材料，并通过CMP(化学机械研磨，ChemicalMechanicalPolishing)使最终的通孔的表面变得平整。此后，通过重复这些过程，形成插头层15、金属布线层16、插头层17和下部电极10，接着，以存储单元为基础对下部电极10进行图案化。
接着，通过使用溅射装置，在下部电极10上形成存储层20、存储层60和上部电极30。电极的直径为在使用组成元素的靶材时形成合金膜。此后，对上部电极30的表面进行蚀刻，从而形成厚度为200nm的布线层(Al层)，该布线层的用于连接到与接触部，外部连接在该接触部处以提供中间电位(Vdd/2)。此后，作为后退火处理，在用于真空加热处理的火炉中，在200℃的温度下对上述所得到的结构进行两个小时的热处理。以此方式，制造出图2和3所示的存储单元阵列，并将这些存储单元阵列用作样品1-1～样品1-61。
在样品1-1～样品1-61中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/Al1Te9(3.5nm)/离子源层(50nm)/W(50nm)”。对于下部电极10、电阻变化层22和上部电极30来说，它们的组成和膜厚是固定的，但离子源层21的组成发生变化。表1和表2都是样品1-1～样品1-61中的离子源层21的组成。应注意的是，表1和表2中的离子源层21的组成是制造时所使用的组成。对于离子源层21的实际组成和电阻变化层22的实际组成，通过在制造过程中所执行的热处理，离子源层21中的诸如Cu、Zr或Al等可移动离子扩散到电阻变化层22中。
表1
表2
特性的评估
对样品1-1～样品1-61中每一者的数据保持特性和重复特性进行评估。首先，以10ns/10ns的写入/擦除脉冲宽度、记录时的130μA电流和3.0V的记录电压进行写入操作。此后，通过将擦除时的电流从55μA变为135μA，并将擦除时的电压从0.45V变为1.1V，来进行擦除操作。在各种条件下，对存储单元阵列中的总数为20个的元件(设置成10个元件×2行)重复进行105次的上述操作。对于两行元件中的一行元件，在写入状态下停止操作，而对于另一行元件，在擦除状态下停止操作，由此测量写入和擦除的各状态下的电阻值。此后，在130℃的温度下进行一个小时的高温加速保持测试之后，再次对写入和擦除的各状态下的电阻值进行测量。以此方式，评估样品1-1～样品1-61中每一者的数据保持特性和重复特性。
在下述条件下重复进行106次的写入和擦除操作，并测量写入和擦除的各状态下的电阻值。在条件1下，以低电流检查写入和擦除状态下的任何电阻值变化。在条件2下，以高电流检查写入和擦除状态下的任何电阻值变化。对于具体条件，条件1(作为普遍条件)包括：记录时的电流为7.5μA、记录电压为3.0V及写入/擦除脉宽为10ns/10ns，且擦除操作在下面三种条件下进行。在擦除操作期间的擦除电流和电压在条件(1-1)下分别是114μA和0.70V，在条件(1-2)下分别是112μA和0.65V，及在条件(1-3)下分别是110μA和0.60V。条件2(作为普遍条件)包括：记录时的电流为135μA、记录电压为3.0V及写入/擦除脉冲宽度为10ns/10ns，且擦除操作在下面三种条件下进行，即，在擦除操作期间的擦除电流和电压在条件(1-1)下分别是200μA和0.80V，在条件(1-2)下分别是190μA和0.75V，及在条件(1-3)下分别是180μA和0.70V。
表1和表2都通过“好”或“不好”说明了样品1-1～样品1-61中每一者的数据保持特性和重复特性，同时示出了离子源层的组成列表。图5A～图7D均是表示数据保持特性和重复特性的部分特性图。应注意的是，在表示重复特性的特性图中，上部表示条件(1-1)和(2-1)下的特性，中部表示条件(1-2)和(2-2)下的特性，下部表示条件(1-3)和(2-3)下的特性。此外，图8A和图8B示出了Al、Cu+Zr和Te的三元组成图的评估记过。图8A表示全部的组成图，图8B表示图8A中由实线包围部分的放大图。在附图中，空心圆圈表示同时满足数据保持特性和重复特性的样品。根据该结果，同时满足数据保持特性和重复特性的离子源层21和61具有下述组成：铝(Al)在27.7～47.7原子％范围内；铜(Cu)和锆(Zr)之和(即Cu+Zr)在23.6～39.4原子％范围内；且碲(Te)在20.7～42.7原子％范围内。应注意的是，尽管图8A和图8B的三元组成图都示出了不包含锗(Ge)的含量比，但如表1和2所示，Ge含量优选为15原子％以下。
实验2
制造出其电阻变化层22的组成不同于样品1-1～1-61的组成的存储单元阵列，并将该存储单元阵列用作样品2-1～样品2-4。通过使用这些样品2-1～样品2-4，在类似于实验1的条件下评估各样品的数据保持特性和重复特性。在样品2-1～样品2-4中，“下部电极/电阻变化层/离子源层/上部电极”的组成和膜厚为“TiN/AlxTe10-x(3.5nm)/离子源层(50nm)/W(50nm)”。表3是样品2-1～样品2-4中的电阻变化层22和离子源层21的组成以及数据保持特性和重复特性的列表。图9A至图9D均是表示样品2-1～样品2-4中每一者的数据保持特性和重复特性的特性图。
表3
这些结果表明，即使电阻变化层22中的Al和Te的组成比发生变化，只要离子源层21的组成，即Al、Zr、Cu、Ge和Te(硫族元素)的组成落入上述范围内，最终的数据保持特性和重复特性是令人满意的。
实验3
接下来，在具有令人满意的数据保持特性和重复特性的样品1-1～样品1-61的每一者中，它们的数据保持特性是在低电流条件下进行评估的，更具体地，是通过使用100个元件在记录时电流为7μA～50μA、记录电压为3.0V以及记录脉宽为1nsec～100msec的条件下进行评估的。表4示出了各样品1-9、1-20、1-21、1-28、1-30、1-58、1-60和1-61的离子源层组成以及并通过“好”和“不好”说明了它们的数据保持特性。图10A～图11C都是用于表示数据保持特性的特性图。此外，图12是Al、Cu+Zr和Te的三元组成图，示出了在低电流条件下的数据保持特性的评估结果的中进行说明。
表格4
样品编号 Al(％) Te(％) Cu(％) Zr(％) Ge(％) 保持特性
样品1-9 27.7 34.1 19.1 19.1 6 好
样品1-11 28.4 28.4 21.6 21.6 5 好
样品1-20 32.6 41.6 12.9 12.9 0 好
样品1-21 33.6 27.4 19.5 19.5 5 好
样品1-28 34.8 46.8 9.2 9.2 8 不好
样品1-30 35.1 30.5 20.5 13.9 15 好
样品1-58 47.4 24.2 14.2 14.2 5 好
样品1-60 49.5 30.5 10.0 10.0 5 不好
样品1-61 49.5 30.5 10.0 10.0 5 不好
上述结果表明，即使在低电流情况下也能保持令人满意的数据保持特性的离子源层21的组成为：铝(Al)在27.7～38.6原子％范围内；铜(Cu)和锆(Zr)之和(即Cu+Zr)在25.8～38.2原子％范围内；碲(Te)在29.1～42.7原子％范围内；及锗(Ge)为15原子％以下。这些结果还表明，在实验1的组成范围内，利于低电流操作的组成比范围处于Al的组成比为低的区域中。
实验4
制造出如下存储单元阵列，这些存储单元阵列使用电阻变化层22包含氧的存储元件，并将这些存储单元阵列用作样品3-1和样品3-2。表5示出了电阻变化层22的组成列表和离子源层21的组成列表以及在类似于实验1的条件下的数据保持特性和重复特性测量的评估结果。图13A和图13B均是用于表示数据保持特性和重复特性的特性图。
表5
这些结果表明，只要离子源层21和61的组成，即Al、Zr、Cu、Ge和Te(硫族元素)的组成落入上述范围内，即使电阻变化层22包含氧，最终的数据保持特性和重复特性也是令人满意的。
实验5
下面制造出如下存储单元阵列，这存储单元阵列使用变化例的存储元件2(即包含第一电阻变化层62A和第二电阻变化层62B的存储元件2)，并将这些存储单元阵列用作样品4-1～样品4-3。在样品4-1～样品4-3中，“下部电极/第一电阻变化层/第二电阻变化层/离子源层/上部电极”的组成和膜厚度为“TiN/第一电阻变化层/第二电阻变化层/离子源层(50nm)/W(50nm)”。表6示出了第一电阻变化层62A的组合和膜厚度的列表及第二电阻变化层62B的组成和膜厚度的列表，以及离子源层61的组成和评估结果。图14A～图14C均是用于表示样品4-1～4-3中数据保持特性和重复特性的特性图。
表6
这些结果表明，即使电阻变化层是设置有多个彼此层叠的层，只要离子源层61的组成，即Al、Zr、Cu、Ge和Te(硫族元素)的组成落入上述范围内，最终的数据保持特性和重复特性都是令人满意的。
虽然通过参照实施例、变化例和示例来具体说明本发明，但本发明不限于上述实施例等，应当理解，还可以衍生出大量其它的变化例。
例如，在上述实施例等中具体说明了存储元件1和2以及存储单元阵列的结构。然而，不必设置所有层，或者也可以设置任何其它层。
此外，例如上述层的材料、成膜方法和条件以及实施例等中记载的其它方面并不限于上述说明，也可以使用其它材料或任何其它成膜方法。例如，只要保持上述组成比不变，离子源层21和61还可添加有诸如Ti、Hf、V、Nb、Ta、Cr、Mo或W等任何其它类型的过渡金属元素，并且，除了Cu、Ag和Zn之外，还也可以添加镍(Ni)。
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (7)

1.一种存储元件，所述存储元件依次包括第一电极、存储层和第二电极，其中，所述存储层包括：
电阻变化层，其设置在所述第一电极一侧，并具有单层或多层结构，所述单层结构或多层结构包括如下层，所述单层结构或多层结构所包括的层的最主要组成是作为阴离子成分的碲；以及
离子源层，其设置在所述第二电极一侧，并包含金属元素及一种或多种包括碲、硫和硒的硫族元素，且所述金属元素包括铝，所述离子源层中的铝的含量为27.7原子％以上且47.4原子％以下，
其中，所述金属元素还包括铜、锆和锗，在所述离子源层中，铝、铜、锆、硫族元素和锗的含量满足下述关系：27.7原子％≤铝≤38.6原子％、25.8原子％≤铜+锆≤38.2原子％、29.1原子％≤硫族元素≤42.7原子％及锗≤15原子％。
2.根据权利要求1所述的存储元件，其中，所述金属元素还包括铜和锆，且在所述离子源层中，铜和锆的总含量为23.6原子％以上且39.4原子％以下。
3.根据权利要求2所述的存储元件，其中，在所述离子源层中，锆的含量为9原子％以上且18.5原子％以下。
4.根据权利要求1所述的存储元件，其中，在所述离子源层中，硫族元素的含量为20.7原子％以上且42.7原子％以下。
5.根据权利要求1所述的存储元件，其中，在所述离子源层中，锗的含量为15原子％以下。
6.根据权利要求1-5中任一项所述的存储元件，其中，在所述电阻变化层中，由于响应于向所述第一电极和所述第二电极施加电压而形成的包括所述金属元素的低电阻部，电阻值发生变化。
7.一种存储装置，其包括：
多个如权利要求1-6中任一项所述的存储元件；以及
脉冲施加单元，其选择性地向所述存储元件施加电压脉冲或电流脉冲。
CN201210042751.0A 2011-03-04 2012-02-22 存储元件和存储装置 Active CN102683378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011048376A JP2012186316A (ja) 2011-03-04 2011-03-04 記憶素子および記憶装置
JP2011-048376 2011-03-04

Publications (2)

Publication Number Publication Date
CN102683378A CN102683378A (zh) 2012-09-19
CN102683378B true CN102683378B (zh) 2016-05-18

Family

ID=45654836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210042751.0A Active CN102683378B (zh) 2011-03-04 2012-02-22 存储元件和存储装置

Country Status (6)

Country Link
US (1) US9202560B2 (zh)
EP (1) EP2495729A3 (zh)
JP (1) JP2012186316A (zh)
KR (1) KR101913860B1 (zh)
CN (1) CN102683378B (zh)
TW (1) TWI497491B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
CN102403044B (zh) * 2010-09-08 2014-10-15 北京大学 测试阻变随机访问存储器件的数据保持特性的方法
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9202846B2 (en) 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9431606B1 (en) * 2015-08-12 2016-08-30 Micron Technology, Inc. Memory cells
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
KR20190062819A (ko) * 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법
JP2021048310A (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175423C (zh) 1999-02-11 2004-11-10 亚利桑那州立大学董事会 微电子可编程结构及其形成与编程方法
CA2469182C (en) * 2001-12-04 2014-06-03 Arichell Technologies, Inc. Electronic faucets for long-term operation
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
US7658773B2 (en) * 2006-09-29 2010-02-09 Qimonda Ag Method for fabricating a solid electrolyte memory device and solid electrolyte memory device
US7463512B2 (en) * 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
US7750386B2 (en) * 2008-11-12 2010-07-06 Seagate Technology Llc Memory cells including nanoporous layers containing conductive material
US8134138B2 (en) * 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
KR20110023036A (ko) 2009-08-28 2011-03-08 동우 화인켐 주식회사 컬러필터용 착색 경화성 조성물, 이를 이용하여 제조되는 착색패턴을 포함하는 컬러필터 및 화상표시장치
JP5630021B2 (ja) * 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置

Also Published As

Publication number Publication date
TWI497491B (zh) 2015-08-21
EP2495729A3 (en) 2013-04-24
EP2495729A2 (en) 2012-09-05
TW201239886A (en) 2012-10-01
US9202560B2 (en) 2015-12-01
KR20120100733A (ko) 2012-09-12
JP2012186316A (ja) 2012-09-27
KR101913860B1 (ko) 2018-10-31
CN102683378A (zh) 2012-09-19
US20120294063A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN102683378B (zh) 存储元件和存储装置
EP2178122B1 (en) Memory element and memory device
KR102015135B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
CN102132408B (zh) 存储元件及存储装置
TWI467571B (zh) 記憶體組件及記憶體裝置
CN102157526B (zh) 存储元件和存储装置
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
CN102544364B (zh) 存储元件和存储装置
KR101519696B1 (ko) 기억 소자 및 기억 장치
CN102683349A (zh) 存储元件和存储装置
CN102683348A (zh) 存储器元件和存储器设备
CN102569335B (zh) 存储元件、存储元件制造方法和存储装置
JP5724651B2 (ja) 記憶素子および記憶装置
TWI492230B (zh) 記憶體元件和記憶體裝置
TWI540776B (zh) 儲存裝置及儲存單元
CN102403458A (zh) 存储元件和存储装置
JP2013135065A (ja) 抵抗変化型メモリ素子
CN104871314A (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant