CN102157526B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102157526B
CN102157526B CN2010105766540A CN201010576654A CN102157526B CN 102157526 B CN102157526 B CN 102157526B CN 2010105766540 A CN2010105766540 A CN 2010105766540A CN 201010576654 A CN201010576654 A CN 201010576654A CN 102157526 B CN102157526 B CN 102157526B
Authority
CN
China
Prior art keywords
electrode
memory element
ion source
memory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105766540A
Other languages
English (en)
Other versions
CN102157526A (zh
Inventor
前坂明弘
大场和博
水口彻也
宫田幸児
本田元就
荒谷胜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102157526A publication Critical patent/CN102157526A/zh
Application granted granted Critical
Publication of CN102157526B publication Critical patent/CN102157526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

本发明提供了存储元件和存储装置，它们能够减小多个存储元件的在初始状态或擦除状态下的电阻值差异，并且对于多次写入/擦除操作能够保持写入/擦除状态下的电阻值。所述存储元件包括依次设置的第一电极、存储层和第二电极。所述存储层具有：离子源层，它含有碲(Te)、硫(S)、硒(Se)这些硫族元素中的至少一者，并含有选自于铜(Cu)、银(Ag)、锌(Zn)和锆(Zr)的至少一种金属元素；以及两个以上高电阻层，它们的电阻值高于所述离子源层的电阻值，并且具有不同的成分。所述存储装置包括脉冲施加部和多个上述存储元件，所述脉冲施加部选择性地向这些存储元件施加电压或电流的脉冲。本发明的存储元件和存储装置改善了多次写入/擦除操作时的电阻值保持特性。

Description

存储元件和存储装置
相关申请的交叉参考
本申请包含与2009年12月14日向日本专利局提交的日本优先权专利申请JP 2009-283214所公开的内容相关的主题，在此将该日本优先权专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及存储元件和存储装置，它们能够通过存储层的电特性的变化来存储信息，所述存储层包括离子源层和高阻抗层。
背景技术
在例如计算机等信息装置中，作为随机存取存储器，操作迅速且具有高密度的动态随机存取存储器(Dynamic Random Access Memory，DRAM)正被广泛使用。然而，由于DRAM的制造方法比用于电子装置的一般逻辑电路LSI以及信号处理要复杂，因而制造成本高。DRAM是其中的信息当电源关断时就会消失的易失性存储器。必须频繁地进行如下的更新操作，即：读取所写入的信息(数据)、放大该信息、并且再次写入该信息的操作。
为了克服上述缺点，作为甚至当电源关断时其中的信息也不会消失的非易失性存储器，提出了例如闪存(Flash Memory)、铁电体随机存取存储器(Ferroelectric Random Access Memory，FeRAM)和磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)等。在这些存储器的情形下，能够在不供电的情况下长时间地持续保持所写入的信息。然而，这些存储器各自都有优点和缺点。具体地，闪存具有高集成度但在操作速度方面存在缺陷。FeRAM在为了高集成度而进行的微细加工方面存在局限性并且在制造工艺上也有缺陷。MRAM存在能耗方面的缺点。
曾提出了一种对于存储元件的微细加工的局限性而言特别有利的新型存储元件。该存储元件具有这样的结构：在两个电极之间设置有含有金属的离子导体。在该存储元件中，上述两个电极的一者中包含了离子导体中所含有的金属。基于这种布置，当向上述两个电极间施加电压时，电极中所包含的金属以离子的形式被扩散到离子导体中，并且离子导体的电阻值或者诸如电容等电特性发生变化。作为利用上述特性的存储装置，例如在日本专利申请公开公报特开(PCT申请的译文)第2002-536840号中提出了一种由硫族化物与金属的固溶体制成的离子导体。具体地，该存储装置是由通过将Ag、Cu或Zn固溶到AsS、GeS或GeSe中而获得的材料制成，并且两个电极的一者含有Ag、Cu或Zn。
然而，在相关技术的上述结构中，在操作多个存储元件的情况下，会出现这样的问题：在初始状态或擦除状态下，该多个存储元件相互之间在电阻值方面的差异很大。当反复进行写入/擦除操作时，写入状态下的电阻值和擦除状态下的电阻值变成介于低电阻状态与高电阻状态之间的中间值，并会出现如下问题：在后续的写入/擦除操作中得不到足够的电阻值变化。
发明内容
因此，本发明的目的是期望提供一种存储元件和一种存储装置，它们能够减小多个存储元件间的在初始状态或擦除状态下的电阻值差异、并且对于多次写入/擦除操作能够保持写入/擦除状态下的电阻值。
本发明实施方案的存储元件具有依次设置的第一电极、存储层和第二电极，并且所述存储层具有：离子源层，它含有碲(Te)、硫(S)和硒(Se)这些硫族元素中的至少一者，并含有选自于铜(Cu)、银(Ag)、锌(Zn)和锆(Zr)的至少一种金属元素；以及两个以上高电阻层，它们的电阻值高于所述离子源层的电阻值，并且具有不同的成分。
本发明另一实施方案的存储装置包括脉冲施加部和多个存储元件，所述多个存储元件中的每一者具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部选择性地向所述多个存储元件施加电压或电流的脉冲，并且所述多个存储元件中的每一者是上述的本发明实施方案的存储元件。
在本发明实施方案的存储元件或本发明实施方案的存储装置中，当在初始状态(高电阻状态)下向存储元件施加“正方向”(例如，所述第一电极侧具有负电位而所述第二电极侧具有正电位)的电压脉冲或电流脉冲时，所述离子源层中所含有的金属元素被离子化，并且离子们扩散到所述高电阻层中，与所述第一电极上的电子相结合从而析出，或者留在所述高电阻层中从而形成杂质能级。在所述存储层中形成了含有所述金属元素的传导路径，并且所述高电阻层中的电阻变低(写入状态)。当在低电阻状态下向存储元件施加“负方向”(例如，所述第一电极侧具有正电位而所述第二电极侧具有负电位)的电压脉冲时，已析出在所述第一电极上的金属元素被离子化并且溶解到所述离子源层中。于是，含有金属元素的所述传导路径消失，并且所述高电阻层的电阻变高(初始状态或擦除状态)。
由于所述存储层设有成分彼此不同的两个以上高电阻层，因此存在于某一个高电阻层中的缺陷(在局部上电阻较低的区域)会被另一个高电阻层修正，并且改善了由这些高电阻层构成的结构的均匀性。因此，降低了多个存储元件在初始状态或擦除状态下的电阻值差异。此外，在反复进行写入/擦除操作的情况下，抑制了高电阻层中的缺陷的增多，并且降低了高电阻层的在电传导方面作为势垒(barrier)的功能被损失的可能性。因此，改善了多次写入/擦除操作时的电阻值保持特性。
根据本发明实施方案的存储元件和存储装置，由于在存储层中设有成分彼此不同的两个以上高电阻层，于是，降低了多个存储元件在初始状态或擦除状态下的电阻值差异，并且改善了多次写入/擦除操作时的电阻值保持特性。
下面的说明将更充分地呈现本发明的其它及进一步的目的、特征和优点。
附图说明
图1是图示了本发明实施方案的存储元件的结构的截面图。
图2是图示了使用图1所示存储元件的存储单元阵列的示意性结构的截面图。
图3是存储单元阵列的平面图。
图4A和图4B分别是本发明实施例的存储元件的HAADF-STEM图像和示意图。
图5A和图5B分别是本发明比较例的存储元件的HAADF-STEM图像和示意图。
图6A和图6B分别图示了实施例和比较例的存储元件的EDX测试结果。
图7A和图7B分别图示了实施例和比较例的存储元件的初始电阻值的累积频率分布。
图8A和图8B分别图示了在对实施例和比较例的存储元件进行了写入及擦除操作之后的电阻值。
具体实施方式
下面参照附图对本发明的实施方案进行详细说明。
存储元件
图1是本发明实施方案的存储元件1的截面结构图。存储元件1具有依次设置的下部电极10(第一电极)、存储层20以及上部电极30(第二电极)。
下部电极10例如设置于如稍后所述的(图2)其中形成有互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的硅基板41上，且用作CMOS电路部分的接线部。下部电极10由例如W(钨)、WN(氮化钨)、Cu(铜)、Al(铝)、Mo(钼)、Ta(钽)或硅化物等用于半导体加工的布线材料制成。在下部电极10是由例如铜(Cu)等其中可能会通过电场而引起离子传导的材料制成的情况下，由铜(Cu)等制成的下部电极10的表面上可以涂敷有例如钨(W)、氮化钨(WN)、氮化钛(TiN)或氮化钽(TaN)等用于抑制离子传导和热扩散的材料。
存储层20具有离子源层21、第一高电阻层22A和第二高电阻层22B。离子源层21被设置得与上部电极30接触，并且含有铜(Cu)、银(Ag)、锌(Zn)、锆(Zr)中的至少一者作为可以用作阳离子的金属元素，以及含有碲(Te)、硫(S)、硒(Se)这些硫族元素中的至少一者或两者作为可以用作阴离子的离子传导材料。该金属元素和该硫族元素结合从而形成金属硫族化物层。所述金属硫族化物层主要具有非晶结构并且起到离子供给源的作用。
为了改善在低电阻状态(写入状态)或高电阻状态(初始状态或擦除状态)的电阻值保持特性这个原因，优选地，离子源层21含有锆(Zr)作为可以用作阳离子的金属元素。将低电阻状态定义为写入状态，并且将高电阻状态定义为擦除状态。
此外，离子源层21优选含有Al(铝)和/或Ge(锗)作为用于在擦除时形成氧化物的元素。该元素形成了稳定的氧化物从而使得高电阻状态(擦除状态)稳定化并且使得有助于重复次数的增多。
离子源层21的具体材料是例如含有CuZrTeAl或CuZrTeAlGe成分的离子源层材料。
离子源层21中铝(Al)的含量为例如30～50原子百分比。离子源层21中锆(Zr)的含量优选为7.6～26原子百分比，另外，离子源层21中所含有的锆(Zr)相对于硫族元素的总和的组分比(＝Zr(原子百分比)/硫族元素的总和(原子百分比))位于0.2～0.74的范围内。离子源层21中Ge的含量优选为15原子百分比以下。根据这样的构造，能够最大程度地发挥出各构成元素的作用。稍后进行详细说明。
例如，出于为了抑制存储层20在高温热处理时脱落的目的，可以向离子源层21中加入其它元素。例如，硅(Si)是一种添加元素，利用该添加元素还可以预期对保持特性的改善。优选地，将硅与锆(Zr)一起加入离子源层21中。然而，当硅(Si)的加入量太小时，不能期待有防止膜脱落的效果。当加入量太大时，无法获得良好的存储操作特性。因此，离子源层21中硅(Si)的含量较佳地在大约10～45原子百分比的范围内。
存储层20具有第一高电阻层22A与第二高电阻层22B的层叠结构。第一高电阻层22A和第二高电阻层22B具有作为电传导方面的势垒的功能，它们的电阻值比离子源层21的电阻值高，并且它们具有互不相同的成分。根据这样的结构，在存储元件1中，减小了多个存储元件1在初始状态或擦除状态下的电阻值差异，并且能够在多次写入/擦除操作中保持初始/擦除状态下的电阻值。
具体地，当操作多个存储元件1时初始状态或擦除状态下的电阻值差异变大的原因之一是：由氧化物薄膜制成的高电阻层的结构的不均匀性。该氧化物薄膜的结构的不均匀性很大程度上取决于例如下层的粗糙度、该氧化物的元素及该下层的润湿性等形态。例如，在下层的粗糙度很大的情况下，在膜形成时氧化物材料的附着性不充分的区域就成为缺陷。结果，形成了在局部上电阻较低的区域。在对存储元件反复进行写入/擦除操作的情况下，在氧化物薄膜的电阻较低的区域中缺陷趋于增多。于是，无法起到电传导中的势垒的作用。
然而，在考虑制造上的差异的情况下，难以理想且均匀地控制下层的形态，因此必须形成对下层的形态和制造条件具有宽容度的存储层20。所以，在本实施方案中，通过将成分彼此不同的第一高电阻层22A和第二高电阻层22B相互接触(层叠)地设置成在存储层20中，用第二高电阻层22B对存在于第一高电阻层22A中的缺陷进行修正，由此改善了第一高电阻层22A和第二高电阻层22B的结构的均匀性。
在通过溅射法在非常粗糙的下层上沉积高电阻层的情况下，将要形成的下层的效果根据所沉积的材料而变化。关于这一点，同样通过将成分彼此不同的第一高电阻层22A和第二高电阻层22B相互接触(层叠)地设置在存储层20中，就可以预期能够抑制在膜沉积时所产生的缺陷的效果。
优选地，这样的第一高电阻层22A和第二高电阻层22B由如下的氧化物或氮化物制成：该氧化物或氮化物包含由钇(Y)、镧(La)、钕(Nd)、钐(Sm)、钆(Gd)、铽(Tb)和镝(Dy)这些稀土元素组成的组中的至少一种元素，或者由如下的氧化物或氮化物制成：该氧化物或氮化物包含由硅(Si)、铝(Al)、钛(Ti)和铪(Hf)组成的组中的至少一种元素。由此获得了纳米(nm)级的相对平坦的膜。
优选地，为了获得更大的修正效果，第一高电阻层22A和第二高电阻层22B由含有物理性质(例如原子量和原子半径等)彼此不同的元素的氧化物或氮化物制成，或者由具有不同性质(例如，对于离子源层21的润湿性不同，等等)的氧化物或氮化物制成。
具体地，在第一高电阻层22A是由氧化钆(Gd-O)制成的情况下，第二高电阻层22B优选由铝(Al)或硅(Si)的氮化物或氧化物(氧化铝(Al-O)或氧化硅(Si-O))制成。
在这种情况下，由氧化钆(Gd-O)制成的第一高电阻层22A对传导路径的形成有贡献，因此该第一高电阻层22A优选被设置得与下部电极10接触。由铝(Al)或硅(Si)的氮化物或氧化物制成的第二高电阻层22B被设置在第一高电阻层22A与离子源层21之间。通过这样的布置，氧化钆(Gd-O)膜中的缺陷被原子半径小于钆(Gd)的原子半径的铝(Al)或硅(Si)所掩埋。
第一高电阻层22A的材料不限于氧化钆(Gd-O)，也可以是例如铝(Al)或硅(Si)的氧化物或氮化物等的如下材料：利用该材料，通过利用偏置电压而从离子源层21供给的金属元素离子来产生杂质能级并且形成低电阻状态。同样在这种情况下，通过设置第二高电阻层22B(其与第一高电阻层22A在例如原子量和原子半径等物理性质上不同，或者在例如离子源层21的润湿性等性质上不同)，可以获得与上面类似的效果。
上部电极30由已知半导体加工中所使用的与下部电极10的布线材料类似的布线材料制成。
在本实施方案的存储元件1中，当通过下部电极10和上部电极30从未图示的电源(脉冲施加部件)施加电压脉冲或电流脉冲时，存储层20的电特性(例如，电阻值)发生变化，由此进行信息的写入、擦除以及读取。下面具体说明该操作。
首先，对存储元件1施加正电压，使得例如上部电极30具有正电位而下部电极10具有负电位。因此，包含于离子源层21中的金属元素被离子化，离子们扩散到第二高电阻层22B和第一高电阻层22A中与下部电极10侧上的电子相结合从而析出。结果，在下部电极10与存储层20之间的界面中形成了被还原成金属状态的低电阻金属元素的传导路径(丝线)，或者被离子化的金属元素留在第二高电阻层22B和第一高电阻层22A中并形成杂质能级。在第二高电阻层22B和第一高电阻层22A中形成了传导路径，存储层20的电阻值降低，并且作为初始状态的高电阻状态转变为低电阻状态。
此后，即使在除去了正电压且不对存储元件1施加电压时，也能保持低上述电阻状态。这意味着信息被写入。在将存储元件1应用于其中信息只允许被写入一次的存储装置(即，可编程只读存储器(ProgrammableRead Only Memory，PROM))的情况下，仅通过该写入过程来完成记录。另一方面，为了将存储元件1应用于可擦除存储装置，即随机存取存储器(RAM)或电可擦除可编程只读存储器(Electronically Erasable andProgrammable Read Only Memory，EEPROM)等时，擦除过程是必需的。在擦除过程中，例如对存储元件1施加负电压，使得例如上部电极30具有负电位而下部电极10具有正电位。利用该施加操作，形成于存储层20中的传导路径的金属元素被离子化，离子们可溶解到离子源层21中或者与碲(Te)等结合，从而形成例如Cu2Te或CuTe等化合物。因此，由金属元素构成的传导路径消失或减少，因而电阻值升高。可供选择的方案是，在阳极电极上利用存在于离子源层21中的例如铝(Al)或锗(Ge)等添加元素来形成氧化物膜，并且状态转变为高电阻状态。
此后，即使在除去了负电压且不对存储元件1施加电压时，也能保持高电阻状态。结果，所写入的信息变成可擦除的。通过重复这样的步骤，能够重复地实现在存储元件1中写入信息以及对所写入的信息的擦除。
例如，当电阻值为高的状态与“0”的信息相关联而电阻值为低的状态与“1”的信息相关联时，在写入信息的过程中通过施加正电压而将信息从“0”变为“1”，并且在擦除信息的过程中通过施加负电压而将信息从“1”变为“0”。
为了擦除所写入的数据，初始状态下的电阻值与写入信息后的电阻值之比越高越好。在高电阻层的电阻值太大的情况下，难以写入信息，也就是说，难以降低电阻，并且写入阈值电压变得过高，因此将初始电阻值调节为1GΩ以下。例如，在第一高电阻层22A或第二高电阻层22B是由稀土元素的氧化物形成的情况下，第一高电阻层22A的电阻值和第二高电阻层22B的电阻值通过厚度或含氧量等来予以控制。
由于存储层20设有成分彼此不同的第一高电阻层22A和第二高电阻层22B，因而通过第二高电阻层22B对存在于第一高电阻层22A中的缺陷(在局部上电阻较低的区域)进行修正，并且改善了第一高电阻层22A和第二高电阻层22B在结构上的不均匀性。因此，减小了多个存储元件1在初始状态或擦除状态下的电阻值差异。同样，在反复进行写入/擦除操作的情况下，抑制了第一高电阻层22A和第二高电阻层22B中的缺陷的增多，并且降低了第一高电阻层22A和第二高电阻层22B作为电传导中的势垒的功能被损失的可能性。因此，改善了多次写入/擦除操作时的电阻值保持特性。
另外，本实施方案中，如上所述，离子源层21优选含有锆(Zr)、铝(Al)或锗(Ge)等。下面说明原因。
在离子源层21中含有锆(Zr)的情况下，锆(Zr)与例如铜(Cu)等金属元素一起起到离子化元素的作用，并且形成了其中有锆(Zr)和上述的例如铜(Cu)等金属元素混合存在的传导路径。可以认为：在写入操作时锆(Zr)在阴极电极上被还原，并且在写入后的低电阻状态下以金属状态形成丝线(filament)。由于通过还原锆而获得的金属丝线相对较难溶解到含有例如硫(S)、硒(Se)或碲(Te)等硫族元素的离子源层21中，因而在状态一旦成为写入状态(即，低电阻状态)的情况下，相比于由例如铜(Cu)等单一金属元素形成的传导路径的情况更易于保持该低电阻状态。例如，铜(Cu)通过写入操作而被形成为金属丝线。然而，处于金属状态的铜(Cu)可固溶于含有硫族元素的离子源层21中。在没有施加写入电压脉冲的状态(数据保持状态)下，铜(Cu)再次被离子化，并且状态转变为高电阻状态。这样，得不到足够的数据保持性能。而另一方面，锆(Zr)和适量铜(Cu)的组合促进了非晶状态并且保持了离子源层21的微观结构的均匀性，从而有助于电阻值保持性能的提高。
此外，关于擦除时的高电阻状态的保持方面，在含有锆(Zr)的情况下，例如，当由锆(Zr)形成传导路径并且被再次溶解为离子源层21中的离子时，由于锆(Zr)的离子迁移率比至少铜(Cu)的离子迁移率低，这样即便在温度升高或放置很长时间时，锆(Zr)也不会轻易移动。因此，在阴极电极上不会轻易出现金属状态的析出。由于锆(Zr)氧化物在硫族化物电解质中是稳定的，因而该氧化物不容易变质，并且在温度高于室温的状态下或者在长时间保持该氧化物的情况下也能维持高电阻状态。
另外，在离子源层21中含有铝(Al)的情况下，通过在擦除操作时在表现得类似于固体电解质的离子源层21与阳极电极之间的界面中形成稳定的氧化物膜，来使高电阻状态(擦除状态)稳定化。另外，从高电阻层的自己再生的角度看，它还有助于增加重复次数。也就是说，离子源层21中的铝(Al)在擦除时起到形成氧化物膜的作用。另一方面，第二高电阻层22B中的铝(Al)对第一高电阻层22A中的缺陷进行修正，因此始终维持了结合状态。也可以包含除了铝(Al)之外的呈现出类似功效的锗(Ge)等。
在离子源层21中含有锆(Zr)、铝(Al)或锗(Ge)等的情况下，电阻值保持性能相比于现有的存储元件呈现出更宽的范围，因此改善了写入/擦除高速操作性能，并且增加了重复次数。另外，当在例如从低电阻变为高电阻的时候通过调整擦除电压来产生了高电阻状态与低电阻状态之间的中间状态时，该状态能维持稳定。因此，不仅可以实现二值存储还可以实现多值存储。
存储操作中的重要特性(诸如施加上述这种电压的写入/擦除操作特性、电阻值保持特性和重复操作次数等)根据锆(Zr)、铜(Cu)、铝(Al)和锗(Ge)的添加量而变化。
例如，当锆(Zr)的含量太多时，离子源层21的电阻值过度下降从而无法向离子源层21施加有效电压，或者变得很难将锆(Zr)溶解到硫族化物层中。因此，难以擦除信息，擦除阈值电压随着锆(Zr)的含量而升高，并且当该含量太多时，变得难以写入信息，也就是说难以实现低电阻。而另一方面，当锆(Zr)的添加量太少时，将会减弱对宽范围的电阻值保持特性进行改善的效果。因此，离子源层21中的锆(Zr)的含量优选为7.5原子百分比以上且优选为26原子百分比以下。
在离子源层21中添加适量铜(Cu)的情况下，促进了非晶状态。然而，当铜(Cu)量过多时，由于金属状态的铜(Cu)在含有硫族元素的离子源层21中的稳定性不足，因而写入保持特性变劣，并且会对写入操作的高速性产生不利影响。而另一方面，锆(Zr)和铜(Cu)的组合产生了下面的效果：能容易地形成非晶材料并且均匀地维持离子源层21的微观结构。这就防止了由于反复操作而使得离子源层21中的材料成分变得不均匀，因此提高了重复次数，并且还改善了保持特性。在上述范围内含有足量的锆(Zr)的情况下，即使铜(Cu)的传导路径在离子源层21中再溶解，也可认为金属锆(Zr)的传导路径依然留存，从而不会对写入保持特性产生任何影响。由于在游离的离子化状态下保持阳离子的电荷量与阴离子的电荷量的当量关系就足够了，因而可以认为当离子电荷的当量比处于下式所表达的范围内时可获得铜(Cu)的优选添加量：{(Zr最大离子化合价×摩尔数或原子百分比)+(Cu离子化合价×摩尔数或原子百分比)}/(硫族元素的离子化合价×摩尔数或原子百分比)＝0.5～1.5。
存储元件1的特性实质上取决于锆(Zr)和碲(Te)的组分比。因此，期望锆(Zr)和碲(Te)的组分比处于下面的范围内：Zr的组分比(原子百分比)/Te的组分比(原子百分比)＝0.2～0.74。虽然并不明显，但因为铜(Cu)的离解度低于锆(Zr)的离解度并且离子源层21的电阻值由锆(Zr)和碲(Te)的组分比来确定，所以只要组分比处于上述范围之内就可以获得较佳的电阻值。因此可以认为施加至存储元件1的偏置电压被有效地施加给第一高电阻层22A和第二高电阻层22B的部分。
在上述值处于上述范围以外的情况下，例如，在当量比太高的情况下，阳离子和阴离子不平衡，并且在现存金属元素中未离子化的元素的量增加。因此，可以认为在擦除操作中无法有效地除去由写入操作产生的传导路径。类似地，在当量比太低并且阴离子元素过多地存在的情况下，由写入操作产生的金属状态的传导路径无法轻易地以金属状态存在，从而使得写入状态的保持性能劣化。
当铝(Al)的含量太大时，铝(Al)离子易于移动，并且通过铝(Al)离子的还原会产生写入状态。由于铝(Al)的金属状态在硫族化物的固体电解质中的稳定性低，因而低电阻写入状态保持性能会劣化。而另一方面，当铝(Al)的含量太少时，对擦除操作自身或高电阻状态保持特性进行改善的效果变差，并且重复次数的数目降低。因此，铝(Al)含量优选为30原子百分比以上，并且更优选地，为50原子百分比以下。
尽管不是必须含有锗(Ge)，但在锗(Ge)含量太大的情况下，写入保持特性也会劣化。因此，所添加的锗(Ge)含量优选为15原子百分比以下。
下面对本实施方案的存储元件1的制造方法进行说明。
首先，在形成有例如选择晶体管等CMOS电路的基板上形成由例如钨(W)制成的下部电极10。然后，必要时，通过逆溅射法(inverse sputtering)等方法除去下部电极10的表面上的氧化物等。
接着，例如，通过DC(直流)磁控溅射法形成厚度为1.0nm的金属钆(Gd)膜。通过利用氧等离子体对该金属钆(Gd)膜进行氧化，形成由氧化钆(Gd-O)制成的第一高电阻层22A。当金属钆(Gd)膜被氧化时该金属钆(Gd)膜的体积增大，结果使第一高电阻层22A的厚度变为例如1.5nm。
然后，例如，通过DC磁控溅射法形成由Cu15Te30Zr15Al30制成的厚度为45nm的离子源层21。在存储层20中，由氧化钆(Gd-O)形成的第一高电阻层22A中过量的氧与离子源层21中的铝(Al)结合，并在第一高电阻层22A与离子源层21之间的Gd-O/CuTeZrAl界面处形成了氧化铝(Al-O)层。该氧化铝(Al-O)层的厚度为例如0.7nm。该氧化铝(Al-O)层作为第二高电阻层22B。
由氧化铝(Al-O)制成的第二高电阻层22B可以这样形成：在形成第一高电阻层22A之后，沉积铝(Al)材料以形成铝(Al)膜并且氧化该铝(Al)膜。然而，如上所述，通过让离子源层21中包含有作为第二高电阻层22B的材料的铝(Al)元素，不必引入用于形成第二高电阻层22B的工序就可以容易地形成包含第二高电阻层22B的存储层20。通过等离子体氧化参数(O2氛围气压和输入功率)的强度来对第一高电阻层22A的氧化钆(Gd-O)上的作为第二高电阻层22B的氧化铝(Al-O)层的厚度进行控制。
在形成离子源层21和第二高电阻层22B之后，在离子源层21上形成由例如钨(W)制成的上部电极30。以这样的方式，形成了由下部电极10、存储层20以及上部电极30构成的层叠膜。
上述层叠膜形成以后，通过等离子体蚀刻等方法对该层叠膜中的第一高电阻层22A、第二高电阻层22B、离子源层21和上部电极30进行图形化处理。除了可以通过等离子体蚀刻方法外，还可以通过例如离子铣(ion milling)或反应离子蚀刻(Reactive Ion Etching，RIE)等蚀刻方法来进行上述图形化处理。
对上述层叠膜进行图形化处理以后，形成连接至上部电极30的布线层，并且将用于获得整个存储元件1的共用电位的接触部予以连接。然后，在上述层叠膜上进行热处理。通过以上这些工序，完成了图1所示的存储元件1。
在上述实施方案中，存储层20设有含有不同成分的第一高电阻层22A和第二高电阻层22B。因此，改善了第一高电阻层22A和第二高电阻层22B在结构上的不均匀性，减小了多个存储元件1的在初始状态或擦除状态下的电阻值差异，并且提高了多次写入/擦除操作时的电阻值保持特性。
由于在离子源层21中含有锆(Zr)、铝(Al)和锗(Ge)等，因而数据保持特性极佳。随着小型化的发展，在晶体管的电流驱动力变得更小的情况下，信息也得以保持。因此，通过使用存储元件1来制造存储装置，可以实现高密度化和小型化。下部电极10、第一高电阻层22A、第二高电阻层22B、离子源层21以及上部电极30中的任一者是由能够被溅射的材料制成的，从而简化了制造工序。也就是说，只需要使用适合于各层材料的靶材依次进行溅射即可。通过在同一溅射装置中更换靶材，可以依次形成各膜。
存储装置
通过例如以列状或矩阵的形式布置多个存储元件，来构造存储装置(存储器)。必要时，用于元件选择的MOS晶体管、或二极管连接至各个存储元件以形成存储单元，并且该存储单元通过布线而被连接至读出放大器(sense amplifier)、地址解码器或写入/擦除/读取电路等。
图2和图3图示了其中以矩阵形式布置有多个存储单元1的存储装置(存储单元阵列2)的实施例。图2图示了截面结构而图3图示了平面结构。在存储单元阵列2中，对于各个存储元件1，将连接至下部电极10侧的布线以及连接至上部电极30侧的布线相互交叉地设置着。例如，各个存储元件1布置在布线的交叉点附近。
这些存储元件1共用第一高电阻层22A、第二高电阻层22B、离子源层21和上部电极30。也就是说，第一高电阻层22A、第二高电阻层22B、离子源层21和上部电极30中的每一者都是这些存储元件1所共用的层(同一层)。上部电极30用作被相邻单元所共用的平板电极PL。
另一方面，对各个存储单元都单独设置下部电极10。相邻单元中的下部电极10是相互电隔离的，并且各个存储单元的存储元件1被规定为处于与各个下部电极10对应的位置中。下部电极10与用于单元选择的相应MOS晶体管Tr连接，并且各个存储元件1设置在MOS晶体管Tr的上方。
MOS晶体管Tr由源极/漏极区域43和栅极电极44组成，它们形成于半导体基板41中的被元件隔离层42隔开的区域中。在栅极电极44的壁面上形成有侧壁绝缘层。栅极电极44也兼用作作为存储元件1的一条地址线的字线(word line)WL。MOS晶体管Tr的源极/漏极区域43的一者以及存储元件1的下部电极10与位于它们之间的柱塞层45、金属布线层46和柱塞层47电连接。源极/漏极区域43的另一者通过柱塞层45与金属布线层46连接。金属布线层46与作为存储元件1的另一条地址线的位线(bit line)BL(参见图3)相连接。在图3中，通过点划线示出了MOS晶体管Tr中的有源区域48，并且接触部51连接至存储元件1的下部电极10，而接触部52连接至位线BL。
在存储单元阵列2中，当通过字线WL将MOS晶体管Tr的栅极设为导通状态并向位线BL施加电压时，该电压通过MOS晶体管Tr的源极/漏极区域而被施加于所选存储单元的下部电极10上。在施加至下部电极10的电压的极性相对于上部电极30(平板电极PL)的电位为负电位的情况下，存储元件1的电阻值变为低电阻状态，从而在所选存储单元中写入信息。接着，当向下部电极10施加相对于上部电极30(平板电极PL)的电位为正电位的电压时，存储元件1的电阻值再变为高电阻状态，从而擦除已写入到所选存储单元中的信息。为了读取所写入的信息，例如，通过MOS晶体管Tr来选择存储单元并向该单元施加预定的电压或电流。通过连接至位线BL或平板电极PL的读出放大器等对随着存储元件1的电阻状态而变化的电流或电压进行检测。将施加至所选存储单元的上述电压或电流设置为小于随着存储元件1的电阻值状态而变化的电压等的阈值。
本实施方案的存储元件可适用于各种存储装置。本实施方案的存储元件可适用于任何存储器形式，例如只能写入一次信息的可编程只读存储器(PROM)、电可擦除可编程只读存储器(EEPROM)、或者能够高速地写入/擦除/复制信息的随机存取存储器(RAM)等。
实施例
下面对本发明的一个具体实施例进行说明。
实施例
以类似于上述实施方案的方式来制造图1所示的存储元件1。首先，通过DC磁控溅射法在由钨(W)形成的下部电极10上形成厚度为1.0nm的金属钆(Gd)膜。接着，通过RF等离子体(参数为：腔室压力为1mTorr(0.133Pa)、O2氛围、且输入功率为500W)对该金属钆(Gd)膜进行氧化10秒钟，形成由氧化钆(Gd-O)制成的第一高电阻层22A。通过上述氧化增大了金属钆(Gd)膜的体积。结果，第一高电阻层22A的厚度变为1.5nm。
然后，通过DC磁控溅射法，形成由Cu15Te30Zr15Al30制成的厚度为45nm的离子源层21。在存储层20中，由氧化钆(Gd-O)形成的第一高电阻层22A中过量的氧与离子源层21中的铝(Al)结合，并且在第一高电阻层22A与离子源层21之间的Gd-O/CuTeZrAl界面中形成了氧化铝(Al-O)层。该氧化铝(Al-O)层的厚度为例如0.7nm。该氧化铝(Al-O)层用作为第二高电阻层22B。
在形成离子源层21和第二高电阻层22B之后，在离子源层21上形成由例如钨(W)制成的上部电极30。以这样的方式，获得了图1所示的存储元件1。
比较例
除了不包括第二高电阻层以外，以类似于上面实施例的方式制造存储元件。在由钨(W)制成的下部电极上，形成由氧化钆(Gd-O)制成的厚度为2.0nm的高电阻层。该高电阻层以这样的方式予以形成：通过DC磁控溅射法形成厚度为1.3nm的金属钆(Gd)膜，然后通过RF等离子体(参数为：腔室压力为1mTorr(0.133Pa)、O2氛围、且输入功率为500W)对该金属钆(Gd)膜进行氧化10秒钟。接着，形成由Cu25Te50Zr25制成的厚度为45nm的离子源层21。然后，形成由钨(W)制成的上部电极。
截面结构的分析
为了分析所获得的实施例和比较例中的存储元件的截面结构，使用透射电子显微镜进行结构分析。对于该结构分析，通过聚焦镓离子束(Focused Ga Ion Beam，FIB)蚀刻法对存储元件1的截面进行薄膜加工。
图4A图示了实施例的存储元件1截面的高角度环形暗场扫描透射电子显微镜(High-Angle Annular Dark-Field Scanning TransmissionElectron Microscope，HAADF-STEM)图像，图4B是用于解释图4A所示实施例的HAADF-STEM图像的结构示意图。图5A图示了比较例的存储元件截面的HAADF-STEM图像，图5B是用于解释图5A所示比较例的HAADF-STEM图像的结构示意图。HAADF-STEM图像的对比度与原子序数的平方成反比。可以观察到：由具有较大原子序数的元素制成的材料具有较高的对比度。
图6A和图6B分别图示了实施例和比较例的存储元件截面的EDX测试结果。在EDX测试中，当以1nm的间隔在截面样本上将扫描电子束会聚成大约1nm的直径时，在各点处得到EDX波谱。通过绘制在Gd-Lα1峰、Al-Kα1峰、O-Kα1峰、Te-Lα1峰、Cu-Kα1峰、Zr-Kα1峰和W-Lα1峰处的积分强度来获得EDX谱线轮廓结果。在各个峰处的积分强度为包含了背景中的噪声成分的值。
从图6A可知，在实施例中，在由氧化钆(Gd-O)形成的第一高电阻层与由CuTeZrAl形成的离子源层之间的界面中可观察到铝(Al)的峰和氧(O)的峰，由此证实了形成有作为第二高电阻层的氧化铝(Al-O)膜。
而另一方面，在比较例中，从图6B可知，由于在离子源层中未包含要成为第二高电阻层的材料的元素(铝(Al))，这就证实了在由氧化钆(Gd-O)形成的高电阻层与由CuTeZr形成的离子源层之间的界面中没有形成具有第二高电阻层功能的氧化层。
初始电阻值
图7A和图7B分别图示了在实施例和比较例中制造出来的存储元件(4千字节)的初始电阻值的累积频率分布。在比较例中制造出来的存储元件的初始电阻具有从几千欧姆到数十兆欧姆的较宽分布。而另一方面，在实施例中制造出来的存储元件的初始电阻为10兆欧姆～数十兆欧姆。电阻值的差异与比较例相比有所减小。
因此可以得知，通过设置具有成分彼此不同的第一高电阻层22A和第二高电阻层22B的存储层20，减小了多个存储元件1在初始状态或擦除状态下的电阻值差异。
重复特性
图8A和图8B图示了对实施例和比较例的存储元件反复进行写入及擦除操作后而获得的电阻值与重复次数的数目相关的绘制结果。在写入操作中，向下部电极施加-3V(脉冲宽度10nsec)的电压。在擦除操作中，向下部电极施加+2V(脉冲宽度10nsec)的电压。
从图8B可知，在比较例中，随着重复次数的数目增大，写入状态的电阻值和擦除状态下的电阻值变成介于低电阻状态和高电阻状态之间的中间值，并且对于写入/擦除操作无法获得足够的电阻值变化。而另一方面，从图8A可知，在实施例中，当重复106次时，写入状态中的电阻值和擦除状态中的电阻值仍保持彼此分离。重复特性与比较例的重复特性相比有大幅度地改善。
也就是说，可以理解为：通过设置具有成分彼此不同的第一高电阻层22A和第二高电阻层22B的存储层20，提高了多次写入/擦除操作时的电阻值保持特性。
虽然通过实施方案和实施例对本发明进行了说明，但是本发明不限于上述实施方案和上述实施例，而是可以进行各种变形。
例如，在前述的实施方案和实施例中，说明了在存储层20中设有第一高电阻层22A和第二高电阻层22B的情况。作为另一选择，可以设置有三个以上的成分互不相同的高电阻层。采用这样的结构，可以更精确地修正高电阻层中的缺陷。然而，随着高电阻层的数量的增加，装置电阻也增加。这样，记录用电压有上升的可能性。实际上，优选使用最少数量的高电阻层来降低初始状态或擦除状态下的电阻值差异。类似于第一高电阻层22A和第二高电阻层22B，优选地，第三及后续的高电阻层由含有钇(Y)、镧(La)、钕(Nd)、钐(Sm)、钆(Gd)、铽(Tb)和镝(Dy)这些稀土元素所构成的组中的至少一种元素的氧化物或氮化物形成，或者由包含硅(Si)、铝(Al)、钛(Ti)和铪(Hf)所构成的组中的至少一种元素的氧化物或氮化物形成。在这种情况下，为了获得更大的修正效果，优选的是：在层叠方向上相邻的高电阻层由含有例如原子量和原子半径等物理性质彼此不同的各种元素的氧化物或氮化物形成，或者由具有不同性质(例如对于离子源层21的润湿性不同，等等)的氧化物或氮化物形成。
例如，在前述的实施方案中，已经对存储元件1和存储单元阵列2的结构进行了具体说明。但并不一定需要具有上述所有层，或者也可以设置有其它层。
例如，本发明不限于在前述实施方案和实施例中所述的各层的材料、膜形成方法和膜形成参数等，也可以采用其它材料或其它膜形成方法。例如，对于离子源层21，在上述组分比的范围内，可以添加例如钛(Ti)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)或钨(W)等其他的过渡金属元素。除了具有铜(Cu)、银(Ag)或锌(Zn)以外，还可以添加镍(Ni)等。
本领域的技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (9)

1.一种存储元件，其包括依次设置的第一电极、存储层和第二电极，其中所述存储层具有：
离子源层，它含有碲、硫和硒这些硫族元素中的至少一者，并含有选自于铜、银、锌和锆的至少一种金属元素；以及
两个以上高电阻层，它们的电阻值高于所述离子源层的电阻值，并且所述两个以上高电阻层具有不同的成分，
其中，在向所述第一电极和所述第二电极施加第一电压时，所述金属元素被离子化，且这些金属离子扩散到所述两个以上高电阻层中，由此使所述存储元件的电特性发生变化，且
其中，在向所述第一电极和所述第二电极施加极性不同于所述第一电压的第二电压时，扩散到所述两个以上高电阻层中的所述金属离子溶解到所述离子源层中，由此使所述存储元件的电特性反转。
2.根据权利要求1所述的存储元件，其中，所述两个以上高电阻层中的每一者由如下的氧化物或氮化物形成：该氧化物或氮化物含有由钇、镧、钕、钐、钆、铽和镝这些稀土元素组成的组中的至少一种元素，或者该氧化物或氮化物含有选自于由硅、铝、钛和铪组成的组中的至少一种元素。
3.根据权利要求1或2所述的存储元件，其中，所述两个以上高电阻层包括第一高电阻层和第二高电阻层，所述第一高电阻层与所述第一电极接触，所述第二高电阻层位于所述第一高电阻层与所述离子源层之间。
4.根据权利要求3所述的存储元件，其中，所述第一高电阻层由氧化钆制成，并且所述第二高电阻层由铝或硅的氮化物制成或者由铝或硅的氧化物制成。
5.根据权利要求1或2所述的存储元件，其中，当通过向所述第一电极和所述第二电极施加所述第一电压而在所述存储层中形成含有所述金属元素的传导路径时，电阻值发生变化。
6.根据权利要求1或2所述的存储元件，其中，所述离子源层含有铝。
7.一种存储装置，它包括脉冲施加部和多个存储元件，所述多个存储元件中的每一者具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部选择性地向所述多个存储元件施加电压或电流的脉冲，
其中，所述存储层具有：
离子源层，它包含碲、硫和硒这些硫族元素中的至少一者，并含有选自于铜、银、锌和锆的至少一种金属元素；以及
两个以上高电阻层，它们的电阻值高于所述离子源层的电阻值，并且所述两个以上高电阻层具有不同的成分，
其中，在向所述第一电极和所述第二电极之间施加第一电压时，所述金属元素被离子化，且这些金属离子扩散到所述两个以上高电阻层，由此使所述存储元件的电特性发生变化，且
其中，在向所述第一电极和所述第二电极之间施加极性不同于所述第一电压的第二电压时，扩散到所述两个以上高电阻层的所述金属离子溶解到所述离子源层中，从而使所述存储元件的电特性反转。
8.根据权利要求7所述的存储装置，其中，在彼此相邻的所述多个存储元件中，用于构成所述存储元件的各层中的至少一部分层是由同一层共用地设置而成。
9.根据权利要求8所述的存储装置，其中，所述多个存储元件中的被共用的层是所述两个以上高电阻层、所述离子源层和所述第二电极，并且为所述多个存储元件中的每一者都单独地设置有所述第一电极。
CN2010105766540A 2009-12-14 2010-12-07 存储元件和存储装置 Active CN102157526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009283214A JP2011124511A (ja) 2009-12-14 2009-12-14 記憶素子および記憶装置
JP2009-283214 2009-12-14

Publications (2)

Publication Number Publication Date
CN102157526A CN102157526A (zh) 2011-08-17
CN102157526B true CN102157526B (zh) 2013-11-20

Family

ID=44141894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105766540A Active CN102157526B (zh) 2009-12-14 2010-12-07 存储元件和存储装置

Country Status (5)

Country Link
US (2) US9136470B2 (zh)
JP (1) JP2011124511A (zh)
KR (1) KR101871497B1 (zh)
CN (1) CN102157526B (zh)
TW (1) TWI425633B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089643A (ja) * 2010-10-19 2012-05-10 Sony Corp 記憶装置の製造方法、並びに記憶素子および記憶装置
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
JP5708930B2 (ja) * 2011-06-30 2015-04-30 ソニー株式会社 記憶素子およびその製造方法ならびに記憶装置
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5798052B2 (ja) * 2012-01-31 2015-10-21 株式会社東芝 記憶装置
JP5634426B2 (ja) * 2012-03-22 2014-12-03 株式会社東芝 記憶装置
JP2013201405A (ja) 2012-03-26 2013-10-03 Toshiba Corp 不揮発性記憶装置
JP6050015B2 (ja) * 2012-03-30 2016-12-21 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US8691622B2 (en) 2012-05-25 2014-04-08 Micron Technology, Inc. Memory cells and methods of forming memory cells
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
KR20140118176A (ko) * 2013-03-28 2014-10-08 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자
KR20160131097A (ko) * 2014-03-28 2016-11-15 제이엑스금속주식회사 Al-Te-Cu-Zr 합금으로 이루어지는 스퍼터링 타깃 및 그 제조 방법
FR3022393B1 (fr) * 2014-06-11 2016-07-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
FR3022392B1 (fr) 2014-06-12 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de memoire vive resistive
WO2016056612A1 (ja) * 2014-10-09 2016-04-14 Ｊｘ金属株式会社 Ａｌ－Ｔｅ－Ｃｕ－Ｚｒ系合金からなるスパッタリングターゲット及びその製造方法
TWI585765B (zh) * 2015-06-17 2017-06-01 旺宏電子股份有限公司 可變電阻式記憶體、及其操作方法與操作系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638125A (zh) * 2003-12-17 2005-07-13 三星电子株式会社 半导体器件的非易失性电容器、半导体存储器及工作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP4715320B2 (ja) * 2005-06-15 2011-07-06 ソニー株式会社 記憶素子及び記憶装置
JP2007165474A (ja) * 2005-12-12 2007-06-28 Sony Corp 記憶素子及び記憶装置
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
WO2009051105A1 (ja) * 2007-10-19 2009-04-23 Nec Corporation スイッチング素子、およびスイッチング素子の製造方法
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
KR101526926B1 (ko) * 2008-12-30 2015-06-10 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
US9437266B2 (en) * 2012-11-13 2016-09-06 Macronix International Co., Ltd. Unipolar programmable metallization cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638125A (zh) * 2003-12-17 2005-07-13 三星电子株式会社 半导体器件的非易失性电容器、半导体存储器及工作方法

Also Published As

Publication number Publication date
US9136470B2 (en) 2015-09-15
TW201143081A (en) 2011-12-01
US9577187B2 (en) 2017-02-21
US20150333256A1 (en) 2015-11-19
KR101871497B1 (ko) 2018-08-02
CN102157526A (zh) 2011-08-17
TWI425633B (zh) 2014-02-01
KR20110068849A (ko) 2011-06-22
JP2011124511A (ja) 2011-06-23
US20110140065A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102157526B (zh) 存储元件和存储装置
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
EP2178122B1 (en) Memory element and memory device
CN102185101B (zh) 存储元件和存储装置
CN102194512B (zh) 存储元件、存储装置以及存储装置操作方法
US7511294B2 (en) Resistive memory element with shortened erase time
KR101519696B1 (ko) 기억 소자 및 기억 장치
KR101913860B1 (ko) 기억 소자 및 기억 장치
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
CN102683349A (zh) 存储元件和存储装置
KR20060082038A (ko) 기억소자 및 기억장치
JP5724651B2 (ja) 記憶素子および記憶装置
CN102376354A (zh) 存储元件和存储装置
JP2008047709A (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161230

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan

Patentee before: Sony Corporation