JP2013201405A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2013201405A
JP2013201405A JP2012070408A JP2012070408A JP2013201405A JP 2013201405 A JP2013201405 A JP 2013201405A JP 2012070408 A JP2012070408 A JP 2012070408A JP 2012070408 A JP2012070408 A JP 2012070408A JP 2013201405 A JP2013201405 A JP 2013201405A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
wiring
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012070408A
Other languages
English (en)
Inventor
Hidemiki Iguma
英幹 猪熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012070408A priority Critical patent/JP2013201405A/ja
Priority to US13/600,719 priority patent/US8822968B2/en
Publication of JP2013201405A publication Critical patent/JP2013201405A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Abstract

【課題】信頼性の高い不揮発性記憶装置を提供する。
【解決手段】実施形態の不揮発性記憶装置は、第１配線層と、前記第１配線層と交差する第２配線層と、前記第１配線層と前記第２配線層とが交差する位置に設けられた第１記憶層と、を備え、前記第１記憶層は、前記第１配線層に接し、前記第１配線層は、前記第１記憶層に金属イオンを供給することが可能である。
【選択図】図１

Description

本発明の実施形態は、不揮発性記憶装置に関する。
従来、大容量の不揮発性記憶装置としては、ＮＡＮＤ型フラッシュメモリが多く用いられてきた。しかし、素子の微細化にともなって物理限界に近づきつつあり、最近では強誘電体メモリ、磁気抵抗メモリ、相変化メモリ、抵抗変化型メモリ等の新たなメモリが開発されている。なかでも、抵抗可変型メモリの１つとしてＣＢＲＡＭ（Conductive Bridging Random Access Memory）の１種であるイオンメモリが注目されている。
イオンメモリのメモリセルは通常、書き換え可能な記憶層（Rewritable層）と、この層に金属原子を導入するための金属イオン供給層、および金属イオン供給層とは逆側に配置された対向電極層を有する。
このイオンメモリをセルアレイとして用いる場合は、外部から電位ないし電流を印加して書き込み、消去、および読み出しを行うために、メモリセルの上下にワード線およびビット線を配設する。最も集積度が高いと考えられているのが、ビット線とワード線とが交差するように配設して、ビット線とワード線とを交互に積層化する、いわゆるクロスポイント型メモリである。このメモリセルをセルアレイとして用いる場合は、整流機能を有する必要があるが、このときそれぞれのメモリセルに整流素子を直列に接続する以外に、対抗電極に整流機能を持たせる研究も進められている。
このようなイオンメモリにおいては、メモリセルの微細化にともない、製造プロセス中にパターン倒壊やパターン歪みが起きにくい信頼性の高い構造のメモリセルが求められている。
特開２０１１−１６５２９７号公報
本発明が解決しようとする課題は、信頼性の高い不揮発性記憶装置を提供することである。
実施形態の不揮発性記憶装置は、第１配線層と、前記第１配線層と交差する第２配線層と、前記第１配線層と前記第２配線層とが交差する位置に設けられた第１記憶層と、を備え、前記第１記憶層は、前記第１配線層に接し、前記第１配線層は、前記第１記憶層に金属イオンを供給することが可能な層である。
第１実施形態に係る不揮発性記憶装置の斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第２実施形態に係る不揮発性記憶装置の斜視模式図である。 第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。 第３実施形態に係る不揮発性記憶装置の斜視模式図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る不揮発性記憶装置の斜視模式図である。
第１実施形態に係る不揮発性記憶装置１は、抵抗可変型メモリの１つであるイオンメモリ（ＣＢＲＡＭ）装置である。
不揮発性記憶装置１は、配線層３０（第１配線層３０）と、配線層３０と交差する配線層５０（第２配線層５０）と、配線層３０と配線層５０とが交差する位置に設けられた記憶層３２（第１記憶層３２）と、を備える。また、不揮発性記憶装置１は、配線層３０と交差し、配線層５０とは反対側に設けられた配線層１０（第３配線層１０）と、配線層３０と配線層１０とが交差する位置に設けられた記憶層１４（第２記憶層１４）と、配線層３０と記憶層１４とのあいだに介設されたメタル層１６と、を備える。
配線層１０、配線層３０、および配線層５０は、Ｚ方向に積層されている。配線層３０は、Ｘ方向に延在する。配線層５０および配線層１０のそれぞれは、Ｘ方向およびＺ方向に直行するＹ方向に延在する。
このほか、不揮発性記憶装置１は、記憶層３２と配線層５０とのあいだに設けられた対向電極層３４（第１対向電極層３４）と、メタル層３６と、を備える。不揮発性記憶装置１は、配線層１０と記憶層１４とのあいだに設けられた対向電極層１２（第２対向電極層１２）を備える。また、配線層３０と記憶層３２と対向電極層３４とからなる組を記憶セル４５（第１記憶セル４５）とする。また、対向電極層１２と記憶層１４とメタル層１６とからなる組を記憶セル２５（第２記憶セル２５）とする。さらに、不揮発性記憶装置１は、配線層のあいだ、および記憶セルのあいだに層間絶縁膜を備える（図１では不図示）。なお、記憶層については、ＲＷ（Rewritable）層と称してもよい。
記憶層３２は、配線層３０に接している。配線層３０は、例えば、ビット線であるとともに、記憶層３２に金属イオンを供給することが可能な金属イオン供給層として機能する。ここで金属イオン供給層とは、金属イオンがイオン化する前の金属からなる層、または金属イオンを含む層である。また、メタル層１６は、記憶層１４に金属イオンを供給することが可能な金属イオン供給層であるとともに、不揮発性記憶装置１の製造過程においては、ＣＭＰ（Chemical Mechanical Polishing）の際のストッパ層として機能する（後述）。配線層５０および配線層１０は、例えば、ワード線であるとする。
このような構造により、一本の配線層３０で、その上下の記憶セル２５、４５への情報の書き込み、消去、および読み出しの操作を行うことができる。例えば、記憶セル４５への書き込みについては、ビット線である配線層３０に正極、ワード線である配線層５０に負極を印加する。すると、配線層３０に含まれる金属がイオン化して配線層５０側に引き寄せられ、金属イオンが記憶層３２に導入される。このため、記憶層３２の電気抵抗が低下し、その低下とともに記憶層３２が導電性を持つようになる。その結果、配線層３０と配線層５０とのあいだに電流が流れる。この動作を書き込み（または、セット動作）という。
逆に、ビット線である配線層３０に負極、ワード線である配線層５０に正極を印加する。すると、記憶層３２に導入されていた金属イオンが配線層３０に戻され、書き込み前の高い抵抗値にリセットされる。この動作を消去（または、リセット動作）という。
配線層３０およびメタル層１６に含まれる金属は、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、およびＴｉの群から選択される少なくとも１つの金属である。また、配線層３０およびメタル層１６に含まれる金属としては、Ａｇを、Ｗ、Ｔａ、Ｍｏのいずれかに含有させた合金でもよい。記憶層に導入される金属イオンは、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、およびＴｉの群から選択される少なくとも１つの金属イオンである。
記憶層３２および記憶層１４の材料としては、ａ−Ｓｉ（アモルファスシリコン）のほか、ＳｉＯ２、Ｓｉ３Ｎ４等の絶縁材、もしくは、ＨｆＯ２、ＴｉＯ２、ＷＯ２等の遷移金属系の酸化物等が用いられる。対向電極層１２、３４の材料としては、ｄｏｐｅｄ−Ｐｏｌｙ−Ｓｉ、メタル、およびそれらの積層膜等が用いられる。対向電極層１２、３４は、材料の選択によってＲＷ層との組み合わせにおいて整流特性をもたせることも可能である。配線層５０および配線層１０は、Ｗ、Ｍｏ、Ａｌ、Ｔｉ、Ｔａの群から選択される少なくとも金属を含む。メタル層３６の材料は、Ｗ、Ｍｏ等である。
なお、不揮発性記憶装置１は、図１に表される部位のほか、配線層１０の下に図示しない下地層（例えば、層間絶縁膜）を備え、さらに下地層の下にそれぞれのメモリセルを駆動するための集積回路を備える。また、配線層１０および配線層５０をビット線、配線層３０をワード線としてもよい。
第１実施形態に係る不揮発性記憶装置１の製造過程について説明する。
図２〜図６は、第１実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。
まず、図２（ａ）に表されるように、図示しない下地層上に、ワード線として加工される前の配線層１０を形成するほか、さらに、配線層１０上に、対向電極層１２、記憶層１４、金属イオン供給層となるメタル層１６、および絶縁性のハードマスク層１８を、この順に形成する。すなわち、下地層上に、配線層１０／対向電極層１２／記憶層１４／メタル層１６を有する積層膜２０を形成する。
ハードマスク層１８の材料は、例えば、Ｓｉ３Ｎ４、ＳｉＯ２等である。メタル層１６は、電気伝導性を有し、後述するＣＭＰ（Chemical Mechanical Polishing）を行う際のストッパ層として機能する。
次に、図２（ｂ）に表されるように、リソグラフィ法およびＲＩＥ（Reactive Ion Etching）法により積層膜２０をＸ方向に複数に分割して、積層膜２０がＹ方向にのびるラインになるように加工する。この段階において、Ｙ方向にのびる配線層１０（例えば、ワード線）が形成される。
次に、図３（ａ）に表されるように、隣り合う積層膜２０のあいだに層間絶縁膜２２を堆積する。層間絶縁膜２２の材料は、ＳｉＯ２、ＳｉＯＣ等である。上述したハードマスク層１８については、ＣＭＰによってメタル層１６の表面を停止位置として除去される。これにより、積層膜２０の表面が平坦化される。
次に、図３（ｂ）に表されるように、積層膜２０の上および層間絶縁膜２２の上に、ビット線として加工される前の配線層３０を堆積する。続けて、金属イオン供給層ともなる配線層３０の上に、記憶層３２、対向電極層３４、メタル層３６、および絶縁性のハードマスク層３８を、この順に形成する。すなわち、積層膜２０の上および層間絶縁膜２２の上に、配線層３０／記憶層３２／対向電極層３４／メタル層３６を有する積層膜４０を形成する。
ハードマスク層３８の材料は、例えば、Ｓｉ３Ｎ４、ＳｉＯ２等である。メタル層３６は、電気伝導性を有し、後述するＣＭＰを行う際のストッパ層として機能する。
次に、図４（ａ）に表されるように、リソグラフィ法およびＲＩＥ法を用いて、積層膜４０をＹ方向に複数に分割し、積層膜４０がＸ方向にのびるラインになるように加工する。さらに、積層膜４０下に位置する積層膜２０をＹ方向に分割する。ただし、この段階では配線層１０をＲＩＥ加工しない。すなわち、メタル層３６、対向電極層３４、記憶層３２、金属イオン供給層ともなる配線層３０、メタル層１６、記憶層１４、および対向電極層１２をエッチングする。さらに、層間絶縁膜２２もＲＩＥ加工する。
この段階において、対向電極層１２、記憶層１４、およびメタル層１６は、Ｘ方向とＹ方向とに分割されたため、直方体状の記憶セル２５が形成される。また、Ｘ方向にのびる配線層３０（例えば、ビット線）が形成される。
次に、図４（ｂ）に表されるように、隣り合う積層膜４０のあいだ、および記憶セル２５のあいだに層間絶縁膜４２を堆積する。層間絶縁膜４２の材料は、ＳｉＯ２、ＳｉＯＣ等である。上述したハードマスク層３８については、ＣＭＰによってメタル層１６の表面を停止位置として除去される。これにより、積層膜４０の表面が平坦化される。
次に、図５（ａ）に表されるように、積層膜４０の上および層間絶縁膜４２の上に、ワード線として加工される前の配線層５０を形成するほか、配線層５０の上に、ハードマスク層５２を形成する。
次に、図５（ｂ）に表されるように、リソグラフィ法およびＲＩＥ法を用いて、配線層５０、メタル層３６、対向電極層３４、および記憶層３２をさらにＸ方向に分割する。さらに、層間絶縁膜４２もＲＩＥ加工する。
この段階において、対向電極層３４および記憶層３２は、Ｘ方向とＹ方向とに分割されたため、記憶セル４５が形成される。さらに、Ｙ方向にのびる配線層５０（例えば、ワード線）が形成される。
次に、図６に表されるように、隣り合う配線層５０のあいだに層間絶縁膜５４を塗布する。さらに、続いて、ＣＭＰにより、メタル層３６の表面を停止位置として、上述したハードマスク層５２を除去する。
このような製造過程によって、２マット３配線のクロスポイント型の不揮発性記憶装置１が形成される。
参考例に係る不揮発性記憶装置の製造過程について説明する。
図７〜図１１は、参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。
まず、図７（ａ）に表されるように、図示しない下地層上に、配線層１０を形成するほか、さらに、配線層１０上に、対向電極層１２、記憶層１４、金属イオン供給層１５、メタル層１７、および絶縁性のハードマスク層１８を、この順に形成する。すなわち、下地層上に、配線層１０／対向電極層１２／記憶層１４／金属イオン供給層１５／メタル層１７を有する積層膜２０を形成する。金属イオン供給層１５は、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、およびＴｉの群から選択される少なくとも１つの金属を含む。メタル層１７は、電気伝導性を有し、ＣＭＰを行う際のストッパ層として機能する。メタル層１７の材料は、Ｗ、Ｍｏ等である。
次に、図７（ｂ）に表されるように、リソグラフィ法およびＲＩＥ法により積層膜２０をＸ方向に複数に分割して、積層膜２０がＹ方向にのびるラインになるように加工する。この段階において、Ｙ方向にのびる配線層１０（ワード線）が形成される。
次に、図８（ａ）に表されるように、隣り合う積層膜２０のあいだに層間絶縁膜２２を堆積する。上述したハードマスク層１８については、ＣＭＰによってメタル層１６の表面を停止位置として除去される。
次に、図８（ｂ）に表されるように、積層膜２０の上および層間絶縁膜２２の上に、ビット線として加工される前の配線層３１を堆積する。配線層３１の材料は、Ｗ、Ｍｏ等である。続けて、配線層３１の上に、金属イオン供給層３３、記憶層３２、対向電極層３４、メタル層３６、および絶縁性のハードマスク層３８を、この順に形成する。すなわち、積層膜２０の上および層間絶縁膜２２の上に、配線層３１／金属イオン供給層３３／記憶層３２／対向電極層３４／メタル層３６を有する積層膜４０を形成する。金属イオン層３３は、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、およびＴｉの群から選択される少なくとも１つの金属を含む。
次に、図９（ａ）に表されるように、リソグラフィ法およびＲＩＥ法を用いて、積層膜４０をＹ方向に複数に分割し、積層膜４０がＸ方向にのびるラインになるように加工する。さらに、積層膜４０下に位置する積層膜２０をＹ方向に分割する。ただし、この段階では配線層１０をＲＩＥ加工しない。すなわち、メタル層３６、対向電極層３４、記憶層３２、金属イオン供給層３３、配線層３１、メタル層１７、金属イオン供給層１５、記憶層１４、および対向電極層１２をエッチングする。さらに、層間絶縁膜２２をＲＩＥ加工する。
この段階において、対向電極層１２、記憶層１４、金属イオン供給層１５、およびメタル層１７は、Ｘ方向とＹ方向とに分割されたため、直方体状の記憶セル２５が形成される。また、Ｘ方向にのびる配線層３１（ビット線）が形成される。
次に、図９（ｂ）に表されるように、隣り合う積層膜４０のあいだ、および記憶セル２５のあいだに層間絶縁膜４２を堆積する。上述したハードマスク層３８については、ＣＭＰによってメタル層１６の表面を停止位置として除去される。
次に、図１０（ａ）に表されるように、積層膜４０の上および層間絶縁膜４２の上に、ワード線として加工される前の配線層５０を形成するほか、配線層５０の上に、ハードマスク層５２を形成する。
次に、図１０（ｂ）に表されるように、リソグラフィ法およびＲＩＥ法を用いて、配線層５０、メタル層３６、対向電極層３４、記憶層３２、および金属イオン供給層３３をさらにＸ方向に分割する。さらに、層間絶縁膜４２をＲＩＥ加工する。
この段階において、対向電極層３４、記憶層３２、および金属イオン供給層３３は、Ｘ方向とＹ方向とに分割されたため、記憶セル４５が形成される。さらに、Ｙ方向にのびる配線層５０（ワード線）が形成される。
次に、図１１（ａ）に表されるように、隣り合う配線層５０のあいだに層間絶縁膜５４を塗布する。さらに、続いて、ＣＭＰにより、メタル層３６の表面を停止位置として、上述したハードマスク層５２を除去する。
このような製造過程によって、２マット３配線のクロスポイント型の不揮発性記憶装置５００が形成される。図１１（ｂ）には、層間絶縁膜を取り除いた場合の不揮発性記憶装置５００の様子が表されている。
参考例においても、記憶セル２５、４５のそれぞれを直方体状にＲＩＥ法により加工する。ただし、参考例においては、第１実施形態に比べて、金属イオン供給層１５、３３のそれぞれを付設している。従って、参考例では、金属イオン供給層１５の膜厚と金属イオン供給層３３の膜厚とを足し合わせた分、ハードマスク層３８の厚みを増加させなければならない（図９（ａ）参照）。
例えば、図９（ａ）に例示されるＲＩＥ加工では、ハードマスク層３８の材料と層間絶縁膜２２の材料とがともにＳｉＯ２である場合、層間絶縁膜２２がエッチングされる際に、ハードマスク層３８もエッチングされてしまう。これは、ハードマスク層３８の材料と層間絶縁膜２２の材料とが同じだからである。従って、参考例では、高選択比（ハードマスク層とハードマスク層以外の部位とのエッチング速度の比）を達成するために、ハードマスク層３８の厚みをなるべく厚くしている。
しかし、ハードマスク層３８の厚みを増加させると、素子の微細化にともない、ハードマスク層３８が膜として有する応力によって製造過程中にパターンが倒壊したり、パターンが歪んだりするという不具合がある。これが素子微細化の障壁となっている。
これに対し、第１実施形態に係る不揮発性記憶装置１では、参考例に係る配線層３１を、金属イオン供給源である配線層３０にしている。すなわち、不揮発性記憶装置１では、配線層３０において金属イオン供給層とビット線と兼用している。
また、第１実施形態に係る不揮発性記憶装置１では、参考例に係る金属イオン供給層１５、３３の形成を省略し、参考例に係るメタル層１７（ＣＭＰ用のストッパ層）を金属イオン供給源であるメタル層１６にしている。
すなわち、第１実施形態では、金属イオン供給層１５、３３を堆積する工程を省略できるだけでなく、ＲＩＥ加工の加工対象膜厚を低減させている。従って、ハードマスク層の厚みを、この分、薄くすることができる。この結果、第１実施形態では、上述した微細化に対する障壁が低下する。これにより、微細化が進んでも信頼性の高い不揮発性記憶装置が形成される。さらに、金属イオン供給層１５、３３を堆積する必要がない分、記憶セルの厚みが薄くなり、不揮発性記憶装置の薄型化・小型化が可能になる。また、記憶セルの厚みが薄くなるので、記憶セルの機械的強度が増加する。
（第２実施形態）
図１２は、第２実施形態に係る不揮発性記憶装置の斜視模式図である。
第２実施形態に係る不揮発性記憶装置２は、抵抗可変型メモリの１つであるイオンメモリ装置である。
不揮発性記憶装置２は、配線層１３０と、配線層１３０と交差する配線層１５０と、配線層１３０と配線層１５０とが交差する位置に設けられた記憶層１３２と、を備える。また、不揮発性記憶装置２は、配線層１３０と交差し、配線層１５０とは反対側に設けられた配線層１１０と、配線層１３０と配線層１１０とが交差する位置に設けられた記憶層１１４と、を備える。
配線層１１０、配線層１３０、および配線層１５０は、Ｚ方向に積層されている。配線層１３０は、Ｘ方向に延在する。配線層１５０および配線層１１０のそれぞれは、Ｘ方向およびＺ方向に直行するＹ方向に延在する。
このほか、不揮発性記憶装置２は、隣り合う配線層１５０のあいだに設けられた芯材２００と、隣り合う配線層１５０のあいだに設けられた層間絶縁膜２１０と、を備える。換言すれば、配線層１５０は、芯材２００と層間絶縁膜２１０とによって挟まれている。
また、不揮発性記憶装置２は、隣り合う配線層１１０のあいだに設けられた芯材２３０と、隣り合う配線層１１０のあいだに設けられた層間絶縁膜２２０と、を備える。換言すれば、配線層１１０は、芯材２３０と層間絶縁膜２２０とによって挟まれている。
また、不揮発性記憶装置２は、隣り合う配線層１３０のあいだに設けられた芯材２４０と、隣り合う配線層１３０のあいだに設けられた層間絶縁膜２５０と、を備える。換言すれば、配線層１５０は、芯材２４０と層間絶縁膜２５０とによって挟まれている。
配線層１３０の材料は、配線層３０と同じである。配線層１３０は、例えば、ビット線であるとともに、金属イオン供給層である。配線層１５０および配線層１１０は、例えば、ワード線である。記憶層１１４、１３２のそれぞれは、配線層１３０に接している。
記憶層１３２および記憶層１１４の材料としては、ａ−Ｓｉ（アモルファスシリコン）のほか、ＳｉＯ２、Ｓｉ３Ｎ４等の絶縁材、もしくは、ＨｆＯ２、ＴｉＯ２、ＷＯ２等の遷移金属系の酸化物等が用いられる。配線層１５０および配線層１１０は、Ｗ、Ｍｏ、Ａｌ、Ｔｉ、Ｔａの群から選択される少なくとも金属を含む。芯材２００、２３０、２４０の材料はＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＣ等である。層間絶縁膜２１０、２２０、２５０の材料は、ＳｉＯ２、ＳｉＯＣ等である。
なお、不揮発性記憶装置１は、図１に表される部位のほか、配線層１１０の下に図示しない下地層（例えば、層間絶縁膜）を備え、さらに下地層の下にそれぞれのメモリセルを駆動するための集積回路を備える。また、配線層１１０および配線層１５０をビット線、配線層１３０をワード線としてもよい。
このような構造により、一本の配線層１３０で、その上下の記憶層１３２、１１４への情報の書き込み、消去、および読み出しの操作を行うことができる。
第２実施形態に係る不揮発性記憶装置２の製造過程について説明する。
図１３〜図１７は、第２実施形態に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。
まず、図１３（ａ）に表されるように、リソグラフィ法およびＲＩＥ法により、Ｘ方向に分割され、Ｙ方向にのびる芯材２３０を形成する。続いて、配線層１１０の膜厚がどこでも一様になるように、芯材２３０を配線層１１０で被覆する。
次に、図１３（ｂ）に表されるように、ＲＩＥ法により、配線層１１０が芯材２３０の側壁を覆うように、配線層１１０を加工する。
次に、図１４（ａ）に表されるように、隣り合う配線層１１０のあいだに層間絶縁膜２２０を堆積する。さらに、配線層１１０、層間絶縁膜２２０、および芯材２３０の表面をＣＭＰによって平坦化する。この段階において、Ｙ方向にのびる配線層１１０が形成される。
次に、図１４（ｂ）に表されるように、配線層１１０の上、層間絶縁膜２２０の上、および芯材２３０の上に、記憶層１１４を形成する。続いて、記憶層１１４の上に、芯材２４０を形成する。
次に、図１５（ａ）に表されるように、リソグラフィ法およびＲＩＥ法により、芯材２４０をＹ方向に分割し、Ｘ方向にのびる芯材２４０を形成する。この段階で、配線層１１０と交差する芯材２４０が形成される。
次に、図１５（ｂ）に表されるように、配線層１３０の膜厚がどこでも一様になるように、芯材２４０を金属イオン供給層を兼ねる配線層１３０で被覆した後、ＲＩＥ法により、配線層１３０が芯材２４０の側壁を覆うように、配線層１３０を加工する。
次に、図１６（ａ）に表されるように、隣り合う配線層１３０のあいだに層間絶縁膜２５０を堆積する。さらに、ＣＭＰにより、配線層１３０、芯材２４０、および層間絶縁膜２５０の表面を平坦化する。この段階において、Ｘ方向にのびる配線層１３０が形成される。
次に、図１６（ｂ）に表されるように、配線層１３０の上、芯材２４０の上、および層間絶縁膜２５０の上に、記憶層１３２を形成する。さらに、記憶層１３２の上に、芯材２００を形成する。
次に、図１７（ａ）に表されるように、リソグラフィ法およびＲＩＥ法により、芯材２００を配線層１３０と交差するように加工する。
次に、図１７（ｂ）に表されるように、配線層１５０の膜厚がどこでも一様になるように、芯材２００を配線層１５０で被覆した後、ＲＩＥ法により、配線層１５０が芯材２００の側壁を覆うように、配線層１５０を加工する。
この後は、隣り合う配線層１５０のあいだに層間絶縁膜２１０を堆積し、層間絶縁膜２１０、芯材２００、および配線層１５０の表面をＣＭＰにより平坦化する。
このような製造過程によって、２マット３配線のクロスポイント型の不揮発性記憶装置２が形成される。
参考例に係る不揮発性記憶装置の製造過程について説明する。
図１８〜図２２は、参考例に係る不揮発性記憶装置の製造過程を説明するための斜視模式図である。
まず、図１８（ａ）に表されるように、図１４（ａ）と同じ状態、すなわち、配線層１１０、層間絶縁膜２２０、および芯材２３０がＹ方向にのびる状態を準備する。
次に、図１８（ｂ）に表されるように、配線層１１０の上、層間絶縁膜２２０の上、および芯材２３０の上に、対向電極層１１２、記憶層１１４、および金属イオン供給層１１５を形成する。続いて、金属イオン供給層１１５の上に、芯材２４０を形成する。
次に、図１９（ａ）に表されるように、リソグラフィ法およびＲＩＥ法により、芯材２４０をＹ方向に分割し、Ｘ方向にのびる芯材２４０を形成する。この段階で、配線層１１０と交差する芯材２４０が形成される。
次に、図１９（ｂ）に表されるように、配線層１３０の膜厚がどこでも一様になるように、芯材２４０を配線層１３０で被覆した後、ＲＩＥ法により、配線層１３０が芯材２４０の側壁を覆うように、配線層１３０を加工する。
次に、図２０（ａ）に表されるように、隣り合う配線層１３０のあいだに層間絶縁膜２５０を堆積する。さらに、ＣＭＰにより、配線層１３０、芯材２４０、および層間絶縁膜２５０の表面を平坦化する。この段階において、Ｘ方向にのびる配線層１３０が形成される。
次に、図２０（ｂ）に表されるように、配線層１３０の上、芯材２４０の上、および層間絶縁膜２５０の上に、金属イオン供給層１３３、記憶層１３２、および対向電極層１３４を形成する。さらに、対向電極層１３４の上に、芯材２００を形成する。
次に、図２１（ａ）に表されるように、リソグラフィ法およびＲＩＥ法により、芯材２００を配線層１３０と交差するように加工する。
次に、図２１（ｂ）に表されるように、配線層１５０の膜厚がどこでも一様になるように、芯材２００を配線層１５０で被覆した後、ＲＩＥ法により、配線層１５０が芯材２００の側壁を覆うように、配線層１５０を加工する。
次に、図２２に表されるように、隣り合う配線層１５０のあいだに層間絶縁膜２１０を堆積し、層間絶縁膜２１０、芯材２００、および配線層１５０の表面をＣＭＰにより平坦化する。
このような製造過程によって、２マット３配線のクロスポイント型の不揮発性記憶装置６００が形成される。
しかし、不揮発性記憶装置６００では、記憶セル間で金属イオン供給層１１５、１３３および対向電極層１１２、１３４が架設されている。この金属イオン供給層１１５、１３３および対向電極層１１２、１３４は電気伝導性を有するので、不揮発性記憶装置６００では、記憶セル間で電流リークが生じる可能性がある。この電流リークを防止するには、別途、防止手段が必要になる。
これを回避するためには、層間絶縁膜２５０、２１０を堆積する前に芯材２４０、２００を除去して、配線層１３０、１５０をマスク部材として、金属イオン供給層１１５、１３３および対向電極層１１２、１３４をＲＩＥ法により分割することが必要になる。しかし、このような分割処理は、工程数の増加につながり、コスト増加を招来する。また、配線層１３０、１５０をマスク部材とする手法は、ＲＩＥの際に生じる配線層１３０、１５０のいわゆる膜減りによって、配線層１３０、１５０の薄膜化を招来する。このため、配線層１３０、１５０の電気抵抗が増加するという不具合がある。
これに対し、第２実施形態では、参考例に係る対向電極層１１２、１３４のそれぞれを、配線層１１０、１５０のそれぞれに共通化している。さらに、配線層１３０自体を金属イオン供給源としているので、参考例に係る金属イオン供給層１１５、１３３を要しない。また、第２実施形態では、高選択比を達成するＲＩＥ技術は用いられず、これに応じてハードマスク層３８も用いられない。
これにより、第１実施形態の参考例で挙げたパターン倒壊等も回避され、さらに記憶セル間の電流リークが防止された信頼性の高い不揮発性記憶装置が実現する。
（第３実施形態）
図２３は、第３実施形態に係る不揮発性記憶装置の斜視模式図である。
第３実施形態に係る不揮発性記憶装置３の基本構成は、第２実施形態に係る不揮発性記憶装置２と同じである。ただし、不揮発性記憶装置３においては、配線層１５０と記憶層１３２とのあいだに、記憶層１３２への金属イオンの拡散を抑制する拡散防止膜３００が設けられ、かつ配線層１５０が配線層１３０と同様に金属イオン供給層と同じ材料で構成されていることである。あるいは、記憶層１１４と配線層１１０とのあいだに、記憶層１１４への金属イオンの拡散を抑制する拡散防止膜３１０が設けられ、かつ配線層１１０が配線層１３０と同様に金属イオン供給層と同じ材料で構成されていることである。拡散防止膜３００、３１０の材料は、ＳｉＯ２、Ｓｉ３Ｎ４等である。拡散防止膜３００、３１０の膜厚は、金属イオンの拡散を抑制しつつ、トンネル電流を阻害しない程度の薄膜に設定されている。
このような拡散防止膜を設けたとき、書き込み、消去は次のように行われる。例えば、記憶層１３２への書き込みについては、ビット線である配線層１３０に正極、ワード線である配線層１５０に負極を印加する。拡散防止膜３００の膜厚は、トンネル電流を阻害しない程度の薄膜に設定されているので、記憶層１３２内に電界の勾配が形成する。すると、配線層１３０に含まれる金属がイオン化して配線層１５０側に引き寄せられ、金属イオンが記憶層１３２に導入される。このため、記憶層３２の電気抵抗が低下し、その低下とともに記憶層３２が導電性を持つようになる。
一方、ビット線である配線層１３０に負極、ワード線である配線層１５０に正極を印加すると、記憶層１３２に導入されていた金属イオンが配線層１３０に戻され、書き込み前の高い抵抗値にリセットされる。この際、拡散防止膜３００の存在により、配線層１５０からは記憶層１３２に金属イオンは導入されない。従って、記憶層１３２は、低い抵抗から高い抵抗へ移行する。
また、不揮発性記憶装置３においては、配線層１５０および配線層１１０が金属イオン供給層になっている。すなわち、第３実施形態では、配線層１１０、１５０の材料を配線層１３０の材料と同じなので、配線層１１０、１５０の材料と配線層１３０の材料とを変えることなく簡便に製造プロセスを進行させることができる。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズ等は、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、法的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、５００、６００ 不揮発性記憶装置
１０、３０、３１、５０、１１０、１３０、１５０ 配線層
１２、３４、１１２、１３４ 対向電極層
１４、３２、１１４、１３２ 記憶層
１５、３３、１１５、１３３ 金属イオン供給層
１６、１７ メタル層
１８、３８、５２ ハードマスク層
２０、４０ 積層膜
２２、４２、５４、２１０、２２０、２５０ 層間絶縁膜
２５、４５ 記憶セル
３６ メタル層
２００、２３０、２４０ 芯材
３００、３１０ 拡散防止膜

Claims (6)

  1. 第１配線層と、
    前記第１配線層と交差する第２配線層と、
    前記第１配線層と前記第２配線層とが交差する位置に設けられた第１記憶層と、
    前記第１配線層と交差し、前記第２配線層とは反対側に設けられた第３配線層と、
    前記第１配線層と前記第３配線層とが交差する位置に設けられた第２記憶層と、
    前記第３配線層と前記第２記憶層とのあいだに介設されたメタル層と、
    を備え、
    前記第１記憶層は、前記第１配線層に接し、
    前記第１配線層は、前記第１記憶層に金属イオンを供給することが可能な層であり、
    前記メタル層は、前記第２記憶層に金属イオンを供給することが可能な層である不揮発性記憶装置。
  2. 第１配線層と、
    前記第１配線層と交差する第２配線層と、
    前記第１配線層と前記第２配線層とが交差する位置に設けられた第１記憶層と、
    を備え、
    前記第１記憶層は、前記第１配線層に接し、
    前記第１配線層は、前記第１記憶層に金属イオンを供給することが可能な層である不揮発性記憶装置。
  3. 前記第１配線層と交差し、前記第２配線層とは反対側に設けられた第３配線層と、
    前記第１配線層と前記第３配線層とが交差する位置に設けられた第２記憶層と、
    前記第１配線層と前記第２記憶層とのあいだに介設されたメタル層と、
    をさらに備え、
    前記メタル層は、前記第２記憶層に金属イオンを供給することが可能な層である請求項２記載の不揮発性記憶装置。
  4. 前記第１配線層と交差し、前記第２配線層とは反対側に設けられた第３配線層と、
    前記第１配線層と前記第３配線層とが交差する位置に設けられた第２記憶層と、
    前記第２配線層と前記第１記憶層とのあいだ、または、第２記憶層と前記第３配線層とのあいだに設けられ、前記第１記憶層もしくは前記第２記憶層への前記金属イオンの拡散を抑制する拡散防止膜と、
    をさらに備えた請求項２記載の不揮発性記憶装置。
  5. 前記金属イオンは、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、およびＴｉの群から選択される少なくとも１つの金属イオンである請求項１〜４のいずれか１つに記載の不揮発性記憶装置。
  6. 前記第２配線層および前記第３配線層は、Ｗ、Ｍｏ、Ａｌ、Ｔｉ、Ｔａの群から選択される少なくとも１つの金属を含む請求項３〜５のいずれか１つに記載の不揮発性記憶装置。
JP2012070408A 2012-03-26 2012-03-26 不揮発性記憶装置 Pending JP2013201405A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012070408A JP2013201405A (ja) 2012-03-26 2012-03-26 不揮発性記憶装置
US13/600,719 US8822968B2 (en) 2012-03-26 2012-08-31 Nonvolatile memory device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012070408A JP2013201405A (ja) 2012-03-26 2012-03-26 不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2013201405A true JP2013201405A (ja) 2013-10-03

Family

ID=49210908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012070408A Pending JP2013201405A (ja) 2012-03-26 2012-03-26 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US8822968B2 (ja)
JP (1) JP2013201405A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103577A1 (ja) * 2012-12-26 2014-07-03 ソニー株式会社 記憶装置およびその製造方法
US9379163B1 (en) 2015-03-06 2016-06-28 Kabushiki Kaisha Toshiba Variable resistance memory device
WO2020166073A1 (ja) * 2019-02-15 2020-08-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US11387276B2 (en) 2020-02-26 2022-07-12 Kioxia Corporation Nonvolatile semiconductor storage device and method of manufacturing the same
US11527576B2 (en) 2020-02-20 2022-12-13 Kioxia Corporation Nonvolatile semiconductor storage device and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9076723B1 (en) * 2014-03-10 2015-07-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9985205B2 (en) 2015-09-10 2018-05-29 Toshiba Memory Corporation Layered cross-point semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001712A1 (fr) * 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
JP5446393B2 (ja) 2009-04-02 2014-03-19 ソニー株式会社 記憶素子とその製造方法および半導体記憶装置
JP2011124511A (ja) 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5630021B2 (ja) 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
JP5521612B2 (ja) 2010-02-15 2014-06-18 ソニー株式会社 不揮発性半導体メモリデバイス
JP5348108B2 (ja) 2010-10-18 2013-11-20 ソニー株式会社 記憶素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103577A1 (ja) * 2012-12-26 2014-07-03 ソニー株式会社 記憶装置およびその製造方法
JPWO2014103577A1 (ja) * 2012-12-26 2017-01-12 ソニーセミコンダクタソリューションズ株式会社 記憶装置およびその製造方法
US10186658B2 (en) 2012-12-26 2019-01-22 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing memory device
US9379163B1 (en) 2015-03-06 2016-06-28 Kabushiki Kaisha Toshiba Variable resistance memory device
WO2020166073A1 (ja) * 2019-02-15 2020-08-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US11527576B2 (en) 2020-02-20 2022-12-13 Kioxia Corporation Nonvolatile semiconductor storage device and manufacturing method thereof
US11387276B2 (en) 2020-02-26 2022-07-12 Kioxia Corporation Nonvolatile semiconductor storage device and method of manufacturing the same

Also Published As

Publication number Publication date
US20130248796A1 (en) 2013-09-26
US8822968B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
JP2013201405A (ja) 不揮発性記憶装置
US8766226B2 (en) Non-volatile semiconductor storage device and manufacturing method of non-volatile semiconductor storage device
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
WO2010026625A1 (ja) 不揮発性半導体記憶装置
JP2014039007A (ja) 半導体記憶装置及びその製造方法
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JP2011040483A (ja) 抵抗変化メモリ
JP2011181622A (ja) 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法
US9076723B1 (en) Non-volatile memory device and method for manufacturing same
KR20140092360A (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
JP2012146380A (ja) 半導体記憶装置
US9595564B1 (en) Semiconductor memory device and method of manufacturing the same
US20160093800A1 (en) Memory device
US9142512B2 (en) Semiconductor memory device having a wiring in which a step is provided
TW201803101A (zh) 半導體記憶裝置
US9379165B2 (en) Semiconductor memory device
JP2009283486A (ja) 不揮発性記憶装置及びその製造方法
US9947722B2 (en) Semiconductor memory device
JP6581370B2 (ja) 不揮発性記憶装置及びその製造方法
JP2011035202A (ja) 半導体記憶装置
JP2013069753A (ja) 半導体記憶装置およびその製造方法
JP2012204401A (ja) 磁気メモリ及びその製造方法
WO2010026624A1 (ja) 不揮発性半導体記憶装置の製造方法
US7105879B2 (en) Write line design in MRAM
WO2010084774A1 (ja) 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法