JP2011181622A - 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP2011181622A
JP2011181622A JP2010043117A JP2010043117A JP2011181622A JP 2011181622 A JP2011181622 A JP 2011181622A JP 2010043117 A JP2010043117 A JP 2010043117A JP 2010043117 A JP2010043117 A JP 2010043117A JP 2011181622 A JP2011181622 A JP 2011181622A
Authority
JP
Japan
Prior art keywords
lines
line
film
semiconductor substrate
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010043117A
Other languages
English (en)
Other versions
JP5450165B2 (ja
Inventor
Hiroyuki Nansei
宏之 南晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010043117A priority Critical patent/JP5450165B2/ja
Priority to US12/883,593 priority patent/US8431919B2/en
Publication of JP2011181622A publication Critical patent/JP2011181622A/ja
Priority to US13/868,440 priority patent/US8859327B2/en
Application granted granted Critical
Publication of JP5450165B2 publication Critical patent/JP5450165B2/ja
Priority to US14/483,954 priority patent/US9397144B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板の表面に略垂直な第１の面内に並んでおり、前記半導体基板の表面に沿ってそれぞれ延びた複数の第１のラインと、前記第１の面に沿った第２の面内に並んでおり、前記半導体基板の表面に略垂直にそれぞれ延びた複数の第２のラインと、前記複数の第１のラインと前記複数の第２のラインとの交差する位置に配された複数の不揮発性メモリセルとを備え、前記複数の不揮発性メモリセルのそれぞれは、抵抗変化素子と、前記抵抗変化素子に直列に接続された整流素子とを含み、前記抵抗変化素子は、前記第１の面と前記第２の面との間を前記複数の第２のラインに跨って連続的に延びた抵抗変化膜における前記第１のラインと前記第２のラインとの交差する部分を含む。
【選択図】図１

Description

本発明は、不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法に関する。
ＮＡＮＤ型フラッシュメモリに代表される不揮発性メモリは、大容量データ格納用として、携帯電話、デジタルスチルカメラ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリ、シリコンオーディオなどに広く用いられており、急速な微細化によるビットあたりの製造コストの削減によってさらに市場の拡大を続けている。しかしながら、ＮＡＮＤ型フラッシュメモリは、しきい値変動によって情報を記録するトランジスタ動作を利用しており、今後のさらなるスケーリングに対してトランジスタ特性の高均一化、高信頼性化、高速動作化および高集積化に限界があると言われており、新しい不揮発性メモリが求められている。
このような要求に応える不揮発性メモリとして、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）素子や抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子が挙げられる。これらの相変化メモリ素子や抵抗変化型メモリ素子は、抵抗材料の可変抵抗状態を利用して動作するために、書き込み／消去にトランジスタ動作が不要であり、また、抵抗材料のサイズを微細化するほど素子特性が改善するという特徴を有する。
抵抗変化型メモリでは、第１の方向に並行して延在する複数のワードラインと、第２の方向に並行して延在する複数のビットラインとの複数の交差部に、複数の抵抗変化素子がマトリックス状に配列される。また、抵抗変化型メモリにおいては、従来のＮＡＮＤ型フラッシュメモリとは異なり、電流量でセンシングを行うため、ワード線からビット線に向けて電流の向きを規制するためのダイオード（整流素子）が、各メモリセルの抵抗変化素子に直列に設けられる。
このように不揮発性メモリセルを水平方向に配列すると、ワードラインとビットラインとをそれぞれ異なるリソグラフィ工程でパターニングする必要がある。この場合、不揮発性メモリセルの配置密度を向上するためには、さらに配線層の数を増やして、不揮発性メモリセルの水平方向の配列を垂直方向に複数重ねる必要がある。配線層の数を増やすとリソグラフィ工程の数が増えるので、コスト削減効果は小さなものに留まってしまう。
それに対して、特許文献１には、絶縁膜及び第１の電極が交互に複数積層された積層構造を形成し、複数層の第１の電極を貫通する貫通孔を形成した後、貫通孔内に抵抗変化材料及び導電材料を順に埋め込むことにより、抵抗変化素子を形成することが記載されている。すなわち、抵抗変化素子において、貫通孔内に埋め込まれた抵抗変化材料で形成された抵抗変化部は、その外周面が第１の電極に接しており、その内周面が導電材料で形成された第２の電極に接している。抵抗変化素子において、第１の電極と第２の電極との間の電気抵抗値が異なる２つの状態（高抵抗状態および低抵抗状態）が存在する。これにより、特許文献１によれば、抵抗変化部の形成プロセスの負荷が低減されながら、素子の更なる微細化および高集積化に対応できる新たな構造を有する抵抗変化素子を提供できるとされている。
特許文献１に記載された技術では、半導体基板の主面（表面）に垂直な方向から見た場合に、第１の電極の幅を貫通孔の幅より太くする必要があるので、抵抗変化部（抵抗変化素子）を含むメモリセル（不揮発性メモリセル）の配置密度を向上しにくい。
特開２００９−８１２５１号公報
本発明は、抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、半導体基板と、前記半導体基板の表面に略垂直な第１の面内に並んでおり、前記半導体基板の表面に沿ってそれぞれ延びた複数の第１のラインと、前記第１の面に沿った第２の面内に並んでおり、前記半導体基板の表面に略垂直にそれぞれ延びた複数の第２のラインと、前記複数の第１のラインと前記複数の第２のラインとの交差する位置に配された複数の不揮発性メモリセルとを備え、前記複数の不揮発性メモリセルのそれぞれは、抵抗変化素子と、前記抵抗変化素子に直列に接続された整流素子とを含み、前記抵抗変化素子は、前記第１の面と前記第２の面との間を前記複数の第２のラインに跨って連続的に延びた抵抗変化膜における前記第１のラインと前記第２のラインとの交差する部分を含むことを特徴とする不揮発性半導体記憶装置が提供される。
また、本願発明の一態様によれば、半導体基板の上に、第１の層と第２の層とが交互にそれぞれ複数回積層された積層構造を形成する第１の工程と、前記積層構造の上に、互いに並んだ複数の第１のラインパターンを有する第１のマスクパターンを形成する第２の工程と、前記積層構造が、絶縁膜と導電膜とが交互に複数積層された複数のフィン形状体へ分割されるように、前記積層構造における前記第１のマスクパターンにより露出された領域を選択的にエッチングする第３の工程と、前記複数のフィン形状体のそれぞれにおける前記導電膜の露出した側面に抵抗変化膜を形成する第４の工程と、前記第４の工程を経た複数のフィン形状体の間に導電物質を埋め込む第５の工程と、前記複数のフィン形状体及び前記第５の工程で埋め込まれた導電物質の上に、前記フィン形状体と交差する方向へそれぞれ延び互いに並んだ複数の第２のラインパターンを有する第２のマスクパターンを形成する第６の工程と、前記第５の工程で埋め込まれた導電物質が前記半導体基板の表面に略垂直にそれぞれ延びた複数の柱状体へ分離されるように、前記埋め込まれた導電物質における前記第２のマスクパターンにより露出された領域を選択的にエッチングする第７の工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明によれば、抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法を提供することができるという効果を奏する。
図１は、第１の実施の形態にかかる不揮発性半導体記憶装置の構成を示す図。 図２は、第１の実施の形態にかかる不揮発性半導体記憶装置の断面構成を示す図。 図３は、第１の実施の形態にかかる不揮発性半導体記憶装置のレイアウト構成を示す図。 図４は、第１の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図５は、第１の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図６は、第１の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図７は、第１の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図８は、第１の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図９は、第１の実施の形態の変形例にかかる不揮発性半導体記憶装置の構成を示す図。 図１０は、第１の実施の形態の他の変形例にかかる不揮発性半導体記憶装置の構成を示す図。 図１１は、第２の実施の形態にかかる不揮発性半導体記憶装置の構成を示す図。 図１２は、第２の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図１３は、第２の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図１４は、第２の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図１５は、第２の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図１６は、第２の実施の形態の変形例にかかる不揮発性半導体記憶装置の構成を示す図。 図１７は、第３の実施の形態にかかる不揮発性半導体記憶装置の構成を示す図。 図１８は、第３の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図１９は、第３の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図２０は、第３の実施の形態にかかる不揮発性半導体記憶装置の製造方法を示す図。 図２１は、第４の実施の形態にかかる不揮発性半導体記憶装置の構成を示す図。 図２２は、第４の実施の形態にかかる不揮発性半導体記憶装置のレイアウト構成を示す図。 図２３は、比較例にかかる不揮発性半導体記憶装置のレイアウト構成を示す図。
以下に添付図面を参照して、本発明の実施の形態にかかる不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
第１の実施の形態にかかる不揮発性半導体記憶装置１について図１〜図３を用いて説明する。図１は、第１の実施の形態にかかる不揮発性半導体記憶装置１の構成を示す斜視図である。図２は、第１の実施の形態にかかる不揮発性半導体記憶装置１の断面構成及び回路構成を示す図である。図３は、第１の実施の形態にかかる不揮発性半導体記憶装置１のレイアウト構成を示す図である。
図１に示す不揮発性半導体記憶装置１は、半導体基板ＳＢ（図２（ａ）参照）、複数の第１のラインＬ１１〜Ｌ１４、複数の第２のラインＬ２１〜Ｌ２３（図３参照）、複数の第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３（図３参照）、複数の第４のラインＬ４１〜Ｌ４３、複数の第５のラインＬ５１〜Ｌ５３、複数の第１のプラグＰＧ１１１〜ＰＧ１１３、ＰＧ１２１〜ＰＧ１２３、複数の第２のプラグＰＧ２１〜ＰＧ２３、抵抗変化膜Ｒｅ１１、Ｒｅ１２、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２１、Ｒｅ２２、複数のＰ型ポリシリコン膜ＤＰ１１〜ＤＰ２２、複数のＩ型ポリシリコン膜ＤＩ１１〜ＤＩ２２、及び複数のＮ型ポリシリコン膜ＤＮ１１〜ＤＮ２２を備える。
半導体基板ＳＢ（図２（ａ）参照）は、例えば、シリコンなどの半導体で形成されている。
複数の第１のラインＬ１１、Ｌ１３は、半導体基板ＳＢの表面ＳＢａに略垂直な第１の面ＶＰ１１（図３参照）内において、互いに（例えば、互いに平行に）並んでいる。複数の第１のラインＬ１２、Ｌ１４は、半導体基板ＳＢの表面ＳＢａに略垂直な第１の面ＶＰ１２（図３参照）内において、互いに（例えば、互いに平行に）並んでいる。複数の第１のラインＬ１１〜Ｌ１４のそれぞれは、半導体基板ＳＢの表面ＳＢａ（図２（ａ）参照）に沿って延びている。なお、第１の面ＶＰ１１及び第１の面ＶＰ１２は、それぞれ、厳密な平面に限定されず、厳密な平面に交差する方向における多少の起伏（凹凸）を有した面であってもよい。
複数の第２のラインＬ２１〜Ｌ２３は、第２の面ＶＰ２（図３参照）内において、互いに（例えば、互いに平行に）並んでいる。第２の面ＶＰ２は、第１の面ＶＰ１１（又はＶＰ１２）に沿った面であり、例えば、第１の面ＶＰ１１（又はＶＰ１２）に平行な面である。複数の第２のラインＬ２１〜Ｌ２３のそれぞれは、半導体基板ＳＢの表面ＳＢａに略垂直に延びている（図２（ａ）参照）。なお、第２の面ＶＰ２は、厳密な平面に限定されず、厳密な平面に交差する方向における多少の起伏（凹凸）を有した面であってもよい。
複数の第３のラインＬ３１１〜Ｌ３１３は、第３の面ＶＰ３１（図３参照）内において、互いに（例えば、互いに平行に）並んでいる。第３の面ＶＰ３１は、第１の面ＶＰ１１を間にして第２の面ＶＰ２と反対側に配されかつ第１の面ＶＰ１１に沿った面である。第３の面ＶＰ３１は、例えば、第１の面ＶＰ１１に平行な面である。同様に、複数の第３のラインＬ３２１〜Ｌ３２３は、第３の面ＶＰ３２内において、互いに（例えば、互いに平行に）並んでいる。第３の面ＶＰ３２は、第１の面ＶＰ１２を間にして第２の面ＶＰ２と反対側に配されかつ第１の面ＶＰ１２に沿った面である。第３の面ＶＰ３２は、例えば、第１の面ＶＰ１２に平行な面である。複数の第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３のそれぞれは、半導体基板ＳＢの表面ＳＢａに略垂直に延びている（図２（ａ）参照）。なお、第３の面ＶＰ３１及び第３の面ＶＰ３２は、それぞれ、厳密な平面に限定されず、厳密な平面に交差する方向における多少の起伏（凹凸）を有した面であってもよい。
ここで、複数の第１のラインＬ１１〜Ｌ１４は、それぞれ、ワードラインとして機能する。このとき、複数の第２のラインＬ２１〜Ｌ２３及び複数の第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３は、それぞれ、ビットラインとして機能する。この場合、ワードラインが半導体基板ＳＢの表面ＳＢａに沿った方向に延びて並んでおり且つ複数層にわたって積層されており、ビットラインが半導体基板ＳＢの表面ＳＢａに略垂直な方向に延びて並んでいる。
あるいは、複数の第１のラインＬ１１〜Ｌ１４は、それぞれ、ビットラインとして機能する。このとき、複数の第２のラインＬ２１〜Ｌ２３及び複数の第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３は、それぞれ、ワードラインとして機能する。この場合、ビットラインが半導体基板ＳＢの表面ＳＢａに沿った方向に延びて並んでおり且つ複数層にわたって積層されており、ワードラインが半導体基板ＳＢの表面ＳＢａに略垂直な方向に延びて並んでいる。
また、図２（ｂ）に示すように、複数の第１のラインＬ１１〜Ｌ１４と複数の第２のラインＬ２１〜Ｌ２３との交差する位置には、複数の不揮発性メモリセルＭＣ１１１ａ、ＭＣ１２１ａ、ＭＣ１３１ａ、ＭＣ１４１ａ（第２のラインＬ２２，Ｌ２３と交差する不揮発性メモリセルについて図示せず）が配されている。不揮発性メモリセルＭＣ１１１ａ、ＭＣ１２１ａ、ＭＣ１３１ａ、ＭＣ１４１ａは、それぞれ、抵抗変化素子Ｒ１１１ａ、Ｒ１２１ａ、Ｒ１３１ａ、Ｒ１４１ａと、対応する抵抗変化素子と直列に接続されたダイオード（整流素子）Ｄ１１１ａ、Ｄ１２１ａ、Ｄ１３１ａ、Ｄ１４１ａとを含む。
同様に、複数の第３のラインＬ３１１〜Ｌ３２３と複数の第２のラインＬ２１〜Ｌ２３との交差する位置には、複数の不揮発性メモリセル（複数の第２の不揮発性メモリセル）ＭＣ１１２ａ、ＭＣ１２２ａ、ＭＣ１３２ａ、ＭＣ１４２ａ（第３のラインＬ３１２，Ｌ３１３，Ｌ３２２、Ｌ３２３と交差する不揮発性メモリセルについて図示せず）が配されている。不揮発性メモリセルＭＣ１１２ａ、ＭＣ１２２ａ、ＭＣ１３２ａ、ＭＣ１４２ａは、それぞれ、抵抗変化素子（第２の抵抗変化素子）Ｒ１１２ａ、Ｒ１２２ａ、Ｒ１３２ａ、Ｒ１４２ａと、対応する抵抗変化素子と直列に接続されたダイオード（第２の整流素子）Ｄ１１２ａ、Ｄ１２２ａ、Ｄ１３２ａ、Ｄ１４２ａとを含む。
図１に示す複数の第４のラインＬ４１〜Ｌ４３は、複数の第１のラインＬ１１、Ｌ１３を間にして互いに対向する複数の第２のラインＬ２１、Ｌ２２、Ｌ２３及び複数の第３のラインＬ３１１、Ｌ３１２、Ｌ３１３の上方を、第１のラインＬ１１（又はＬ１３）と交差するように延びている。複数の第４のラインＬ４１〜Ｌ４３は、半導体基板ＳＢの表面ＳＢａに平行な面（図示せず）内において、互いに（例えば、互いに平行に）並んでいる。複数の第４のラインＬ４１〜Ｌ４３は、複数の第１のラインＬ１２、Ｌ１４を間にして互いに対向する複数の第２のラインＬ２１、Ｌ２２、Ｌ２３及び複数の第３のラインＬ３２１、Ｌ３２２、Ｌ３２３の上方を、第１のラインＬ１２（又はＬ１４）と交差するように延びている。複数の第４のラインＬ４１〜Ｌ４３と複数の第１のラインＬ１１〜Ｌ１４との間には絶縁膜２１が配されている（図２（ａ）参照）。
複数の第５のラインＬ５１〜Ｌ５３は、複数の第１のラインＬ１１、Ｌ１３を間にして互いに対向する複数の第２のラインＬ２１、Ｌ２２、Ｌ２３及び複数の第３のラインＬ３１１、Ｌ３１２、Ｌ３１３と、半導体基板ＳＢとの間を、第１のラインＬ１１（又はＬ１３）と交差するように延びている。複数の第５のラインＬ５１〜Ｌ５３は、半導体基板ＳＢの表面ＳＢａに平行な面（図示せず）内において、互いに（例えば、互いに平行に）並んでいる。複数の第５のラインＬ５１〜Ｌ５３は、複数の第１のラインＬ１２、Ｌ１４を間にして互いに対向する複数の第２のラインＬ２１、Ｌ２２、Ｌ２３及び複数の第３のラインＬ３２１、Ｌ３２２、Ｌ３２３と、半導体基板ＳＢとの間を、第１のラインＬ１２（又はＬ１４）と交差するように延びている。複数の第５のラインＬ５１〜Ｌ５３と半導体基板ＳＢとの間には絶縁膜１１が配されている（図２（ａ）参照）。複数の第１のラインＬ１１〜Ｌ１４と複数の第５のラインＬ５１〜Ｌ５３との間には絶縁膜１２が配されている（図２（ａ）参照）。
複数の第１のプラグＰＧ１１１〜ＰＧ１１３のそれぞれは、第１のラインＬ１１（又はＬ１３）を間にして互いに対向する第２のラインＬ２１（又はＬ２２、Ｌ２３）及び第３のラインＬ３１１（又はＬ３１２、Ｌ３１３）の一方（すなわち第３のラインＬ３１１（又はＬ３１２、Ｌ３１３））と、第４のラインＬ４１（又はＬ４２、Ｌ４３）とを接続する。複数の第１のプラグＰＧ１２１〜ＰＧ１２３は、第１のラインＬ１２（又はＬ１４）を間にして互いに対向する第２のラインＬ２１（又はＬ２２、Ｌ２３）及び第３のラインＬ３２１（又はＬ３２２、Ｌ３２３）の一方（すなわち第３のラインＬ３２１（又はＬ３２２、Ｌ３２３））と、第４のラインＬ４１（又はＬ４２、Ｌ４３）とを接続する。
複数の第２のプラグＰＧ２１〜ＰＧ２３は、第１のラインＬ１１（又はＬ１３）を間にして互いに対向する第２のラインＬ２１（又はＬ２２、Ｌ２３）及び第３のラインＬ３１１（又はＬ３１２、Ｌ３１３）の他方（すなわち第２のラインＬ２１（又はＬ２２、Ｌ２３））と、第５のラインＬ５１（又はＬ５２、Ｌ５３）とを接続する。
抵抗変化膜Ｒｅ１１は、第１の面ＶＰ１１と第２の面ＶＰ２（図３参照）との間を複数の第２のラインＬ２１〜Ｌ２３に跨って連続的に延びている。抵抗変化膜Ｒｅ１２は、第１の面ＶＰ１２と第２の面ＶＰ２（図３参照）との間を複数の第２のラインＬ２１〜Ｌ２３に跨って連続的に延びている（図３参照）。具体的には、複数の抵抗変化膜Ｒｅ１１、Ｒｅ１２のそれぞれは、絶縁膜１２の上を、半導体基板ＳＢの表面ＳＢａに略垂直にフィン状に延びている。複数の抵抗変化膜Ｒｅ１１、Ｒｅ１２は、半導体基板ＳＢの表面ＳＢａに垂直な方向から見た場合に、互いに（例えば、互いに平行に）並んでいる（図３参照）。
図２（ａ）に示すように、抵抗変化素子Ｒ１１１ａ、Ｒ１３１ａは、それぞれ、抵抗変化膜Ｒｅ１１における第１のラインＬ１１、Ｌ１３と第２のラインＬ２１との交差する部分を、抵抗変化によりデータを記憶する記憶部Ｒ１１１、Ｒ１３１として含む。抵抗変化素子Ｒ１２１ａ、Ｒ１４１ａは、それぞれ、抵抗変化膜Ｒｅ１２における第１のラインＬ１２、Ｌ１４と第２のラインＬ２１との交差する部分を、抵抗変化によりデータを記憶する記憶部Ｒ１２１、Ｒ１４１として含む。
図１に示す抵抗変化膜（第２の抵抗変化膜）Ｒｅ２１は、第１の面ＶＰ１１と第３の面ＶＰ３１（図３参照）との間を複数の第３のラインＬ３１１〜Ｌ３１３に跨って連続的に延びている。抵抗変化膜（第２の抵抗変化膜）Ｒｅ２２は、第１の面ＶＰ１２と第３の面ＶＰ３２（図３参照）との間を複数の第３のラインＬ３２１〜Ｌ３２３に跨って連続的に延びている（図３参照）。具体的には、複数の抵抗変化膜Ｒｅ２１、Ｒｅ２２のそれぞれは、絶縁膜１２の上を、半導体基板ＳＢの表面ＳＢａに略垂直にフィン状に延びている。複数の抵抗変化膜Ｒｅ２１、Ｒｅ２２は、半導体基板ＳＢの表面ＳＢａに垂直な方向から見た場合に、互いに（例えば、互いに平行に）並んでいる（図３参照）。抵抗変化膜Ｒｅ２１、Ｒｅ２２は、それぞれ、第１のラインＬ１１、Ｌ１２を間にして抵抗変化膜Ｒｅ１１、Ｒｅ１２と対向している。
図２（ａ）に示すように、抵抗変化素子（第２の抵抗変化素子）Ｒ１１２ａ、Ｒ１３２ａは、それぞれ、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２１における第１のラインＬ１１、Ｌ１３と第３のラインＬ３１１との交差する部分を、抵抗変化によりデータを記憶する記憶部Ｒ１１２、Ｒ１３２として含む。抵抗変化素子（第２の抵抗変化素子）Ｒ１２２ａ、Ｒ１４２ａは、それぞれ、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２２における第１のラインＬ１２、Ｌ１４と第３のラインＬ３２１との交差する部分を、抵抗変化によりデータを記憶する記憶部Ｒ１２２、Ｒ１４２として含む。
上記の各抵抗変化素子Ｒ１１１ａ〜Ｒ１４２ａは、抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子である。この場合、抵抗変化膜Ｒｅ１１、Ｒｅ１２及び抵抗変化膜Ｒｅ２１、Ｒｅ２２は、それぞれ、例えば、ＺｎＭｎ２Ｏ４、ＮｉＯ、ＨｆＯ、ＴｉＯ２、ＳｒＺｒＯ３、Ｐｒ０．７Ｃａ０．３ＭｎＯ３のグループから選択される１つの材料（以下、抵抗変化材料とよぶ）で形成されている。なお、各抵抗変化素子Ｒ１１１ａ〜Ｒ１４２ａは、抵抗変化型メモリ素子である代わりに、相変化型メモリ（ＰＣＭ：Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）素子であってもよい。
図１に示す複数のＰ型ポリシリコン膜ＤＰ１１、ＤＰ１２は、それぞれ、第１のラインＬ１１、Ｌ１２と反対側において抵抗変化膜Ｒｅ１１、Ｒｅ１２に隣接している。複数のＰ型ポリシリコン膜ＤＰ２１、ＤＰ２２は、それぞれ、第１のラインＬ１１、Ｌ１２と反対側において抵抗変化膜Ｒｅ２１、Ｒｅ２２に隣接している。複数のＰ型ポリシリコン膜ＤＰ１１〜ＤＰ２２のそれぞれは、第２のライン又は第３のラインに対応した幅を有し、半導体基板ＳＢの表面ＳＢａに略垂直に延びている。複数のＰ型ポリシリコン膜ＤＰ１１〜ＤＰ２２のそれぞれは、Ｐ型の不純物を含んだポリシリコンで形成されている。
複数のＩ型ポリシリコン膜ＤＩ１１、ＤＩ１２は、それぞれ、抵抗変化膜Ｒｅ１１、Ｒｅ１２と反対側においてＰ型ポリシリコン膜ＤＰ１１、ＤＰ１２に隣接している。複数のＩ型ポリシリコン膜ＤＩ２１、ＤＩ２２は、それぞれ、抵抗変化膜Ｒｅ２１と反対側においてＰ型ポリシリコン膜ＤＰ２１、ＤＰ２２に隣接している。複数のＩ型ポリシリコン膜ＤＩ１１〜ＤＩ２２のそれぞれは、第２のライン又は第３のラインに対応した幅を有し、半導体基板ＳＢの表面ＳＢａに略垂直に延びている。
複数のＮ型ポリシリコン膜ＤＮ１１、ＤＮ１２は、Ｐ型ポリシリコン膜ＤＰ１１、ＤＰ１２と反対側においてＩ型ポリシリコン膜ＤＩ１１、ＤＩ１２に隣接している。複数のＮ型ポリシリコン膜ＤＮ２１、ＤＮ２２は、それぞれ、Ｐ型ポリシリコン膜ＤＰ２１、ＤＰ２２と反対側においてＩ型ポリシリコン膜ＤＩ２１、ＤＩ２２に隣接している。複数のＮ型ポリシリコン膜ＤＮ１１〜ＤＮ２２のそれぞれは、第２のライン又は第３のラインに対応した幅を有し、半導体基板ＳＢの表面ＳＢａに略垂直に延びている。複数のＮ型ポリシリコン膜ＤＮ１１〜ＤＮ２２のそれぞれは、Ｎ型の不純物を含んだポリシリコンで形成されている。
図２（ａ）に示すように、ダイオード（整流素子）Ｄ１１１、Ｄ１３１は、それぞれ、Ｐ型ポリシリコン膜ＤＰ１１、Ｉ型ポリシリコン膜ＤＩ１１、及びＮ型ポリシリコン膜ＤＮ１１における第１のラインＬ１１、Ｌ１３と第２のラインＬ２１との交差する部分を、整流部Ｄ１１１、Ｄ１３１として含む。ダイオード（整流素子）Ｄ１２１、Ｄ１４１についても同様である。
ダイオード（第２の整流素子）Ｄ１１２、Ｄ１３２は、それぞれ、Ｐ型ポリシリコン膜ＤＰ２１、Ｉ型ポリシリコン膜ＤＩ２１、及びＮ型ポリシリコン膜ＤＮ２１における第１のラインＬ１１、Ｌ１３と第３のラインＬ３１１との交差する部分を、整流部Ｄ１１２、Ｄ１３２として含む。ダイオード（第２の整流素子）Ｄ１２２、Ｄ１４２についても同様である。
各ダイオードのＤ１１１〜Ｄ１４２における整流方向が半導体基板ＳＢの表面ＳＢａに沿った方向である。すなわち、Ｐ型ポリシリコン膜、Ｉ型ポリシリコン膜、及びＮ型ポリシリコン膜は、半導体基板に略垂直な方向に延びたライン（第２のライン又は第３のライン）とつながって形成されており（図３参照）、半導体基板に垂直な方向から見て同一位置にある不揮発性メモリセルに共有されている。これにより、埋め込みでダイオードを形成する必要がなく、ダイオードとして機能する部分の加工が比較的容易になる。
ここで、仮に、ワードラインとビットラインとを異なる配線層として互いに交差するようにパターニングし、その交差部に不揮発性メモリセルを配置する場合を考える。このように不揮発性メモリセルを水平方向に配列すると、ワードラインとビットラインとをそれぞれ異なるリソグラフィ工程でパターニングする必要がある。この場合、不揮発性メモリセルの配置密度を向上するためには、さらに配線層の数を増やして、不揮発性メモリセルの水平方向の配列を垂直方向に複数重ねる必要がある。すなわち、不揮発性メモリセルを水平方向に加えて垂直方向にも配列するために配線層の数を増やすとリソグラフィ工程の数が増えるので、配置密度を向上させることによるコスト削減効果は小さなものに留まってしまう。
それに対して、第１の実施の形態では、ワードラインとビットラインとの一方（各第１のラインＬ１１〜Ｌ１４）が半導体基板の表面に平行に延びており、他方（各第２のラインＬ２１〜Ｌ２３及び各第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３）が半導体基板の表面に略垂直に延びている。抵抗変化膜におけるワードラインとビットラインとの交差する部分が不揮発性メモリセルＭＣ１１１〜ＭＣ１４２として機能する。この構造は、後述のように、複数のワードラインを一括でパターニングし複数のビットラインを一括でパターニングするのに適した構造である。すなわち、不揮発性メモリセルを水平方向に加えて垂直方向にも配列するように構成してもリソグラフィ工程の数が増えないので、配置密度を向上させることによるコスト削減効果を大きなものとすることができる構造を提供できる。すなわち、不揮発性半導体記憶装置の製造コストを効率的に低減するように、不揮発性メモリセルの配置密度を容易に向上できる構造を提供できる。
あるいは、仮に、絶縁膜及び第１の電極が交互に複数積層された積層構造を半導体基板の上に形成し、複数層の第１の電極を貫通する貫通孔を形成した後、貫通孔内に抵抗変化材料及び導電材料を順に埋め込むことにより、抵抗変化素子を形成する場合を考える。この場合、抵抗変化素子において、貫通孔内に埋め込まれた抵抗変化材料で形成された抵抗変化部は、その外周面が第１の電極に接しており、その内周面が導電材料で形成された第２の電極に接したものとなる。この構成では、半導体基板の主面（表面）に垂直な方向から見た場合に、第１の電極の幅を貫通孔の幅より太くする必要がある。すなわち、少なくともアライメントマージンを考慮した大きさ以上第１の電極の幅を貫通孔の幅より太くする必要があるので、抵抗変化部（抵抗変化素子）を含むメモリセル（不揮発性メモリセル）の配置密度を向上しにくい。
それに対して、第１の実施の形態では、ワードラインとビットラインとの一方（各第１のラインＬ１１〜Ｌ１４）が半導体基板の表面に平行に延びており、他方（各第２のラインＬ２１〜Ｌ２３及び各第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３）が半導体基板の表面に略垂直に延びている。抵抗変化膜におけるワードラインとビットラインとの交差する部分が不揮発性メモリセルＭＣ１１１〜ＭＣ１４２として機能する。すなわち、ワードラインやビットラインに貫通孔が形成されていないので、ワードラインとビットラインとの配置位置のマージンが大きくアライメントズレの影響を受けにくい構造をしている。これにより、ワードラインとビットラインとのそれぞれを太くする必要がないので、抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる。
また、第１の実施の形態では、半導体基板の表面に平行に延びたライン（各第１のラインＬ１１〜Ｌ１４）の両側に抵抗変化膜が配されているので、半導体基板の表面に平行に延びたラインの片側に抵抗変化膜が配されている場合に比べて、効率的に不揮発性メモリセルの配置密度を向上できる。
あるいは、仮に、図２３に示すように、半導体基板の表面に略垂直に延びたラインがいずれもプラグを介して上方の第４のラインに接続されている場合を考える。この場合、半導体基板の表面に平行に延びたライン（各第１のラインＬ１１〜Ｌ１４）の両側の不揮発性メモリセルへ別々にアクセスするためには、第２のラインＬ２１１に接続されるための第４のラインＬ４１１と第３のラインＬ３１１１又はＬ３２１１に接続されるための第４のラインＬ４１２とを別々に設ける必要がある。すなわち、第１のラインＬ１１を間にして互いに対向する第２のラインＬ２１１と第３のラインＬ３１１１又はＬ３２１１との組に対して２本の第４のラインＬ４１１、Ｌ４１２を設ける。同様に、第１のラインＬ１１を間にして互いに対向する第２のラインＬ２２１と第３のラインＬ３１２１又はＬ３２２１との組に対して２本の第４のラインＬ４２１、Ｌ４２２を設ける。これに伴い、例えば第２のラインＬ２１１、Ｌ２２１の並ぶ間隔と第３のラインＬ３１１１、Ｌ３１２１又はＬ３２１１、Ｌ３２２１の並ぶ間隔とを２本の第４のライン幅の合計以上確保する必要がある。これにより、第２のラインの並ぶ方向（第３のラインの並ぶ方向）において、不揮発性メモリセルの配置密度を向上しにくくなる。
それに対して、第１の実施の形態では、半導体基板の表面に略垂直に延びたライン（各第２のラインＬ２１〜Ｌ２３及び各第３のラインＬ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３）は第１のラインと交差する方向において上方の第４のラインと下方の第５のラインとに交互に接続されている（図３参照）。すなわち、第１のプラグＰＧ１１１〜ＰＧ１１３は、それぞれ、第３のラインＬ３１１〜Ｌ３１３を上方の第４のラインＬ４１〜Ｌ４３に接続している。第２のプラグＰＧ２１〜ＰＧ２３は、それぞれ、第２のラインＬ２１〜Ｌ２３を下方の第５のラインＬ５１〜Ｌ５３に接続している。第１のプラグＰＧ１２１〜ＰＧ１２３は、それぞれ、第３のラインＬ３２１〜Ｌ３２３を上方の第４のラインＬ４１〜Ｌ４３に接続している。このように、半導体基板の表面に平行に延びた第１のラインの両側の不揮発性メモリセルへ別々にアクセスする場合であっても、第１のラインを間にして互いに対向する第２のラインと第３のラインとの組に対して１本の第４のラインを設ければ十分なので、第２のラインの並ぶ間隔と第３のラインの並ぶ間隔とを１本の第４のライン幅程度確保していれば十分である。これにより、第２のラインの並ぶ方向（第３のラインの並ぶ方向）において、不揮発性メモリセルの配置密度を容易に向上できる。
次に、第１の実施の形態にかかる不揮発性半導体記憶装置１の製造方法を、図４〜図８を用いて説明する。図４〜図８は、第１の実施の形態にかかる不揮発性半導体記憶装置１の製造方法を示す図である。
図４（ｂ）に示す工程では、公知の方法で、半導体基板ＳＢの上に、絶縁膜１１、第５のラインＬ５、絶縁膜１２、第２のプラグＰＧ２を順に形成する（図２（ａ）参照）。以下では、説明の簡略化のため、絶縁膜１１、第５のラインＬ５、絶縁膜１２、及び第２のプラグＰＧ２をまとめて下層１０として説明及び図示を行う。このとき、下層１０の上面が平坦化されており、第２のプラグＰＧ２の上面も露出している。
そして（第１の工程）、この下層１０の上に、絶縁層（第１の層）３１と導電層（第２の層）３２とが交互にそれぞれ複数回積層された積層構造ＳＳＴを形成する。具体的には、絶縁層３１を形成する工程と導電層３２を形成する工程とを交互に複数回（例えば、８回）繰り返した後に絶縁層３１を形成する工程を１回行う。絶縁層３１は、例えば、ＣＶＤ法によりＳｉＯ２で形成する。導電層３２は、例えば、ＰＶＤ法又はＣＶＤ法によりタングステンで形成する。なお、導電層３２は、ＰＶＤ法により形成したほうが、抵抗が低く、デバイス特性上有利である。
図４（ｃ）に示す工程（第２の工程）では、リソグラフィ法を用いて、積層構造ＳＳＴの上に、第１のマスクパターンＭＰ１を形成する。第１のマスクパターンＭＰ１は、複数の第１のラインパターンＬＰ１１、ＬＰ１２を有する。複数の第１のラインパターンＬＰ１１、ＬＰ１２は、互いに（例えば、互いに平行に）並んでいる。
図４（ｄ）に示す工程（第３の工程）では、ドライエッチング法を用いて、積層構造ＳＳＴを、互いに（例えば、互いに平行に）並んだ多数の短冊状に切る。すなわち、積層構造ＳＳＴが複数のフィン形状体ＦＩＮ１、ＦＩＮ２へ分割されるように、積層構造ＳＳＴにおける第１のマスクパターンＭＰ１により露出された領域を選択的にエッチングする。これにより、下層１０の上に互いに（例えば、互いに平行に）並んだ複数のフィン形状体ＦＩＮ１、ＦＩＮ２が形成される（図４（ａ）参照）。フィン形状体ＦＩＮ１では、絶縁膜と導電膜とが交互に複数積層されている。フィン形状体ＦＩＮ１では、例えば、絶縁膜Ｉ１１、導電膜（第１のライン）Ｌ１１、絶縁膜Ｉ２１、導電膜（第１のライン）Ｌ１３、絶縁膜Ｉ３１が順に積層されている。フィン形状体ＦＩＮ２では、絶縁膜と導電膜とが交互に複数積層されている。フィン形状体ＦＩＮ２では、例えば、絶縁膜Ｉ１２、導電膜（第１のライン）Ｌ１２、絶縁膜Ｉ２２、導電膜（第１のライン）Ｌ１４、絶縁膜Ｉ３２が順に積層されている。
図５に示す工程（第４の工程）では、複数のフィン形状体ＦＩＮ１、ＦＩＮ２のそれぞれにおける導電膜の露出した側面に抵抗変化膜を形成する。
具体的には、図５（ｂ）に示す工程において、ＣＶＤ法（例えば、ＣＶＤ法の一種のＡＬＤ法）により、抵抗変化材料の膜４０を全面に堆積（デポ）する。図５（ｃ）に示す工程では、ドライエッチング法にてエッチバックする。これにより、抵抗変化材料の膜４０におけるフィン形状体ＦＩＮ１、ＦＩＮ２の両側面に配された部分を抵抗変化膜Ｒｅ１１〜Ｒｅ２２として残す（図５（ａ）参照）。すなわち、導電膜Ｌ１１の露出した側面Ｌ１１ａと導電膜Ｌ１３の露出した側面Ｌ１３ａとに、抵抗変化膜Ｒｅ１１が形成される。導電膜Ｌ１１の露出した側面Ｌ１１ｂと導電膜Ｌ１３の露出した側面Ｌ１３ｂとに、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２１が形成される。導電膜Ｌ１２の露出した側面Ｌ１２ａと導電膜Ｌ１４の露出した側面Ｌ１４ａとに、抵抗変化膜Ｒｅ１２が形成される。導電膜Ｌ１２の露出した側面Ｌ１２ｂと導電膜Ｌ１４の露出した側面Ｌ１４ｂとに、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２２が形成される。
図６（ａ）に示す工程（第５の工程）では、図５に示す工程を経た複数のフィン形状体ＦＩＮ１、ＦＩＮ２の間に導電物質を埋め込む。
具体的には、図６（ｂ）に示す工程において、ＣＶＤ法（例えば、ＣＶＤ法の一種のＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法）により、Ｐ型ポリシリコン膜５１を全面に堆積（デポ）する。Ｐ型ポリシリコン膜５１は、Ｐ型の不純物を含むポリシリコンで形成されている。図６（ｃ）に示す工程において、ドライエッチング法にてエッチバックする。これにより、Ｐ型ポリシリコン膜５１におけるフィン形状体ＦＩＮ１、ＦＩＮ２の両側壁に配された部分をＰ型ポリシリコン膜５１１１〜５１２２として残す。
図６（ｄ）に示す工程において、ＣＶＤ法（例えば、ＣＶＤ法の一種のＡＬＤ法）により、Ｉ型ポリシリコン膜５２を全面に堆積（デポ）する。Ｉ型ポリシリコン膜５１は、ポリシリコンで形成されている。図６（ｅ）に示す工程において、ドライエッチング法にてエッチバックする。これにより、Ｉ型ポリシリコン膜５２におけるフィン形状体ＦＩＮ１、ＦＩＮ２の両側壁に配された部分をＩ型ポリシリコン膜５２１１〜５２２２として残す。
図６（ｆ）に示す工程において、ＣＶＤ法（例えば、ＣＶＤ法の一種のＡＬＤ法）により、Ｎ型ポリシリコン膜５３を全面に堆積（デポ）する。Ｎ型ポリシリコン膜５３は、Ｎ型の不純物を含むポリシリコンで形成されている。図６（ｇ）に示す工程において、ドライエッチング法にてエッチバックする。これにより、Ｎ型ポリシリコン膜５３におけるフィン形状体ＦＩＮ１、ＦＩＮ２の両側壁に配された部分をＮ型ポリシリコン膜５３１１〜５３２２として残す。
図６（ｈ）に示す工程において、複数のフィン形状体ＦＩＮ１、ＦＩＮ２の間すなわちＮ型ポリシリコン膜５３１１〜５３２２の間の溝５４１〜５４３に導電物質を埋めるように堆積する。導電物質は、例えば、タングステンで形成される。ＣＭＰ法またはエッチバック法で表面の導電物質を取り除くと、細密なセル構造を作ることができる。これにより、導電物質５５１〜５５３が埋め込まれる。
図７（ａ）に示す工程（第６の工程）では、リソグラフィ法を用いて、複数のフィン形状体ＦＩＮ１、ＦＩＮ２及び埋め込まれた導電物質５５１〜５５３の上に、第２のマスクパターンＭＰ２を形成する。第２のマスクパターンＭＰ２は、複数の第２のラインパターンＬＰ２１〜ＬＰ２３を有する。各第２のラインパターンＬＰ２１〜ＬＰ２３は、フィン形状体ＦＩＮ１、ＦＩＮ２と交差する方向へ延びている。複数の第２のラインパターンＬＰ２１〜ＬＰ２３は、互いに（例えば、互いに平行に）並んでいる。
図７（ｂ）に示す工程（第７の工程）では、ドライエッチング法を用いて、Ｐ型ポリシリコン膜５１１１、５１２１、Ｉ型ポリシリコン膜５２１１、５２２１、Ｎ型ポリシリコン膜５３１１、５３２１、及び埋め込まれた導電物質５５１、５５２を、フィン形状体ＦＩＮ１、ＦＩＮ２と交差する方向へ切る。すなわち、Ｐ型ポリシリコン膜５１１１、５１２１、Ｉ型ポリシリコン膜５２１１、５２２１、Ｎ型ポリシリコン膜５３１１、５３２１、及び埋め込まれた導電物質５５１、５５２における第２のマスクパターンＭＰ２により露出された領域を選択的にエッチングする。
このとき、各フィン形状体（例えば、ＦＩＮ１）における最上の絶縁膜（例えば、Ｉ３１）と抵抗変化膜（例えば、Ｒｅ１１、Ｒｅ２１）とは、ドライエッチング時の選択比を、Ｐ型ポリシリコン膜５１１１、５１２１、Ｉ型ポリシリコン膜５２１１、５２２１、Ｎ型ポリシリコン膜５３１１、５３２１、及び埋め込まれた導電物質５５１、５５２に対して持たせることにより、切られないようにする。このようなドライエッチング条件は、３００ｍｍウェーハ用のチャンバーにおいて、例えば、ガス圧力が３０ｍＴｏｒｒ以上であり、ソースパワーが６００Ｗであり、バイアス７０Ｗ以下であり、ガスの種類がＣＦ４又はＮＦ３又はＣｌ２となる。
これにより、例えば、埋め込まれた導電物質５５１は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体Ｌ２１〜Ｌ２３へ分離される（図３、図８参照）。埋め込まれた導電物質５５２は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体Ｌ３１１〜Ｌ３１３へ分離される（図３、図８参照）。埋め込まれた導電物質５５３は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体Ｌ３２１〜Ｌ３２３へ分離される（図３、図８参照）。
また、Ｐ型ポリシリコン膜５１１１は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体（Ｐ型ポリシリコン膜）ＤＰ１１へ分離される（図３参照）。Ｉ型ポリシリコン膜５２１１は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体（Ｉ型ポリシリコン膜）ＤＩ１１へ分離される（図３参照）。Ｎ型ポリシリコン膜５３１１は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体（Ｎ型ポリシリコン膜）ＤＮ１１へ分離される（図３参照）。埋め込まれた導電物質５５１は、半導体基板ＳＢの表面ＳＢａに略垂直にそれぞれ延びた複数の柱状体Ｌ２１〜Ｌ２３へ分離される（図３参照）。同様に、Ｐ型ポリシリコン膜５１２１、Ｉ型ポリシリコン膜５２２１、Ｎ型ポリシリコン膜５３２１は、それぞれ、複数の柱状体ＤＰ２１、ＤＩ２１、ＤＮ２１へ分離される（図３参照）。
なお、複数の柱状体Ｌ２１〜Ｌ２３は、それぞれ、その底に最初に準備しておいた第２のプラグＰＧ２１〜ＰＧ２３が位置するように設計されている。当然最後にポリシラザンなどのＧａｐｆｉｌｌ材料をもちいて隙間を埋める（図示せず）。ポリシラザンはよい埋め込み性を示すので、このような縦に長い高アスペクト比の構造に適している。
その後、公知の方法で、複数のフィン形状体ＦＩＮ１、ＦＩＮ２（図８参照）の上に、絶縁膜２１、第１のプラグＰＧ１１１〜ＰＧ１１３、ＰＧ１２１〜ＰＧ１２３、及び第４のラインＬ４１〜Ｌ４３を順に形成する（図１、図２（ａ）参照）。
以上、具体的な材料名を挙げて説明したが、それぞれの機能（絶縁性、導電性、整流性、抵抗変化性）を持ち合わせていればほかの材料を用いてもかまわない。ただし、タングステンはシリコンプロセスに広く用いられ、高温に耐える性質があり、ダイオードの活性化のためのアニールをすることを考えると好ましい材料である。また、ダイオードは整流性のあるものであればたとえばメタルを用いたショットキダイオードなどでもよいが、ポリシリコンのＰ−Ｉ−Ｎダイオードはリーク電流が少なく好ましい材料である。
以上のように、第１の実施の形態では、ワードラインとビットラインとの一方（各導電膜Ｌ１１〜Ｌ１４）が半導体基板の表面に平行に延びており、他方（複数の柱状体Ｌ２１〜Ｌ２３、Ｌ３１１〜Ｌ３１３、Ｌ３２１〜Ｌ３２３）が半導体基板の表面に略垂直に延びている。抵抗変化膜における導電膜と柱状体との交差する部分、すなわちワードラインとビットラインとの交差する部分が不揮発性メモリセルＭＣ１１１〜ＭＣ１４２として機能する（図２（ａ）参照）。この構造は、複数のワードラインを一括でパターニングし複数のビットラインを一括でパターニングすることにより形成されている。すなわち、図４（ｄ）に示す工程において、積層構造ＳＳＴにおける第１のマスクパターンＭＰ１により露出された領域を選択的にエッチングすることにより、半導体基板の表面に平行に延びたラインを一括でパターニングしている。また、図７（ｂ）に示す工程において、埋め込まれた導電物質５５１、５５２における第２のマスクパターンＭＰ２により露出された領域を選択的にエッチングすることにより、半導体基板の表面に略垂直に延びたラインを一括でパターニングしている。すなわち、不揮発性メモリセルを水平方向に加えて垂直方向にも配列するように製造する場合に、リソグラフィ工程の数が増えないので、配置密度を向上させることによるコスト削減効果を大きなものとすることができる。すなわち、不揮発性半導体記憶装置の製造コストを低減できるように、配置密度を容易に向上させることができる。
また、ワードラインやビットラインに貫通孔が形成されないので、ワードラインとビットラインとの配置位置のマージンが大きくアライメントズレの影響を受けにくい。これにより、ワードラインとビットラインとのそれぞれを太くする必要がないので、抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる。
さらに、第１のマスクパターンＭＰ１及び第２のマスクパターンＭＰ２は、いずれも、いわゆるラインアンドスペースのパターンであるので、貫通孔を形成する場合に比べて、微細なパターンを容易に形成できる。この点からも、抵抗変化素子を含む不揮発性メモリセルの配置密度を容易に向上できる。
なお、不揮発性半導体記憶装置では、抵抗変化膜に近い側からＮ型ポリシリコン膜、Ｉ型ポリシリコン膜、Ｐ型ポリシリコン膜が配される構成であってもよい。あるいは、Ｐ型ポリシリコン膜とＮ型ポリシリコン膜との間のＩ型ポリシリコン膜が省略された構成であってもよい。
また、図９に示すように、不揮発性半導体記憶装置１ｉにおいて、抵抗変化膜から遠い側に配されたポリシリコン膜（図１に示す場合、Ｎ型ポリシリコン膜）が、半導体基板ＳＢの表面ＳＢａに略垂直に延びたライン（すなわち各第２のラインＬ２１ｉ〜Ｌ２３ｉ又は各第３のラインＬ３１１ｉ〜Ｌ３１３ｉ）として用いられてもよい。この場合、例えば、図３に示された構成に対して、第２のラインＬ２が省略されＮ型ポリシリコン膜ＤＮ１１とＤＮ１２とが共通化されるよう変更を加えた構成になるので、第１のラインＬ１１と交差する方向における抵抗変化膜Ｒｅ１１と抵抗変化膜Ｒｅ１２との間隔を短縮できる。これにより、第１のラインＬ１１と交差する方向における不揮発性メモリセルの配置密度を容易に向上できる。
また、この場合、図６（ｆ）、図６（ｇ）に示す工程が不要になり、図６（ｈ）に示す工程において、Ｎ型ポリシリコンを導電物質として、複数のフィン形状体ＦＩＮ１、ＦＩＮ２の間に埋め込むことになる。これにより、工程数を低減して不揮発性半導体記憶装置の製造方法を簡略化することができ、半導体基板ＳＢの表面ＳＢａに略垂直に延びたラインへの加工を容易なものとすることができる。
あるいは、図１０に示すように、不揮発性半導体記憶装置１ｊにおいて、半導体基板ＳＢの表面ＳＢａに略垂直に延びたライン（すなわち各第２のラインＬ２１ｊ〜Ｌ２３ｊ又は各第３のラインＬ３１１ｊ〜Ｌ３１３ｊ）と抵抗変化膜（すなわち抵抗変化膜Ｒｅ１１ｊ又はＲｅ２１ｊ）との界面に整流作用を持たせるように構成してもよい。具体的には、半導体基板ＳＢの表面ＳＢａに沿って延びたライン（各第１のラインＬ１１ｊ、Ｌ１３ｊ）と半導体基板ＳＢの表面ＳＢａに略垂直に延びたライン（すなわち各第２のラインＬ２１ｊ〜Ｌ２３ｊ又は各第３のラインＬ３１１ｊ〜Ｌ３１３ｊ）とを別々の金属で形成し、抵抗変化膜に金属酸化物を用いる。例えば、第１のラインをタングステンで形成し、第２のライン又は第３のラインを金又は白金で形成し、抵抗変化膜を鉄酸化物で形成する。この場合、第２のライン又は第３のラインと抵抗変化膜との界面にショットキー伝導作用（整流作用）を持たせることができる。
この場合、例えば、図３に示す構成に対して、Ｐ型ポリシリコン膜、Ｉ型ポリシリコン膜、Ｎ型ポリシリコン膜が省略されるように変更を加えた構成になるので、第１のラインＬ１１と交差する方向における抵抗変化膜Ｒｅ１１と抵抗変化膜Ｒｅ１２との間隔を短縮できる。これにより、第１のラインＬ１１と交差する方向における不揮発性メモリセルの配置密度を容易に向上できる。
また、この場合、図６（ｂ）〜図６（ｇ）に示す工程が不要になる。これにより、工程数を低減して不揮発性半導体記憶装置の製造方法を簡略化することができ、半導体基板ＳＢの表面ＳＢａに略垂直に延びたラインへの加工を容易なものとすることができる。
（第２の実施の形態）
第２の実施の形態にかかる不揮発性半導体記憶装置１ｋについて図１１を用いて説明する。図１１は、第２の実施の形態にかかる不揮発性半導体記憶装置１ｋの構成を示す斜視図である。以下では、第１の実施の形態の図９に示す変形例（不揮発性半導体記憶装置１ｉ）と異なる部分を中心に説明する。
不揮発性半導体記憶装置１ｋは、複数の第１のラインＬ１１ｋ、Ｌ１３ｋ、抵抗変化膜Ｒｅ１１１ｋ、Ｒｅ１１３ｋ、抵抗変化膜（第２の抵抗変化膜）Ｒｅ２１１ｋ、Ｒｅ２１３ｋ、複数のＰ型ポリシリコン膜ＤＰ１１１ｋ〜ＤＰ２１３ｋを備える。
第１のラインＬ１１ｋ、Ｌ１３ｋは、上下の絶縁膜より幅が狭い。Ｐ型ポリシリコン膜ＤＰ１１１ｋ、ＤＰ１１３ｋは、それぞれ、第１のラインＬ１１ｋ、Ｌ１３ｋの１つの側面に沿って延びている。抵抗変化膜Ｒｅ１１１ｋ、Ｒｅ１１３ｋは、それぞれ、第１のラインＬ１１ｋ、Ｌ１３ｋ及び上下の絶縁膜とＰ型ポリシリコン膜ＤＰ１１１ｋ、ＤＰ１１３ｋとの間に配されている。
Ｐ型ポリシリコン膜ＤＰ２１１ｋ、ＤＰ２１３ｋは、それぞれ、第１のラインＬ１１ｋ、Ｌ１３ｋの１つの側面と反対側の側面に沿って延びている。抵抗変化膜Ｒｅ２１１ｋ、Ｒｅ２１３ｋは、それぞれ、第１のラインＬ１１ｋ、Ｌ１３ｋ及び上下の絶縁膜とＰ型ポリシリコン膜ＤＰ２１１ｋ、ＤＰ２１３ｋとの間に配されている。
このように、Ｐ型ポリシリコン膜が第１のラインに沿ってすなわち半導体基板ＳＢの表面ＳＢａに沿って延び、Ｎ型ポリシリコン膜が第２のライン又は第３のラインとして半導体基板ＳＢの表面ＳＢａに略垂直に延びている。これにより、Ｐ型ポリシリコン膜とＮ型ポリシリコン膜との接合部分すなわちＰＮ接合界面が不揮発性メモリセルごとに形成されている。この結果、各不揮発性メモリセルのダイオード（整流素子）を逆流して回り込んでくる電流を低減できる。
なお、Ｎ型ポリシリコン膜が第１のラインに沿ってすなわち半導体基板ＳＢの表面ＳＢａに沿って延び、Ｐ型ポリシリコン膜が第２のライン又は第３のラインとして半導体基板ＳＢの表面ＳＢａに略垂直に延びていてもよい。この場合でも、Ｐ型ポリシリコン膜とＮ型ポリシリコン膜との接合部分すなわちＰＮ接合界面が不揮発性メモリセルごとに形成されたものとなる。
また、不揮発性半導体記憶装置１ｋの製造方法が、第１の実施の形態の図９に示す変形例と、次の点で異なる。
図１２（ｂ）に示す工程では、幅がそれぞれ太めの複数のフィン形状体ＦＩＮ１ｋ、ＦＩＮ２ｋを形成する。この幅は、この後で導電膜（例えば、タングステンで形成された膜）Ｌ１１ｋ１〜Ｌ１４ｋ１を細らせることと、細らせてできたくぼみに抵抗変化膜の材料とポリシリコンとを埋め込むこととを考えて設定しておく。
図１２（ｃ）に示す工程（第８の工程）では、アッシャーなどのＯ２プラズマや熱酸化などの方法により、導電膜Ｌ１１ｋ１〜Ｌ１４ｋ１の側壁を酸化する。これにより、導電膜Ｌ１１ｋ１〜Ｌ１４ｋ１における側壁の部分を酸化膜６１〜６８にし、酸化されなかった中央部近傍を導電膜Ｌ１１ｋ〜Ｌ１４ｋとして残す。すなわち、複数のフィン形状体ＦＩＮ１ｋ、ＦＩＮ２ｋのそれぞれにおける導電膜Ｌ１１ｋ１〜Ｌ１４ｋ１を細くする。
図１２（ｄ）に示す工程（第８の工程）では、ＴＭＹ（コリン）などのアルカリ性溶液または塩酸などの酸性の溶液を用いて、酸化膜６１〜６８を選択的に溶解して除去する。これにより、複数のフィン形状体ＦＩＮ１ｋ、ＦＩＮ２ｋのそれぞれの両側面にくぼみ７１〜７８を形成する（図１２（ａ）参照）。例えば、導電膜Ｌ１１ｋ１〜Ｌ１４ｋ１がタングステンで形成されていた場合、酸化膜６１〜６８はタングステン酸化物になるので、エッチャントとしてアルカリ性溶液を用いた方が酸化膜６１〜６８のエッチングレートが大きくなる。
図１３（ｂ）に示す工程では、ＣＶＤ法などにより、図１２に示す工程で形成されたくぼみ７１〜７８の内面を覆うように、抵抗変化材料の膜４０ｋを全面に堆積（デポ）する。
図１３（ｃ）に示す工程（第９の工程）では、ＣＶＤ法などにより、くぼみ７１〜７８にＰ型ポリシリコンを埋め込むように、Ｐ型ポリシリコン膜５１ｋを全面に堆積（デポ）する。
図１４に示す工程では、エッチバックを行い、抵抗変化材料の膜４０ｋとＰ型ポリシリコン膜５１ｋとを、埋め込み部だけに残して、取り去る。このとき、抵抗変化材料の膜４０ｋまでエッチバックしなくてもデバイス動作上悪影響はないと考えられるが、ここでは抵抗変化材料の膜４０ｋもエッチバックするものとしている。
図１５（ｂ）に示す工程では、ＣＶＤ法などにより、Ｎ型ポリシリコン膜５３ｋを全面に堆積（デポ）する。
図１５（ｃ）に示す工程では、エッチバックすることで、複数のフィン形状体ＦＩＮ１ｋ、ＦＩＮ２ｋのそれぞれの側壁にＮ型ポリシリコン膜５３１〜５３３を残す。すなわち、複数のフィン形状体ＦＩＮ１ｋ、ＦＩＮ２ｋの間にＮ型ポリシリコン膜５３１〜５３３を導電物質として埋め込む。
その後、図７に示す工程と同様の処理を行うことにより、半導体基板ＳＢの表面ＳＢａに略垂直に延びたライン（すなわち各第２のラインＬ２１ｉ〜Ｌ２３ｉ又は各第３のラインＬ３１１ｉ〜Ｌ３１３ｉ）を形成する（図１１参照）。
このようにして、Ｐ型ポリシリコン膜が第１のラインに沿ってすなわち半導体基板ＳＢの表面ＳＢａに沿って延び、Ｎ型ポリシリコン膜が第２のライン又は第３のラインとして半導体基板ＳＢの表面ＳＢａに略垂直に延びた構造を形成することができる（図１５（ａ）参照）。
なお、図１６に示す不揮発性半導体記憶装置１ｎにおいて、半導体基板ＳＢの表面ＳＢａに沿って延びたポリシリコン膜（例えば、Ｐ型ポリシリコン膜ＤＰ１１１ｋ、ＤＰ１１３ｋ）と半導体基板ＳＢの表面ＳＢａに略垂直に延びたＮ型ポリシリコン膜（例えば、第２のラインＬ２１ｉ）との間に抵抗変化膜（例えば、抵抗変化膜Ｒｅ１１ｎ）を配してもよい。すなわち、抵抗変化膜をＰＩＮダイオードにおける（Ｉ型ポリシリコン膜に代わる）Ｉ型半導体膜として兼用してもよい。これにより、Ｐ型ポリシリコン膜又はＮ型ポリシリコン膜を介して隣接する不揮発性メモリセルへ流れる電流を容易に低減できる。
（第３の実施の形態）
第３の実施の形態にかかる不揮発性半導体記憶装置１ｐについて図１７を用いて説明する。図１７は、第３の実施の形態にかかる不揮発性半導体記憶装置１ｐの構成を示す斜視図である。以下では、第２の実施の形態と異なる部分を中心に説明する。
不揮発性半導体記憶装置１ｐは、絶縁膜Ｉ４１ｐ、Ｉ５１ｐ、複数の第１のラインＬ１１ｐ１、Ｌ１１ｐ２、Ｌ１３ｐ１、Ｌ１３ｐ２、を備える。絶縁膜Ｉ４１ｐは、絶縁膜Ｉ１１と絶縁膜Ｉ２１との間に配され、絶縁膜Ｉ１１や絶縁膜Ｉ２１より幅が狭い。複数の第１のラインＬ１１ｐ１、Ｌ１１ｐ２は、絶縁膜Ｉ４１ｐの両側に配されている。すなわち、第１のライン１１ｋ（図１１参照）が絶縁膜Ｉ４１ｐの両側へ２つの第１のラインＬ１１ｐ１、Ｌ１１ｐ２に互いに分離され配された構成になっている。
同様に、絶縁膜Ｉ５１ｐは、絶縁膜Ｉ２１と絶縁膜Ｉ３１との間に配され、絶縁膜Ｉ２１や絶縁膜Ｉ３１より幅が狭い。複数の第１のラインＬ１３ｐ１、Ｌ１３ｐ２は、絶縁膜Ｉ５１ｐの両側に配されている。すなわち、第１のライン１３ｋ（図１１参照）が絶縁膜Ｉ５１ｐの両側へ２つの第１のラインＬ１３ｐ１、Ｌ１３ｐ２に互いに分離され配された構成になっている。
この構造は、以下のように、容易にフィン形状体を形成するのに適した構造である。すなわち、不揮発性半導体記憶装置１ｐの製造方法が、第２の実施の形態と次の点で異なる。
図１８（ｂ）に示す工程（第１の工程）では、下層１０の上に、絶縁層（第１の層）３１と絶縁層（第２の層）３３ｐとが交互にそれぞれ複数回積層された積層構造ＳＳＴｐを形成する。具体的には、絶縁層３１を形成する工程と絶縁層３３ｐを形成する工程とを交互に複数回（例えば、８回）繰り返した後に絶縁層３１を形成する工程を１回行う。絶縁層３３ｐは、例えば、ＣＶＤ法によりＳｉＮ（シリコン窒化膜）で形成する。
図１８（ｃ）に示す工程（第３の工程）では、ドライエッチング法を用いて、積層構造ＳＳＴを、互いに（例えば、互いに平行に）並んだ多数の短冊状に切る。すなわち、積層構造ＳＳＴｐが複数のフィン形状体ＦＩＮ１ｐ、ＦＩＮ２ｐへ分割されるように、積層構造ＳＳＴｐにおける第１のマスクパターンＭＰ１により露出された領域を選択的にエッチングする。
ここで、仮に、積層構造ＳＳＴｐに導電層（例えば、タングステンで形成された層）が含まれていると、絶縁層をエッチング加工する際のエッチングガスと、導電層をエッチング加工する際のエッチングガスとを交互に切り替えながら、エッチングする必要がある。
それに対して、第３の実施の形態では、積層構造ＳＳＴｐに絶縁層（例えば、ＳｉＯ２で形成された層）と他の絶縁層（例えば、ＳｉＮで形成された層）とが含まれているので、絶縁層と他の絶縁層とを同じエッチングガスを用いたエッチングにより加工できる。これにより、積層構造ＳＳＴｐから複数のフィン形状体ＦＩＮ１ｐ、ＦＩＮ２ｐへの加工が容易である。
フィン形状体ＦＩＮ１ｐでは、絶縁膜（例えば、ＳｉＯ２）と他の絶縁膜（例えば、ＳｉＮ）とが交互に複数積層されている。フィン形状体ＦＩＮ１ｐでは、例えば、絶縁膜Ｉ１１、他の絶縁膜４１ｐ１、絶縁膜Ｉ２１、他の絶縁膜５１ｐ１、絶縁膜Ｉ３１が順に積層されている。フィン形状体ＦＩＮ２ｐでは、絶縁膜と他の絶縁膜とが交互に複数積層されている。フィン形状体ＦＩＮ２ｐでは、例えば、絶縁膜Ｉ１２、他の絶縁膜４２ｐ１、絶縁膜Ｉ２２、他の絶縁膜５２ｐ１、絶縁膜Ｉ３２が順に積層されている。絶縁膜Ｉ１１〜Ｉ３２は、それぞれ、例えば、ＳｉＯ２で形成されている。絶縁膜４１ｐ１、絶縁膜４２ｐ１、絶縁膜５１ｐ１、絶縁膜５２ｐ１は、それぞれ、例えば、ＳｉＮ（シリコン窒化膜）で形成されている。
図１９に示す工程では、ホット燐酸を用いたウェット処理により、窒化膜を細らせる。これにより、フィン形状体ＦＩＮ１ｐの両側面にくぼみ７１ｐ、７２ｐ、７５ｐ、７６ｐを形成する。
図２０に示す工程では、ＣＶＤ法などにより、くぼみ７１ｐ、７２ｐ、７５ｐ、７６ｐに導電物質（例えば、タングステン）を埋め込むように、導電膜を全面に堆積（デポ）する。そして、エッチバックを行い、導電膜を埋め込み部だけに残して、取り去る。
その後、図１２（ｃ）以降に示す工程が行われる点で、第２の実施の形態と同様である。
（第４の実施の形態）
第４の実施の形態にかかる不揮発性半導体記憶装置１ｑについて図２１、２２を用いて説明する。図２１は、第４の実施の形態にかかる不揮発性半導体記憶装置１ｑの構成を示す斜視図である。図２２は、第３の実施の形態にかかる不揮発性半導体記憶装置１ｑのレイアウト構成を示す図である。以下では、第１の実施の形態と異なる部分を中心に説明する。
不揮発性半導体記憶装置１ｑは、複数の第１のプラグＰＧ１１１ｑ、ＰＧ１１３ｑ、ＰＧ１２１ｑ〜ＰＧ１２３ｑ、複数の第２のプラグＰＧ２１ｑ〜ＰＧ２４ｑを備える。
複数の第１のプラグＰＧ１１１ｑ、ＰＧ１１３ｑ、ＰＧ１２１ｑ〜ＰＧ１２３ｑは、半導体基板ＳＢの表面ＳＢａに垂直な方向から見た場合に、千鳥状に配置されている。また、複数の第２のプラグＰＧ２１ｑ〜ＰＧ２４ｑは、半導体基板ＳＢの表面ＳＢａに垂直な方向から見た場合に、複数の第１のプラグの配列に対して上下左右にそれぞれ配列の半ピッチ分ずれた形の千鳥状に配置されている。
すなわち、不揮発性半導体記憶装置１ｑでは、導体基板ＳＢの表面ＳＢａに垂直な方向から見た場合に、第１のラインＬ１１に沿った方向において、第１のプラグと第２のプラグとが交互に並んでいる。図２２における第１のラインＬ１１の左側では、第１のラインＬ１１に沿った方向において、第１のプラグＰＧ１１１ｑ、第２のプラグＰＧ２２ｑ、第１のプラグＰＧ１１３ｑが図面における下から上へ順に並んでいる。図２２における第１のラインＬ１１と第１のラインＬ１２との間では、第１のラインＬ１１に沿った方向において、第２のプラグＰＧ２１ｑ、第１のプラグＰＧ１２２ｑ、第２のプラグＰＧ２３ｑが図面における下から上へ順に並んでいる。図２２における第１のラインＬ１２の右側では、第１のラインＬ１２に沿った方向において、第１のプラグＰＧ１２１ｑ、第２のプラグＰＧ２４ｑ、第１のプラグＰＧ１２３ｑが図面における下から上へ順に並んでいる。
この構成では、半導体基板ＳＢからの高さが同じプラグの間のピッチを大きく取れるため、リソグラフィや加工が容易になるとともに、第２のラインの並ぶ方向（第３のラインの並ぶ方向）における不揮発性メモリセルの配置密度をさらに容易に向上できる。
１、１ｉ、１ｊ、１ｋ、１ｎ、１ｐ、１ｑ 不揮発性半導体記憶装置、Ｌ１１〜Ｌ１４、Ｌ１１ｋ、Ｌ１３ｋ、Ｌ１１ｐ１、Ｌ１１ｐ２、Ｌ１３ｐ１、Ｌ１３ｐ２ 第１のライン、Ｌ２１〜Ｌ２３、Ｌ２１ｉ〜Ｌ２３ｉ、Ｌ２１ｊ〜Ｌ２３ｊ、Ｌ２１１、Ｌ２２１ 第２のライン、Ｌ３１１〜Ｌ３２３、Ｌ３１１ｉ〜Ｌ３１３ｉ、Ｌ３１１ｊ〜Ｌ３１３ｊ、Ｌ３１１１、Ｌ３２１１、Ｌ３１２１、Ｌ３２２１ 第３のライン、Ｌ４１〜Ｌ４３ 第４のライン、Ｌ５１〜Ｌ５３ 第５のライン、ＰＧ１１１〜ＰＧ１２３、ＰＧ１１１ｑ〜ＰＧ１２３ｑ 第１のプラグ、ＰＧ２１〜ＰＧ２３、ＰＧ２１ｑ〜ＰＧ２４ｑ 第２のプラグ、Ｒｅ１１〜Ｒｅ２２ 抵抗変化膜。

Claims (6)

  1. 半導体基板と、
    前記半導体基板の表面に略垂直な第１の面内に並んでおり、前記半導体基板の表面に沿ってそれぞれ延びた複数の第１のラインと、
    前記第１の面に沿った第２の面内に並んでおり、前記半導体基板の表面に略垂直にそれぞれ延びた複数の第２のラインと、
    前記複数の第１のラインと前記複数の第２のラインとの交差する位置に配された複数の不揮発性メモリセルと、
    を備え、
    前記複数の不揮発性メモリセルのそれぞれは、
    抵抗変化素子と、
    前記抵抗変化素子に直列に接続された整流素子と、
    を含み、
    前記抵抗変化素子は、前記第１の面と前記第２の面との間を前記複数の第２のラインに跨って連続的に延びた抵抗変化膜における前記第１のラインと前記第２のラインとの交差する部分を含む
    ことを特徴とする不揮発性半導体記憶装置。
  2. 前記第１の面を間にして前記第２の面と反対側に配されかつ前記第１の面に沿った第３の面内に並んでおり、前記半導体基板の表面に略垂直にそれぞれ延びた複数の第３のラインと、
    前記複数の第１のラインと前記複数の第３のラインとの交差する位置に配された複数の第２の不揮発性メモリセルと、
    を備え、
    前記複数の第２の不揮発性メモリセルのそれぞれは、
    第２の抵抗変化素子と、
    前記第２の抵抗変化素子に直列に接続された第２の整流素子と、
    を含み、
    前記第２の抵抗変化素子は、前記第１の面と前記第３の面との間を前記複数の第３のラインに跨って連続的に延びた第２の抵抗変化膜における前記第１のラインと前記第３のラインとの交差する部分を含む
    ことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記複数の第１のラインを間にして互いに対向する前記複数の第２のライン及び前記複数の第３のラインの上方を前記第１のラインと交差するように延びた複数の第４のラインと、
    前記互いに対向する前記複数の第２のライン及び前記複数の第３のラインと前記半導体基板との間を前記第１のラインと交差するように延びた複数の第５のラインと、
    前記互いに対向する前記第２のライン及び前記第３のラインの一方と前記第４のラインとをそれぞれ接続する複数の第１のプラグと、
    前記互いに対向する前記第２のライン及び前記第３のラインの他方と前記第５のラインとをそれぞれ接続する複数の第２のプラグと、
    をさらに備えた
    ことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
  4. 半導体基板の上に、第１の層と第２の層とが交互にそれぞれ複数回積層された積層構造を形成する第１の工程と、
    前記積層構造の上に、互いに並んだ複数の第１のラインパターンを有する第１のマスクパターンを形成する第２の工程と、
    前記積層構造が、絶縁膜と導電膜とが交互に複数積層された複数のフィン形状体へ分割されるように、前記積層構造における前記第１のマスクパターンにより露出された領域を選択的にエッチングする第３の工程と、
    前記複数のフィン形状体のそれぞれにおける前記導電膜の露出した側面に抵抗変化膜を形成する第４の工程と、
    前記第４の工程を経た複数のフィン形状体の間に導電物質を埋め込む第５の工程と、
    前記複数のフィン形状体及び前記第５の工程で埋め込まれた導電物質の上に、前記フィン形状体と交差する方向へそれぞれ延び互いに並んだ複数の第２のラインパターンを有する第２のマスクパターンを形成する第６の工程と、
    前記第５の工程で埋め込まれた導電物質が前記半導体基板の表面に略垂直にそれぞれ延びた複数の柱状体へ分離されるように、前記埋め込まれた導電物質における前記第２のマスクパターンにより露出された領域を選択的にエッチングする第７の工程と、
    を備えた
    ことを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 前記第４の工程では、さらに、前記形成した抵抗変化膜の露出した側面にポリシリコン膜を形成する
    ことを特徴とする請求項４に記載の不揮発性半導体記憶装置の製造方法。
  6. 前記複数のフィン形状体のそれぞれにおける前記導電膜を細くして前記複数のフィン形状体のそれぞれの両側面にくぼみを形成する第８の工程と、
    前記形成されたくぼみに、少なくともポリシリコンを埋め込む第９の工程と、
    をさらに備えた
    ことを特徴とする請求項４又は５に記載の不揮発性半導体記憶装置の製造方法。
JP2010043117A 2010-02-26 2010-02-26 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 Active JP5450165B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010043117A JP5450165B2 (ja) 2010-02-26 2010-02-26 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法
US12/883,593 US8431919B2 (en) 2010-02-26 2010-09-16 Resistive change non-volatile semiconductor memory device
US13/868,440 US8859327B2 (en) 2010-02-26 2013-04-23 Method for manufacturing a non-volatile semiconductor memory device
US14/483,954 US9397144B2 (en) 2010-02-26 2014-09-11 Non-volatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010043117A JP5450165B2 (ja) 2010-02-26 2010-02-26 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011181622A true JP2011181622A (ja) 2011-09-15
JP5450165B2 JP5450165B2 (ja) 2014-03-26

Family

ID=44504822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010043117A Active JP5450165B2 (ja) 2010-02-26 2010-02-26 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法

Country Status (2)

Country Link
US (3) US8431919B2 (ja)
JP (1) JP5450165B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103373A (ja) * 2012-11-16 2014-06-05 Toshiba Corp 半導体記憶装置及びその製造方法
KR20190082110A (ko) * 2017-12-29 2019-07-09 아이엠이씨 브이제트더블유 3d 반도체 장치를 제조하는 방법 및 그 방법을 사용하여 제조된 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP4921620B2 (ja) * 2010-07-01 2012-04-25 パナソニック株式会社 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法
TWI473105B (zh) * 2011-01-18 2015-02-11 Macronix Int Co Ltd 具有錯誤自動檢查與更正位元之三維記憶體結構
EP2608210B1 (en) * 2011-12-23 2019-04-17 IMEC vzw Stacked RRAM array with integrated transistor selector
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
KR101929246B1 (ko) 2012-09-14 2018-12-14 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
EP2887396B1 (en) 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
CN106030801B (zh) * 2014-03-25 2020-09-15 英特尔公司 用于形成非平面电阻式存储器单元的技术
KR102446863B1 (ko) * 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
JP2019021784A (ja) * 2017-07-18 2019-02-07 東芝メモリ株式会社 半導体記憶装置およびその製造方法
CN111312746B (zh) * 2020-04-07 2023-07-25 上海集成电路研发中心有限公司 一种阻变存储器阵列结构及制作方法
CN112614809B (zh) * 2020-12-17 2024-04-19 长江先进存储产业创新中心有限责任公司 相变存储器的制造方法及相变存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP2009135489A (ja) * 2007-11-29 2009-06-18 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにその動作方法
JP2009283681A (ja) * 2008-05-22 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010010688A (ja) * 2008-06-26 2010-01-14 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081251A (ja) 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009135328A (ja) * 2007-11-30 2009-06-18 Toshiba Corp 不揮発性半導体記憶装置
KR101424138B1 (ko) * 2008-09-19 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
JP6009971B2 (ja) 2012-11-16 2016-10-19 株式会社東芝 半導体記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP2009135489A (ja) * 2007-11-29 2009-06-18 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにその動作方法
JP2009283681A (ja) * 2008-05-22 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010010688A (ja) * 2008-06-26 2010-01-14 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103373A (ja) * 2012-11-16 2014-06-05 Toshiba Corp 半導体記憶装置及びその製造方法
KR20190082110A (ko) * 2017-12-29 2019-07-09 아이엠이씨 브이제트더블유 3d 반도체 장치를 제조하는 방법 및 그 방법을 사용하여 제조된 장치
KR102520324B1 (ko) 2017-12-29 2023-04-11 아이엠이씨 브이제트더블유 3d 반도체 장치를 제조하는 방법 및 그 방법을 사용하여 제조된 장치

Also Published As

Publication number Publication date
US20130237029A1 (en) 2013-09-12
JP5450165B2 (ja) 2014-03-26
US20110210301A1 (en) 2011-09-01
US20140374691A1 (en) 2014-12-25
US8859327B2 (en) 2014-10-14
US9397144B2 (en) 2016-07-19
US8431919B2 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
JP5450165B2 (ja) 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法
KR100994868B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR101136319B1 (ko) 비휘발성 기억 장치 및 그 제조 방법
US20130187118A1 (en) Memory device
US7923371B2 (en) Method of manufacturing semiconductor device having contact plugs
JP2008078404A (ja) 半導体メモリ及びその製造方法
JP2010272714A (ja) 半導体装置及びその製造方法
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20130094273A1 (en) 3d memory and decoding technologies
JP2011199197A (ja) 半導体記憶装置
JP2010251529A (ja) 半導体記憶装置およびその製造方法
JP4129009B2 (ja) 半導体集積回路装置
JP2013021297A (ja) 記憶装置及びその製造方法
JP4773073B2 (ja) 半導体装置の製造方法
JP2016192443A (ja) 記憶装置
JP2009283486A (ja) 不揮発性記憶装置及びその製造方法
CN113629063A (zh) 存储器件和形成三维（3d）存储器件的方法
JP2013201247A (ja) 半導体記憶装置及びその製造方法
JP2009283513A (ja) 不揮発性記憶装置及びその製造方法
JP2012033766A (ja) 半導体記憶装置およびその製造方法
JP2006332671A (ja) 相変化記憶素子及びその製造方法
JP2019057661A (ja) 半導体記憶装置
WO2023245728A1 (zh) 半导体结构及其制造方法、存储器及其操作方法
JP2011211039A (ja) 記憶装置及びその製造方法
KR20100057366A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R151 Written notification of patent or utility model registration

Ref document number: 5450165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350