KR101913860B1 - 기억 소자 및 기억 장치 - Google Patents

기억 소자 및 기억 장치 Download PDF

Info

Publication number
KR101913860B1
KR101913860B1 KR1020120015269A KR20120015269A KR101913860B1 KR 101913860 B1 KR101913860 B1 KR 101913860B1 KR 1020120015269 A KR1020120015269 A KR 1020120015269A KR 20120015269 A KR20120015269 A KR 20120015269A KR 101913860 B1 KR101913860 B1 KR 101913860B1
Authority
KR
South Korea
Prior art keywords
layer
resistance
ion source
atomic
electrode
Prior art date
Application number
KR1020120015269A
Other languages
English (en)
Other versions
KR20120100733A (ko
Inventor
테츠야 미즈구치
카즈히로 오바
슈이치로 야스다
마사유키 시무타
아키라 코우치야마
히로아키 세이
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20120100733A publication Critical patent/KR20120100733A/ko
Application granted granted Critical
Publication of KR101913860B1 publication Critical patent/KR101913860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 저전류 동작에 우수함과 함께 양호한 유지 특성을 갖는 기억 소자 및 기억 장치를 제공한다. 기억 소자는 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는다. 기억층은 제 1 전극측에 마련됨과 함께, 음이온 성분으로서 텔루륨(Te)을 가장 많이 포함하는 층을 갖는 단층 또는 복수층으로 이루어지는 저항변화층과, 제 2 전극측에 마련됨과 함께, 금속 원소와 텔루륨(Te), 황(S) 및 셀레늄(Se)중의 적어도 1종의 칼코겐 원소를 포함하고, 알루미늄(Al)을 27.7원자% 이상 47.4원자% 이하의 범위 내에서 함유하는 이온원층을 구비한다.

Description

기억 소자 및 기억 장치{MEMORY ELEMENT AND MEMORY DEVICE}
본 발명은, 이온원층(源層) 및 저항변화층을 포함하는 기억층의 전기적 특성의 변화에 의해 정보를 기억하는 기억 소자 및 기억 장치에 관한 것이다.
종래, 전원을 끊어도 정보가 사라지지 않는 불휘발성의 메모리로서, 예를 들면, 플래시 메모리, FeRAM(Ferroelectric Random Access Memory)(강유전체 메모리)나 MRAM(Magnetoresistive Random Access Memory)(자기 기억 소자) 등이 제안되어 있다. 이들 메모리의 경우, 전원을 공급하지 않아도 기록한 정보를 장시간 계속 유지하는 것이 가능해진다. 그러나, 이들의 메모리는 각각 일장일단이 있다. 즉, 플래시 메모리는, 집적도가 높지만 동작 속도의 점에서 불리하다. FeRAM은 고집적도화를 위한 미세 가공에 한계 있고, 또한 제작 프로세스에서 문제가 있다. MRAM은 소비 전력의 문제가 있다.
그래서, 메모리 소자의 미세 가공의 한계에 대해 유리한, 새로운 타입의 기억 소자가 제안되어 있다. 이 기억 소자는, 2개의 전극의 사이에, 어느 금속을 포함하는 이온 도전체를 끼우는 구조로 한 것이다. 이 기억 소자에서는, 2개의 전극의 어느 한쪽에 이온 도전체중에 포함되는 금속을 포함시키고 있다. 이에 의해, 2개의 전극 사이에 전압을 인가한 경우에, 전극중에 포함되는 금속이 이온 도전체중에 이온으로서 확산하고, 이온 도전체의 저항치 또는 커패시턴스 등의 전기 특성이 변화한다. 예를 들면, 특허 문헌 1 및 비특허 문헌 1에서는, 이 특성을 이용한 메모리 디바이스의 구성이 기재되어 있다. 특히, 특허 문헌 1에서는, 이온 도전체는 칼코겐 원소와 금속과의 고용체로 이루어지는 구성이 제안되어 있다. 구체적으로는, AsS, GeS, GeSe에 Ag, Cu, Zn이 고용된 재료로 이루어지고, 2개의 전극의 어느 한쪽의 전극에는, Ag, Cu, Zn이 포함되어 있다.
단, 상술한 구성의 기억 소자에서는, 이온 도전체의 저항치가 저저항의 기억 상태(예를 들면 "1"), 또는 고저항치의 소거 상태(예를 들면 "0")로 장시간에 걸쳐서 방치한 경우나, 실온보다도 높은 온도 분위기에서 방치한 경우에는, 저항치가 변화하여 정보를 유지하지 않게 된다는 문제가 있다. 이와 같이 정보 유지 능력(저항치 유지 특성)이 낮으면, 불휘발 메모리로 사용하는 소자 특성으로서는 불충분하였다.
한편, 예를 들면 "하부전극/GdOx/CuZrTeAlGe/상부전극"이라는 구성을 갖는 기억 소자가, 기록 소거 후의 메모리 소자의 저항치의 변화를 데이터로서 유지하는 것으로서 개발되어 있다(예를 들면, 특허 문헌 2 참조). 그러나, 저항 변화를 일으키는 층에 GdOx를 사용한 기억 소자에서는, 기록 소거 동작에 비교적 높은 전압이 필요하였다. 또한, 기록 소거 후의 저항치의 변동이 큰 등, 유지 특성에도 개선의 여지가 있다.
일본 특개2002-536840호 공보 일본 특개2009-43757호 공보 일본 특개2010-62247호 공보
닛케이일렉트로닉스 2003.1.20호(제 104페이지)
이에 대해 예를 들면 특허 문헌 3에서는, 상기 문제를 개선하는 기억 소자로서 저항 변화를 일으키는 층에 칼코겐 원소를 포함하는 층을 구비한 기억 소자가 제안되어 있다. 그러나, 이와 같은 기억 소자라도 충분한 효과는 얻어지고 있지 않고, 더한층의 동작 전압의 저전압화나 기록 소거 후의 저항치의 유지 특성의 개선이 요구되고 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 저전류 동작에 우수함과 함께 양호한 유지 특성을 갖는 기억 소자 및 기억 장치를 제공하는 것에 있다.
본 발명의 기억 소자는 제 1 전극, 기억층 및 제 2 전극을 이 순서로 가지며, 기억층은 제 1 전극측에 마련됨과 함께, 음이온 성분으로서 텔루륨(Te)을 가장 많이 포함하는 층을 갖는 단층 또는 복수층으로 이루어지는 저항변화층과 제 2 전극측에 마련됨과 함께, 금속 원소와 텔루륨(Te), 황(S) 및 셀레늄(Se)중의 적어도 1종의 칼코겐 원소를 포함하고, 알루미늄(Al)을 27.7원자% 이상 47.4원자% 이하의 범위 내에서 함유하는 이온원층을 구비한 것이다.
본 발명의 기억 장치는 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 복수의 기억 소자와 복수의 기억 소자에 대해 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비하고, 기억 소자로서 본 발명의 기억 소자를 사용한 것이다.
본 발명의 기억 소자(기억 장치)에서는, 초기 상태(고저항 상태)의 소자에 대해 "정방향"(예를 들면 제 1 전극측을 부전위, 제 2 전극측을 정전위)의 전압 또는 전류 펄스가 인가되면, 이온원층에 포함되는 금속 원소가 이온화하여 저항변화층중에 확산하고, 제 1 전극에서 전자와 결합하여 석출하고, 또는 저항변화층중에 머물러서 불순물 준위를 형성한다. 이에 의해 기억층 내에 금속 원소를 포함하는 저저항부(전도 패스)가 형성되어, 저항변화층의 저항이 낮아진다(기록 상태). 이 저저항의 상태의 소자에 대해 "부방향"(예를 들면 제 1 전극측을 정전위, 제 2 전극측을 부전위)으로 전압 펄스가 인가되면, 제 1 전극에 석출하고 있던 금속 원소가 이온화하여 이온원층중에 용해한다. 이에 의해 금속 원소를 포함하는 전도 패스가 소멸하고, 저항변화층의 저항이 높은 상태가 된다(초기 상태 또는 소거 상태).
여기서는, 저항변화층에 Te를 사용함에 의해, 소거시에 저항변화층중에 석출한 금속 원소가 이온원층에 용해하기 쉬워진다. 또한, 이온원층중에 Al을 사용함에 의해, 소거시에 애노드(anode)극상에서 Al의 산화막 등의 고저항의 층이 형성되어, 소거 후의 고저항 상태가 유지된다. 또한, 이온원층중의 Al의 함유량을 27.7원자% 이상 47.4원자% 이하로 함에 의해, 이온원층 및 저항변화층 내에서의 Al(또는 Al 이온)의 이동도가 조정된다.
본 발명의 기억 소자 또는 기억 장치에 의하면, 저항변화층에 Te를 사용하도록 하였기 때문에, 소거시에 금속 원소가 이온원층에 용해하기 쉬워진다. 이 때문에 데이터 소거시의 저전압화가 가능하게 된다. 또한, 이온원층중에 Al을 사용하도록 하였기 때문에, 소거시에 애노드극상에서 Al의 산화막 등의 고저항의 층이 형성되어, 고저항 상태의 유지가 가능해진다. 또한, 이온원층중의 Al의 함유량을 27.7원자% 이상 47.4원자% 이하로 하였기 때문에, 이온원층 및 저항변화층 내에서의 Al(또는 Al 이온)의 이동도가 조정되고, 기록시에 있어서의 저저항 상태가 안정화된다. 즉, 데이터의 유지 특성이 향상한다.
도 1은 본 발명의 한 실시의 형태에 관한 기억 소자의 구성을 도시하는 단면도.
도 2는 도 1의 기억 소자를 사용한 메모리 셀 어레이의 구성을 도시하는 단면도.
도 3은 도 2의 메모리 셀 어레이의 평면도.
도 4는 본 발명의 변형례에 관한 기억 소자의 구성을 도시하는 단면도.
도 5의 A 내지 D는 실시예 1에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
도 6의 A 내지 D는 실시예 1에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
도 7의 A 내지 D는 실시예 1에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
도 8의 A 및 B는 실시예 1에 관한 이온원층중의 원소의 조성을 도시하는 3원 조성도.
도 9의 A 및 B는 실시예 2에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
도 10의 A 내지 F는 실시예 3에 관한 데이터 유지 특성을 도시하는 도면.
도 11의 A 내지 C는 실시예 3에 관한 데이터 유지 특성을 도시하는 도면.
도 12는 실시예 3에 관한 이온원층중의 원소의 조성을 도시하는 3원 조성도.
도 13의 A 및 B는 실시예 4에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
도 14의 A 내지 C는 실시예 5에 관한 데이터 유지 특성 및 반복 특성을 도시하는 도면.
이하, 본 발명의 실시의 형태에 관해, 이하의 순서로 도면을 참조하면서 설명한다.
(실시의 형태)
1. 기억 소자(저항변화층이 단층으로 이루어지는 기억 소자)
2. 기억 장치
(변형례)
(저항변화층이 2층으로 이루어지는 기억 소자)
(실시예)
(실시의 형태)
(기억 소자)
도 1은 본 발명의 한 실시의 형태에 관한 기억 소자(1)의 단면 구성도이다. 이 기억 소자(1)는 하부전극(10)(제 1 전극), 기억층(20) 및 상부전극(30)(제 2 전극)을 이 순서로 포함하여 구성되어 있다.
하부전극(10)은 예를 들면, 후술(도 2)하는 바와 같이 CMOS(Complementary Metal Oxide Semiconductor) 회로가 형성된 실리콘 기판(41)상에 마련되고, CMOS 회로 부분과의 접속부로 되어 있다. 이 하부전극(10)은 반도체 프로세스에 사용되는 배선 재료, 예를 들면, 텅스텐(W), 질화 텅스텐(WN), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta) 및 실리사이드 등에 의해 구성되어 있다. 하부전극(10)이 Cu 등의 전계에서 이온 전도가 생길 가능성이 있는 재료에 의해 구성되어 있는 경우에는 Cu 등으로 이루어지는 하부전극(10)의 표면을 W, WN, 질화 티탄(TiN), 질화 탄탈륨(TaN) 등의 이온 전도나 열확산하기 어려운 재료로 피복하도록 하여도 좋다. 또한, 후술의 이온원층(21)에 Al이 포함되어 있는 경우에는, Al보다도 이온화하기 어려운 재료, 예를 들면 크롬(Cr), W, 코발트(Co), Si, 금(Au), 팔라듐(Pd), Mo, 이리듐(Ir), 티탄(Ti) 등의 적어도 1종을 포함한 금속막이나, 이들의 산화막 또는 질화막을 사용하는 것이 바람직하다.
기억층(20)은 이온원층(21) 및 저항변화층(22)에 의해 구성되어 있다. 이온원층(21)은, 저항변화층(22)에 확산하는 가동 이온(양이온 및 음이온)이 되는 원소를 포함한다. 양이온화 가능한 원소로서는, 예를 들면 Al, Cu, 게르마늄(Ge), 및 아연(Zn) 등의 금속 원소를 1종 또는 2종 이상을 포함한다. 또한, 음이온화하는 이온 도전 재료로서는, 텔루륨(Te), 황(S) 및 셀레늄(Se) 등의 칼코겐 원소를 적어도 1종 이상 포함한다. 이온원층(21)은 상부전극(30)측에 있고, 여기서는 상부전극(30)에 접하여 마련되어 있다. 금속 원소와 칼코겐 원소라고는 결합하여, 금속 칼코게나이드층을 형성하고 있다. 이 금속 칼코게나이드층은 주로 비정질 구조를 가지며, 이온 공급원으로서의 역할을 다하는 것이다.
양이온화 가능한 금속 원소는 기록 동작시에 캐소드(cathod) 전극상에서 환원되어 금속 상태의 전도 패스(필라멘트)를 형성하기 위해, 상기 칼코겐 원소가 포함되는 이온원층(21)중에서 금속 상태로 존재하는 것이 가능한 화학적으로 안정한 원소가 바람직하다. 이와 같은 금속 원소로서는, 상기 금속 원소 외에, 예를 들면 주기율표상의 4A, 5A, 6A족의 천이금속, 즉 Ti, 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), Ta, Cr, Mo 및 W를 들 수 있다. 이들 원소중의 1종 또는 2종 이상을 사용할 수 있다. 이 밖에, 은(Ag) 및 Si 등을 이온원층(21)의 첨가 원소로서 사용하도록 하여도 좋다.
이와 같은 이온원층(21)의 구체적인 조성으로서는, 예를 들면, ZrTeAl, TiTeAl, CrTeAl, WTeAl 및 TaTeAl을 들 수 있다. 또한, 예를 들면, ZrTeAl에 대해, Cu를 첨가한 CuZrTeAl을 들 수 있지만, 다시 Ge를 첨가한 CuZrTeAlGe를 사용하는 것이 바람직하다. 또한, 상기 첨가 원소를 가한 CuZrTeAlSiGe로 하여도 좋다.
이와 같은 조성을 갖는 이온원층중의 각 원소의 함유량은 이하의 범위로 하는 것이 바람직하다. Al의 함유량은 27.7원자% 이상 47.4원자% 이하인 것이 바람직하다. Cu 및 Zr의 합계 함유량은 23.6원자% 이상 39.4원자% 이하인 것이 바람직하다. 칼코겐 원소의 함유량은 20.7원자% 이상 42.7원자% 이하인 것이 바람직하다. 또한 Ge도 첨가하는 경우는 15원자% 이하인 것이 바람직하다. 이와 같이 구성함에 의해 각 구성 원소의 역할을 최대한으로 발휘할 수 있다. 그 상세에 관해서는 후술한다.
또한, 이온원층(21)에 포함되는 금속 원소로서는 상기 금속 원소로 한정되는 것이 아니고, 예를 들면 Al 외에 Mg를 사용한 ZrTeMg로 하여도 좋다. 이온화한 금속 원소로서는 Zr 대신에 Ti나 Ta 등의 다른 천이금속 원소를 선택한 경우에도 같은 첨가 원소를 사용하는 것은 가능하고, 예를 들면 TaTeAlGe 등으로 하는 것도 가능하다. 또한, 이온 도전 재료로서는 Te 이외에 황(S)이나 셀레늄(Se) 또는 요오드(I)를 사용하여도 좋고, 구체적으로는 ZrSAl, ZrSeAl, ZeIAl, CuGeTeAl 등을 사용하여도 좋다. 또한, 반드시 Al을 포함하고 있을 필요는 없고, CuGeTeZr 등을 사용하여도 좋다.
또한, 이온원층(21)에는 기억층(20)에서의 고온 열처리시의 막 벗겨짐을 억제하는 등의 목적으로 그 밖의 원소가 첨가되어 있어도 좋다. 예를 들면, 실리콘(Si)은 유지 특성의 향상도 동시에 기대할 수 있는 첨가 원소이고, 이온원층(21)에 Zr과 함께 첨가하는 것이 바람직하다. 단, Si 첨가량이 너무 적으면 막 벗겨짐 방지 효과를 기대할 수가 없게 됨에 대해, 너무 많으면 양호한 메모리 동작 특성을 얻을 수가 없다. 이 때문에, 막 벗겨짐의 방지 효과 및 양호한 메모리 동작 특성을 얻기 위해서는 이온원층(21)중의 Si의 함유량은 10 내지 45원자% 정도의 범위 내인 것이 바람직하다.
또한, 이온원층(21)에 후술하는 저항변화층(22)에 포함되는 Te와 반응하기 쉬운 금속 원소(M)를 사용하여 Te/이온원층(금속 원소(M)를 포함한다)이라는 적층 구조로 하여 두면, 성막 후의 가열 처리에 의해, MTe/이온원층(21)이라는 구조로 안정화된다. Te와 반응하기 쉬운 원소로서는 예를 들면 Al이나 마그네슘(Mg)을 들 수 있다.
저항변화층(22)은 하부전극(10)측에 있고, 여기서는 하부전극(10)에 접하여서 마련되어 있다. 이 저항변화층(22)은 전기 전도상의 배리어로서의 기능을 갖고 있다. 또한, 하부전극(10)과 상부전극(30)의 사이에 소정의 전압을 인가한 경우에 그 저항치가 변화한다. 본 실시의 형태에서는, 이 저항변화층(22)은 음이온 성분으로서 거동하는 Te를 주성분으로 하는 화합물로 구성되어 있다. 이와 같은 화합물로서는, 예를 들면 AlTe, MgTe 또는 ZnTe 등을 들 수 있다.
저항변화층(22)의 초기 저항치는 1㏁ 이상인 것이 바람직하고, 저저항 상태에서의 저항치는 수백㏀ 이하인 것이 바람직하다. 미세화한 저항 변화형 메모리의 저항 상태를 고속으로 판독하기 위해서는, 가능한 한 저저항 상태의 저항치를 낮게 하는 것이 바람직하다. 그러나, 예를 들면 20 내지 50㎂, 2V의 조건으로 기록한 경우의 저항치는 40 내지 100㏀이기 때문에, 메모리의 초기 저항치는 이 값보다 높은 것이 전제가 된다. 또한 1자릿수의 저항 분리폭을 고려하면, 상기 저항치가 적당하다고 생각된다. 또한, 저항변화층(22)의 재료는 상기 Te를 포함하는 재료로 한하지 않고, 종래 사용되고 있는 GaOx, AlOx 등의 산화물을 사용하여도 좋다.
상부전극(30)은, 하부전극(10)과 마찬가지로 공지의 반도체 배선 재료를 사용할 수 있지만, 포스트 어닐을 경유하여도 이온원층(21)과 반응하지 않는 안정한 재료가 바람직하다.
본 실시의 형태의 기억 소자(1)에서는, 도시하지 않은 전원 회로(펄스 인가 수단)로부터 하부전극(10) 및 상부전극(30)을 통하여 전압 펄스 또는 전류 펄스를 인가하면, 기억층(20)의 전기적 특성(저항 치)이 변화하는 것이고, 이에 의해 정보의 기록, 소거, 또한 판독이 행하여진다. 이하, 그 동작을 구체적으로 설명한다.
우선, 상부전극(30)이 예를 들면 정전위, 하부전극(10)측이 부전위가 되도록 하여 기억 소자(1)에 대해 정전압을 인가한다. 이에 의해 이온원층(21)에 포함되는 금속 원소가 이온화하여 저항변화층(22)에 확산하고, 하부전극(10)측에서 전자와 결합하여 석출한다. 그 결과, 하부전극(10)과 기억층(20)의 계면에 금속 상태에 환원된 저저항의 금속 원소의 필라멘트가 형성된다. 또는, 이온화한 금속 원소는, 저항변화층(22)중에 머물러서 불순물 준위를 형성한다. 이에 의해 저항변화층(22)중에 필라멘트가 형성되어 기억층(20)의 저항치가 낮아지고, 초기 상태의 저항치(고저항 상태)보다도 낮은 저항치(저저항 상태)로 변화한다.
그 후, 정전압을 제거하여 기억 소자(1)에 걸리는 전압을 없애도, 저저항 상태가 유지된다. 이에 의해 정보가 기록되게 된다. 한번만 기록이 가능한 기억 장치, 이른바 PROM(Programmable Read Only Memory)에 이용하는 경우에는, 상기한 기록 과정만으로 기록은 완결된다. 한편, 소거가 가능한 기억 장치, 즉, RAM(Random Access Memory) 또는 EEPROM(Electronically Erasable and Programmable Read Only Memory) 등에의 응용에는 소거 과정이 필요한데, 소거 과정에서는 상부전극(30)이 예를 들면 부전위, 하부전극(10)측이 정전위가 되도록 기억 소자(1)에 대해 부전압을 인가한다. 이에 의해, 기억층(20) 내에 형성되어 있던 필라멘트의 금속 원소가 이온화하여, 이온원층(21)에 용해 또는 Te 등과 결합하여 Cu2Te, CuTe 등의 화합물을 형성한다. 이에 의해, 금속 원소에 의한 필라멘트가 소멸 또는 감소하여 저항치가 높아진다.
그 후, 부전압을 제거하여 기억 소자(1)에 걸리는 전압을 없애도 저항치가 높아진 상태로 유지된다. 이에 의해 기록된 정보를 소거하는 것이 가능해진다. 이와 같은 과정을 반복함에 의해, 기억 소자(1)에 정보의 기록과 기록된 정보의 소거를 반복하여 행할 수 있다.
예를 들면, 저항치가 높은 상태를 "0"의 정보에, 저항치가 낮은 상태를 "1"의 정보에 각각 대응시키면, 정전압의 인가에 의한 정보의 기록 과정에서 "0"으로부터 "1"로 바꾸고, 부전압의 인가에 의한 정보의 소거 과정에서 "1"로부터 "0"으로 바꿀 수 있다. 또한, 여기서는 기억 소자를 저저항화하는 동작 및 고저항화하는 동작을 각각 기록 동작 및 소거 동작에 대응시켰지만, 그 대응 관계는 역으로 정의하여도 좋다.
본 실시의 형태에서는, 저항변화층(22)이 Te를 주성분으로 하는 화합물에 의해 형성되어 있기 때문에, 그 저저항화시에 이온원층(21)으로부터 확산한 금속 원소가 저항변화층(22)중에서 안정화되어 저저항 상태를 유지하기 쉬워진다. 또한, Te는, 전기 음성도가 높은 산화물이나 공유결합인 실리콘 화합물과 비하여 금속 원소와의 결합력이 약하고, 저항변화층(22)중에 확산한 금속 원소가 소거 전압의 인가에 의해 이온원층(21)에 이동하기 쉽기 때문에 소거 특성이 향상한다. 또한, 전기 음성도는 칼코게나이드 화합물에서는, 텔루륨<셀레늄<황<산소의 순서로 절대치가 높아지기 때문에, 저항변화층(22)중에 산소가 적을수록, 또한, 전기 음성도가 낮은 칼코게나이드를 사용할수록 개선 효과가 높다고 할 수 있다.
다음에, 이온원층(21)이 Zr, Al, Ge 등을 함유하는 것이 바람직한 이유에 관해 설명한다.
이온원층(21)중에 Zr이 포함되어 있는 경우에는, 상술한 Cu 등의 금속 원소와 함께, Zr이 이온화 원소로서 작용하고, Zr과 Cu 등이 상술한 금속 원소가 혼재한 필라멘트를 형성한다. Zr은 기록 동작시에 캐소드 전극상에서 환원됨과 함께, 기록 후의 저저항 상태에서는 금속 상태의 필라멘트를 형성한다고 생각된다. Zr의 환원에 의해 형성된 필라멘트는 S, Se 및 Te의 칼코겐 원소를 포함하는 이온원층(21)중에 비교적 용해하기 어렵기 때문에, 한 번 기록 상태, 즉 저저항 상태가 된 경우에는 Cu 등의 상술한 금속 원소 단독의 필라멘트보다도 저저항 상태를 유지하기 쉽다. 예를 들면 Cu는 기록 동작에 의해 필라멘트로서 형성된다. 그러나, 금속 상태의 Cu는 칼코겐 원소를 포함하는 이온원층(21)중에서 용해하기 쉽기 때문에, 기록 전압 펄스가 인가되지 않은 상태(데이터 유지 상태)에서는 재차 이온화하여 고저항 상태로 천이하여 버린다. 그 때문에 충분한 데이터 보존 성능을 얻을 수가 없다. 한편, Zr과 적량의 Cu를 조합시키는 것은 비정질화를 촉진함과 함께, 이온원층(21)의 미세 구조를 균일하게 유지하기 때문에, 저항치의 유지 성능의 향상에 기여한다.
또한, 소거시의 고저항 상태의 유지에 관해서도, Zr을 포함함에 의해 이하의 효과를 얻을 수 있다. 예를 들면 Zr의 필라멘트가 형성되고, 재차 이온원층(21)중에 이온으로서 용해하는 경우에는, Zr은 적어도 Cu보다도 이온의 이동도가 낮기 때문에 온도가 상승하여도 또는 장기간의 방치에서도 움직이기 어렵다. 그 때문에 캐소드극상에서 금속 상태로의 석출이 일어나기 어렵고, 실온보다도 고온 상태로 유지한 경우나 장시간에 걸쳐서 보존한 경우에도 고저항 상태가 유지된다.
또한, 이온원층(21)에 Al이 포함되어 있는 경우에는, 소거 동작에 의해 상부전극이 부의 전위에 바이어스되면, 고체 전해질적으로 행동하는 이온원층(21)과 애노드극과의 계면에서 안정한 산화막을 형성한다. 이에 의해 고저항 상태(소거 상태)가 안정화된다. 더하여, 저항변화층의 자기(自己) 재생의 관점에서 반복 회수의 증가에도 기여한다. 또한, Al 외에 같은 작용을 나타내는 Ge 등을 포함하여도 좋다.
이와 같이, 이온원층(21)에 Zr, Al, Ge 등이 포함되어 있는 경우에는, 종래의 기억 소자와 비교하여 광범위한 저항치 유지 성능, 기록 및 소거의 고속 동작 성능 및 저전류 동작이 향상함과 함께 반복 회수가 증가한다. 또한, 예를 들면 저저항으로부터 고저항으로 변화시킬 때의 소거 전압을 조정하여 고저항 상태와 저저항 상태 사이의 중간적인 상태를 만들어 내면, 그 상태를 안정하게 유지할 수 있다. 따라서, 2치(値)뿐만 아니라 다치(多値)의 메모리를 실현하는 것이 가능해진다. 또한, 고저항부터 저저항으로 변화시킬 때의 기록 전류를 변경하여 석출하는 원자의 양을 조정함에 의해서도 중간적인 상태를 만들어 내는 것이 가능하다.
그런데, 이와 같은 전압을 인가한 기록 및 소거 동작 특성과 저항치의 유지 특성과 반복 동작 회수라는 메모리 동작상의 중요한 여러 특성은, Al, Zr 및 Cu, 나아가서는 Ge의 첨가량에 의해 다르다.
예를 들면, Al의 함유량이 너무 많으면, Al 이온의 이동이 생기기 쉬워져서, Al 이온의 환원에 의해 기록 상태가 만들어져 버린다. Al은 칼코게나이드의 고체 전해질중에서 금속 상태의 안정성이 낮기 때문에, 저저항의 기록 상태의 유지 성능이 저하된다. 한편, Al량이 너무 적으면, 소거 동작 그 자체나 고저항 영역의 유지 특성을 향상시키는 효과가 낮아지고, 반복 회수가 감소한다. 따라서, 이온원층(21)중의 Al의 함유량은 27.7원자% 이상인 것이 바람직하고, 또한 바람직하게는 47.4원자% 이하이다.
또한, Zr은 그 함유량이 너무 많으면, 이온원층(21)의 저항치가 너무 내려가서 이온원층(21)에 유효한 전압을 인가할 수가 없는, 또는 칼코게나이드층중에 Zr을 용해하는 것이 곤란해진다. 그 때문에, 특히 소거를 하기 어렵게 되어, Zr 첨가량에 응하여 소거의 임계치 전압이 상승하여 가고, 또한 너무 많는 경우에는 기록, 즉 저저항화도 곤란하게 된다. 한편, Zr 첨가량이 너무 적으면, 전술한 바와 같은 광범위한 저항치의 유지 특성을 향상시키는 효과가 적어진다.
또한, Cu는 적량을 이온원층(21)에 첨가함에 의해, 비정질화를 촉진하는 것이지만, 너무 많으면 금속 상태의 Cu는 칼코겐 원소를 포함하는 이온원층(21)중에서의 안정성이 충분하지 않기 때문에 기록 유지 특성이 악화하거나, 기록 동작의 고속성에 악영향이 보여진다. 그 한편으로, Cu는 Zr라고 조합시킴에 의해, 비정질을 형성하기 쉽고, 이온원층(21)의 미세 구조를 균일하게 유지한다는 효과를 갖는다. 이에 의해, 반복 동작에 의한 이온원층(21)중의 재료 성분의 불균일화가 방지되고, 반복 회수가 증가함과 함께 유지 특성도 향상한다. 또한, 적당한 Zr량을 함유하고 있는 경우에는, Cu의 필라멘트가 이온원층(21)중에 재용해하였다고 하여도, 저항변화층(22) 내에는 금속 지르코늄(Zr)에 의한 필라멘트가 잔존하고 있다고 생각되기 때문에 저저항 상태는 유지된다. 따라서, 기록 유지 특성에의 영향은 보여지지 않는다.
상술한 바와 같은 Zr과 Cu와의 효과를 얻기 위해서는, 이온원층(21)중의 Zr 및 Cu의 합계 함유량이 23.5원자% 이상 37원자% 이하인 것이 바람직하다. 또한, 이온원층(21)중의 Zr 단독의 함유량으로서는, 9원자% 이상인 것이 바람직하고, 또한 바람직하게는 18.5원자% 이하이다.
또한, Ge는 반드시 포함되어 있지 않아도 좋지만, Ge 함유량이 너무 많는 경우에는 기록 유지 특성이 열화되기 때문에 Ge의 함유량으로서는 15원자% 이하인 것이 바람직하다.
또한, 기억 소자(1)의 특성은 실질적으로는 Zr과 Te의 조성비에 의존하고 있다. 그 때문에, Zr과 Te의 조성비는
Zr 조성비(원자%)/Te 조성비(원자%)=0.3 내지 0.84
의 범위에 있는 것이 바람직하다. 이에 관해서는 반드시 분명하지는 않지만, Zr에 비하여 Cu의 괴리도(乖離度)가 낮은 것, 이온원층(21)의 저항치가 Zr과 Te의 조성비에 의해 정해지기 대문에, 상기한 범위에 있는 경우에 한하여 알맞은 저항치를 얻을 수 있기 때문에, 기억 소자(1)에 인가한 바이어스 전압이 저항변화층(22)의 부분에 유효하게 인가되는 것에 의한다고 생각된다.
상기한 범위로부터 빗나가는 경우, 예를 들면, 당량비가 너무 큰 경우는 양이온과 음이온의 균형이 취해지지 않아서, 존재하는 금속 원소중 이온화하지 않는 원소의 양이 증대한다. 그 때문에 소거 동작할 대에 기록 동작에서 생긴 필라멘트가 효율적으로 제거되기 어렵다고 생각된다. 마찬가지로, 당량비가 너무 작아서 음이온 원소가 과잉하게 존재하는 경우에는, 기록 동작에서 생긴 금속 상태의 필라멘트가 금속 상태로 존재하기 어렵게 되기 때문에, 기록 상태의 유지 성능이 저하된다고 생각된다.
이하, 본 실시의 형태의 기억 소자(1)의 제조 방법에 관해 설명한다.
우선, 선택 트랜지스터 등의 CMOS 회로가 형성된 기판상에, 예를 들면 TiN으로 이루어지는 하부전극(10)을 형성한다. 그 후, 필요하면 역(逆)스퍼터 등으로 하부전극(10)의 표면상의 산화물 등을 제거한다. 계속해서, 저항변화층(22), 이온원층(21) 및 상부전극(30)까지를 각 층의 재료에 적응한 조성으로 이루어지는 타겟을 이용하여 스퍼터링 장치 내에서, 각 타겟을 교환함에 의해 각 층을 연속하여 성막한다. 전극 지름은 50 내지 300㎚φ이다. 합금막은 구성 원소의 타겟을 이용하여 동시 성막한다.
상부전극(30)까지 성막한 후, 상부전극(30)에 접속하는 배선층(도시 생략)을 형성하고, 모든 기억 소자(1)와 공통 전위를 얻기 위한 콘택트부를 접속한다. 그 후, 적층막에 포스트 어닐 처리를 시행한다. 이상에 의해 도 1에 도시한 기억 소자(1)가 완성된다.
이 기억 소자(1)에서는 상술한 바와 같이 상부전극(30) 및 하부전극(10)에 각각정전위 또는 부전위가 되도록 전압을 인가함에 의해 하부전극(10)과 저항변화층(22)의 계면에 필라멘트가 형성된다. 이에 의해 저항변화층(22)의 저항치가 낮아지고, 기록이 행하여진다. 다음에, 상부전극(30) 및 하부전극(10)의 각각에 기록시와는 역극성의 전압을 인가한다. 이에 의해 저항변화층(22) 내에 형성된 필라멘트의 금속 원소가 재차 이온화하여 이온원층(21)에 용해함에 의해 저항변화층(22)의 저항치가 상승하고, 소거가 행하여진다.
본 실시의 형태의 기억 소자(1)에서는, 비교적 금속 원소와의 결합력이 약한 저항변화층에 Te를 사용함에 의해, 소거 전압의 인가에 의한 이온원층에의 필라멘트의 용해가 용이해진다. 또한, 이온원층중에 Al을 사용함에 의해, 소거 동작시에 이온원층(21)과 애노드 전극과의 계면에 산화막을 형성한다. 이 산화막은 자기 재생하기 때문에, 소거 상태, 즉 고저항 상태의 유지 성능이 개선된다. 또한, 이온원층(21)중의 Al의 함유량을 27.7원자% 이상 47.4원자% 이하로 함에 의해, 이온원층(21) 및 저항변화층(22) 내에서의 Al(또는 Al 이온)의 이동도가 조정된다.
이상과 같이 본 실시의 형태의 기억 소자(1)에서는, 저항변화층(21)에 Te를 사용하도록 하였기 때문에, 소거 전압 인가시에 있어서의 필라멘트의 용해가 용이해지고, 데이터 소거시에 있어서의 저전류화가 가능하게 된다. 또한, 이온원층(21)에 Al을 사용하도록 하였기 때문에, 소거시에 애노드극상에서 Al의 산화막이 형성된다. 이 산화막은 자기 재생하기 때문에, 반복에 의한 소자 특성의 열화가 억제된다. 소거 상태의 유지 성능이 개선한다. 또한, 이온원층(21)중의 Al의 함유량을 27.7원자% 이상 47.45원자% 이하로 하도록 하였기 때문에, 이온원층(21) 및 저항변화층(22) 내에서의 Al(또는 Al 이온)의 이동도가 조정된다. 이에 의해, 소거 상태의 유지에 더하여, 기록 상태의 유지 성능이 향상한다. 즉, 저전류 동작이 가능해짐과 함께, 반복 특성 및 데이터의 유지 특성이 향상한다.
또한, 이온원층(21)에 Cu, Zr 및 Ge를 사용하도록 하였기 때문에, 보다 데이터의 유지 특성이 향상한다. 특히, 이온원층(21)중의 Al, Cu, Zr 및 Ge의 함유량을 각각 27.7원자%≤Al≤47.4원자%, 23.6원자%≤Cu+Zr≤39.4원자%, 20.7원자%≤칼코겐 원소≤42.7원자%, 또한 Ge를 첨가하는 경우는 15원자% 이하로 함에 의해, 메모리를 미세화하고, 기억 소자(1)의 기록 및 소거를 제어한 트랜지스터의 전류 구동력이 작아져도, 기록 및 소거가 가능해진다. 또한, 양호한 데이터의 유지 특성을 유지하는 것이 가능해진다. 즉, 이 기억 소자(1)를 사용하여 기억 장치를 구성함에 의해, 고밀도화 및 소형화를 도모할 수 있다.
(기억 장치)
상기 기억 소자(1)를 다수, 예를 들면 열(列)형상이나 매트릭스형상으로 배열함에 의해, 기억 장치(메모리)를 구성할 수 있다. 이때, 각 기억 소자(1)에 필요에 응하여, 소자 선택용의 MOS 트랜지스터 또는 다이오드를 접속하여 메모리 셀을 구성하고, 또한, 배선을 통하여 센스 앰프, 어드레스 디코더, 기록, 소거 및 판독 회로 등에 접속하면 좋다.
도 2 및 도 3은 다수의 기억 소자(1)를 매트릭스형상으로 배치한 기억 장치(메모리 셀 어레이)의 한 예를 도시한 것으로, 도 2는 단면 구성, 도 3은 평면 구성을 각각 나타내고 있다. 이 메모리 셀 어레이에서는, 각 기억 소자(1)에 대해, 그 하부전극(10)측에 접속되는 배선과 그 상부전극(30)측에 접속되는 배선을 교차하도록 마련하고, 예를 들면 이들 배선의 교차점 부근에 각 기억 소자(1)가 배치되어 있다.
각 기억 소자(1)는, 저항변화층(22), 이온원층(21) 및 상부전극(30)의 각 층을 공유하고 있다. 즉, 저항변화층(22), 이온원층(21) 및 상부전극(30) 각각은 각 기억 소자(1)에 공통의 층(동일층)에 의해 구성되어 있다. 상부전극(30)은 인접 셀에 대해 공통의 플레이트 전극(PL)으로 되어 있다.
한편, 하부전극(10)은 메모리 셀마다 개별적으로 마련됨에 의해, 인접 셀 사이에서 전기적으로 분리되어 있고, 각 하부전극(10)에 대응한 위치에 각 메모리 셀의 기억 소자(1)가 규정된다. 하부전극(10)은 각각 대응하는 셀 선택용의 MOS 트랜지스터(Tr)에 접속되어 있고, 각 기억 소자(1)는 이 MOS 트랜지스터(Tr)의 상방에 마련되어 있다.
MOS 트랜지스터(Tr)는 기판(41) 내의 소자 분리층(42)에 의해 분리된 영역에 형성된 소스/드레인 영역(43)과 게이트 전극(44)에 의해 구성되어 있다. 게이트 전극(44)의 벽면에는 사이드 월(wall) 절연층이 형성되어 있다. 게이트 전극(44)은 기억 소자(1)의 한쪽의 어드레스 배선인 워드선(WL)을 겸하고 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(43)의 한쪽과 기억 소자(1)의 하부전극(10)이 플러그층(45), 금속 배선층(46) 및 플러그층(47)을 통하여 전기적으로 접속되어 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(43)의 다른쪽은 플러그층(45)을 통하여 금속 배선층(46)에 접속되어 있다. 금속 배선층(46)은 기억 소자(1)의 다른쪽의 어드레스 배선인 비트선(BL)(도 3 참조)에 접속되어 있다. 또한, 도 3에서는, MOS 트랜지스터(Tr)의 액티브 영역(48)을 쇄선으로 나타내고 있고, 콘택트부(51)는 기억 소자(1)의 하부전극(10), 콘택트부(52)는 비트선(BL)에 각각 접속되어 있다.
이 메모리 셀 어레이에서는, 워드선(WL)에 의하여 MOS 트랜지스터(Tr)의 게이트를 온 상태로 하여 비트선(BL)에 전압을 인가하면, MOS 트랜지스터(Tr)의 소스/드레인을 통하여 선택된 메모리 셀의 하부전극(10)에 전압이 인가된다. 여기서, 하부전극(10)에 인가된 전압의 극성이 상부전극(30)(플레이트 전극(PL))의 전위에 비하여 부전위인 경우에는, 상술한 바와 같이 기억 소자(1)의 저항치가 저저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 정보가 기록된다. 다음에, 하부전극(10)에 상부전극(30)(플레이트 전극(PL))의 전위에 비하여 정전위의 전압을 인가하면, 기억 소자(1)의 저항치가 재차 고저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 기록된 정보가 소거된다. 기록된 정보의 판독을 행하는 데는, 예를 들면, MOS 트랜지스터(Tr)에 의해 메모리 셀을 선택하고, 그 셀에 대해 소정의 전압 또는 전류를 인가한다. 이때의 기억 소자(1)의 저항 상태에 의해 다른 전류 또는 전압을, 비트선(BL) 또는 플레이트 전극(PL)의 앞서 접속된 센스 앰프 등을 통하여 검출하다. 또한, 선택한 메모리 셀에 대해 인가한 전압 또는 전류는 기억 소자(1)의 저항치의 상태가 천이하는 전압 등의 임계치보다 작게 한다.
본 실시의 형태의 기억 장치에서는, 상술한 바와 같이 각종의 메모리 장치에 적용할 수 있다. 예를 들면, 한번만 기록이 가능한 PROM, 전기적으로 소거가 가능한 EEPROM, 또는, 고속으로 기록, 소거 및 재생이 가능한 이른바 RAM 등 어느 메모리 형태라도 적용하는 것이 가능하다.
(변형례)
다음에, 상기 실시의 형태의 변형례에 관한 기억 소자(2)에 관해 설명한다. 도 4는 기억 소자(2)의 단면 구성을 도시하는 것이다. 또한, 기억 소자(2)에 관해 설명하지만, 상기 실시의 형태와 동일 구성 부분에 관해서는 동일 부호를 붙이고 그 설명은 생략한다. 이 기억 소자(2)는 하부전극(10)(제 1 전극), 기억층(60) 및 상부전극(30)(제 2 전극)을 이 순서로 포함하여 구성되어 있다.
기억층(60)은 상기 이온원층(21)과 같은 조성의 이온원층(61)과 하부전극(10)측부터 차례로 제 1 저항변화층(62A) 및 제 2 저항변화층(62B)이 적층된 구조를 갖는 저항변화층(62)으로 구성되어 있다.
제 1 저항변화층(62A) 및 제 2 저항변화층(62B)은 상기 제 1의 실시의 형태의 저항변화층(22)과 마찬가지로, 전기 전도상의 배리어로서의 기능을 갖는 것이고, 서로 조성이 다르다. 이에 의해, 이 기억 소자(1)에서는, 복수의 기억 소자(1)의 초기 상태 또는 소거 상태의 저항치의 편차를 저감함과 함께, 복수회의 기록 및 소거 동작에 대해 기록 및 소거시의 저항치를 유지하는 것이 가능하게 되어 있다.
이와 같은 제 1 저항변화층(62A)은 이트륨(Y), 란탄(La), 네오디뮴(Nd), 사마륨(Sm), 가돌리늄(Gd), 테르븀(Tb) 및 디스프로슘(Dy)으로 이루어지는 희토류 원소의 군중 적어도 1종의 원소를 포함하는 산화물 또는 질화물, 또는, 실리콘(Si), 알루미늄(Al), 티탄(Ti), 지르코늄(Zr) 및 하프늄(Hf)으로 이루어지는 군중 적어도 1종의 원소를 포함하는 산화물 또는 질화물에 의해 구성되어 있는 것이 바람직하다. ㎚레벨로 비교적 평탄한 막을 얻을 수 있기 때문이다.
제 2 저항변화층(62B)으로서는, 상기 실시의 형태 1의 저항변화층(22)과 마찬가지로 음이온 성분으로서 거동하는 Te를 주성분으로 하는 화합물로 구성되어 있다. 이와 같은 화합물로서는, 예를 들면 AlTe, MgTe 또는 ZnTe 등을 들 수 있다.
또한, 제 1 저항변화층(62A) 및 제 2 저항변화층(62B)은 원자량, 원자 반경 등의 물리적인 성질이 다른 원소를 포함하는 산화물 또는 질화물, 또는 이온원층(21)과의 젖음성이 다른 등 성질이 다른 산화물 또는 질화물을 이용하여도 좋다. 이에 의해, 큰 보완 효과를 얻을 수 있다.
구체적으로는, 예를 들면 제 1 저항변화층(62A)에는 산화 가돌리늄(GdOx)을, 제 2 저항변화층(62B)에는 알루미늄(Al) 또는 실리콘(Si)의 질화물 또는 산화물(산화 알루미늄(AlOx) 또는 산화 실리콘(SiOx))을 사용하여도 좋다.
이 경우, 산화 가돌리늄(GdOx)으로 되는 제 1 저항변화층(62A)은, 필라멘트의 형성에 기여하는 것이기 때문에, 하부전극(10)에 접하여 마련되어 있는 것이 바람직하다. 알루미늄(Al) 또는 실리콘(Si)의 질화물 또는 산화물로 이루어지는 제 2 저항변화층(62B)은 제 1 저항변화층(62A)과 이온원층(21)의 사이에 마련되어 있다. 이에 의해, 가돌리늄(Gd)보다도 원자 반경이 작은 알루미늄(Al) 또는 실리콘(Si)이 산화 가돌리늄(GdOx)막의 결함을 메우는 것이 가능해진다.
또는, 제 1 저항변화층(62A)은 산화 가돌리늄(GdOx)으로 한하지 않고, 전압 바이어스로 이온원층(21)으로부터 공급되는 금속 원소의 이온에 의해 불순물 준위를 형성하여 저저항 상태를 형성할 수 있는 재료, 예를 들면 알루미늄(Al) 또는 실리콘(Si)의 산화물 또는 질화물에 의해 구성하는 것도 가능하다. 그 경우도 제 1 저항변화층(62A)과는 원자량, 원자 반경 등 물리적인 성질이 다른, 또는 이온원층(21)과의 젖음성이 다른 등 성질이 다른 제 2 저항변화층(62B)을 마련함에 의해, 상기와 마찬가지의 효과를 얻을 수 있다.
본 변형례의 기억 소자(2)에서는, 저항변화층(62)를 서로 조성이 다른 제 1 저항변화층(62A) 및 제 2 저항변화층(62B)을 갖는 적층 구조로 하였기 때문에, 상기 실시의 형태의 효과에 더하여 이하가 효과를 이룬다. 하부전극(10)상에 산화물로 이루어지는 제 1 저항변화층(62A)을 마련함에 의해, 기록 및 소거의 반복에 의한 소자 특성의 열화가 억제된다. 또한, 소거시에 산화막이나 질화막을 용이하게 형성하는 것이 가능해지기 때문에, 소거시의 과잉한 전압 인가에 의한 절연 열화를 억제하는 것이 가능해지고 반복 특성의 향상이 기대된다. 또한, 사용할 수 있는 텔루륨 화합물막의 저항 범위를 넓힐 수 있기 때문에, 재료 선택의 폭이 넓어진다. 이하, 본 발명의 구체적인 실시예에 관해 설명한다.
상술한 실시의 형태의 기억 소자(1) 및 메모리 셀 어레이의 이하와 같은 각종 샘플을 제작하고, 그 특성을 조사하였다.
(실험 1)
(샘플 1-1 내지 1-61)
우선, 도 2 및 도 3에 도시한 바와 같이, 반도체 기판(11)에 MOS 트랜지스터(Tr)를 형성하였다. 뒤이어, 반도체 기판(11)의 표면을 덮도록 절연층을 형성하고, 이 절연층에 비어 홀(via hole)을 형성하였다. 계속해서, CVD(Chemical Vapor Deposition)법에 의해 비어 홀의 내부를 W(텅스텐)으로 이루어지는 전극재로 충전하고, 그 표면을 CMP(Chemical Mechanical Polishing)법에 의해 평탄화하였다. 그리고, 이들의 공정을 반복함에 의해, 플러그층(15), 금속 배선층(16), 플러그층(17) 및 하부전극(1)을 형성하고, 또한 하부전극(1)을 메모리 셀마다 패터닝하였다.
다음에, 하부전극(10)상에 스퍼터링 장치를 이용하여 기록층(20, 60) 및 상부전극(30)을 형성하였다. 전극 지름은 50 내지 300㎚φ로 하였다. 또한, 합금으로 이루어지는 층은 구성 원소의 타겟을 이용하여 동시에 성막하였다. 계속해서, 상부전극(30)의 표면에 대해 에칭을 행하여, 중간 전위(Vdd/2)를 주기 위한 외부 회로 접속용의 콘택트부분에 접속되도록 두께 200㎚의 배선층(Al층)을 형성하였다. 그 후, 포스트 어닐 처리로서 진공 열처리로에서, 2시간, 200℃의 가열 처리를 시행하였다. 이와 같이 하여, 도 2 및 도 3에 도시한 메모리 셀 어레이를 제작하고, 샘플 1-1 내지 1-61로 하였다.
샘플 1-1 내지 1-61에서의 「하부전극/저항변화층/이온원층/상부전극」의 조성 및 각 막두께는 "TiN/Al1Te9(3.5㎚)/이온원층(50㎚)/W(50㎚)"이다. 하부전극(10), 저항변화층(22) 및 상부전극(30)의 조성 및 막두께는 고정하고, 이온원층(21)의 조성을 변경하였다. 표 1, 2는 샘플 1-1 내지 1-61의 이온원층(21)의 조성의 일람을 표시한 것이다. 또한, 표 1, 2에 표시한 이온원층(21)의 조성은 제작시에 이용한 조성이다. 실제의 이온원층(21) 및 저항변화층(22)의 조성은, 제조 공정 내에서 행하여지는 가열 처리에 의해 이온원층(21)으로부터 Cu, Zr 또는 Al 등의 가동 이온이 저항변화층(62) 내로 확산하고 있다.
Figure 112012012103936-pat00001
Figure 112012012103936-pat00002
(특성 평가)
샘플 1-1 내지 1-61에 관해 데이터 유지 특성 및 반복 특성을 평가하였다. 우선, 기록/소거의 펄스 폭을 10㎱/10㎱로 하고, 기록시 전류를 130㎂, 기록 전압을 3.0V로 하여 기록 동작을 행하였다. 뒤이어, 소거시 전류를 55㎂ 내지 135㎂, 소거 전압을 0.45V 내지 1.1V까지 변화시켜서 소거 동작을 행하였다. 이것을 메모리 셀 어레이중의 10소자×2열로 합계 20소자에 대해 각각의 조건으로 105회 반복하고 1렬분은 기록 상태에서 정지하고, 나머지 1렬분은 소거 상태에서 정지하고, 기록 상태 및 소거 상태의 저항치를 측정하였다. 이 후, 130℃, 1시간의 고온 가속 보존 시험후의 기록 상태 및 소거 상태의 저항치를 측정하고, 샘플 1-1 내지 1-61의 데이터 유지 특성을 평가하였다.
또한, 이하의 조건으로의 기록 및 소거 동작을 106회 반복하고, 그 사이의 기록 및 소거 상태의 저항치를 측정하였다. 조건 1에서는 저전류시에 있어서의 기록 및 소거 상태의 저항치의 추이를 조사하였다. 조건 2에서는 고전류시에 있어서의 기록 및 소거 상태의 저항치의 추이를 조사하였다. 구체적인 조건으로서는, 조건 1에서는 공통 조건으로서, 기록시 전류를 75㎂, 기록 전압을 3.0V, 기록/소거의 펄스 폭을 10㎱/10㎱로 하고, 이하의 3개의 조건으로 소거 동작을 행하였다. 소거 동작에서의 소거시 전류 및 소거 전압은 각각, 조건 (1-1)에서는 114㎂, 0.70V, 조건 (1-2)에서는 112㎂, 0.65V, 조건 (1-3)에서는 110㎂, 0.60V로 하였다. 조건 2에서는 공통 조건으로서 기록시 전류를 135㎂, 기록 전압을 3.0V, 기록/소거의 펄스 폭을 10㎱/10㎱로 하고, 소거 조건을 각각 이하의 3개의 조건 (2-1)에서는 200㎂, 0.80V, 조건 (2-2)에서는 190㎂, 0.75V, 조건 (2-3)에서는 180㎂, 0.70V에서 소거 동작을 행하였다.
샘플 1-1 내지 1-61에서의 데이터 유지 특성 및 반복 특성의 가부를 표 1, 2에 이온원층의 조성 일람과 함께 표시하였다. 또한, 데이터 유지 특성 및 반복 특성의 특성도의 일부를 도 5의 A 내지 도 7의 D에 도시하였다. 또한, 반복 특성도는 상단이 조건 (1-1), (2-1), 중단이 조건 (1-2), (2-2), 하단이 조건 (1-3), (2-3)이다. 또한, 상기 평가 결과를 Al, Cu+Zr, Te의 3원 조성도로서 도 8 의 A 및 B에 도시하였다. 도 8의 A가 조성도 전체를 도시한 것이고, 도 8의 B는 도 8의 A의 실선 내를 확대한 것이다. 도면중의 ○이 데이터 유지 특성 및 반복 특성을 양립한 샘플이다. 이들의 결과로부터, 데이터 유지 특성 및 반복 특성을 양립하는 이온원층(21, 61)의 조성은, 알루미늄(Al)은 27.7 내지 47.4원자%, 구리(Cu) 및 지르코늄(Zr)의 합계(Cu+Zr)는 23.6 내지 39.4원자%, 텔루륨(Te)은 20.7 내지 42.7원자%임을 알 수 있다. 또한, 도 8의 A 및 B에 도시한 3원 조성도는 게르마늄(Ge)을 포함하지 않는 경우의 함유 비율로 되어 있지만, 표 1 및 2에 기재되어 있는 바와 같이, Ge의 첨가량은 15 원자% 이하인 것이 바람직하다.
(실험 2)
저항변화층(22)의 조성이 샘플 1-1 내지 1-61과는 다른 메모리 셀 어레이를 제작하고, 샘플 2-1 내지 2-4로 하였다. 이 샘플 2-1 내지 2-4를 이용하여 실험 1과 같은 조건을 이용하여 데이터 유지 특성 및 반복 특성을 평가하였다. 샘플 2-1 내지 2-4에서의 "하부전극/저항변화층/이온원층/상부전극"의 조성 및 각 막두께는 "TiN/AlxTe10-x(3.5㎚)/이온원층(50㎚)/W(50㎚)"이다. 표 3은 샘플 2-1 내지 2-4의 저항변화층(22), 이온원층(21)의 조성 및 평가 결과의 일람이다. 도 9는 샘플 2-1 내지 2-4의 데이터 유지 특성 및 반복 특성의 특성도이다.
Figure 112012012103936-pat00003
이들의 결과로부터, 저항변화층(22)을 구성하는 Al 및 Te의 조성비가 달라도 이온원층(21)을 구성하는 Al, Zr, Cu, Ge, Te(칼코겐 원소)의 조성이 상기 범위 내라면 양호한 데이터 유지 특성 및 반복 특성을 얻을 수 있음을 알 수 있다.
(실험 3)
다음에, 샘플 1-1 내지 1-61중에서 양호한 데이터 유지 특성 및 반복 특성을 나타냈던 샘플의 일부를 보다 저전류 조건, 구체적으로는 기록시 전류를 7㎂ 내지 50㎂, 기록 전압을 3.0V, 기록 펄스 폭을 1㎱ec 내지 100msec에서의 데이터 유지 특성을 100개의 소자를 사용하여 평가하였다. 샘플 1-9, 1-20, 1-21, 1-28, 1-30, 1-58, 1-60 및 1-61에서의 이온원층의 조성 및 데이터 유지 특성의 가부를 표 4에 표시하였다. 또한, 데이터 유지 특성의 특성도를 도 10의 A 내지 도 11의 C에 도시하였다. 또한, 보다 저전류 조건에서의 데이터 유지 특성의 평가 결과를 Al, Cu+Zr, Te의 3원 조성도로서 도 12에 도시하였다.
Figure 112012012103936-pat00004
이들의 결과로부터, 보다 저전류에서도 양호한 데이터 유지 특성을 유지할 수 있는 이온원층(21)의 조성은, 알루미늄(Al)은 27.7 내지 38.6원자%, 구리(Cu) 및 지르코늄(Zr)의 합계(Cu+Zr)는 25.8 내지 38.2원자%, 텔루륨(Te)은 29.1 내지 42.7원자%, 및 게르마늄(Ge)은 15원자% 이하인 것을 알 수 있다. 또한, 실험 1에서 나타낸 조성 범위중, 특히 저전류 동작에 유리한 조성비 범위가 Al 조성비가 낮은 영역에 존재하는 것을 알 수 있다.
(실험 4)
또한, 저항변화층(22)에 산소를 통한 기억 소자(1)로 이루어지는 메모리 셀 어레이를 작성하고, 샘플 3-1, 3-2로 하였다. 표 5는 저항변화층(22) 및 이온원층(21)의 조성 및 실험 1과 같은 조건을 이용하여 측정한 데이터 유지 특성 및 반복 특성의 평가 결과의 일람이다. 도 13의 A 및 B는 데이터 유지 특성 및 반복 특성의 특성도이다.
Figure 112012012103936-pat00005
이들의 결과로부터, 이온원층(21, 61)을 구성하는 Al, Zr, Cu, Ge, Te(칼코겐 원소)의 조성이 상기 범위 내라면, 저항변화층(22)에 산소가 포함되어 있어도 양호한 데이터 유지 특성 및 반복 특성을 얻을 수 있음을 알 수 있다.
(실험 5)
이하, 변형례로 나타낸 제 1 저항변화층(62A), 제 2 저항변화층(62B)을 구비한 기억 소자(2)로 이루어지는 메모리 셀 어레이를 작성하고, 샘플 4-1 내지 4-3로 하였다. 샘플 4-1 내지 4-3에서 "하부전극/제 1 저항변화층/제 2 저항변화층/이온원층/상부전극"의 조성 및 각 막두께는 "TiN/제 1 저항변화층/제 2 저항변화층/이온원층(50㎚)/W(50㎚)"이다. 표 6은 제 1 저항변화층(62A)과 제 2 저항변화층(62B)의 조성 및 막두께, 이온원층(61)의 조성 및 평가 결과의 일람이다. 도 14의 A 내지 C는 샘플 4-1 내지 4-3의 데이터 유지 특성 및 반복 특성의 특성도이다.
Figure 112012012103936-pat00006
이들의 결과로부터, 저항변화층을 복수 적층한 경우에도 이온원층(61)을 구성하는 Al, Zr, Cu, Ge, Te(칼코겐 원소)의 조성이 상기 범위 내라면, 양호한 데이터 유지 특성 및 반복 특성을 얻을 수 있음을 알 수 있다.
이상, 실시의 형태, 변형례 및 실시예를 들어서 본 발명을 설명하였지만, 본 발명은, 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형하는 것이 가능하다.
예를 들면, 상기 실시의 형태 등에서는, 기억 소자(1, 2) 및 메모리 셀 어레이의 구성을 구체적으로 들어서 설명하였지만, 모든 층을 구비할 필요는 없고, 또한, 다른 층을 더욱 구비하고 있어도 좋다.
또한, 예를 들면, 상기 실시의 형태 등에서 설명한 각 층의 재료, 또는 성막 방법 및 성막 조건 등은 한정되는 것이 아니고, 다른 재료로 하여도 좋고, 또는 다른 성막 방법으로 하여도 좋다. 예를 들면, 이온원층(21, 61)에는, 상기 조성비율을 무너뜨리지 않는 범위에서, 다른 천이금속 원소, 예를 들면 Ti, Hf, V, Nb, Ta, Cr, Mo, W를 첨가하여도 좋다. 또한, Cu, Ag 또는 아연 Zn 이외에도, 니켈(Ni) 등을 첨가하여도 좋다.
본 발명은 공개된 일본 특허청에 2011년 3월 4일에 출원되어 우선권 주장된 일본 특허 출원 JP2011-48376과 관계된 주제를 포함하며, 이는 참조로서 전체 내용에 포함된다.
다양한 수정, 조합, 하위 조합 및 변경은 관련 기술분야의 기술자의 설계의 요구 및 첨부된 청구항과 그 균등물 범위 내에 있는 다른 요인에 의하여 발생할 수 있음을 이해해야 한다.
1, 2 : 기억 소자
1 : 하부전극
20, 60 : 기억층
21, 61 : 이온원층
22, 62 : 저항변화층
62A : 제 1 저항변화층
62B : 제 2 저항변화층
30 : 상부전극
41 : 반도체 기판
43 : 소스/드레인 영역
44 : 게이트 전극
45, 47 : 플러그층
46 : 금속 배선층
48 : 액티브 영역
51, 52 : 콘택트부

Claims (11)

  1. 제 1 전극, 기억층 및 제 2 전극을 이 순서로 가지며,
    상기 기억층은
    상기 제 1 전극측에 마련됨과 함께, 음이온 성분으로서 텔루륨(Te)를 가장 많이 포함하는 층을 갖는 단층 또는 복수층으로 이루어지는 저항변화층과
    상기 제 2 전극측에 마련됨과 함께, 금속 원소와, 텔루륨(Te), 황(S) 및 셀레늄(Se)중의 적어도 1종의 칼코겐 원소를 포함하는 이온원층을 구비하고,
    상기 이온원층은 Al, Cu, Zr 및 Ge를 각각 27.7원자%≤Al≤38.6원자%, 25.8원자%≤Cu+Zr≤38.2원자%, 29.1원자%≤Te≤42.7원자%, Ge≤15원자%의 관계를 충족시키는 범위에서 포함되는 것을 특징으로 하는 기억 소자.
  2. 제1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극에의 전압 인가에 의해 상기 저항변화층 내에 상기 금속 원소를 포함하는 저저항부가 형성됨에 의해 저항치가 변화하는 것을 특징으로 하는 기억 소자.
  3. 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 복수의 기억 소자와,
    상기 복수의 기억 소자에 대해 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비하고,
    상기 기억층은
    상기 제 1 전극측에 마련됨과 함께, 음이온 성분으로서 텔루륨(Te)을 가장 많이 포함하는 층을 갖는 단층 또는 복수층으로 이루어지는 저항변화층과
    상기 제 2 전극측에 마련됨과 함께, 텔루륨(Te), 황(S) 및 셀레늄(Se)중의 적어도 1종의 칼코겐 원소를 포함하는 이온원층을 구비하고,
    상기 이온원층은 Al, Cu, Zr 및 Ge를 각각, 27.7원자%≤Al≤38.6원자%, 25.8원자%≤Cu+Zr≤38.2원자%, 29.1원자%≤Te≤42.7원자%, Ge≤15원자%의 관계를 충족시키는 범위에서 포함되는 것을 특징으로 하는 기억 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020120015269A 2011-03-04 2012-02-15 기억 소자 및 기억 장치 KR101913860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-048376 2011-03-04
JP2011048376A JP2012186316A (ja) 2011-03-04 2011-03-04 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
KR20120100733A KR20120100733A (ko) 2012-09-12
KR101913860B1 true KR101913860B1 (ko) 2018-10-31

Family

ID=45654836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015269A KR101913860B1 (ko) 2011-03-04 2012-02-15 기억 소자 및 기억 장치

Country Status (6)

Country Link
US (1) US9202560B2 (ko)
EP (1) EP2495729A3 (ko)
JP (1) JP2012186316A (ko)
KR (1) KR101913860B1 (ko)
CN (1) CN102683378B (ko)
TW (1) TWI497491B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
CN102403044B (zh) * 2010-09-08 2014-10-15 北京大学 测试阻变随机访问存储器件的数据保持特性的方法
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US8921821B2 (en) 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9202846B2 (en) 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9431606B1 (en) * 2015-08-12 2016-08-30 Micron Technology, Inc. Memory cells
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
KR20190062819A (ko) * 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법
KR102549544B1 (ko) * 2018-09-03 2023-06-29 삼성전자주식회사 메모리 장치
JP2021048310A (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
KR102707329B1 (ko) * 2022-08-11 2024-09-19 포항공과대학교 산학협력단 비정질 텔루륨 옥사이드를 포함하는 반도체, 그를 포함하는 박막트랜지스터 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010026924A1 (ja) * 2008-09-02 2010-03-11 ソニー株式会社 記憶素子および記憶装置
JP2010062247A (ja) * 2008-09-02 2010-03-18 Sony Corp 記憶素子および記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1159743B1 (en) 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
CA2469182C (en) * 2001-12-04 2014-06-03 Arichell Technologies, Inc. Electronic faucets for long-term operation
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
US7658773B2 (en) * 2006-09-29 2010-02-09 Qimonda Ag Method for fabricating a solid electrolyte memory device and solid electrolyte memory device
US7463512B2 (en) * 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US7750386B2 (en) * 2008-11-12 2010-07-06 Seagate Technology Llc Memory cells including nanoporous layers containing conductive material
US8134138B2 (en) * 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
KR20110023036A (ko) 2009-08-28 2011-03-08 동우 화인켐 주식회사 컬러필터용 착색 경화성 조성물, 이를 이용하여 제조되는 착색패턴을 포함하는 컬러필터 및 화상표시장치
JP5630021B2 (ja) * 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010026924A1 (ja) * 2008-09-02 2010-03-11 ソニー株式会社 記憶素子および記憶装置
JP2010062247A (ja) * 2008-09-02 2010-03-18 Sony Corp 記憶素子および記憶装置

Also Published As

Publication number Publication date
EP2495729A3 (en) 2013-04-24
US9202560B2 (en) 2015-12-01
JP2012186316A (ja) 2012-09-27
CN102683378A (zh) 2012-09-19
TWI497491B (zh) 2015-08-21
EP2495729A2 (en) 2012-09-05
KR20120100733A (ko) 2012-09-12
CN102683378B (zh) 2016-05-18
US20120294063A1 (en) 2012-11-22
TW201239886A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR101913860B1 (ko) 기억 소자 및 기억 장치
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
KR101519696B1 (ko) 기억 소자 및 기억 장치
KR101796790B1 (ko) 기억 소자 및 기억 장치
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
KR101871497B1 (ko) 기억 소자 및 기억 장치
JP5728919B2 (ja) 記憶素子および記憶装置
KR101997924B1 (ko) 기억 소자 및 기억 장치
US9466791B2 (en) Storage device and storage unit
JP2012199336A (ja) 記憶素子および記憶装置
JP2012182172A (ja) 記憶素子および記憶装置
CN102376354A (zh) 存储元件和存储装置
KR20150093149A (ko) 기억 소자 및 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant