KR101796790B1 - 기억 소자 및 기억 장치 - Google Patents

기억 소자 및 기억 장치 Download PDF

Info

Publication number
KR101796790B1
KR101796790B1 KR1020110002192A KR20110002192A KR101796790B1 KR 101796790 B1 KR101796790 B1 KR 101796790B1 KR 1020110002192 A KR1020110002192 A KR 1020110002192A KR 20110002192 A KR20110002192 A KR 20110002192A KR 101796790 B1 KR101796790 B1 KR 101796790B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
resistance
layers
ion source
Prior art date
Application number
KR1020110002192A
Other languages
English (en)
Other versions
KR20110085885A (ko
Inventor
슈이치로 야스다
카츠히사 아라타니
카즈히로 오바
히로아키 세이
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110085885A publication Critical patent/KR20110085885A/ko
Application granted granted Critical
Publication of KR101796790B1 publication Critical patent/KR101796790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

기억 소자는: 제 1 전극, 기억층 및 제 2 전극을 이 순서로 가지며, 상기 기억층은, 음이온 성분으로서 텔루르(Te)를 가장 많이 포함하고, 상기 제 1 전극측에 마련되는 고저항층과, 적어도 1종의 금속 원소를 포함함과 함께, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 적어도 1종의 칼코겐 원소를 포함하고, 상기 제 2 전극측에 마련되는 이온원층을 구비한다.

Description

기억 소자 및 기억 장치{MEMORY COMPONENT AND MEMORY DEVICE}
본 발명은, 이온원층(源層) 및 고저항층을 포함하는 기억층의 전기적 특성의 변화에 의해 정보를 기억하는 기억 소자 및 기억 장치에 관한 것이다.
데이터 기억용의 반도체 불휘발성 메모리로서,NOR형 또는 NAND형의 플래시 메모리가 일반적으로 사용되고 있다. 그러나, 이들 반도체 불휘발성 메모리에서는, 기록 및 소거에 대전압이 필요한 것, 플로팅 게이트에 주입하는 전자의 수가 한정되기 때문에 미세화의 한계가 지적되고 있다.
현재, ReRAM(Resistance Random Access Memory)이나 PMC(Programmable Metallization Cell) 등의 저항 변화형 메모리가, 미세화의 한계를 초과하는 것이 가능한 차세대 불휘발성 메모리로서 제안되어 있다(예를 들면, 『Nature Material 1614 p312(2006)』, 『US 5,761,115호(1998.6.2, Axon)』, 『Sawa Materials today 11 28(2008)』). 이들의 메모리는, 2개의 전극 사이에 저항 변화층을 구비한 단순한 구조를 갖고 있다. 또한, 일본 특개2006-196537호 공보의 메모리에서는 저항 변화층 대신에, 제 1 전극과 제 2 전극의 사이에 이온원층 및 산화막(기억용 박막)을 구비하고 있다. 이들 저항 변화형 메모리에서는, 원자 또는 이온이 열이나 전계에 의해 이동하고 전도 패스가 형성됨에 의해 저항치가 변화한다고 생각되고 있다.
그런데, 이 저항 변화형의 불휘발성 메모리를 선단(先端)의 반도체 프로세스에 의해 대용량화하기 위해서는, 저전압화 및 저전류화가 요망된다. 구동 트랜지스터를 미세화할수록, 그 구동 전류 및 전압이 저하되어 가기 때문이다. 즉 미세화된 저항 변화형의 불휘발성 메모리를 실현하기 위해서는, 메모리는 미세화된 트랜지스터로 구동할 수 있는 성능을 가져야 한다. 또한, 저전류 동작을 위해서는, 저전류면서 고속(나노초 오더의 단(短)펄스)으로 재기록한 저항 상태(데이터)를 유지할 것이 필요하다.
종래, 이런 종류의 메모리로서, 예를 들면 「하부전극/GdOx/CuZrTeAlGe/상부전극」의 구성을 갖는 것이 있다. 이와 같은 구성을 갖는 메모리에서는, 재기록 전류치가 100㎂ 이상의 조건인 경우에는, 데이터의 기록·소거에서의 동작 속도 및 데이터 유지 특성은 양호하였다. 그러나, 재기록 전류치를 100㎂ 이하의 저전류로 하면, 데이터 유지 특성이 저하한다는 문제가 있다. 또한, 소거시의 특성이 충분하지 않기 때문에, 데이터의 소거에 높은 전압이 필요하였다. 또한, 다수회의 기록·소거 동작에 대해 소거 상태의 저항치가 낮은측으로 흐트러지는 경향이 있으며, 기록 저항과 소거 저항의 저항 분리폭이 불충분하다는 문제가 있다.
본 발명은 이러한 이러한 감안하여 이루어진 것으로, 그 제 1의 목적은, 저전류에서의 기록 데이터의 유지 특성이 향상함과 함께, 소거에 필요로 하는 전압의 저전압화가 가능한 기억 소자 및 기억 장치를 제공하는 것에 있다. 더하여, 본 발명의 제 2의 목적은, 복수회의 기록·소거 동작에 대해 소거 상태에서의 저항치의 흐트러짐이 저감된 기억 소자 및 기억 장치를 제공하는 것에 있다.
본 발명의 실시예에 따르면, 기억 소자가 제공되며, 이 기억 소자는, 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 것이고, 그 기억층은, 음이온 성분으로서 텔루르(Te)를 가장 많이 포함하고, 제 1 전극측에 마련되는 고저항층과, 적어도 1종의 금속 원소를 포함함과 함께, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 적어도 1종의 칼코겐 원소를 포함하고, 제 2 전극측에 마련되는 이온원층을 구비하고 있다.
본 발명의 다른 실시예에 따르면, 기억 장치가 제공되며, 이 기억 장치는, 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 복수의 기억 소자와, 복수의 기억 소자에 대해 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비하고, 기억 소자로서 본원 발명의 제 1의 기억 소자를 사용하는 것이다.
본 발명의 또 다른 실시예에 따르면, 기억 소자가 제공되며, 이 기억 소자는, 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 것이고, 그 기억층은, 제 1 전극측에 마련됨과 함께 복수의 층으로 이루어지고, 그 중의 적어도 1층이 음이온 성분으로서 텔루르(Te)를 가장 많이 포함하는 층인 고저항층과, 적어도 1종류의 금속 원소를 포함함과 함께, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 적어도 1종의 칼코겐 원소를 포함하고, 상기 제 2 전극측에 마련되는 이온원층을 구비한 것이다.
본 발명의 또 다른 실시예에 따르면, 기억 장치가 제공되며, 이 기억 장치는, 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 복수의 기억 소자와, 복수의 기억 소자에 대해 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비하고, 기억 소자로서 본원 발명의 제 2의 기억 소자를 사용하는 것이다.
본 발명의 기억 소자(기억 장치)에서는, 초기 상태(고저항 상태)의 소자에 대해 「정방향」(예를 들면 제 1 전극측을 부전위, 제 2 전극측을 정전위)의 전압 또는 전류 펄스가 인가되면, 이온원층에 포함되는 금속 원소가 이온화하여 고저항층중에 확산하고, 제 1 전극에서 전자와 결합하여 석출하고, 또는 고저항층중에 머무러 불순물 준위를 형성한다. 이에 의해 기억층 내에 금속 원소를 포함하는 전도 패스가 형성되고, 고저항층의 저항이 낮아진다(기록 상태). 이 저저항의 상태의 소자에 대해 「부방향」(예를 들면 제 1 전극측을 정전위, 제 2 전극측을 부전위)으로 전압 펄스가 인가되면, 제 1 전극에 석출하여 있던 금속 원소가 이온화하여 이온원층중에 용해한다. 이에 의해 금속 원소를 포함하는 전도 패스가 소멸하고, 고저항층의 저항이 높은 상태가 된다(초기 상태 또는 소거 상태).
여기서는, 고저항층에 음이온 성분으로서 텔루르(Te)를 가장 많이 포함하는 층이 포함되어 있기 때문에, 고저항층의 저저항 화시에 고저항층에 확산한 금속 원소가 안정화하고, 저저항 상태를 유지하기 쉬워진다. 한편, 텔루르(Te)는 산화물이나 실리콘 화합물에 비하여 금속 원소와의 결합력이 약하고, 고저항층중에 확산한 금속 원소가 이온원층에 이동하기 쉽기 때문에, 소거 특성이 향상한다.
본 발명의 기억 소자 또는 기억 장치에 의하면, 기억층중의 고저항층에 음이온 성분으로서 텔루르(Te)를 가장 많이 포함하는 층을 포함하도록 하였기 때문에, 저저항 상태에서의 기록 데이터의 유지 특성이 향상함과 함께, 데이터 소거시의 저전압화가 가능하게 된다. 또한, 다수회의 기록·소거 동작에 대해 소거 상태에서의 저항치의 흐트러짐을 저감하는 것이 가능하게 된다.
도 1은 본 발명의 제 1의 실시의 형태에 관한 기억 소자의 구성을 도시하는 단면도.
도 2는 도 1의 기억 소자를 사용한 메모리 셀 어레이의 구성을 도시하는 단면도.
도 3은 마찬가지로 메모리 셀 어레이의 평면도.
도 4는 본 발명의 제 2의 실시의 형태에 관한 기억 소자의 구성을 도시하는 단면도.
도 5의 A 내지 C는 실험 1에 관한 기록 소자의 소거 특성 및 데이터 유지 특성을 도시하는 도면.
도 6의 A 및 B는 마찬가지로 소거 특성 및 데이터 유지 특성을 도시하는 도면.
도 7의 A 내지 C는 마찬가지로 소거 특성 및 데이터 유지 특성을 도시하는 도면.
도 8의 A 내지 C는 실험 2에 관한 기록 소자의 데이터 유지 특성을 도시하는 도면.
도 9의 A 내지 C는 실험 2에 관한 기억 소자의 소거 특성을 도시하는 도면.
도 10은 실험 2에 관한 기록 소자의 저항률을 도시하는 특성도.
도 11의 A 내지 D는 실험 3에 관한 기록 소자의 소거 특성 및 데이터 유지 특성을 도시하는 도면.
이하, 본 발명의 실시의 형태에 관해, 이하의 순서로 도면을 참조하면서 설명한다.
[제 1의 실시의 형태]
(1) 기억 소자(단층의 고저항층을 갖는 기억 소자)
(2) 기억 장치
[제 2의 실시의 형태]
(1) 기억 소자(2층의 고저항층을 갖는 기억 소자)
[실시예]
[제 1의 실시의 형태]
(기억 소자)
도 1은, 본 발명의 제 1의 실시의 형태에 관한 기억 소자(1)의 단면 구성도이다. 이 기억 소자(1)는, 하부전극(10)(제 1 전극), 기억층(20) 및 상부전극(30)(제 2 전극)을 이 순서로 갖는 것이다.
하부전극(10)은, 예를 들면, 후술(도 2)하는 바와 같이 CMOS(Complementary Metal Oxide Semiconductor)회로가 형성된 실리콘 기판(41) 위에 마련되고, CMOS 회로 부분과의 접속부가 되어 있다. 이 하부전극(10)은, 반도체 프로세스에 사용되는 배선 재료, 예를 들면, W(텅스텐), WN(질화 텅스텐), Cu(구리), Al(알루미늄), Mo(몰리브덴), Ta(탄탈) 및 실리사이드 등에 의해 구성되어 있다. 하부전극(10)이 구리(Cu) 등의 전계(電界)에서 이온 전도(傳導)가 생길 가능성이 있는 재료에 의해 구성되어 있는 경우에는, 구리(Cu) 등으로 이루어지는 하부전극(10)의 표면을, 텅스텐(W), 질화 텅스텐(WN), 질화 티탄(TiN), 질화 탄탈(TaN) 등의 이온 전도나 열 확산하기 어려운 재료로 피복하도록 하여도 좋다. 또한, 후술하는 이온원층(21)에 Al(알루미늄)이 포함되어 있는 경우에는, Al(알루미늄)보다도 이온화하기 어려운 재료, 예를 들면 Cr(크롬), W(텅스텐), Co(코발트), Si(규소), Au(금), Pd(팔라듐), Mo(몰리브덴), Ir(이리듐), Ti(티탄) 등의 적어도 1종을 포함하는 금속막이나, 이들의 산화막 또는 질화막을 사용하는 것이 바람직하다.
기억층(20)은 이온원층(21) 및 고저항층(22)에 의해 구성되어 있다. 이온원층(21)은, 양이온화 가능한 원소로서, 예를 들면 구리(Cu), 은(Ag) 및 아연(Zn) 등의 1종 또는 2종 이상의 금속 원소와, 음이온화 하는 이온 도전 재료로서, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 1종 또는 2종 이상의 칼코겐 원소를 포함하고, 상부전극(30)측에 있으며, 여기서는 상부전극(30)에 접하여 마련되어 있다.
금속 원소와 칼코겐 원소는 결합하고, 금속 칼코게나이드층을 형성하고 있다. 이 금속 칼코게나이드층은, 주로 비정질 구조를 가지며, 이온 공급원으로서의 역할을 다하는 것이다. 이온원층(21)은 초기 상태 또는 소거 상태의 고저항층(22)보다도 그 저항은 낮게 형성된다.
양이온화 가능한 금속 원소는, 기록 동작시에 캐소드 전극상에서 환원되어 금속 상태의 전도 패스(필라멘트)를 형성하기 때문에, 상기 칼코겐 원소가 포함되는 이온원층(21)중에 있어서 금속 상태로 존재하는 것이 가능한 화학적으로 안정한 원소가 바람직하다. 이와 같은 금속 원소로서는, 예를 들면 주기율표상의 4A, 5A, 6A족의 천이금속, 즉 Ti(티탄), Zr(지르코늄), Hf(하프늄), V(바나듐), Nb(니오브), Ta(탄탈), Cr(크롬), Mo(몰리브덴) 및 W(텅스텐)을 들 수 있다. 이들 원소중의 1종 또는 2종 이상을 사용할 수 있다. 이 밖에, Al(알루미늄), Cu(구리), Ge(게르마늄) 및 Si(규소) 등을 이온원층(21)의 첨가 원소로서 사용하도록 하여도 좋다.
또한, 이온원층(21)에 후술하는 고저항층(22)에 포함되는 텔루르(Te)와 반응하기 쉬운 금속 원소(M)를 사용하여 Te/이온원층(금속 원소(M)을 포함한다)이라는 적층 구조로 하여 두면, 성막 후의 가열 처리에 의해, MTe/이온원층(21)이라는 구조로 안정화하는 텔루르(Te)와 반응하기 쉬운 원소로서는, 예를 들면 알루미늄(Al)이나 마그네슘(Mg)을 들 수 있다.
이와 같은 이온원층(21)의 구체적인 재료로서는, 예를 들면, ZrTeAl, TiTeAl, CrTeAl, WTeAl 및 TaTeAl을 들 수 있다. 또한, 예를 들면, ZrTeAl에 대해, Cu를 첨가한 CuZrTeAl, 또한 Ge를 첨가한 CuZrTeAlGe, 또한, 첨가 원소를 가한 CuZrTeAlSiGe로 하여도 좋다. 또는, Al외에 Mg를 사용한 ZrTeMg로 하여도 좋다. 이온화한 금속 원소로서는, 지르코늄(Zr) 대신에, 티탄(Ti)이나 탄탈(Ta) 등의 다른 천이금속 원소를 선택한 경우에도 마찬가지의 첨가 원소를 사용하는 것은 가능하고, 예를 들면 TaTeAlGe 등으로 하는 것도 가능하다. 또한, 이온 도전 재료로서는, 텔루르(Te) 이외에 유황(S)이나 셀렌(Se), 또는 요오드(I)를 사용하여도 좋고, 구체적으로는 ZrSAl, ZrSeAl, ZeIAl 등을 사용하여도 좋다.
또한, 이온원층(21)에는, 기억층(20)에서의 고온 열처리시의 막 벗겨짐을 억제하는 등의 목적으로, 그 밖의 원소가 첨가되어 있어도 좋다. 예를 들면, 실리콘(Si)은, 유지 특성의 향상도 동시에 기대할 수 있는 첨가 원소이고, 이온원층(21)에 지르코늄(Zr)과 함께 첨가하는 것이 바람직하다. 단, 실리콘(Si) 첨가량이 너무 작으면 막 벗겨짐 방지 효과를 기대할 수가 없게 되고, 너무 많으면 양호한 메모리 동작 특성을 얻을 수가 없기 때문에, 이온원층(21)중의 실리콘(Si)의 함유량은 10 내지 45원자% 정도의 범위 내인 것이 바람직하다.
고저항층(22)은 하부전극(10)측에 있으며, 여기서는 하부전극(10)에 접하여 마련되어 있다. 이 고저항층(22)은 전기 전도상의 배리어로서의 기능을 가지며, 하부전극(10)과 상부전극(30) 사이에 소정의 전압을 인가한 경우에 이온원층(21)보다도 높은 저항치를 나타내는 것이다. 본 실시의 형태에서는, 이 고저항층(22)은, 음이온 성분으로서 거동하는 텔루르(Te)를 주성분으로 하는 화합물로 구성되어 있다. 이와 같은 화합물로서는, 예를 들면 AlTe, MgTe 또는 ZnTe 등을 들 수 있다. 이 텔루르(Te)를 함유하는 화합물의 조성은, 예를 들면 AlTe에서는 후술하는 이유에 의해 알루미늄(Al)의 함유량은 20원자% 이상 60원자% 이하인 것이 바람직하다. 또한, 고저항층(22)의 초기 저항치는 1㏁ 이상인 것이 바람직하다. 이것으로부터 저저항 상태에서의 저항치는 수100kΩ 이하인 것이 바람직하다. 미세화한 저항 변화형 메모리의 저항 상태를 고속으로 판독하기 위해서는, 가능한 한 저저항 상태의 저항치를 낮게 하는 것이 바람직하다. 그러나 20 내지 50㎂, 2V의 조건으로 기록한 경우의 저항치는 40 내지 100kΩ이기 때문에, 메모리의 초기 저항치는 이 값보다 높은 것이 전제가 된다. 또한 1자릿수의 저항 분리폭(分離幅)을 고려하면, 상기 저항치가 적당하다고 생각된다.
상부전극(30)은, 하부전극(10)과 마찬가지로 공지의 반도체 배선 재료를 사용할 수 있지만, 포스트 어닐을 경유하여도 이온원층(21)과 반응하지 않는 안정한 재료가 바람직하다.
본 실시의 형태의 기억 소자(1)에서는, 도시하지 않은 전원(펄스 인가 수단)으로부터 하부전극(10) 및 상부전극(30)을 통하여 전압 펄스 또는 전류 펄스를 인가하면, 기억층(20)의 전기적 특성(저항치)이 변화하는 것이고, 이에 의해 정보의 기록, 소거, 또한 판독이 행하여진다. 이하, 그 동작을 구체적으로 설명한다.
우선, 상부전극(30)이 예를 들면 정전위, 하부전극(10)측이 부전위가 되도록 하여 기억 소자(1)에 대해 정전압을 인가한다. 이에 의해 이온원층(21)에 포함되는 금속 원소가 이온화하여 고저항층(22)에 확산하고, 하부전극(10)측에서 전자와 결합하여 석출한다. 그 결과, 하부전극(10)과 기억층(20)의 계면에 금속 상태로 환원된 저저항의 금속 원소의 전도 패스(필라멘트)가 형성된다. 또는, 이온화한 금속 원소는, 고저항층(22)중에 머무러 불순물 준위를 형성한다. 이에 의해 고저항층(22)중에 전도 패스가 형성되어 기억층(20)의 저항치가 낮아지고, 초기 상태의 고저항 상태로부터 저저항 상태로 변화한다. 따라서 고저항층은 가변 저항층이라고도 한다.
그 후, 정전압을 제거하여 기억 소자(1)에 걸리는 전압을 없애도, 저저항 상태가 유지된다. 이에 의해 정보가 기록되게 된다. 한번만 기록이 가능한 기억 장치, 이른바, PROM(Programmable Read Only Memory)에 사용하는 경우에는, 상기한 기록 과정만으로 기록은 완결한다. 한편, 소거가 가능한 기억 장치, 즉, RAM(Random Access Memory) 또는 EEPROM(Electronically Erasable and Programmable Read Only Memory) 등에의 응용에는 소거 과정이 필요한데, 소거 과정에서는, 상부전극(30)이 예를 들면 부전위, 하부전극(10)측이 정전위가 되도록 기억 소자(1)에 대해 부전압을 인가한다. 이에 의해, 기억층(20) 내에 형성되어 있던 전도 패스의 금속 원소가 이온화하고, 이온원층(21)에 용해, 또는 텔루르(Te) 등과 결합하여 Cu2Te, CuTe 등의 화합물을 형성한다. 이에 의해, 금속 원소에 의한 전도 패스가 소멸, 또는 감소하여 저항치가 높아진다. 또한, 고전압을 인가한 경우에는 이온원층(21)중에 존재하는 알루미늄(Al)이나 게르마늄(Ge) 등의 첨가 원소가 제 1 전극상에 산화막이나 질화막 등을 형성하여, 보다 고저항의 상태로 변화한다.
그 후, 부전압을 제거하여 기억 소자(1)에 걸리는 전압을 없애도, 저항치가 높아진 상태로 유지된다. 이에 의해 기록된 정보를 소거하는 것이 가능해진다. 이와 같은 과정을 반복함에 의해, 기억 소자(1)에 정보의 기록과 기록된 정보의 소거를 반복하여 행할 수 있다.
예를 들면, 저항치가 높은 상태를 「0」의 정보에, 저항치가 낮은 상태를 「1」의 정보에, 각각 대응시키면, 정전압의 인가에 의한 정보의 기록 과정에서 「0」부터「1」로 바꾸고, 부전압의 인가에 의한 정보의 소거 과정에서 「1」부터 「0」으로 바꿀 수 있다. 또한, 여기서는 기억 소자를 저저항화하는 동작 및 고저항화하는 동작을 각각 기록 동작 및 소거 동작에 대응시켰지만, 그 대응 관계는 역으로 정의해도 좋다.
기록 데이터를 복조하기 위해서는, 초기의 저항치와 기록 후의 저항치와의 비는 클수록 바람직하다. 단, 고저항층의 저항치가 너무 큰 경우에는, 기록, 즉 저저항화하는 것이 곤란해지고, 기록 임계치 전압이 너무 커지기 때문에, 초기 저항치는 1GΩ 이하로 조정된다. 고저항층(22)의 저항치는, 예를 들면, 고저항층(22)의 두께나 포함되는 음이온의 양 등에 의해 제어하는 것이 가능하다.
본 실시의 형태에서는, 고저항층(22)이 텔루르(Te)를 주성분으로 하는 화합물에 의해 형성되어 있기 때문에, 그 저저항화시에 이온원층(21)으로부터 확산한 금속 원소가 고저항층(22)중에서 안정화하여 저저항 상태를 유지하기 쉬워진다. 또한, 텔루르(Te)는, 전기 음성도가 높은 산화물이나 공유 결합인 실리콘 화합물에 비하여 금속 원소와의 결합력이 약하고, 고저항층(22)중에 확산한 금속 원소가 소거 전압의 인가에 의해 이온원층(21)으로 이동이 쉽기 때문에 소거 특성이 향상한다. 또한, 전기 음성도는 칼코게나이드 화합물에서는, 텔루르<셀렌<유황<산소의 순서로 절대치가 높아지기 때문에, 고저항층(22)중에 산소가 적을수록, 또한, 전기 음성도가 낮은 칼코게나이드를 사용할수록 개선 효과가 높다고 말할 수 있다.
또한, 본 실시의 형태에서는, 상술한 바와 같이, 이온원층(21)이 지르코늄(Zr), 알루미늄(Al), 게르마늄(Ge) 등을 함유하는 것이 바람직하다. 이하, 그 이유에 관해 설명한다.
이온원층(21)중에 지르코늄(Zr)이 포함되어 있는 경우에는, 상술한 구리(Cu) 등의 금속 원소와 함께, 지르코늄(Zr)이 이온화 원소로서 작용하고, 지르코늄(Zr)과 구리(Cu) 등이 상술한 금속 원소와의 혼재한 전도 패스가 형성된다. 지르코늄(Zr)은, 기록 동작시에 캐소드 전극상에서 환원됨과 함께, 기록 후의 저저항 상태에서는 금속 상태의 필라멘트를 형성한다고 생각된다. 지르코늄(Zr)이 환원된 금속 필라멘트는, 유황(S), 셀렌(Se) 및 텔루르(Te)의 칼코겐 원소를 포함하는 이온원층(21)중에서 비교적 용해하기 어렵기 때문에, 한 번 기록 상태, 즉 저저항 상태가 된 경우에는, 구리(Cu) 등의 상술한 금속 원소 단독의 전도 패스의 경우보다도 저저항 상태를 유지하기 쉽다. 예를 들면 구리(Cu)는 기록 동작에 의해 금속 필라멘트로서 형성된다. 단, 금속 상태의 구리(Cu)는 칼코겐 원소를 포함하는 이온원층(21)중에서 용해하기 쉽고, 기록 전압 펄스가 인가되지 않은 상태(데이터 유지 상태)에서는, 재차 이온화하여 고저항 상태로 천이하여 버린다. 그 때문에 충분한 데이터 유지 성능을 얻을 수가 없다. 한편, 지르코늄(Zr)과 적량의 구리(Cu)를 조합시키는 것은, 비정질화를 촉진함과 함께, 이온원층(21)의 미세 구조를 균일하게 유지하기 때문에, 저항치의 유지 성능의 향상에 기여한다.
또한, 소거시의 고저항 상태의 유지에 관해서도, 지르코늄(Zr)을 포함하고 있는 경우, 예를 들면 지르코늄(Zr)의 전도 패스가 형성되고, 재차 이온원층(21)중에 이온으로서 용해하고 있는 경우에는, 지르코늄(Zr)은 적어도 구리(Cu)보다도 이온 이동도가 낮기 때문에, 온도가 상승하여도, 또는 장기간의 방치라도 움직이기 어렵다. 그 때문에 캐소드극상에서 금속 상태로의 석출이 일어나기 어려워, 실온보다도 고온 상태에서 보존한 경우나 장시간에 걸쳐서 보존한 경우에도 고저항 상태를 유지한다.
또한, 이온원층(21)에 알루미늄(Al)이 포함되어 있는 경우에는, 소거 동작에 의해 상부전극이 부의 전위로 바이어스된 경우, 고체 전해질적으로 행동하는 이온원층(21)과 애노드극의 계면에서 안정한 산화막을 형성함에 의해 고저항 상태(소거 상태)를 안정화한다. 더하여, 고저항층의 자기(自己) 재생의 관점에서 반복 회수의 증가에도 기여한다. 또한, 알루미늄(Al) 외에 마찬가지의 작용을 나타내는 게르마늄(Ge) 등을 포함하여도 좋다.
이와 같이, 이온원층(21)에 지르코늄(Zr), 알루미늄(Al), 게르마늄(Ge) 등이 포함되어 있는 경우에는, 종래의 기억 소자에 비하고 광범위한 저항치 유지 성능, 기록·소거의 고속 동작 성능이 향상함과 함께 반복 회수가 증가한다. 또한, 예를 들면 저저항부터 고저항으로 변화시킬 때의 소거 전압을 조정하여 고저항 상태와 저저항 상태 사이의 중간적인 상태를 만들어 내면, 그 상태를 안정하게 유지할 수 있다. 따라서, 2치(値)뿐만 아니라 다치의 메모리를 실현하는 것이 가능해진다. 또한, 고저항부터 저저항으로 변화시킬 때의 기록 전류를 변경하여 석출하는 원자의 양을 조정함에 의해서도 중간적인 상태를 만들어 내는 것이 가능하다.
그런데, 이와 같은 전압을 인가하는 기록·소거 동작 특성과, 저항치의 유지 특성과, 반복 동작 회수라는 메모리 동작상의 중요한 여러 특성은, 지르코늄(Zr), 구리(Cu) 및 알루미늄(Al), 나아가서는 게르마늄(Ge)의 첨가량에 따라 다르다.
예를 들면, 지르코늄(Zr)은 그 함유량이 너무 많으면, 이온원층(21)의 저항치가 너무 내려가 이온원층(21)에 유효한 전압이 인가할 수가 없는, 또는 칼코게나이드층중에 지르코늄(Zr)을 용해하는 것이 곤란해진다. 그 때문에, 특히 소거하기 어렵게 되고, 지르코늄(Zr) 첨가량에 응하여 소거의 임계치 전압이 상승하여 가고, 더욱 너무 많은 경우에는 기록, 즉 저저항화도 곤란하게 된다. 한편, 지르코늄(Zr) 첨가량이 너무 작으면, 전술한 바와 같은 광범위한 저항치의 유지 특성을 향상시키는 효과가 적어진다. 따라서, 이온원층(21)중의 지르코늄(Zr)의 함유량은 7.5 이상인 것이 바람직하고, 더욱 바람직하게는 26원자% 이하이다.
또한, 구리(Cu)는 적량을 이온원층(21)에 첨가한 경우, 비정질화를 촉진하는 것이지만, 너무 많으면 금속 상태의 구리(Cu)는 칼코겐 원소를 포함하는 이온원층(21)중에서의 안정성이 충분하지 않기 때문에 기록 유지 특성이 악화하거나, 기록 동작의 고속성에 악영향이 보여진다. 그 한편으로, 지르코늄(Zr)과 구리(Cu)의 조합은, 비정질을 형성하기 쉽고, 이온원층(21)의 미세 구조를 균일하게 유지한다는 효과를 갖는다. 이에 의해, 반복 동작에 의한 이온원층(21)중의 재료 성분의 불균일화를 막기 때문에, 반복 회수가 증가함과 함께 유지 특성도 향상한다. 상술한 범위 내에서 충분히 지르코늄(Zr)양을 함유하고 있는 경우는, 구리(Cu)의 전도 패스가 이온원층(21)중에 재용해하였다고 하여도, 금속 지르코늄(Zr)에 의한 전도 패스가 잔존하고 있다고 생각되기 때문에 기록 유지 특성에의 영향은 보여지지 않는다. 또한, 아마도 괴리(乖離)하여 이온화한 상태의 양이온과 음이온의 전하량의 당량 관계가 지켜질 수 있고 있으면 되기 때문에, 구리(Cu)의 바람직한 첨가량은, 이온의 전하의 당량비가,
{(Zr 최대 이온 가수(價數)×몰수 또는 원자%)+(Cu 이온 가수×몰수 또는 원자%)}/(칼코겐 원소의 이온 가수×몰수 또는 원자%) =0.5 내지 1.5
의 범위 내라면 좋다고 생각된다.
단, 기억 소자(1)의 특성은 실질적으로는 지르코늄(Zr)과 텔루르(Te)의 조성비에 의존하고 있다. 그 때문에, 지르코늄(Zr)과 텔루르(Te)의 조성비는,
Zr 조성비(원자%)/Te 조성비(원자%)=0.2 내지 0.74
의 범위에 있는 것이 바람직하다.
이에 관해서는 반드시 분명하지는 않지만, 지르코늄(Zr)에 비하여 구리(Cu)의 괴리도가 낮은 것, 이온원층(21)의 저항치가 지르코늄(Zr)과 텔루르(Te)의 조성비에 의해 정해지기 때문에, 상기한 범위에 있는 경우에 한하여 알맞은 저항치를 얻을 수 있기 때문에, 기억 소자(1)에 인가한 바이어스 전압이 고저항층(22)의 부분에 유효하게 인가됨에 의한다고 생각된다.
상기한 범위로부터 어긋나는 경우, 예를 들면, 당량비가 너무 큰 경우는, 양이온과 음이온의 균형을 취할 수가 없어서, 존재하는 금속 원소중, 이온화하지 않는 원소의 양이 증대한다. 그 때문에 소거 동작할 때에 기록 동작에서 생긴 전도 패스가 효율적으로 제거되기 어렵다고 생각된다. 마찬가지로, 당량비가 너무 작아 음이온 원소가 과잉하게 존재하는 경우에는, 기록 동작에서 생긴 금속 상태의 전도 패스가 금속 상태로 존재하기 어렵게 되기 때문에, 기록 상태의 유지 성능이 저하한다고 생각된다.
또한, 알루미늄(Al)의 함유량이 너무 많으면, 알루미늄(Al) 이온의 이동이 생기기 쉬워지고, 알루미늄(Al) 이온의 환원에 의해 기록 상태가 만들어져 버린다. 알루미늄(Al)은 칼코게나이드의 고체 전해질중에서 금속 상태의 안정성이 낮기 때문에, 저저항인 기록 상태의 유지 성능이 저하한다. 한편, 알루미늄(Al)양이 너무 작으면, 소거 동작 그 자체나 고저항 영역의 유지 특성을 향상시키는 효과가 낮아지고, 반복 회수가 감소한다. 따라서, 이온원층(21)중의 알루미늄(Al)의 함유량은 30원자% 이상인 것이 바람직하고, 더욱 바람직하게는 50원자% 이하이다.
게르마늄(Ge)은 반드시 포함되어 있지 않아도 좋은데, 게르마늄(Ge) 함유량이 너무 많은 경우에는 기록 유지 특성이 열화되기 때문에, 게르마늄(Ge)을 첨가하는 경우의 함유량은 15원자% 이하인 것이 바람직하다.
이하, 본 실시의 형태의 기억 소자(10)의 제조 방법에 관해 설명한다.
우선, 선택 트랜지스터 등의 CMOS 회로가 형성된 기판상에, 예를 들면 텅스텐(W)으로 이루어지는 하부전극(10)을 형성한다. 그 후, 필요하면 역(逆)스퍼터 등으로, 하부전극(10)의 표면상의 산화물 등을 제거한다. 계속해서, 고저항층(22), 이온원층(21) 및 상 전극(30)까지를 각 층의 재료에 적응한 조성으로 이루어지는 타겟을 사용하여 스퍼터링 장치 내에서, 각 타겟을 교환함에 의해, 각층을 연속하여 성막한다. 전극 지름은 50 내지 300㎚φ이다. 합금막은 구성 원소의 타겟을 사용하여 동시 성막한다.
상부전극(30)까지 성막한 후, 상부전극(30)에 접속하는 배선층(도시 생략)을 형성하고, 모든 기억 소자(1)와 공통 전위를 얻기 위한 콘택트부를 접속한다. 그 후, 적층막에 포스트 어닐 처리를 시행한다. 이상에 의해 도 1에 도시한 기억 소자(1)가 완성된다.
이상과 같이 본 실시의 형태의 기억 소자(1)에서는, 텔루르(Te)를 주성분으로 하는 고저항층(22)을 마련하도록 하였기 때문에, 고저항층(22)의 저저항화시에 이온원층(21)으로부터 확산한 금속 원소가 고저항층(22)중에서 안정화하여, 저저항 상태, 즉 기록 유지 특성을 향상시키는 것이 가능해진다. 한편, 텔루르(Te)는 전기 음성도가 높은 산화물이나 공유 결합인 실리콘 화합물에 비하여 금속 원소와의 결합력이 약하기 때문에, 고저항층(22)중에 확산한 금속 원소가 이온원층(21)으로 이동하기 쉽고, 소거시, 즉 고저항 화시에 필요로 하는 전압의 저전압화가 가능하게 된다. 또한, 다수회의 기록·소거 동작에 대한 소거 상태에서의 저항치의 흐트러짐을 저감할 수 있다. 특히, 본 실시의 형태에서는, 칼코게나이드중에서 전기 음성도가 가장 낮은 텔루르(Te)를 사용하고 있기 때문에 기록 유지 특성의 개선 효과가 높아진다.
또한, 이온원층(21)에 지르코늄(Zr), 알루미늄(Al), 게르마늄(Ge) 등이 포함되어 있기 때문에, 데이터 유지 특성이 우수하다. 또한, 미세화하여 있는 경우에, 트랜지스터의 전류 구동력이 작아진 경우에도, 정보의 유지가 가능하다. 따라서, 이 기억 소자(1)를 사용하여 기억 장치를 구성함에 의해 고밀도화 및 소형화를 도모할 수 있다.
[기억 장치]
상기 기억 소자(1)를 다수, 예를 들면 열형상(列狀)이나 매트릭스형상으로 배열함에 의해, 기억 장치(메모리)를 구성할 수 있다. 이 때, 각 기억 소자(1)에, 필요에 응하여, 소자 선택용의 MOS 트랜지스터, 또는 다이오드를 접속하여 메모리 셀을 구성하고, 또한, 배선을 이용하여, 센스 앰프, 어드레스 디코더, 기록·소거·판독 회로 등에 접속하면 좋다.
도 2 및 도 3은 다수의 기억 소자(1)를 매트릭스형상으로 배치한 기억 장치(메모리 셀 어레이(2))의 한 예를 도시한 것으로, 도 2는 단면 구성, 도 3은 평면 구성을 각각 나타내고 있다. 이 메모리 셀 어레이(2)에서는, 각 기억 소자(1)에 대해, 그 하부전극(10)측에 접속되는 배선과, 그 상부전극(30)측에 접속되는 배선을 교차하도록 마련하고, 예를 들면 이들 배선의 교차로 부근에 각 기억 소자(1)가 배치되어 있다.
각 기억 소자(1)는, 고저항층(22), 이온원층(21) 및 상부전극(30)의 각 층을 공유하고 있다. 즉, 고저항층(22), 이온원층(21) 및 상부전극(30) 각각은 각 기억 소자(1)에 공통의 층(동일층)에 의해 구성되어 있다. 상부전극(30)은, 인접 셀에 대해 공통의 플레이트 전극(PL)이 되어 있다.
한편, 하부전극(10)은, 메모리 셀마다 개별적으로 마련됨에 의해, 인접 셀 사이에서 전기적으로 분리되어 있으며, 각 하부전극(10)에 대응한 위치에 각 메모리 셀의 기억 소자(1)가 규정된다. 하부전극(10)은 각각 대응하는 셀 선택용의 MOS 트랜지스터(Tr)에 접속되어 있으며, 각 기억 소자(1)는 이 MOS 트랜지스터(Tr)의 상방에 마련되어 있다.
MOS 트랜지스터(Tr)는, 반도체 기판(41) 내의 소자 분리층(42)에 의해 분리된 영역에 형성된 소스/드레인 영역(43)과 게이트 전극(44)에 의해 구성되어 있다. 게이트 전극(44)의 벽면에는 사이드 월 절연층이 형성되어 있다. 게이트 전극(44)은, 기억 소자(1)의 한쪽의 어드레스 배선인 워드선(WL)을 겸하고 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(43)의 한쪽과, 기억 소자(1)의 하부전극(10)이, 플러그층(45), 금속 배선층(46) 및 플러그층(47)을 통하여 전기적으로 접속되어 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(43)의 다른쪽은, 플러그층(45)을 이용하여 금속 배선층(46)에 접속되어 있다. 금속 배선층(46)은, 기억 소자(1)의 다른쪽의 어드레스 배선인 비트선(BL)(도 3 참조)에 접속되어 있다. 또한, 도 3에서는, MOS 트랜지스터(Tr)의 액티브 영역(48)을 쇄선으로 도시하고 있으며, 콘택트부(51)는 기억 소자(1)의 하부전극(10), 콘택트부(52)는 비트선(BL)에 각각 접속되어 있다.
이 메모리 셀 어레이(2)에서는, 워드선(WL)에 의해 MOS 트랜지스터(Tr)의 게이트를 온 상태로 하여, 비트선(BL)에 전압을 인가하면, MOS 트랜지스터(Tr)의 소스/드레인을 통하여, 선택된 메모리 셀의 하부전극(10)에 전압이 인가된다. 여기서, 하부전극(10)에 인가된 전압의 극성이, 상부전극(30)(플레이트 전극(PL))의 전위에 비하여 부전위인 경우에는, 위에서 설명한 바와 같이 기억 소자(1)의 저항치가 저저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 정보가 기록된다. 다음에, 하부전극(10)에, 상부전극(30)(플레이트 전극(PL))의 전위에 비하여 정전위의 전압을 인가하면, 기억 소자(1)의 저항치가 재차 고저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 기록된 정보가 소거된다. 기록된 정보의 판독을 행하는데는, 예를 들면, MOS 트랜지스터(Tr)에 의해 메모리 셀을 선택하고, 그 셀에 대해 소정의 전압 또는 전류를 인가한다. 이 때의 기억 소자(1)의 저항 상태에 의해 다른 전류 또는 전압을, 비트선(BL) 또는 플레이트 전극(PL)의 앞에 접속된 센스 앰프 등을 이용하여 검출한다. 또한, 선택한 메모리 셀에 대해 인가하는 전압 또는 전류는, 기억 소자(1)의 저항치의 상태가 천이하는 전압 등의 임계치보다도 작게 한다.
본 실시의 형태의 기억 장치에서는, 상술한 바와 같이 각종의 메모리 장치에 적용할 수 있다. 예를 들면, 한번만 기록이 가능한 PROM, 전기적으로 소거가 가능한 EEPROM, 또는, 고속으로 기록·소거·재생이 가능한, 이른바 RAM 등, 어느 메모리 형태라도 적용하는 것이 가능하다.
[제 2의 실시의 형태]
도 4는 본 발명의 제 2의 실시의 형태에 관한 기억 소자(3)의 단면 구성도이다. 이하, 다른 실시의 형태에 관해 설명하지만, 상기 제 1의 실시의 형태와 동일 구성 부분에 관해서는 동일 부호를 붙이고 그 설명은 생략한다. 이 기억 소자(3)는, 하부전극(10)(제 1 전극), 기억층(60) 및 상부전극(30)(제 2 전극)을 이 순서로 갖는 것이다.
기억층(60)은, 상기 이온원층(21)과 마찬가지의 조성의 이온원층(61)과, 고저항층(62)에 의해 구성되어 있다. 본 실시의 형태에서는, 이 고저항층(62)은, 복수층, 예를 들면 제 1 고저항층(62A) 및 제 2 고저항층(62B)의 2층구조로 되어 있다. 제 1 고저항층(62A) 및 제 2 고저항층(62B)은, 모두 전기 전도상의 배리어로서의 기능을 갖는 것이고, 각각 이온원층(61)보다도 높은 저항치를 갖음과 함께, 서로 그 조성이 다르다.
제 1 고저항층(62A)은, 예를 들면 음이온 성분으로서 거동하는 텔루르(Te)를 주성분으로 하는 화합물로 구성되고, 하부전극(10)측에 있으며, 여기서는 하부전극(10)에 접하여 있다. 텔루르(Te)를 주성분으로 하는 화합물은, 예를 들면 Al-Te 화합물, Mg-Te 화합물 또는 Zn-Te 화합물이다. 고저항층(62)의 저항치는 제 1 고저항층(62A) 및 제 2 고저항층(62B)의 합계이기 때문에, 전술한 이유에 의해 제 1 고저항층(62A)의 저항치는 40kΩ정도 이상이면 좋다. 이것으로부터, 이 텔루르(Te)를 함유하는 화합물의 조성은, 예를 들면 Al-Te 화합물에서는 알루미늄(Al)의 함유량이 0원자% 이상 70원자%면 좋다. 보다 바람직하게는, 20원자% 이상 60원자% 이하이다.
제 2 고저항층(62B)은, 예를 들면 음이온 성분으로서 산소(O), 질소(N) 또는 탄소(C) 등의 텔루르(Te) 이외의 원소를 포함하는 화합물로 구성되고, 이온원층(61)측에 있으며, 여기서는 이온원층(61)에 접하여 있다. 이와 같은 화합물로서는, 예를 들면 산화 가돌리늄(GdOx)을 들 수 있다.
고저항층(62)은, 제 1 고저항층(62A) 및 제 2 고저항층(62B)의 합계로 1㏁ 이상의 저항치를 갖는 것이 바람직하다. 또한, 고저항층(62)은, 텔루르(Te)를 주성분으로 하는 고저항층을 적어도 1층 갖고 있으면 좋고, 이 텔루르(Te)를 주성분으로 하는 고저항층의 위치는 특히 묻지 않는다. 즉, 본 실시의 형태에서는, 텔루르(Te)를 주성분으로 하는 제 1 고저항층(62A)은 하부전극(10)에 접하고, 텔루르(Te) 이외의 음이온 성분을 포함하는 화합물로 구성되는 제 2 고저항층(62B)이 이온원층(61)에 접하여 있지만, 그 반대라도 상관없다.
본 실시의 형태의 기억 소자(3)에서의 작용 및 효과는, 제 1의 실시의 형태의 기억 소자(1)의 작용 및 효과와 마찬가지이지만, 특히 고저항층(62)이 2층구조이기 때문에 이하의 효과를 얻을 수 있다. 소거시에 산화막이나 질화막의 형성이 가능해지기 때문에, 소거시에 과잉한 전압 인가에 의한 절연 열화를 억제하는 것이 가능하게 되어 반복 특성의 향상이 기대된다. 또한, 사용할 수 있는 텔루르 화합물막의 저항 범위를 넓힐 수가 있기 때문에 재료 선택의 폭이 넓어진다. 이에 의해 이와 같은 기억 소자(3)를 구비한 기억 장치에 대해서도 같은 효과를 얻을 수 있다.
[실시예]
이하, 본 발명의 구체적인 실시예에 관해 설명한다.
(실시예 1 내지 6)
상기 실시의 형태와 마찬가지로 하여 도 1에 도시한 기억 소자(1)를 제작하였다. 우선, 텅스텐(W)으로 이루어지는 하부전극(10)상에, 스퍼터링 장치를 이용하여 기록층(20) 및 상부전극(30)을 형성하였다. 전극 지름은 50 내지 300㎚φ로 하였다. 또한, 합금으로 이루어지는 층은, 구성 원소의 타겟을 사용하여 동시에 성막하였다. 계속해서, 상부전극(30)의 표면에 대해 에칭을 행하여, 중간 전위(Vdd/2)를 주기 위한 외부 회로 접속용의 콘택트 부분에 접속되도록 두께 200㎚의 배선층(Al층)를 형성하였다. 그 후, 포스트 어닐 처리로서 진공 열처리로에서, 2시간, 200℃의 가열 처리를 시행하였다. 이와 같이 하여, 도 2 및 도 3에 도시한 메모리 셀 어레이(2)를 제작하여 조성 및 막두께가 다른 실시예 1 내지 5로 하였다.
(비교예 1 내지 3)
고저항층을 제외하고는 상기 실시예와 마찬가지로 하여 기록 소자를 제작하였다. 그 때, 질화 텅스텐(WN)으로 이루어지는 하부전극상에, 산화 알루미늄(Al-O), 산화 가돌리늄(Gd-O) 또는 규소(Si)로 이루어지는 고저항층을 1.4㎚ 또는 20㎚의 두께로 형성하였다. 고저항층은, 산화막의 경우에는 DC 마그네트론 스퍼터에 의해, 예를 들면 금속 가돌리늄(Gd)막을 막두께 1㎚의 두께로 형성한 후, 챔버 압(壓) 0.25+0.05Pa, ArO2 분위기, 투입 전력 50W의 조건의 RF 플라즈마에 의해, 금속 가돌리늄(Gd)막을 60초간 산화함에 의해 형성하였다. 계속해서, Cu11Te29Zr11Al42Ge7로 이루어지는 이온원층을 45㎚의 두께로 형성하였다. 그 후, 지르코늄(Zr)으로 이루어지는 상부전극을 형성하였다. 계속해서, 상부전극의 표면에 대해 에칭을 행하여, 실시예 1 내지 5와 같은 두께 200㎚의 배선층(Al층)을 형성하였다. 뒤이어, 진공 열처리로에서, 1시간, 200℃의 열처리를 행하였다. 이와 같이 하여, 메모리 셀 어레이를 제작하여 비교예 1 내지 3으로 하였다.
실시예 1 내지 5 및 비교예 1 내지 3에서의 하부전극/고저항층/이온원층/상부전극의 조성 및 각 막두께는 이하와 같다.
(실시예 1)
W/Al1Te1(8㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실시예 2)
TiN/Mg1Te1(4㎚)/Cu10Te30Ge7Zr11Al42원자%(45㎚)/W(20㎚)
(실시예 3)
W/Zn1Te1(6㎚)/Te40Zr18Al42원자%(45㎚)/Zr(20㎚)
(실시예 4)
TiN/Mg1Te1(7㎚)/Cu13Te25Ge6Zr14Mg42원자%(45㎚)/W(20㎚)
(실시예 5)
TiN/Al4Te6+Cu15원자%(7㎚)/Cu10Te30Ge7Zr11Al42원자%(45㎚)/W(20㎚)
(비교예 1)
WN/AlOx(1.4㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(비교예 2)
WN/GdOx(1.4㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(비교예 3)
WN/Si(20㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실험 1)
실시예 1 내지 5 및 비교예 1 내지 3의 기억 소자의 셀 어레이에 대해, 상부전극(30)에 접속된 상부 배선을 Vdd/2의 중간 전위에 설정하고, 선택한 메모리 셀의 게이트 전극, 즉 워드선(WL)에 전압을 인가하여 온 상태로 하였다. 그리고, 트랜지스터(Tr)의 소스/드레인(13)중, 기억 소자(10)에 접속되지 않은 쪽에 접속되어 있는 전극, 즉 비트선(BL)에, 펄스 폭 100ns, 전류 130㎂, 전압 3.0V를 인가하는 「기록 동작」을 메모리 셀 어레이중의 10소자×2열로 합계 20소자에 대해 행하였다. 뒤이어, 게이트 전극에 「기록」과는 반대의 전압을 0V부터 3.0V까지 0.05V씩 상승시키면서 인가하여 「소거 동작」을 행하고, 각 전압에서의 저항치를 측정하였다. 그 결과를 후술하는 데이터 유지 특성의 결과와 함께 도 5 내지 도 7에 표시한다. 또한, 특성도의 각 값은 60비트 측정한 결과의 평균치이다.
소거 전압을 0V부터 상승시키켜 가면 1V 부근에서 소거가 시작되고, 저항치가 상승하여간다. 이 저항치의 상승은, 어느 전압에서 멈추고, 그 시점에서 성막 초기의 상태로 소거된 것을 나타내고 있다. 보다 저전압에서 초기 상태로 되돌아오는 쪽이 소거 특성이 좋다고 말할 수 있고, 저항치가 일정하기 되는 전압으로 각 소자의 소거 특성을 평가할 수 있다.
또한, 실시예 1 내지 5 및 비교예 1 내지 3의 기억 소자의 셀 어레이에서, 펄스 인가 시간 250㎰ 내지 100㎳, 전류 15㎂ 내지 200㎂, 전압 3.0V의 각각의 조건에서 합계 180비트를 기록 상태로 정지한 후, 130℃의 오븐중에 1시간 보존하는 고온 가속 보존 시험을 행하였다. 고온 가속 보존 시험 전후의 저항치를 비교하여 데이터 유지 특성을 평가하였다. 고온 가속 보존 시험 전후의 저항치를 비교하여 변화가 적을수록 기록 유지 특성이 높다고 말할 수 있다.
고저항층(22)에 텔루르(Te)를 포함하는 실시예 1 내지 5의 어느 경우도, 비교예 1 내지 3과 비교하고 양호한 소거 특성 및 기록 유지 특성을 나타내고 있다. 고저항층(22)에 산화막을 사용하고 있는 비교예 1, 2에서의 소거 특성은, 1.5V의 소거 전압을 인가한 때의 저항치가 초기 저항의 1/수십 내지 1/100 정도의 저항치까지 밖에 되돌아오지 않는다. 또한, 기록 유지 특성의 결과를 보면, 30kΩ 이상의 저저항 상태에서는 고온 가속 보존 시험 후의 저항 상태는 유지되어 있지 않다. 고저항층(22)에 규소(Si)를 사용한 비교예 3에서는, 1.6V 정도의 전압의 인가에서 저항치가 급격하게 저하되어 있다. 이것은, 절연 파괴에 의한 것이라고 생각된다. 또한, 기록 유지 특성의 결과도, 비교예 1, 2와 마찬가지로 30kΩ 이상의 저저항 상태에서는 고온 가속 보존 시험 후의 저항 상태는 유지되어 있지 않다.
이에 대해, 고저항층(22)에 텔루르(Te)를 포함하는 실시예 1 내지 5에서의 소거 특성은 1.2V 부근에서 초기 저항의 값까지 되돌아와 있다. 또한, 기록 유지 특성에서는 100kΩ 정도의 기록 저항에서도 데이터가 유지되어 있음을 알 수 있다.
또한, 이와 같은 소거 특성 및 기록 유지 특성의 향상은, 다양한 텔루르 화합물에서 보여지는 것이기 때문에 특정한 텔루르 화합물이 아니라, 텔루르(Te)를 주성분으로 하는 화합물 전체에 보여지는 특성이라고 생각된다. 실시예 5와 같이 구리(Cu) 등 다른 금속 원소를 포함하고 있어도 문제 없고, 오히려 구리(Cu)를 첨가(실시예 5에서는 15원자% 첨가)함에 의해, 약간 기록 유지 특성이 향상하였다고 말할 수 있다. 또한, 이온원층(21)에 사용되는 원소의 조성도 특히 묻지 않는다.
기록 유지 특성의 향상의 이유는, 저저항화시에 고저항층(22)에 확산한 알루미늄(Al) 또는 구리(Cu)와 같은 금속 원소가, 산화막중보다도 텔루르 화합물막중의 쪽이 안정하기 때문에라고 생각된다. 이온원층(21)중의 금속 원소는 기록 동작시에 캐소드 전극상에서 환원됨과 함께, 기록 후의 저저항 상태에서는 필라멘트상의 금속 상태가 되어 석출하고, 이에 의해 기록 상태가 발현하고 있다고 생각된다. 이 필라멘트상(狀)의 금속 원소의 안정도는, 주변에 존재하는 고저항층(22)중의 원소와의 반응성이 매우 크게 영향을 준다. 비교예 1, 2와 같이 필라멘트상의 금속 원소의 주변에 산화물이 존재하면, 금속 원소는 용이하게 산화되어 고저항화하여 버린다. 이에 대해, 실시예 1 내지 5와 같이 고저항층(22)을 텔루르(Te)를 주성분으로 하는 화합물로 형성한 경우에는, 텔루르는 금속 원소를 산화하는 속도가 느리기 때문에 필라멘트상의 금속 원소는 안정하게 존재한다. 또한, 고저항층(22)과 필라멘트와의 상(相)분리도 발현되기 어렵다고 생각된다. 이 산화 속도의 차이는 화합물의 전기 음성도의 차이가 관계한다. 전술한 바와 같이, 칼코게나이드 화합물에서의 전기 음성도는, 텔루르<셀렌<유황<산소의 순서로 절대치가 높아진다. 이 때문에 필라멘트상의 금속 원소는, 실시예 1 내지 5와 같이 산소보다도 전기 음성도가 낮은 텔루르(Te)를 주성분으로 하는 화합물로 형성된 고저항층(22)에서 안정화하고, 기록 유지 특성이 향상하였다고 생각된다. 또한 이것으로부터, 고저항층(22)중에 산소가 전혀 존재하지 않는 경우에 가장 기록 유지 특성이 좋다고 생각된다.
또한, 소거 특성의 향상의 이유는, 텔루르 화합물막은 산화물막이나 규소 화합물로 이루어지는 막과 비교하고 금속 원소에 대한 결합력이 약하기 때문에, 소거 동작에서의 재이온화한 금속 원소의 이온원층(21)으로의 이동을 용이하게 하고 있다고 생각된다. 또한, 텔루르(Te)를 포함하는 칼코게나이드 화합물에는 OTS(Ovonic Threshold Switching)라고 불리는 전압 기인의 스위칭 현상이 존재한다. 이에 의해 1.2V 부근에서 OTS가 발현하고, 급격하게 전류가 흘러서 소거에 의한 반응을 가속하고 있다고도 생각된다.
(실시예 6 내지 8)
상기 실시예 1 내지 5와 마찬가지로 하여 도 1에 도시한 기억 소자(1)를 제작한 후, 도 2 및 도 3에 도시한 메모리 셀 어레이(2)를 제작하여, 실시예 6 내지 8로 하였다. 또한, 고저항층(22)인 AlTe는 비정질막이고, 다양한 조성을 취할 수 있다. 그 때문에 AlTe중의 알루미늄(Al)의 확산을 억제하고, 조성이 변하지 않도록 실시예 7, 8은 포스트 어닐을 행하지 않고, 배선 가공 프로세스에서의 110℃, 2분간의 최저한의 가열밖에 행하고 있지 않다. 200℃ 이상의 고온에서도 어닐 전의 AlTe 조성 의존의 영향은 남지만, 조성의 의존성을 보다 올바르게 조사하기 위해서다.
실시예 6 내지 8에서의 「하부전극/고저항층/이온원층/상부전극」의 조성 및 각 막두께는 이하와 같다.
(실시예 6)
W/AlTe(8㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)(포스트 어닐 없음)
(실시예 7)
W/Al4Te6원자%(8㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실시예 8)
W/Al3Te7원자%(8㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실험 2)
고저항층(22)으로서의 AlTe의 조성을 변화시킨 실시예 6 내지 8에 대해 실험 1과 같은 순서를 이용하여 고온 가속 보존 시험 및 소거 전압의 측정을 행하고, 기록 유지 특성 및 소거 특성을 평가하였다. 실시예 6 내지 8에서 소거 특성 및 데이터 유지 특성을 각각 도 8 및 도 9에 도시한다. 또한, 소거 특성은 60비트 측정한 결과를 나타내고 있다.
도 8의 A 내지 도 9의 C로부터 알 수 있는 바와 같이, 고저항층(22)의 AlTe의 조성을 변화시켜도 기록 유지 특성 및 소거 특성의 향상은 유지된다. 특히, 텔루르(Te)의 비율이 높을수록 소거 특성의 흐트러짐이 억제된 것을 알 수 있다. 어닐 전에 있어서 고저항층(22)이 텔루르(Te)만으로 구성되어 있어도 문제 없지만 어느 정도 알루미늄(Al)이 침입하고 있는지 알지 못하기 때문에 여기서는 기재를 생략하였다.
도 10은 AlTe막의 저항률과 AlTe막중에 포함되는 알루미늄(Al)의 비율과의 관계를 도시한 특성도이다. 여기서 AlTe의 바람직한 조성에 관해 생각한다. 5㎚t×10㎚φ의 미세화된 소자를 가정하고 초기 저항을 10㏁이라고 하면, 저항률은 약 10Ω㎝ 이상이면 좋다. 따라서, AlTe로 이루어지는 고저항층을 단층으로 이용하는 경우의 AlTe중에 포함되는 알루미늄(Al)의 비율은, 20원자% 이상 60원자% 이하인 것이 바람직하다.
(실시예 9 내지 12)
실시예 9 내지 12에서는, 상기 실시예 1 내지 5와 마찬가지로 하여 도 4에 도시한 기억 소자(3)를 제작하였다. 또한, 제 1 고저항층(62A) 또는 제 2 고저항층(62B)에 사용한 GeTeAl막은 Ge1Te4를 사용하고, 알루미늄(Al)을 열 확산에 의해 침입시켰다. 제 1 고저항층(62A) 또는 제 2 고저항층(62B)의 산화막(또는 질화막)은 리액티브 스퍼터에 의해 형성하였다. 또한, 리액티브 스퍼터에 의한 산소량(또는 질화량)은 반드시 분명하지는 않지만, 충분히 산화(또는 질화)되어 있는 영역의 산소(또는 질소)를 도입하고 있다. 이후, 도 2 및 도 3에 도시한 메모리 셀 어레이(2)를 작성하여 실시예 9 내지 12로 하였다.
실시예 9 내지 12에서의 「하부전극/제 1 고저항층(제 2 고저항층) 또는 제 2 고저항층(제 1 고저항층)/이온원층/상부전극」의 조성 및 각 막두께는 이하와 같다.
(실시예 9)
W/GeTeAl(4㎚)/GeAlTeOx(4㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실시예 10)
W/GeAlTeOx(4㎚)/GeTeAl(4㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실시예 11)
W/GeAlTeNx(4㎚)/GeTeAl(4㎚)/Cu11Te29Zr11Al42Ge7원자%(45㎚)/Zr(20㎚)
(실시예 12)
WN/Al3Te7원자%(6㎚)/GdOx(1㎚)/Cu10Te30Ge7Zr11Al42원자%(45㎚)/W(20㎚)
(실험 3)
실시예 9 내지 12에 대해 실험 1과 같은 조건을 이용하여 소거 특성 및 기록 유지 특성을 측정하고, 고저항층(42)의 AlTe의 조성에 의한 기록 유지 특성 및 소거 특성을 평가하였다. 각 실시예에서의 소거 특성 및 기록 유지 특성은 각각 도 11에 도시한다.
도 11의 A 내지 D로부터 알 수 있는 바와 같이, 모든 실시예에서 소거 특성 및 기록 유지 특성이 향상하고 있음을 알 수 있다. 이것으로부터 고저항층(62)에 종래의 산화막(또는 질화막)을 사용하여도, 이 고저항층(62)에 텔루르(Te)를 주성분으로 하는 고저항층을 부가함에 의해, 기억 소자(3)의 소거 특성 및 기록 유지 특성을 향상시킬 수 있음을 알 수 있다. 또한, 고저항층(62)을 2층구조로 함으로써 한쪽의 고저항층의 저항치가 1㏁에 못 미처도, 2층의 합계로 1㏁ 이상으로 하면 좋다고 말할 수 있다. 따라서, 2층째에는, 예를 들면 탄화막이나 다이아몬드, 불소화막 등, 텔루르 화합물보다도 안정한 기타의 고저항 재료를 사용할 수 있다. 또한, 1층당에 필요한 저항치는 저저항 상태보다도 높은 저항치라면 문제 없이 전압을 인가할 수 있기 때문에, 저항치가 40kΩ 내지 100kΩ 정도 있으면 좋다고 생각된다.
텔루르(Te)를 주성분으로 하는 제 1 고저항층(62A)의 위치에 관해 생각하면, 도 11로부터 이하의 것을 알 수 있다. 실시예 9 내지 12의 결과를 비교하면, 텔루르(Te)를 주성분으로 하는 제 1 고저항층(62A)이 하부전극(10)에 접하여 있는 실시예 9, 12의 쪽이 이온원층(61)에 접하여 있는 실시예 10, 11보다도 소거 특성 및 기록 유지 특성 모두 우수하다고 말할 수 있다. 그러나, 실시예 10, 11의 경우도 종래례로서 제작한 비교예 1 내지 3의 결과와 비교하면 충분한 소거 특성 및 기록 유지 특성의 향상이 보여진다. 또한, 산소와 같은 반응성이 높은 원소를 갖는 막을 최하층으로 함으로써 포스트 어닐시에 있어서의 산소의 확산에 의한 특성 열화를 억제할 수 있다. 또한, 리액티브 스퍼터 이외의 방법, 예를 들면 플라즈마 산화 또는 플라즈마 질화를 이용하여서도 고저항층을 제작할 수 있기 때문에, 보다 막질이 좋은 고저항층(62)을 작성하는 것이 가능해진다. 따라서 제조면으로부터 텔루르(Te)를 주성분으로 하는 제 1 고저항층(62A)은 이온원층(61)측에 성막하는 것이 바람직하다고 생각된다.
이상, 실시의 형태 및 실시예를 들어 본 발명을 설명하였지만, 본 발명은, 상기 실시의 형태 및 실시예로 한정되는 것이 아니고, 여러가지 변형하는 것이 가능하다.
예를 들면, 상기 제 2의 실시의 형태 및 실시예에서는, 고저항층(62)을 제 1 고저항층(62A) 및 제 2 고저항층(62B)의 2층구조로 하였지만, 서로 조성이 다른 고저항층으로 이루어지는 3층 이상의 구조로 하여도 좋다. 이에 의해 각 층의 결함을 보다 정밀도 좋게 보완하는 것이 가능해진다. 단, 고저항층의 층삭의 증가에 수반하여, 소자 저항도 증가하기 때문에, 기록하기 위한 전압이 상승하여 버릴 우려가 있다. 현실적으로는, 최소의 고저항층 수로, 초기 상태 또는 소거 상태의 저항치의 흐트러짐을 저감시키는 것이 바람직하다. 제 3층 이후의 고저항층 재료로서는, 제 1 고저항층(62A) 및 제 2 고저항층(62B)과 마찬가지로, 이트륨(Y), 란탄(La), 네오디뮴(Nd), 사마륨(Sm), 가돌리늄(Gd), 테르븀(Tb) 및 디스프로슘(Dy)으로 이루어지는 희토류 원소의 군중 1종 이상의 원소를 포함하는 산화물 또는 질화물, 또는, 실리콘(Si), 알루미늄(Al), 티탄(Ti) 및 하프늄(Hf)으로 이루어지는 군중 적어도 1종의 원소를 포함하는 산화물 또는 질화물에 의해 구성되어 있는 것이 바람직하다. 이 경우도, 적층 방향에서 이웃하는 고저항층은, 원자량, 원자 반경 등의 물리적인 성질이 다른 원소를 포함하는 산화물 또는 질화물, 또는 이온원층(21)과의 젖음성이 다른 등 성질이 다른 산화물 또는 질화물에 의해 구성되어 있는 것이 바람직하다. 보다 큰 보완 효과를 얻을 수 있기 때문이다.
또한, 예를 들면, 상기 제 1 및 제 2의 실시의 형태에서는, 기억 소자(1, 3) 및 메모리 셀 어레이(2)의 구성을 구체적으로 들어서 설명하였지만, 모든 층을 구비할 필요는 없고, 또한, 다른 층을 더욱 구비하고 있어도 좋다.
또한, 예를 들면, 상기 실시의 형태 및 실시예에서 설명한 각 층의 재료, 또는 성막 방법 및 성막 조건 등은 한정되는 것이 아니고, 다른 재료로 하여도 좋고, 또는 다른 성막 방법으로 하여도 좋다. 예를 들면, 이온원층(21)에는, 상기 조성비율을 무너뜨리지 않는 범위에서, 다른 천이금속 원소, 예를 들면 티탄(Ti), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 첨가하여도 좋다. 또한, 구리(Cu), 은(Ag) 또는 아연(Zn) 이외에도, 니켈(Ni) 등을 첨가하여도 좋다.
본 발명은 2010년 1월 19일자로 일본특허청에 특허출원된 일본특허원 제2010-9457호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
1, 3 : 기억 소자 2 : 메모리 셀 어레이
10 : 하부전극 20, 60 : 기억층
21, 61 : 이온원층 62 : 고저항층
62A : 제 1 고저항층 62B : 제 2 고저항층
30 : 상부전극 41 : 반도체 기판
43 : 소스/드레인 영역 44 : 게이트 전극
45, 47 : 플러그층 46 : 금속 배선층
48 : 액티브 영역 51, 52 : 콘택트부

Claims (15)

  1. 제 1 전극, 기억층 및 제 2 전극을 이 순서로 가지며,
    상기 기억층은,
    상기 제 1 전극측에 마련된 고저항층과,
    상기 제 2 전극측에 마련된 이온원층을 구비하고,
    상기 고저항층은 복수의 층으로 이루어지고, 상기 복수의 층 중의 적어도 하나는 음이온 성분 중 텔루르(Te)를 가장 많이 포함하고,
    상기 이온원층은 적어도 1종류의 금속 원소를 포함함과 함께, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 적어도 1종의 칼코겐 원소를 포함하고,
    상기 제 1 전극 및 상기 제 2 전극 사이에 인가된 전압 또는 전류에 따라서 상기 고저항층의 저항치가 변화하고,
    상기 고저항층의 상기 복수의 층 중 제1층은 Al-Te 화합물로 이루어지고, 상기 고저항층의 상기 복수의 층 중 제2층은 산소(O) 또는 질소(N)로 이루어지는 것을 특징으로 하는 기억 소자.
  2. 제 1항에 있어서,
    상기 복수의 층 중 상기 제1층은 상기 제 1 전극측, 상기 복수의 층 중 상기 제2층은 상기 이온원층측에 각각 마련되어 있는 것을 특징으로 하는 기억 소자.
  3. 제 1항에 있어서,
    상기 복수의 층 중 상기 제1층은 상기 이온원층측, 상기 복수의 층 중 상기 제2층은 상기 제 1 전극측에 각각 마련되어 있는 것을 특징으로 하는 기억 소자.
  4. 제 1항에 있어서,
    상기 고저항층은, 상기 제 1 전극 및 제 2 전극을 통하여 소정의 전압 펄스 또는 전류 펄스가 인가된 경우에 상기 이온원층보다도 높은 저항치를 나타내는 것을 특징으로 하는 기억 소자.
  5. 제 4항에 있어서,
    상기 이온원층은, 금속 원소로서 알루미늄(Al)을 함유하는 것을 특징으로 하는 기억 소자.
  6. 제 1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극에의 전압 인가에 의해 이온화된 금속 원소가 상기 이온원층으로부터 상기 고저항층으로 확산되면, 상기 고저항층 내에 전도 패스가 형성되고, 상기 고저항층의 저항치가 고저항 상태로부터 저저항 상태로 변화하는 것을 특징으로 하는 기억 소자.
  7. 제 1항에 있어서,
    상기 고저항층의 상기 복수의 층은 2층인 것을 특징으로 하는 기억 소자.
  8. 제 7항에 있어서,
    상기 2층 중 상기 제1층은 음이온 성분 중 텔루르(Te)를 가장 많이 포함하고, 상기 제 1 전극에 접촉되어 있고, 상기 2층 중 상기 제2층은 상기 이온원층에 접촉되어 있는 것을 특징으로 하는 기억 소자.
  9. 제 1항에 있어서,
    상기 고저항층의 상기 복수의 층은 2층 이상인 것을 특징으로 하는 기억 소자.
  10. 제 1항에 있어서,
    상기 고저항층의 저항치는 상기 복수의 층 내에서의 각각의 층의 저항치의 합계인 것을 특징으로 하는 기억 소자.
  11. 제 1항에 있어서,
    상기 복수의 층 중 음이온 성분 중 텔루르(Te)를 가장 많이 포함하는 층은 상기 제 1 전극에 접촉되어 있는 것을 특징으로 하는 기억 소자.
  12. 제 1항에 있어서,
    상기 이온원층 내의 상기 적어도 1종류의 금속 원소는, 구리(Cu)를 포함하는 것을 특징으로 하는 기억 소자.
  13. 제 1항에 있어서,
    상기 이온원층 내의 상기 적어도 1종류의 금속 원소는, 알루미늄(Al) 및 구리(Cu)를 포함하는 것을 특징으로 하는 기억 소자.
  14. 제 1 전극, 기억층 및 제 2 전극을 이 순서로 갖는 복수의 기억 소자와,
    상기 복수의 기억 소자에 대해 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비하고,
    각각의 기억 소자에 대하여,
    상기 기억층은,
    상기 제 1 전극측에 마련된 고저항층과,
    상기 제 2 전극측에 마련된 이온원층을 구비하고,
    상기 고저항층은 복수의 층으로 이루어지고, 상기 복수의 층 중의 적어도 한 층은 음이온 성분 중 텔루르(Te)를 가장 많이 포함하고,
    상기 이온원층은 적어도 1종류의 금속 원소를 포함함과 함께, 텔루르(Te), 유황(S) 및 셀렌(Se)중의 적어도 1종의 칼코겐 원소를 포함하고,
    상기 기억 소자는, 상기 제 1 전극 및 상기 제 2 전극 사이에 인가된 전압 또는 전류에 따라서 상기 고저항층의 저항치가 변화하고,
    상기 고저항층의 상기 복수의 층 중 제1층은 Al-Te 화합물로 이루어지고, 상기 고저항층의 상기 복수의 층 중 제2층은 산소(O) 또는 질소(N)로 이루어지는 것을 특징으로 하는 기억 장치.
  15. 삭제
KR1020110002192A 2010-01-19 2011-01-10 기억 소자 및 기억 장치 KR101796790B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010009457A JP5630021B2 (ja) 2010-01-19 2010-01-19 記憶素子および記憶装置
JPJP-P-2010-009457 2010-01-19

Publications (2)

Publication Number Publication Date
KR20110085885A KR20110085885A (ko) 2011-07-27
KR101796790B1 true KR101796790B1 (ko) 2017-11-10

Family

ID=44276905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110002192A KR101796790B1 (ko) 2010-01-19 2011-01-10 기억 소자 및 기억 장치

Country Status (5)

Country Link
US (2) US8710482B2 (ko)
JP (1) JP5630021B2 (ko)
KR (1) KR101796790B1 (ko)
CN (1) CN102185101B (ko)
TW (1) TWI467571B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186316A (ja) 2011-03-04 2012-09-27 Sony Corp 記憶素子および記憶装置
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP2013201405A (ja) 2012-03-26 2013-10-03 Toshiba Corp 不揮発性記憶装置
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
KR20130142518A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템
JP5783961B2 (ja) 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
JP2017224688A (ja) * 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
KR20180057763A (ko) * 2016-11-21 2018-05-31 포항공과대학교 산학협력단 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
KR102567759B1 (ko) 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083918A1 (en) * 2004-07-22 2008-04-10 Sony Corporation Storage Element
US20090180314A1 (en) * 2008-01-16 2009-07-16 Micron Technolgy, Inc. Multi-level programmable pcram memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
FR2895531B1 (fr) * 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
JP2008224711A (ja) 2007-03-08 2008-09-25 Canon Inc 画像形成装置
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
US7821810B2 (en) * 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083918A1 (en) * 2004-07-22 2008-04-10 Sony Corporation Storage Element
US20090180314A1 (en) * 2008-01-16 2009-07-16 Micron Technolgy, Inc. Multi-level programmable pcram memory

Also Published As

Publication number Publication date
JP5630021B2 (ja) 2014-11-26
CN102185101A (zh) 2011-09-14
JP2011151085A (ja) 2011-08-04
US20110175049A1 (en) 2011-07-21
CN102185101B (zh) 2014-11-26
US8710482B2 (en) 2014-04-29
US20140084235A1 (en) 2014-03-27
TW201140582A (en) 2011-11-16
US8847194B2 (en) 2014-09-30
TWI467571B (zh) 2015-01-01
KR20110085885A (ko) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101796790B1 (ko) 기억 소자 및 기억 장치
US9203018B2 (en) Memory element and memory device
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
JP5728919B2 (ja) 記憶素子および記憶装置
KR101913860B1 (ko) 기억 소자 및 기억 장치
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
US8796657B2 (en) Memory element and memory device
KR101997924B1 (ko) 기억 소자 및 기억 장치
JP6050015B2 (ja) 記憶素子および記憶装置
US9263670B2 (en) Memory element and memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant