CN102185101B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102185101B
CN102185101B CN201110005533.5A CN201110005533A CN102185101B CN 102185101 B CN102185101 B CN 102185101B CN 201110005533 A CN201110005533 A CN 201110005533A CN 102185101 B CN102185101 B CN 102185101B
Authority
CN
China
Prior art keywords
layer
electrode
ion source
memory element
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110005533.5A
Other languages
English (en)
Other versions
CN102185101A (zh
Inventor
保田周一郎
荒谷胜久
大场和博
清宏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102185101A publication Critical patent/CN102185101A/zh
Application granted granted Critical
Publication of CN102185101B publication Critical patent/CN102185101B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本发明公开了存储元件和存储装置。所述存储元件包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括：高电阻层，所述高电阻层的阴离子成分内含有碲(Te)作为主要成分，并且所述高电阻层形成在所述第一电极侧；以及离子源层，所述离子源层含有至少一种金属元素且含有由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素，并且所述离子源层形成在所述第二电极侧。所述存储装置包括多个上述存储元件且包括用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲的脉冲施加部。本发明的存储元件及存储装置能够改善擦除特性和写入保持特性，并且对于多次写入/擦除操作能够减小擦除状态中的电阻值间的差异。

Description

存储元件和存储装置
相关申请的交叉参考
本申请包含与2010年1月19日向日本专利局提交的日本优先权专利申请JP 2010-009457所公开的内容相关的主题，在此将该项日本优先权专利申请的全部内容以引用的方式并入本文中。
技术领域
本发明涉及存储元件和存储装置，它们根据存储层的电特性的变化来存储信息，所述存储层包括离子源层和高电阻层。
背景技术
目前普遍采用NOR型或NAND型闪存作为用于数据存储的半导体非易失性存储器。然而，根据这些半导体非易失性存储器，写入操作和擦除操作需要大的电压，并且被注入至浮置栅极的电子的数量有限，从而导致了存储器的小型化受到局限。
近来，例如电阻式随机存取存储器(Resistance Random AccessMemory，ReRAM)或可编程金属化单元(Programmable Metallization Cell，PMC)等电阻变化型存储器已经作为能够克服小型化局限的下一代非易失性存储器而被提了出来(例如，Nature Material 1614，第312页，2006年；US 5761115，1998年6月2日，Axon；以及Sawa Materials today 11，28，2008年)。这些存储器具有这样的简单结构：在两个电极之间设有电阻变化层。此外，根据日本专利文件JP-A-2006-196537所公开的存储器，在第一电极与第二电极之间设有离子源层和氧化物膜(存储用薄膜)以替代电阻变化层。在上述这些电阻变化型存储器中，所考虑到的是：原子或离子根据热或电场而发生移动，由此形成了传导路径从而使电阻值发生变化。
然而，为了通过前期的半导体加工来实现电阻变化型非易失性存储器的大容量化，需要低电压和低电流操作。这是因为随着驱动晶体管的小型化，它们的驱动电流和电压变低了。也就是说，为了实现小型化的电阻变化型非易失性存储器，存储器必须具有能够被小型化的晶体管驱动的功能。另外，为了实现低电流操作，还必须保持在低电流和高速度(纳秒级的短脉冲)下被重新写入的电阻状态(数据)。
作为相关技术中的这种存储器，例如已有具有“下部电极/GdOx/CuZrTeAlGe/上部电极”结构的存储器。在具有这种结构的存储器中，在重写电流值等于或大于100μA的情况下，数据写入/擦除操作中的操作速度和数据保持特性是良好的。然而，该存储器存在的问题是：如果重写电流值被设为等于或小于100μA的低电流，则数据保持特性劣化。此外，由于擦除操作中的特性不足，因而在擦除数据时就需要高电压。另外，由于对于多次写入/擦除操作而言，擦除状态中的电阻值趋于朝着较低值而变化，因而使写入电阻与擦除电阻的电阻分离宽度变得不够。
发明内容
基于以上原因，本发明的目的是期望提供能够提高在低电流下所写入的数据的保持特性并且能够降低在擦除操作时所需的电压的存储元件和存储装置。本发明的另一目的是期望提供对于多次写入/擦除操作而言能够减小擦除状态中的电阻值间差异的存储元件和存储装置。
本发明一实施方式提供了一种存储元件，其包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括：高电阻层，所述高电阻层的阴离子成分内含有碲(Te)作为主要成分，并且所述高电阻层形成在所述第一电极侧；以及离子源层，所述离子源层含有至少一种金属元素且含有由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素，并且所述离子源层形成在所述第二电极侧。
本发明另一实施方式提供了一种存储装置，其包括多个存储元件且包括脉冲施加部，各个所述存储元件具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲。这里，上述本发明一实施方式的存储元件被用作本实施方式中的存储元件。
本发明又一实施方式提供了一种存储元件，其包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括：高电阻层，所述高电阻层形成在所述第一电极侧并且包括多个层，所述多个层中的至少一层的阴离子成分内含有碲(Te)作为主要成分；以及离子源层，所述离子源层含有至少一种金属元素且含有由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素，并且所述离子源层形成在所述第二电极侧。
本发明再一实施方式提供了一种存储装置，其包括多个存储元件且包括脉冲施加部，各个所述存储元件具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲。这里上述本发明又一实施方式的存储元件被用作本实施方式中的存储元件。
在本发明实施方式的存储元件(存储装置)中，如果在初始状态(高电阻状态)下向所述存储元件施加“正向”(例如，第一电极侧为负电位而第二电极侧为正电位)电压脉冲或电流脉冲，则离子源层中所包含的金属元素被离子化并扩散进入高电阻层内，并且所扩散过来的金属元素与第一电极上的电子结合而被析出或者存留在高电阻层内从而形成杂质能级。因此，在所述存储层内形成了含有该金属元素的传导路径，并且所述高电阻层的电阻降低(写入状态)。如果在这种低电阻状态下向所述存储元件施加“负向”(例如，所述第一电极侧为正电位而所述第二电极侧为负电位)电压脉冲，则析出在所述第一电极上的金属元素被离子化并且溶解至所述离子源层内。因此，含有金属元素的所述传导路径消失，并且所述高电阻层的电阻升高(初始状态或擦除状态)。
这里，由于高电阻层所包括的某一层的阴离子成分中含有碲(Te)作为主要成分，因而已经扩散进入该高电阻层中的金属元素在该高电阻层的低电阻状态时被稳定化从而有利于在所述低电阻状态中进行保持。另一方面，由于相比于氧化物或硅化合物与金属元素的结合力而言碲(Te)与金属元素的结合力较弱，因而已经扩散至高电阻层内的金属元素易于移动至离子源层，因此改善了擦除特性。
根据本发明实施方式的存储元件或存储装置，由于存储层中的高电阻层所含有的某一层的阴离子成分以碲(Te)作为主要成分，因此能够改善在低电阻状态下所写入的数据的保持特性，并且在数据擦除时能够实现低电压操作。另外，对于多次写入/擦除操作而言能够减小擦除状态中的电阻值间的差异。
附图说明
图1是图示了本发明第一实施方式的存储元件的结构的截面图。
图2是图示了使用图1所示存储元件的存储单元阵列的结构的截面图。
图3是第一实施方式的存储单元阵列的平面图。
图4是图示了本发明第二实施方式的存储元件的结构的截面图。
图5A(1)～(2)、图5B(1)～(2)及图5C图示了实验1的存储元件的擦除特性和数据保持特性。
图6A(1)～(2)和图6B(1)～(2)图示了实验1中的擦除特性和数据保持特性。
图7A(1)～(2)、图7B(1)～(2)及图7C(1)～(2)图示了实验1中的擦除特性和数据保持特性。
图8A至8C图示了实验2的存储元件的数据保持特性。
图9A至9C图示了实验2的存储元件的擦除特性。
图10是示出了实验2的存储元件的电阻率的特性图。
图11A(1)～(2)、图11B(1)～(2)、图11C(1)～(2)及图11D(1)～(2)图示了实验3的存储元件的擦除特性和数据保持特性。
具体实施方式
下文中，参照附图且按如下顺序对本发明的实施方式进行说明。
第一实施方式
(1)存储元件(具有单层高电阻层的存储元件)
(2)存储装置
第二实施方式
(1)存储元件(具有两层高电阻层的存储元件)
实施例
第一实施方式
存储元件
图1是图示了本发明第一实施方式的存储元件1的结构的截面图。该存储元件1包括依次设置的下部电极(第一电极)10、存储层20和上部电极(第二电极)30。
例如如稍后所述(图2)，下部电极10被形成在已形成有互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的硅基板41上，并且作为与上述CMOS电路部的连接部。该下部电极10由例如W(钨)、WN(氮化钨)、Cu(铜)、Al(铝)、Mo(钼)、Ta(钽)或硅化物等用于半导体加工的布线材料制成。在下部电极10是由例如铜(Cu)等在电场中可能会发生离子传导的材料制成的情况下，在由铜(Cu)等制成的下部电极10的表面上可以覆盖有例如W(钨)、WN(氮化钨)、TiN(氮化钛)或TaN(氮化钽)等难以实现离子传导或热扩散的材料。此外，在稍后说明的离子源层21中包含有Al(铝)的情况下，优选使用比Al(铝)更难被离子化的材料，例如：包括由Cr(铬)、W(钨)、Co(钴)、Si(硅)、Au(金)、Pd(钯)、Mo(钼)、Ir(铱)和Ti(钛)等组成的组中的至少一种的金属膜；或者它们的氧化物膜或氮化物膜。
存储层20由离子源层21和高电阻层22构成。离子源层21含有例如铜(Cu)、银(Ag)、锌(Zn)等金属元素中的一种或两种以上作为正离子化元素。离子源层21还含有碲(Te)、硫(S)、硒(Se)这些硫族元素中的一种或两种以上作为负离子化离子传导材料，并且该离子源层21形成在上部电极30侧，这里是指该离子源层21被形成得与上部电极30相接触。
金属元素和硫族元素相互结合从而形成金属硫族化物层。该金属硫族化物层主要具有非晶结构，并且起到了离子供给源的作用。离子源层21的电阻低于初始状态或擦除状态下的高电阻层22的电阻。
由于正离子化金属元素在写入操作时在阴极电极上被还原从而形成金属状态的传导路径(丝极)，因而优选这种金属元素是能够在含有硫族元素的离子源层21内以金属状态存在的化学稳定性元素。例如，这种金属元素可以是例如Ti(钛)、Zr(锆)、Hf(铪)、V(钒)、Nb(铌)、Ta(钽)、Cr(铬)、Mo(钼)和W(钨)等位于周期表中的4A族、5A族和6A族内的过渡金属。可以使用这些元素中的一种或两种以上。另外，Al(铝)、Cu(铜)、Ge(锗)或Si(硅)等可作为离子源层21的添加元素。
此外，如果离子源层21是具有被称为“Te/离子源层(含有金属元素M)”的层叠结构，且该“Te/离子源层”使用了易于与稍后说明的高电阻层22中所包含的碲(Te)起反应的金属元素(M)，则在成膜之后通过热处理而易于与碲(Te)起反应从而被稳定化为所谓“MTe/离子源层21”结构的元素可以是铝(Al)或镁(Mg)。
如上所述的离子源层21的具体材料可以是例如ZrTeAl、TiTeAl、CrTeAl、WTeAl或TaTeAl。此外，例如，作为ZrTeAl，也可以使用通过将Cu加入该ZrTeAl而得到的CuZrTeAl、通过将Ge加入CuZrTeAl而得到的CuZrTeAlGe或者通过将添加元素加入CuZrTeAlGe而得到的CuZrTeAlSiGe。另外，还可以使用通过用Mg代替ZrTeAl中的Al而得到的ZrTeMg。作为用于离子化的金属元素，即使在选择了例如钛(Ti)或钽(Ta)等不同的过渡金属元素来代替铬(Zr)的情况下，仍可以使用相同的添加元素，例如，TaTeAlGe等也是可以的。另外，作为离子传导材料，除了可以使用碲(Te)以外，还可以使用硫(S)、硒(Se)或碘(I)，并且具体地，可以使用ZrSAl、ZrSeAl或ZeIAl等。
在此情况下，出于为了抑制在高温热处理时存储层20中的膜发生脱落的目的，可以向离子源层21加入其他元素。例如，硅(Si)是一种添加元素，利用该添加元素还可以预期对保持特性有所改善，并且优选将硅(Si)与锆(Zr)一起加入离子源层21中。然而，如果硅(Si)的加入量太小，则不能期待防止膜发生脱落的效果，而如果加入量太大，则难以获得良好的存储器操作特性。离子源层21中硅(Si)的含量优选在大约10～45原子％的范围内。
高电阻层22位于下部电极10侧，这里是指高电阻层22被形成得与下部电极10相接触。该高电阻层22具有用作电传导方面的势垒的功能，并且在向下部电极10与上部电极30间施加预定电压的情况下，高电阻层22呈现出比离子源层21的电阻值高的电阻值。在本实施方式中，高电阻层22由在阴离子成分中含有碲(Te)作为主要成分的化合物构成。这样的化合物可以是例如AlTe、MgTe或ZnTe。作为含有碲(Te)的化合物的组分，例如，优选AlTe中铝(Al)的含量等于或大于20原子％且等于或小于60原子％，其原因稍后说明。此外，高电阻层22的初始电阻值优选等于或大于1MΩ。因此，低电阻状态下的电阻值优选为等于或小于几百kΩ(千欧)。为了高速地读取小型化的电阻变化型存储器的电阻状态，优选尽可能地降低低电阻状态下的电阻值。然而，由于在20～50μA以及2V的条件下写入的电阻值为40kΩ至100kΩ，所以假定存储器的初始电阻值高于这个值。另外，考虑到一位(one digit)的电阻分离宽度，该电阻值被认为是恰当的。
虽然上部电极30是使用已知的半导体布线材料按照与下部电极10相同的方式予以形成，但优选使用即使通过后退火处理也不会与离子源层21起反应的稳定材料。
在本实施方式的存储元件1中，如果通过下部电极10和上部电极30从电源(脉冲施加单元)(未图示)施加电压脉冲或电流脉冲，则存储层20的电特性(电阻值)就发生变化，并且因此就进行信息的写入、擦除以及读取操作。下面将详细说明上述操作。
首先，通过使上部电极30处于正电位而下部电极10处于负电位，向存储元件1施加正向电压。于是，离子源层21中所包含的金属元素被离子化并扩散至高电阻层22中，并且所扩散过来的金属元素在下部电极10侧与电子结合从而被析出。结果，在下部电极10与存储层20之间的界面上形成了被还原成金属状态的低电阻金属元素的传导路径(丝极)。另一方面，被离子化的金属元素留在高电阻层22的内部从而形成杂质能级。于是，在高电阻层22内部形成了传导路径从而降低了存储层20的电阻值，因而高电阻层22从初始状态的高电阻状态变为低电阻状态。因此，该高电阻层也被称为可变电阻层。
然后，即使通过去除上述正向电压而去除施加至存储元件1的电压，也能保持上述低电阻状态。因此，信息被写入。在使用仅可写入一次的存储装置(所谓的可编程只读存储器(Programmable Read Only Memory，PROM))的情况下，仅通过上述写入过程来完成写入。另一方面，虽然在可擦除存储装置，即随机存取存储器(Random Access Memory，RAM)或电可擦除可编程只读存储器(Electrically Erasable and Programmable ReadOnly Memory，EEPROM)的应用中擦除过程是必需的，但在该擦除过程中可向存储元件1施加负向电压以使得上部电极30处于负电位而下部电极10处于正电位。因此，已经形成于存储层20中的传导路径的金属元素被离子化，溶解至离子源层21中或者与碲(Te)等结合从而形成例如Cu2Te或CuTe等化合物。于是，由金属元素而产生的传导路径消失或减少，因而使电阻值升高。此外，在施加高电压的情况下，离子源层21内所存在的例如铝(Al)或锗(Ge)等添加元素在第一电极上形成氧化物膜或氮化物膜，并且存储层20变为更高的电阻状态。
随后，即使通过去除上述负向电压而去除施加至存储元件1的电压，也能保持该更高的电阻状态。于是，擦除所写入的信息就变成可能。通过重复上述步骤，能够重复进行存储元件1中的信息写入以及对所写入的信息的擦除。
例如，通过分别使高电阻值状态与信息“0”相对应并且使低电阻值状态与信息“1”相对应，在通过施加正向电压而写入信息的过程中能够将信息从“0”变为“1”，并且在通过施加负向电压而擦除信息的过程中能够将信息从“1”变为“0”。这里，所例举的是使存储元件处于低电阻状态的操作和使存储元件处于高电阻状态的操作分别对应于写入操作和擦除操作。然而，可以将上述对应关系反过来定义。
为了解调所写入的数据，优选的是，初始电阻值与写入后的电阻值之比变得比较大。然而，如果高电阻层的电阻值太大，就难以写入，也就是说，难以使存储元件处于低电阻状态，并且写入阈值电压变得过大。因此，将初始电阻值调整为等于或小于1GΩ。高电阻层22的电阻值例如能够通过高电阻层22的厚度或该高电阻层中所包含的阴离子的量来予以控制。
在本实施方式中，由于高电阻层22是由含有碲(Te)作为主要成分的化合物形成的，因而从离子源层21扩散进来的金属元素在高电阻层22的低电阻状态时在高电阻层22内被稳定化，于是变得易于保持该低电阻状态。此外，由于碲(Te)与金属元素的结合力弱于具有高电负性的氧化物或具有共价键的硅化合物与金属元素的结合力，并且通过施加擦除电压易于使已经扩散进入高电阻层22内的金属元素向离子源层21移动，因而改善了擦除特性。另外，在硫族化物化合物中，电负性的绝对值按碲＜硒＜硫＜氧的顺序而升高，当高电阻层22中的氧含量变小或当使用具有低电负性的硫族化物时，可提高上述改善效果。
另外，在本实施方式中，如上所述，离子源层21优选含有锆(Zr)、铝(Al)、锗(Ge)等。下面将会说明原因。
在离子源层21中含有锆(Zr)的情况下，锆(Zr)与例如铜(Cu)等金属元素一起起到离子化元素的作用，并且形成了其中混合有锆(Zr)和上述的例如铜(Cu)等金属元素的传导路径。可以认为：在写入操作时锆(Zr)在阴极电极上被还原，并且在写入操作以后在低电阻状态下以金属状态形成丝极(filament)。该金属丝极(其中锆(Zr)被还原)相对较难溶解到含有例如硫(S)、硒(Se)和碲(Te)等硫族元素的离子源层21中，并且在一次写入状态(即，在低电阻状态)下，相比于上述由例如铜(Cu)等单一金属元素构成的传导路径而言易于保持该低电阻状态。例如，通过写入操作使铜(Cu)形成为金属丝极。然而，处于金属状态的铜(Cu)易于溶解在含有硫族元素的离子源层21中，使得在没有施加写入电压脉冲的状态(数据保持状态)下该铜(Cu)再次被离子化并被转变为高电阻状态。因此，无法获得足够的数据保持性能。另一方面，由于锆(Zr)与适量铜(Cu)的混合促进了非晶化并且均匀地保持了离子源层21的微细结构，从而有助于电阻值保持性能的提高。
此外，在擦除操作时对高电阻状态进行保持的方面，在离子源层21中含有锆(Zr)的情况下，例如，形成了由锆(Zr)构成的传导路径，并且在锆(Zr)被再次溶解为离子源层21中的离子的情况下，由于锆(Zr)的离子迁移率比铜(Cu)的离子迁移率低，这样即便温度升高或长时间按原样放置着，锆(Zr)也难以移动。因此，在阴极电极上很难出现呈金属状态的析出，并且即使在维持高温状态(即，高于室温的状态)或长时间维持该状态的情况下，也能保持高电阻状态。
另外，在离子源层21中含有铝(Al)的情况下，如果通过擦除操作将上部电极偏置成负电位，则在表现得类似于固体电解质的离子源层21与阳极电极之间的界面上形成稳定的氧化物膜，以使高电阻状态(擦除状态)稳定化。另外，从高电阻层的自身再生的角度看，还有助于增加重复次数。在此种情况下，除了可以包含铝(Al)之外，也可以包含发挥相同作用的锗(Ge)等。
如上所述，在离子源层21含有锆(Zr)、铝(Al)和锗(Ge)等的情况下，宽范围电阻值保持性能以及高速写入/擦除操作性能相比于相关技术中的存储元件而言都有所改善，并且还增加了重复的次数。另外，例如，如果当电阻状态从低电阻状态变为高电阻状态时，通过调节擦除电压来形成位于高电阻状态与低电阻状态之间的中间状态，该状态能够被稳定地保持。于是，除了二值存储之外还能够实现多值存储。在此情况下，当电阻状态从高电阻状态变为低电阻状态时通过写入电流的变化来调节被析出的原子的数量，由此也能产生中间状态。
然而，随着锆(Zr)、铜(Cu)、铝(Al)和锗(Ge)的添加量的不同，存储操作的重要特性(例如施加这种电压的写入/擦除操作特性、电阻值保持特性以及重复操作次数等)可能会有所不同。
例如，如果锆(Zr)的含量太高，离子源层21的电阻值就会过度下降，从而可能无法向离子源层21施加有效电压或难以将锆(Zr)溶解至硫族化物层中。因此，尤其是擦除会变得很困难，并且擦除阈值电压会随着锆(Zr)的添加量而升高。如果擦除阈值电压太高，就变得难以写入，也就是说难以进入低电阻状态。另一方面，如果锆(Zr)的添加量太小，会减弱上述的宽范围电阻值保持特性的改善效果。因此，离子源层21中的锆(Zr)含量优选为7.5原子％以上，且更加优选为26原子％以下。
另外，在向离子源层21中添加适量的铜(Cu)的情况下，促进了非晶化，然而在铜(Cu)量过多的情况下，金属状态的铜(Cu)在含有硫族元素的离子源层21中的稳定性不足，因此写入保持特性变劣或者会对高速写入操作产生不利影响。另一方面，锆(Zr)与铜(Cu)的混合使非晶形成过程更加容易，因此均匀地保持了离子源层21的微细结构。于是，因为防止了由于重复操作而导致离子源层21中的材料成分的不均匀性，所以增加了重复次数并且改善了保持特性。在上述范围内含有足量的锆(Zr)的情况下，即使由铜(Cu)形成的传导路径再次溶解于离子源层21中，也可认为由金属锆(Zr)形成的传导路径依然留存，因此不会对写入保持特性产生影响。另外，维持着分解且离子化状态下的阳离子电荷量与阴离子电荷量的当量关系就足够了，并且根据所需要的铜(Cu)添加量，让各离子的电荷的当量比处于下面的范围内。
{(Zr的最大离子化合价×摩尔数或原子％)+(Cu的离子化合价×摩尔数或原子％)}/(硫族元素的离子化合价×摩尔数或原子％)＝0.5～1.5
然而，存储元件1的特性取决于锆(Zr)与碲(Te)的组分比。因此，锆(Zr)与碲(Te)的组成比优选在下面的范围内。
Zr的组分比(原子％)/Te的组分比(原子％)＝0.2～0.74
对此，虽然不一定准确，但这是由以下事实导致的：仅当组分比在上述范围内的情况下，由于铜(Cu)的离解度低于锆(Zr)的离解度并且离子源层21的电阻值由锆(Zr)与碲(Te)的组分比确定，所以能得到所需的电阻值，并且施加于存储元件1的偏置电压被有效地施加至高电阻层22这个部分。
如果组分比超出了上述范围，例如，在当量比太高的情况下，就无法获得阳离子与阴离子的平衡，并且现存的金属元素中的未离子化元素的量增加。因此，认为在擦除操作中难以有效地除去写入操作中所产生的传导路径。同样地，在当量比太低并且阴离子元素过多地存在的情况下，写入操作中所产生的呈金属状态的传导路径变得难以以金属状态存在，从而使得写入状态的保持性能劣化。
此外，如果铝(Al)含量太高，则铝(Al)离子容易移动，并且写入状态是通过铝(Al)离子的还原而产生的。由于在硫族化物的固体电解质中铝(Al)处于金属状态的稳定性低，因而低电阻写入状态的保持性能会劣化。另一方面，如果铝(Al)含量过小，则擦除操作自身或对高电阻区域的保持特性的改善效果变差，并且重复的次数减少。因此，离子源层21中的铝(Al)含量优选为30原子％以上，并且更加优选为50原子％以下。
锗(Ge)不是必须含有的，而且如果锗(Ge)含量太高，则写入保持特性会劣化，因此，在加入锗(Ge)的情况下锗(Ge)含量优选为15原子％以下。
下面，说明本实施方式的存储元件1的制造方法。
首先，在形成有例如选择晶体管等CMOS电路的基板上形成例如由钨(W)制成的下部电极10。然后，如果需要的话，通过逆溅射法(reversesputtering)等方法从下部电极10的表面除去氧化物等。接着，在使用靶材的溅射装置中通过更换对应的靶材，来连续地形成高电阻层22、离子源层21和上部电极30，上述对应的靶材分别是由适用于高电阻层22、离子源层21和上部电极30的材料的组分予以制成的。电极的直径为50～300nmφ。利用由各构成元素制备的靶材来同时形成合金膜。
在直至上部电极30的成膜过程以后，形成连接至上部电极30的布线层(未图示)，并且将用于获得所有存储元件1的共用电位的接触部连接至该布线层。随后，对上述层叠起来的膜进行后退火处理。通过上述工序，完成了图1中所示的存储元件1。
如上所述，根据本实施方式的存储元件1，由于形成了含有碲(Te)作为其主要成分的高电阻层22，因而已从离子源层21扩散过来的金属元素在高电阻层22的低电阻状态下在高电阻层22内被稳定化，于是能够改善低电阻状态，即，改善写入保持特性。另一方面，由于碲(Te)与金属元素的结合力弱于具有高电负性(electronegativity)的氧化物或具有共价键的硅化合物与金属元素的结合力，因而已经扩散至高电阻层22内的金属元素易于向离子源层21移动，从而能够降低擦除操作中(即，高电阻状态下)必需的电压。另外，能够减小多次写入/擦除操作时在擦除状态中的电阻值间的差异。特别地，在本实施方式中，由于使用了硫族元素中具有最低电负性的碲(Te)，因此提高了写入保持特性的改善效果。
此外，由于离子源层21中含有锆(Zr)、铝(Al)和锗(Ge)等，因而数据保持特性很好。另外，在小型化的情况下，即使在晶体管的电流驱动力下降的情况下，信息也能够得以保持。因此，通过使用该存储元件1来制造出存储装置，能够实现高密度化和小型化。
存储装置
可以通过例如以列的形式或以矩阵的形式布置多个存储元件1来构造出存储装置(存储器)。在此情况下，视需要，通过将用于选择元件的MOS晶体管或将二级管连接至各存储元件1来构造出存储单元，并且可通过布线将读出放大器(sense amplifier)、地址解码器、写入/擦除/读取电路等连接至存储单元。
图2和图3图示了其中以矩阵形式布置有多个存储元件1的存储装置(存储单元阵列2)的示例。图2和图3分别是图示了存储单元阵列2的结构的截面图和平面图。在存储单元阵列2中，对于各存储元件1，与其下部电极10侧相连接的布线以及与其上部电极30侧相连接的布线形成得相互交叉，并且例如各个存储元件1被布置在这些布线的交叉点附近。
所有存储元件1都共用高电阻层22、离子源层21和上部电极30这三层中的每一层。也就是说，高电阻层22、离子源层21和上部电极30分别都是由全部存储元件1的对应共用层(同一层)配置而成。上部电极30是相邻单元的共用平板电极PL。
另一方面，为各存储单元而单独形成的下部电极10在相邻单元间是电绝缘的，并且各存储单元的存储元件1被规定为处于与下部电极10对应的位置处。下部电极10连接至用于对单元进行选择的相应MOS晶体管Tr，并且各个存储元件1形成在MOS晶体管Tr的上方。
MOS晶体管Tr由源极区域/漏极区域43和栅极电极44组成，该源极区域/漏极区域43形成在半导体基板41中的被元件隔离层42隔开的区域中。在栅极电极44的壁面上形成有侧壁绝缘层。栅极电极44也用作字线(word line)WL，该字线WL是存储元件1的一种地址线。MOS晶体管Tr的源极区域/漏极区域43中的一者与存储元件1的下部电极10通过柱塞层45、金属布线层46和柱塞层47而彼此电连接。MOS晶体管Tr的源极区域/漏极区域43中的另一者通过柱塞层45而连接至金属布线层46。金属布线层46连接至位线(bit line)BL(参见图3)，该位线BL是存储元件1的另一种地址线。在此情况下，如图3所示，MOS晶体管Tr的有源区域48由点划线表示，并且接触部51与存储元件1的下部电极10相连接，而接触部52与位线BL相连接。
在上述存储单元阵列2中，通过字线WL使MOS晶体管Tr的栅极处于接通状态，并且当向位线BL施加电压时，该电压通过MOS晶体管Tr的源极/漏极而被施加到所选的存储单元的下部电极10上。这里，如果施加到下部电极10上的电压的极性相对于上部电极30(平板电极PL)的电位而言为负电位，则如上所述存储元件1的电阻值转变为低电阻状态。因此，信息被写入所选的存储单元中。另外，将相对于上部电极30(平板电极PL)的电位而言为正电位的电压施加至下部电极10，存储元件1的电阻值再次转变为高电阻状态。于是，写入到所选的存储单元中的信息被擦除。为了读取所写入的信息，例如，通过MOS晶体管Tr来选择存储单元，并且向该单元施加预定的电压或电流。通过连接至位线BL或平板电极PL的读出放大器(sense amplifier)来检测随着存储元件1的电阻状态而不同的上述电流或电压。此时，将施加至所选的存储单元的上述电压或电流设为小于使存储元件1的电阻值状态改变的诸如电压等阈值。
本实施方式的存储装置可适用于各种各样的如上所述的存储装置。例如，本实施方式的存储装置能够适用于任何类型的存储器，例如仅可写入一次的PROM、电可擦除的EEPROM、能够进行高速写入/擦除/读取操作的RAM等。
第二实施方式
图4是图示了本发明第二实施方式的存储元件3的结构的截面图。下文中，尽管会对其他的实施方式进行说明，但对于与第一实施方式中的结构部分相同的结构部分用相同的附图标记表示，并且略去对它们的说明。存储元件3包括依次设置的下部电极(第一电极)10、存储层60和上部电极(第二电极)30。
存储层60包括具有与离子源层21相同组分的离子源层61且包括高电阻层62。在本实施方式中，高电阻层62具有由多个层(例如第一高电阻层62A和第二高电阻层62B)构成的两层结构。第一高电阻层62A和第二高电阻层62B具有用作电传导方面的势垒的功能，它们具有的电阻值高于离子源层61的电阻值，并且它们具有互不相同的组分。
第一高电阻层62A例如由在阴离子成分中含有碲(Te)作为主要成分的化合物构成，并且位于下部电极10侧，这里是指该第一高电阻层62A与下部电极10相接触。含有碲(Te)作为主要成分的化合物可以是例如Al-Te化合物、Mg-Te化合物或者Zn-Te化合物。由于高电阻层62的电阻值为第一高电阻层62A的电阻值与第二高电阻层62B的电阻值之和，因此基于上述原因，第一高电阻层62A的电阻值可以是大约40kΩ以上。因此，对于该含有碲(Te)的化合物的组分，例如，在Al-Te化合物中的铝(Al)含量可以等于或大于0原子％并且等于或小于70原子％。更为优选地，铝(Al)含量为等于或大于20原子％并且等于或小于60原子％。
第二高电阻层62B例如由在阴离子成分中含有除了碲(Te)以外的例如氧(O)、氮(N)或碳(C)等元素的化合物构成，并且位于离子源层61侧，这里是指该第二高电阻层62B与离子源层61相接触。这样的化合物可以是例如氧化钆(GdOx)。
高电阻层62优选具有等于或大于1MΩ的电阻值作为第一高电阻层62A和第二高电阻层62B的电阻值之和。在此情况下，只要高电阻层62具有至少一层含有碲(Te)作为其主要成分的高电阻层就足够了，并且不用特别考虑该含有碲(Te)作为其主要成分的高电阻层的位置。也就是说，在本实施方式中，含有碲(Te)作为主要成分的第一高电阻层62A是与下部电极10相接触，并且由含有除了碲(Te)以外的阴离子成分的化合物构成的第二高电阻层62B是与离子源层61相接触，但反之亦可。
本实施方式的存储元件3的操作和效果与第一实施方式的存储元件1的操作与效果相同，但由于高电阻层62具有两层结构，因而在本实施方式中能够获得下面的效果。由于在擦除操作时能够形成氧化物膜或氮化物膜，因此能够抑制在擦除操作时由于施加过量电压而造成的绝缘劣化，从而可以预期能够对重复特性有所改善。另外，由于可用的碲化合物膜的电阻范围能够扩大，所以能够扩大材料选择范围。因此，在具有上述存储元件3的存储装置中能够获得同样的效果。
实施例
下面，将对本发明的具体实施例进行说明。
实施例1至实施例5
以与上述实施方式相同的方式制造出图1所示的存储元件1。首先，利用溅射装置在由钨(W)制成的下部电极10上形成存储层20和上部电极30。电极的直径为50～300nmφ。另外，使用由构成元素制备的靶材同时形成由合金制成的层。然后，通过蚀刻上部电极30的表面，形成厚度为200nm的布线层(Al层)且使该布线层与用于连接外部电路(其用于提供中间电位(Vdd/2))的接触部相接触。然后，在真空热处理炉中以200℃温度进行两个小时的加热处理作为后退火处理。通过这样做，可以按照如下面的实施例1至实施例5中给出的不同组分和不同层厚度来制造出图2和图3所示的存储单元阵列2。
比较例1至比较例3
除了高电阻层不同以外，以与上述实施方式相同的方式来制造出存储元件。此时，在由氮化钨(WN)制成的下部电极上，形成厚度为1.4nm或20nm的由氧化铝(Al-O)、氧化钆(Gd-O)或硅(Si)制成的高电阻层。该高电阻层为氧化物膜的情况下，是以这样的方式予以形成：例如，通过DC(直流)磁控溅射法而形成厚度为1nm的金属钆(Gd)层，然后在腔室气压为0.25+0.05Pa、ArO2氛围、且输入功率为50W的条件下通过RF (射频)等离子体对上述金属钆(Gd)层进行60秒的氧化。然后，形成厚度为45nm的由Cu11Te29Zr11Al42Ge7制成的离子源层。接着，形成由锆(Zr)制成的上部电极。随后，通过蚀刻上部电极的表面，以与实施例1至实施例5相同的方式形成厚度为200nm的布线层(Al层)。然后，在真空热处理炉中以200℃温度进行一小时的热处理。通过这样做，制造出存储单元阵列并作为比较例1至比较例3。
实施例1至实施例5以及比较例1至比较例3中的“下部电极/高电阻层/离子源层/上部电极”的组分和膜厚度如下：
(实施例1)：
W/Al1Te1(8nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(实施例2)：
TiN/Mg1Te1(4nm)/Cu10Te30Ge7Zr11Al42原子％(45nm)/W(20nm)
(实施例3)：
W/Zn1Te1(6nm)/Te40Zr18Al42原子％(45nm)/Zr(20nm)
(实施例4)：
TiN/Mg1Te1(7nm)/Cu13Te25Ge6Zr14Mg42原子％(45nm)/W(20nm)
(实施例5)：
TiN/Al4Te6+Cu15原子％(7nm)/Cu10Te30Ge7Zr11Al42原子％(45nm)/W(20nm)
(比较例1)：
WN/AlOx(1.4nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(比较例2)：
WN/GdOx(1.4nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(比较例3)：
WN/Si(20nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
实验1
对于实施例1至实施例5以及比较例1至比较例3中的存储元件单元阵列，与上部电极30连接的上部布线被设定为中间电位Vdd/2，并且通过施加电压使所选的存储单元的栅极电极(即，字线WL)处于接通状态。另外，对存储单元阵列中的20个元件(10个元件×2列)进行这样的“写入操作”：向与晶体管Tr的源极区域/漏极区域43中的未连接至下部电极10的那一者相连接的电极(即，位线BL)施加脉冲宽度为100ns、电流为130μA并且电压值为3.0V的电压。然后，通过以0.05V的间隔(pitch)将电压从0V增大至3.0V的方式向栅极电极施加与“写入操作”时的电压相反的电压来进行“擦除操作”，并且测量各电压下的电阻值。这些结果被加入到稍后说明的数据保持特性的结果中，如图5A(1)～(2)至图7C(1)～(2)所示。此时，特性图中的各个值是60位(bit)测量结果的平均值。
随着擦除电压从0V上升而在1V附近处开始擦除操作，并且电阻值也上升。电阻值的这种上升在某电压处停止，并且在那一时刻，已经进行了擦除从而处于成膜初始状态。在低电压下恢复该初始状态的情况下，认为擦除特性是良好的，并且能够根据在电阻值变为恒定处的电压来评价各元件的擦除特性。
另外，在实施例1至实施例5以及比较例1至比较例3的存储元件单元阵列中，在脉冲施加时间为250ps～100ms、电流为15μA～200μA、且电压为3.0V的条件下，在总共写入180位的状态下停止写入操作以后，以130℃温度在烤炉中维持一小时来进行高温加速保持试验。通过比较高温加速保持试验之前与之后的电阻值来评价数据保持特性。随着电阻值的变化越来越小，可以认为写入保持特性越来越高。
在高电阻层22中含有碲(Te)的实施例1至实施例5的任一种情况下，相比于比较例1至比较例3而言都呈现出良好的擦除特性和写入保持特性。根据在高电阻层22使用了氧化物膜的比较例1和比较例2中的擦除特性，当施加1.5V的擦除电压时电阻值仅返回到初始电阻的大约几十分之一至百分之一这个范围内的电阻值。另外，从写入保持特性的结果来看，在等于或大于30kΩ的低电阻状态下，高温加速保持试验之后的电阻状态没有被保持住。在高电阻层22使用了硅(Si)的比较例3中，当施加大约1.6V的电压时，电阻值急剧下降。这被认为是由绝缘损坏所导致的。另外，对于写入保持特性的结果，跟比较例1和比较例2中一样，在等于或大于30kΩ的低电阻状态下，高温加速保持试验之后的电阻状态没有被保持住。
与之相反，根据高电阻层22含有的碲(Te)的实施例1至实施例5中的擦除特性，电阻值在1.2V附近返回到初始电阻值。另外，对于写入保持特性，可以看出甚至在大约100kΩ的写入电阻下仍能够保持数据。
此外，由于在各种碲化合物中都呈现出上述的对擦除特性和写入保持特性的改善，因此可以认为不是在特定的碲化合物中而是在含有碲作为其主要成分的全部化合物中都呈现出这种特性。如实施例5中那样，即使化合物中含有例如铜(Cu)等其他金属元素也没有问题，并且通过适量地添加铜(Cu)(在实施例5中，添加了15原子％的铜(Cu))，还可以说在某种程度上改善了写入保持特性。另外，在离子源层21中所使用的元素的组分不受具体限制。
写入保持状态得以改善的原因是：低电阻状态时扩散进入高电阻层22中的诸如铝(Al)或铜(Cu)等金属元素在碲化合物膜中比在氧化物膜中更显稳定。写入操作时离子源层21内的金属元素在阴极电极上被还原，并且在写入之后的低电阻状态中以丝极形式的金属状态而被析出。因此，可以认为实现了写入状态。丝极形式的金属元素的稳定性很大程度上受到附近与高电阻层22内的元素起反应的影响。如比较例1和比较例2所述，如果氧化物存在于呈丝极形式的金属元素的附近，则金属元素容易被氧化而处于高电阻状态。与之相反，如实施例1至实施例5所述，在由含有碲(Te)作为主要成分的化合物形成高电阻层22的情况下，碲这种金属元素的氧化速度较低，并且呈丝极形式的该金属元素稳定地存在。另外，可以认为难以实现高电阻层22与该丝极的相分离。氧化速度的差异与化合物的电负性的差异有关。如上所述，硫族化物化合物中的电负性的绝对值按照碲＜硒＜硫＜氧的顺序而升高。因此，如实施例1至实施例5所述，呈丝极形式的金属元素在由不是含有氧而是含有具有低电负性的碲(Te)作为主要成分的化合物形成的高电阻层22中得以稳定化，并因此改善了写入保持特性。另外，基于此，在高电阻层22中不含有氧的情况下，认为写入保持特性最佳。
擦除特性得到改善的原因是：碲化合物膜与金属元素的结合力弱于氧化物膜或由硅化合物制成的膜与金属元素的结合力，因此在擦除操作中促使被重新离子化的金属元素移动到离子源层21中。另外，在含有碲(Te)的硫族化物化合物中，存在由于被称为“双向阈值开关(OvonicThreshold Switching，OTS)”的电压而引起的开关现象。因此，在1.2V附近处实现了OTS，电流急剧流动从而促进了擦除的反应。
实施例6至实施例8
以与实施例1至实施例5相同的方式，制造出如图1所示的存储元件1，然后制造出如图2和图3所示的存储单元阵列2，并将所制造出的存储单元阵列2作为实施例6至实施例8。在此情况下，作为高电阻层22的AlTe是非晶膜并且可含有多种组分。因此，抑制了铝(Al)扩散进入AlTe内，并且在实施例7和实施例8中没有进行后退火处理因而组分没有变化，而仅在布线加工中以110℃温度进行了两分钟的最低限度加热。这是因为：尽管退火前的AlTe组分依赖性的影响甚至在200℃以上的高温下仍然存在，但可以更加准确地检验组分的依赖性。
实施例6至实施例8中的“下部电极/高电阻层/离子源层/上部电极”的组分和膜厚度如下：
(实施例6)：
W/AlTe(8nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)(未后退火)
(实施例7)：
W/Al4Te6原子％(8nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(实施例8)：
W/Al3Te7原子％(8nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
实验2
以与实验1相同的工序对改变了高电阻层22的AlTe组分的实施例6至实施例8进行高温加速保持试验和擦除电压测量，以此评价写入保持特性和擦除特性。图8A至图9C示出了实施例6至实施例8中的擦除特性和数据保持特性。在此情况下，示出了60位测量结果作为擦除特性。
如图8A至图9C所示，即使改变了高电阻层22的AlTe的组分，写入保持特性和擦除特性的改善也得以保持。特别地，可以看出随着碲(Te)的比率上升，擦除特性间的差异被抑制。虽然即便退火前高电阻层22仅由碲(Te)组成也没有问题，但并不知道铝(Al)渗入的程度，因此省略对此种情况的说明。
图10是图示了AlTe膜的电阻率与AlTe膜中所含的铝(Al)的比率之间关系的特性图。这里，将会考虑AlTe的合乎需要的组分。在假设5nmt×10nmφ的小型化元件的情况下，如果将初始电阻设为10MΩ，则电阻率可以是10Ωcm以上。因此，在由AlTe制成的高电阻层作为单层而被使用的情况下，AlTe内所含有的铝(Al)的比率优选为20原子％以上且60原子％以下。
实施例9至实施例12
在实施例9至实施例12中，以与实施例1至实施例5相同的方式制造出如图4所示的存储元件3。第一高电阻层62A和第二高电阻层62B中所使用的GeTeAl膜由Ge1Te4和通过热扩散而渗入的铝制成。通过反应式溅射法形成第一高电阻层62A或第二高电阻层62B的氧化物膜(或氮化物膜)。另外，利用反应式溅射法时的氧(或氮)含量不必很明确，而是在充分进行了氧化(或氮化)的区域里引入氧(或氮)。于是，制备出图2和图3所示的存储单元阵列2并将其称为实施例9至实施例12。
实施例9至实施例12中的“下部电极/第一高电阻层(第二高电阻层)或第二高电阻层(第一高电阻层)/离子源层/上部电极”的组分和膜厚度如下所述。
(实施例9)：
W/GeTeAl(4nm)/GeAlTeOx(4nm)/Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(实施例10)：
W/GeAlTeOx(4nm)/GeTeAl(4nm)/
Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(实施例11)：
W/GeAlTeNx(4nm)/GeTeAl(4nm)/
Cu11Te29Zr11Al42Ge7原子％(45nm)/Zr(20nm)
(实施例12)：
WN/Al3Te7原子％(6nm)/GdOx(1nm)/
Cu10Te30Ge7Zr11Al42原子％(45nm)/W(20nm)
实验3
利用与实验1相同的条件对实施例9至实施例12中的擦除特性和写入保持特性进行测量，以此评价高电阻层42的AlTe的组分的擦除特性和写入保持特性。图11A(1)～(2)至图11D(1)～(2)中示出了各元件中的擦除特性和写入保持特性。
如图11A(1)～(2)至图11D(1)～(2)所示，可以看出在所有实施例中擦除特性和写入保持特性都得到了改善。因此，即使将相关技术中的氧化物膜(或氮化物膜)用作高电阻层62，通过将含有碲(Te)作为主要成分的高电阻层加入至高电阻层62中，也能够改善存储元件3的擦除特性和写入保持特性。另外，通过使高电阻层62具有两层结构，即使该高电阻层的其中一层的电阻值未达到1MΩ，只要两层的电阻值之和等于或大于1MΩ就足够了。因此，在第二层中，例如，可以使用诸如碳化物膜、金刚石和氟化物膜等比碲化合物更加稳定的其他高电阻材料。另外，只要一层所需的电阻值高于低电阻状态下的电阻值，施加电压就没有问题，因此电阻值可以在40KΩ至100kΩ的范围内。
考虑到含有碲(Te)作为主要成分的第一高电阻层62A的位置，从图11A(1)～(2)至图11D(1)～(2)可以得知下列内容。对实施例9至实施例12的结果进行比较时，其中含有碲(Te)作为主要成分的第一高电阻层62A与下部电极10相接触的实施例9和实施例12相比于其中第一高电阻层62A与离子源层61相接触的实施例10和实施例11而言具有更优异的擦除特性和写入保持特性。然而，即使在实施例10和实施例11的情况下，擦除特性和写入保持特性相比于作为相关技术的示例而制造的比较例1至比较例3而言也得到了充分的改善。另外，通过将含有诸如氧等具有高反应性能的元素的膜作为最下层，能够抑制由于后退火时氧的扩散而引起的特性劣化。另外，除了可以通过反应式溅射法之外，例如，也可以通过使用等离子体氧化法或等离子体氮化法来制造高电阻层，并因此能够制备出具有良好膜质量的高电阻层62。因此，从制造的角度来说，优选在离子源层61侧形成含有碲(Te)作为主要成分的第一高电阻层62A。
尽管已经说明了本发明的各实施方式和各实施例，但本发明不限于这些实施方式和实施例，并且能够进行各种变形。
例如，在第二实施方式及实施例中，虽然高电阻层62具有由第一高电阻层62A和第二高电阻层62B构成的两层结构，但可以使用由含有不同组分的各高电阻层构成的三层以上层叠结构来替代。因此，能够弥补各层的缺陷从而使该层具有更好的精度。然而，由于元件电阻随着高电阻层的层数的增加而增大，因此写入用电压也可能增大。事实上，优选用最少数量的高电阻层来降低初始状态间或擦除状态间的电阻差异。作为第三层以后的高电阻层的材料，以与第一高电阻层62A和第二高电阻层62B相同的方式，上述材料优选由含有选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、钆(Gd)、铽(Tb)和镝(Dy)所构成的稀土元素组中的至少一种元素的氧化物或氮化物形成，或者由含有选自硅(Si)、铝(Al)、钛(Ti)和铪(Hf)所构成的组中的至少一种元素的氧化物或氮化物形成。此外，在这种情况下，优选的是：在层叠方向上相邻的高电阻层由含有例如原子量和原子半径等物理性质不同的元素的氧化物或氮化物来形成，或者由具有不同性质(例如，与离子源层21的润湿性不同等)的氧化物或氮化物等来形成。这是因为能够获得更大的互补效果。
此外，例如，在第一和第二实施方式中，举例说明了存储元件1和存储元件3以及存储单元阵列2的具体结构。然而，并不一定需要设置上述所有层，或者还可以设有其它层。
另外，例如，在上述各实施方式和各实施例中，各层的材料、成膜方法、成膜条件等不受限制，也可以采用其他材料或其他成膜方法。例如，对于离子源层21，在不破坏上述组分比的范围内，可以添加例如钛(Ti)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)或钨(W)等其他过渡金属元素。此外，除了铜(Cu)、银(Ag)或锌(Zn)以外，可以添加镍(Ni)来代替。
本领域的技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (14)

1.一种存储元件，其包括第一电极、第二电极和所述第一电极与所述第二电极之间的存储层，
其中，所述存储层包括：
(a)在所述存储层的第一电极侧上的电阻变化层，所述电阻变化层由多层构成，所述多层中的至少一层的阴离子成分内含有碲作为主要成分；以及(b)在所述存储层的第二电极侧上的离子源层，所述离子源层含有至少一种金属元素且含有选自由碲、硫和硒组成的组中的至少一种硫族元素，
所述存储元件构造为所述离子源层中被离子化的金属元素扩散进入所述电阻变化层内，从而将所述电阻变化层的电阻从高电阻状态变为低电阻状态，且
所述电阻变化层的所述多层中的第一层以Al-Te化合物、Mg-Te化合物或Zn-Te化合物作为主要成分，所述电阻变化层的所述多层中的第二层以氧或氮作为主要成分。
2.根据权利要求1所述的存储元件，其中，所述多层中的所述第一层形成在所述第一电极侧，并且所述多层中的所述第二层形成在所述离子源层侧。
3.根据权利要求1所述的存储元件，其中所述多层中的所述第一层形成在所述离子源层侧，并且所述多层中的所述第二层形成在所述第一电极侧。
4.根据权利要求1所述的存储元件，其中，当通过所述第一电极和所述第二电极向所述电阻变化层施加预定的电压脉冲或电流脉冲时，所述电阻变化层呈现出比所述离子源层的电阻值高的电阻值。
5.根据权利要求1所述的存储元件，其中，所述离子源层中的所述至少一种金属元素包括铝。
6.根据权利要求1所述的存储元件，其中，由于向所述第一电极和所述第二电极施加电压而使被离子化的金属元素从所述离子源层扩散到所述电阻变化层时，在所述电阻变化层内形成传导路径，从而将所述电阻变化层层的电阻从所述高电阻状态变为所述低电阻状态。
7.根据权利要求1所述的存储元件，其中，所述电阻变化层的所述多层为两层。
8.根据权利要求7所述的存储元件，其中，所述两层中的第一层的阴离子成分内含有碲作为主要成分，并且与所述第一电极接触，且
所述两层中的第二层与所述离子源层接触。
9.根据权利要求1所述的存储元件，其中，所述电阻变化层的所述多层为多于两层。
10.根据权利要求1所述的存储元件，其中，所述电阻变化层的电阻值为所述多层中的各层的电阻值之和。
11.根据权利要求1所述的存储元件，其中，所述多层中阴离子成分内含有碲作为主要成分的一层与所述第一电极接触。
12.根据权利要求1所述的存储元件，其中，所述离子源层中的所述至少一种金属元素包括铜。
13.根据权利要求1所述的存储元件，其中，所述离子源层中的所述至少一种金属元素包括铝和铜。
14.一种存储装置，其包括多个存储元件且包括脉冲施加部，各所述存储元件具有第一电极、第二电极和所述第一电极与所述第二电极之间的存储层，所述脉冲施加部用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲，
其中，(i)各所述存储元件中的所述存储层包括：(a)在所述存储层的第一电极侧上的电阻变化层，所述电阻变化层由多层构成，所述多层中的至少一层的阴离子成分内含有碲作为主要成分；以及(b)在所述存储层的第二电极侧上的离子源层，所述离子源层含有至少一种金属元素且含有选自由碲、硫和硒组成的组中的至少一种硫族元素，
(ii)各所述存储元件构造为所述离子源层中被离子化的金属元素扩散进入所述电阻变化层内，从而将所述电阻变化层的电阻从高电阻状态变为低电阻状态，且
(iii)在各所述存储元件中，所述电阻变化层的所述多层中的第一层以Al-Te化合物、Mg-Te化合物或Zn-Te化合物作为主要成分，所述电阻变化层的所述多层中的第二层以氧或氮作为主要成分。
CN201110005533.5A 2010-01-19 2011-01-12 存储元件和存储装置 Expired - Fee Related CN102185101B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-009457 2010-01-19
JP2010009457A JP5630021B2 (ja) 2010-01-19 2010-01-19 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
CN102185101A CN102185101A (zh) 2011-09-14
CN102185101B true CN102185101B (zh) 2014-11-26

Family

ID=44276905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110005533.5A Expired - Fee Related CN102185101B (zh) 2010-01-19 2011-01-12 存储元件和存储装置

Country Status (5)

Country Link
US (2) US8710482B2 (zh)
JP (1) JP5630021B2 (zh)
KR (1) KR101796790B1 (zh)
CN (1) CN102185101B (zh)
TW (1) TWI467571B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186316A (ja) 2011-03-04 2012-09-27 Sony Corp 記憶素子および記憶装置
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP2013201405A (ja) 2012-03-26 2013-10-03 Toshiba Corp 不揮発性記憶装置
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
KR20130142518A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템
JP5783961B2 (ja) 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
JP2017224688A (ja) * 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
KR20180057763A (ko) * 2016-11-21 2018-05-31 포항공과대학교 산학협력단 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
KR102567759B1 (ko) 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697195A (zh) * 2003-11-28 2005-11-16 索尼株式会社 存储器件和存储装置
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
TW200915561A (en) * 2007-08-06 2009-04-01 Sony Corp Memory element and memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
FR2895531B1 (fr) * 2005-12-23 2008-05-09 Commissariat Energie Atomique Procede ameliore de realisation de cellules memoires de type pmc
JP2008224711A (ja) 2007-03-08 2008-09-25 Canon Inc 画像形成装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
US7897953B2 (en) * 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US7821810B2 (en) * 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697195A (zh) * 2003-11-28 2005-11-16 索尼株式会社 存储器件和存储装置
CN1989619A (zh) * 2004-07-22 2007-06-27 索尼株式会社 存储元件
TW200915561A (en) * 2007-08-06 2009-04-01 Sony Corp Memory element and memory device

Also Published As

Publication number Publication date
JP5630021B2 (ja) 2014-11-26
CN102185101A (zh) 2011-09-14
JP2011151085A (ja) 2011-08-04
US20110175049A1 (en) 2011-07-21
US8710482B2 (en) 2014-04-29
US20140084235A1 (en) 2014-03-27
TW201140582A (en) 2011-11-16
KR101796790B1 (ko) 2017-11-10
US8847194B2 (en) 2014-09-30
TWI467571B (zh) 2015-01-01
KR20110085885A (ko) 2011-07-27

Similar Documents

Publication Publication Date Title
CN102185101B (zh) 存储元件和存储装置
CN102157526B (zh) 存储元件和存储装置
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
KR101913860B1 (ko) 기억 소자 및 기억 장치
CN102132407B (zh) 存储元件及存储装置
CN102544364B (zh) 存储元件和存储装置
JP2012199336A (ja) 記憶素子および記憶装置
JP5724651B2 (ja) 記憶素子および記憶装置
CN102569335B (zh) 存储元件、存储元件制造方法和存储装置
CN102376354A (zh) 存储元件和存储装置
CN102855929A (zh) 存储元件、制造存储元件的方法以及存储装置
CN103367635A (zh) 存储元件和存储装置
CN102403458A (zh) 存储元件和存储装置
CN102403457A (zh) 存储元件和存储装置
US20160079526A1 (en) Storage device and storage unit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141126

Termination date: 20220112