JP2021048310A - 記憶素子および記憶装置 - Google Patents
記憶素子および記憶装置 Download PDFInfo
- Publication number
- JP2021048310A JP2021048310A JP2019170594A JP2019170594A JP2021048310A JP 2021048310 A JP2021048310 A JP 2021048310A JP 2019170594 A JP2019170594 A JP 2019170594A JP 2019170594 A JP2019170594 A JP 2019170594A JP 2021048310 A JP2021048310 A JP 2021048310A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- storage
- tellurium
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 123
- 230000004888 barrier function Effects 0.000 claims abstract description 100
- 239000010949 copper Substances 0.000 claims abstract description 78
- 229910052714 tellurium Inorganic materials 0.000 claims abstract description 66
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 48
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052802 copper Inorganic materials 0.000 claims abstract description 46
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 36
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 342
- 230000015654 memory Effects 0.000 claims description 131
- 230000008859 change Effects 0.000 claims description 42
- 239000000203 mixture Substances 0.000 claims description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910052798 chalcogen Inorganic materials 0.000 claims description 8
- 150000001787 chalcogens Chemical group 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000011669 selenium Substances 0.000 claims description 6
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 4
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 239000011593 sulfur Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 86
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 31
- 239000000463 material Substances 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052723 transition metal Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】高密度、且つ、大容量な記憶素子および記憶装置を提供する。【解決手段】本開示の一実施形態の記憶素子は、第１電極と、第２電極と、第１電極と第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、記憶層と第２電極との間に設けられ、少なくとも記憶層よりも高濃度なジルコニウムを含むと共に、第２電極との界面における銅の濃度が記憶層よりも低いバリア層とを備える。【選択図】図１
Description
本開示は、電極間にカルコゲナイド層を有する記憶素子およびこれを備えた記憶装置に関する。
次世代不揮発メモリとして、ＲｅＲＡＭ（Resistance Random Access Memory）（登録商標）やＰＣＭ（Phase Change Memory）（登録商標）といった新しいタイプの記憶素子が提案されている（例えば、特許文献１，２参照）。
ところで、クロスポイント型のメモリセルアレイでは、高密度化および大容量化が求められている。
高密度、且つ、大容量な記憶素子および記憶装置を提供することが望ましい。
本開示の一実施形態の記憶素子は、第１電極と、第２電極と、第１電極と第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、記憶層と第２電極との間に設けられ、少なくとも記憶層よりも高濃度なジルコニウムを含むと共に、第２電極との界面における銅の濃度が記憶層よりも低いバリア層とを備えたものである。
本開示の一実施形態の記憶装置は、一の方向に延伸する一または複数の第１配線と、他の方向に延伸すると共に、第１配線と交差する１または複数の第２配線と、第１配線と第２配線との交点に配置される１または複数の上記本開示の一実施形態の記憶素子とを備えたものである。
本開示の一実施形態の記憶素子および一実施形態の記憶装置では、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、第２電極との間に、少なくとも記憶層よりも高濃度なジルコニウムを含むと共に、第２電極との界面における銅の濃度が記憶層よりも低いバリア層を設けるようにした。これにより、第２電極の下層に対する密着性が向上する。
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．実施の形態
（記憶層と上部電極との間に、記憶層よりも高濃度なジルコニウムを含むバリア層を有するメモリ素子の例）
１−１．メモリ素子の構成
１−２．メモリセルアレイの構成
１−３．作用・効果
２．変形例（３次元構造を有するメモリセルアレイの例）
３．実施例
１．実施の形態
（記憶層と上部電極との間に、記憶層よりも高濃度なジルコニウムを含むバリア層を有するメモリ素子の例）
１−１．メモリ素子の構成
１−２．メモリセルアレイの構成
１−３．作用・効果
２．変形例（３次元構造を有するメモリセルアレイの例）
３．実施例
＜１．実施の形態＞
（１−１．メモリ素子の構成）
図１は、本開示の一実施の形態に係る記憶素子（メモリ素子２０）の断面構成の一例を表したものである。このメモリ素子２０は、例えば、図２に示した、所謂クロスポイントアレイ構造を有するメモリセルアレイ１に用いられるものである。メモリ素子２０は、下部電極２１、記憶層２２、バリア層２５および上部電極２６をこの順に有するものである。本実施の形態では、記憶層２２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）を含んで形成され、バリア層２５は、記憶層２２よりも高濃度なジルコニウム（Ｚｒ）を含んで形成されており、上部電極２６と接する界面は、銅（Ｃｕ）の濃度が記憶層２２よりも低くなっている。
（１−１．メモリ素子の構成）
図１は、本開示の一実施の形態に係る記憶素子（メモリ素子２０）の断面構成の一例を表したものである。このメモリ素子２０は、例えば、図２に示した、所謂クロスポイントアレイ構造を有するメモリセルアレイ１に用いられるものである。メモリ素子２０は、下部電極２１、記憶層２２、バリア層２５および上部電極２６をこの順に有するものである。本実施の形態では、記憶層２２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）を含んで形成され、バリア層２５は、記憶層２２よりも高濃度なジルコニウム（Ｚｒ）を含んで形成されており、上部電極２６と接する界面は、銅（Ｃｕ）の濃度が記憶層２２よりも低くなっている。
下部電極２１は、例えば、半導体プロセスに用いられる配線材料によって形成されており、本開示の「第１電極」の一具体例に相当する。具体的には、下部電極２１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびシリサイド等を用いて形成することができる。下部電極２１が電界でイオン伝導が生じる可能性のある、Ｃｕ等の材料により構成されている場合には、下部電極２１の表面をイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。イオン伝導や熱拡散しにくい材料としては、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンタングステン（ＴｉＷ）および窒化チタンタングステン（ＴｉＷＮ）等が挙げられる。
記憶層２２は、下部電極２１側から、抵抗変化層２３およびイオン源層２４がこの順に積層されたものである。
抵抗変化層２３は、下部電極２１と上部電極２６との間に所定の電圧以上の電圧を印加することにより抵抗値が変化するものである。抵抗変化層２３は、例えば、金属元素または非金属元素の酸化物、窒化物または酸窒化物のいずれかを含んで形成されている。具体的には、抵抗変化層２３は、例えば、アルミニウム（Ａｌ）を含む酸化物を用いて形成することができる。
例えば、下部電極２１と上部電極２６との間に所定の電圧以上の電圧が印加されると、後述するイオン源層２４に含まれる可動元素（例えば、遷移金属元素）が抵抗変化層２３内に移動して伝導パスを形成し、これにより抵抗変化層２３は低抵抗化する。また、抵抗変化層２３では、酸素欠陥や窒素欠陥等の構造欠陥が生じて伝導パスが形成され、抵抗変化層２３は低抵抗化する。また、抵抗変化層２３が低抵抗化するときに印加される電圧の向きとは逆方向の電圧が印加されることによって、伝導パスが切断されるか、または、導電性が変化し、抵抗変化層２３は高抵抗化する。
なお、抵抗変化層２３に含まれる金属元素および非金属元素は、必ずしもすべてが酸化物の状態でなくてもよく、一部が酸化されている状態であってもよい。また、抵抗変化層２３は、初期状態において、例えば数ＭΩから数百ＭΩ程度の素子抵抗が実現されれば、アルミニウム（Ａｌ）以外の金属元素または非金属元素を用いて形成することができる。更に、抵抗変化層２３は、以下の添加元素を含んでいてもよい。添加元素としては、例えばタングステン（Ｗ）、ハフニウム（Ｈｆ）、炭素（Ｃ）、ケイ素（Ｓｉ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）およびガドリニウム（Ｇｄ）等が挙げられる。
更に、抵抗変化層２３は、酸化物からなる絶縁層と、金属元素または非金属元素の窒化物との積層膜として形成するようにしてもよい。更にまた、抵抗変化層２３は、初期状態において、例えば数ＭΩから数百ＭΩ程度の素子抵抗が実現されればよく、メモリ素子２０の大きさやイオン源層２４の抵抗値によってもその最適値が変化するが、その厚みは、例えば１ｎｍ以上１０ｎｍ程度が好ましい。
また、抵抗変化層２３は必ずしも積極的に形成する必要はない。メモリ素子２０の製造工程中においてイオン源層２４に含まれる遷移金属元素と酸素とが結合し、自然に下部電極２１とイオン源層２４との間に、抵抗変化層２３に相当する酸化膜が形成される。あるいは、消去方向の電圧バイアスを印加することで形成される酸化膜が抵抗変化層２３に相当することとなる。
イオン源層２４は、下部電極２１と上部電極２６との間に所定の電圧以上の電圧を印加することにより、抵抗変化層２３内に伝導パスを形成する元素（可動元素）を含んで形成されている。可動元素は、電界の印加によって陽イオン化または陰イオン化して抵抗変化層２３内へ移動し、伝導パスを形成するものである。陽イオン化する可動元素としては、遷移金属元素、特に、周期律表第４族（チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ））、第５族（バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ））および第６族（クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ））の金属元素および銅（Ｃｕ）が挙げられる。この他、アルミニウム（Ａｌ）が挙げられる。陰イオン化する可動元素としては、周期律表第１６族の元素、具体的には、テルル（Ｔｅ）、硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素が挙げられる。上記遷移金属元素は、カルコゲンマトリクス中において比較的、化学的に安定であるため、カルコゲン元素と接している状態における伝導パスの安定性が高まる。イオン源層２４は、これら陽イオン元素および陰イオン元素をそれぞれ１種あるいは２種以上含んで形成することができる。
更に、イオン源層２４は、酸素（Ｏ）、窒素（Ｎ）、上記可動元素以外の金属元素（例えば、マンガン（Ｍｎ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）および白金（Ｐｔ）等の金属元素）、またはケイ素（Ｓｉ）等を含んでいてもかまわない。
バリア層２５は、記憶層２２（具体的には、イオン源層２４）と上部電極２６との密着性を向上させるためのものである。記憶層２２と上部電極２６との間の密着性は、バリア層２５の組成や、イオン源層２４とバリア層２５との組成ならびにイオン源層２４およびバリア層２５のそれぞれの積層方向の膜厚（以下、単に厚さという）を含む平均組成比に影響を受ける。
例えば、バリア層２５は、イオン源層２４を構成する元素のうち、銅（Ｃｕ）以外の元素を用いて形成することができる。このように、イオン源層２４とバリア層２５とを同じ元素を用いて形成することで、メモリ素子２０の製造工程における加工条件の複雑化を避けることができる。
バリア層２５の具体的な組成の一例としては、以下の構成が挙げられる。例えば、バリア層２５は、ジルコニウム（Ｚｒ）からなり、且つ、バリア層２５とイオン源層２４との平均組成比における銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３つの元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満とする。バリア層２５およびイオン源層２４が、上記条件を満たすことにより、イオン源層２４と上部電極２６との間の密着性が向上する。
バリア層２５は、例えば、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）を含み、ジルコニウム（Ｚｒ）の濃度が５９．４原子％以上１００原子％未満であり、且つ、バリア層２５とイオン源層２４との平均組成比における銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３つの元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満とする。バリア層２５およびイオン源層２４が、上記条件を満たすことにより、イオン源層２４と上部電極２６との間の密着性が向上する。
また、バリア層２５は、例えば、ジルコニウム（Ｚｒ）、テルル（Ｔｅ）およびアルミニウム（Ａｌ）を含み、ジルコニウム（Ｚｒ）の濃度が４０原子％以上であり、テルル（Ｔｅ）とアルミニウム（Ａｌ）の濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルル（Ｔｅ）の濃度が４２．５原子％未満とする。上記条件を満たすことにより、イオン源層２４と上部電極２６との間の密着性が向上する。
また、バリア層２５は、例えば、ジルコニウム（Ｚｒ）、テルル（Ｔｅ）およびアルミニウム（Ａｌ）を含み、ジルコニウム（Ｚｒ）の濃度が１８．５原子％以上３６原子％以下であり、テルル（Ｔｅ）とアルミニウム（Ａｌ）の濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下とする。上記条件を満たすことにより、イオン源層２４と上部電極２６との間の密着性が向上する。
なお、上記条件におけるバリア層２５の厚さは、例えば、２ｎｍ以上１２ｎｍ以下とする。また、バリア層２５とイオン源層２４との合計厚さは、例えば、１５ｎｍ以上２５ｎｍ以下とする。
更に、バリア層２５は、本開示の効果を損なわない範囲において、ジルコニウム（Ｚｒ）、テルル（Ｔｅ）およびアルミニウム（Ａｌ）以外の元素を含んでいてもかまわない。
以上の条件を満たすことにより、バリア層２５は、イオン源層２４から上部電極２６への銅（Ｃｕ）の拡散を低減することが可能となる。例えば、バリア層２５と上部電極２６との界面における銅（Ｃｕ）の濃度は、０原子％、もしくは、記憶層２２（具体的には、イオン源層２４）の銅（Ｃｕ）の濃度よりも低くなる。これにより、記憶層２２（具体的には、イオン源層２４）と上部電極２６との間の密着性が向上し、メモリ素子２０の微細加工が可能となる。
なお、バリア層２５は、例えば、二次イオン質量分析法（ＳＩＭＳ）やエネルギー分散型Ｘ線分析法（ＴＥＭ−ＥＤＸ）を用いた元素分析によって確認することができる。
上部電極２６は、本開示の「第２電極」の一具体例に相当し、例えば、下部電極２１と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層２４と反応しない安定な材料が好ましい。具体的には、上部電極２６は、例えば、タングステン（Ｗ）を含んで形成することができる。
なお、図１では、下部電極２１上に、抵抗変化層２３およびイオン源層２４を有する記憶層２２、バリア層２５および上部電極２６がこの順に積層されている例を示したが、これに限らない。メモリ素子２０は、例えば、図３に示したように、メモリ素子２０は、下部電極２１上に、バリア層２５、記憶層２２および上部電極２６の順に積層された構成としてもよい。その際には、下部電極２１が本開示の「第２電極」の一具体例に相当し、上部電極２６が本開示の「第１電極」の一具体例に相当する。また、記憶層２２を構成する抵抗変化層２３は下部電極２１側に設けられ、イオン源層２４はバリア層２５に接するように設けられる。
（１−２．メモリセルアレイの構成）
図２は、メモリセルアレイ１の構成の一例を斜視的に表したものである。メモリセルアレイ１は、本開示の「記憶装置」の一具体例に相当する。メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、図２に示したように、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。即ち、メモリセルアレイ１は、複数のワード線ＷＬと、複数のビット線ＢＬと、クロスポイントごとに１つずつ配置された複数のメモリセル１０とを備えている。ワード線ＷＬおよびビット線ＢＬは、それぞれ、本開示の「第１配線」および「第２配線」の一具体例に相当する。
図２は、メモリセルアレイ１の構成の一例を斜視的に表したものである。メモリセルアレイ１は、本開示の「記憶装置」の一具体例に相当する。メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、図２に示したように、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。即ち、メモリセルアレイ１は、複数のワード線ＷＬと、複数のビット線ＢＬと、クロスポイントごとに１つずつ配置された複数のメモリセル１０とを備えている。ワード線ＷＬおよびビット線ＢＬは、それぞれ、本開示の「第１配線」および「第２配線」の一具体例に相当する。
各ワード線ＷＬは、互いに共通の方向に延在している。各ビット線ＢＬは、ワード線ＷＬの延在方向とは異なる方向（例えば、ワード線ＷＬの延在方向と直交する方向）であって、且つ、互いに共通の方向に延在している。なお、複数のワード線ＷＬおよび複数のビット線ＢＬは、それぞれ、１または複数の層内に配置されており、例えば、複数の階層に分かれて配置されていてもよい。
例えば、図２に示したように、複数のワード線ＷＬが複数の階層に分かれて配置されている場合には、複数のワード線ＷＬが配置された第１の層と、複数のワード線ＷＬが配置された、第１の層に隣接する第２の層との間に、複数のビット線ＢＬが配置されている。複数のビット線ＢＬが複数の階層に分かれて配置されている場合には、複数のビット線ＢＬが配置された第３の層と、複数のビット線ＢＬが配置された、第３の層に隣接する第４の層との間に、複数のワード線ＷＬが配置されている。即ち、複数のワード線ＷＬおよび複数のビット線ＢＬが互いに複数の階層に分かれて配置されている場合には、複数のワード線ＷＬおよび複数のビット線ＢＬは、メモリセルアレイ１の積層方向（例えば、Ｚ軸方向）において、交互に配置されている。
即ち、メモリセルアレイ１は、基板（図示せず）上に、複数のワード線ＷＬおよび複数のビット線ＢＬが１または複数の階層に分かれて配置されており、それぞれのクロスポイントに、メモリセル１０が２次元または３次元的に配置されている。基板には、さらに、例えば、ワード線ＷＬおよびビット線ＢＬと電気的に接続された配線群や、その配線群と外部回路とを連結するための回路等が形成されている。
メモリセル１０は、例えば、メモリ素子２０とスイッチ素子３０とを含んで構成されており、上記のように、各ワード線ＷＬと各ビット線ＢＬとのクロスポイントに１つずつ配置されている。
図４Ａは、スイッチ素子３０の断面構成の一例を模式的に表したものである。スイッチ素子３０は、例えば、図２に示したメモリセルアレイ１において、複数のワード線ＷＬと複数のビット線ＢＬとのそれぞれのクロスポイントに配置された複数のメモリ素子２０のうちの任意のメモリ素子を選択的に動作させるためのものである。具体的には、スイッチ素子３０は、非晶質相と結晶相との相変化を伴うことなく、印加電圧を、所定の閾値電圧以上とすることにより低抵抗状態に、閾値電圧より下げることにより高抵抗状態に変化するものである。スイッチ素子３０は、例えば、下部電極３１、スイッチ層３２および上部電極３３の順に積層された構成を有する。
下部電極３１は、メモリ素子２０の下部電極２１と同様に、例えば、半導体プロセスに用いられる配線材料によって形成することができる。具体的には、下部電極３１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびシリサイド等を用いて形成することができる。下部電極３１がＣｕ等の電界でイオン伝導が生じる可能性のある材料により構成されている場合には、下部電極３１の表面をイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。イオン伝導や熱拡散しにくい材料としては、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンタングステン（ＴｉＷ）および窒化チタンタングステン（ＴｉＷＮ）等が挙げられる。
スイッチ層３２は、印加電圧を所定の閾値電圧（スイッチング閾値電圧）以上に上げることにより低抵抗状態に変化し、印加電圧を上記スイッチング閾値電圧より低い電圧に下げることにより高抵抗状態に変化するものである。また、スイッチ層３２は、負性微分抵抗特性を有するものであり、スイッチ素子３０Ａに印加される電圧が所定の閾値電圧（スイッチング閾値電圧）を超えたときに、電流を数桁倍流すようになるものである。
また、スイッチ層３２は、図示しない電源回路（パルス印加手段）から下部電極３１および上部電極３３を介した電圧パルスあるいは電流パルスの印加によらず、スイッチ層３２のアモルファス構造が安定して維持されるものである。なお、スイッチ層３２は、電圧印加によるイオンの移動によって形成される伝導パスが印加電圧消去後にも維持される等のメモリ動作をしないものである。
スイッチ層３２は、周期律表第１６族の元素、具体的には、テルル（Ｔｅ）、セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素を含んで形成することができる。ＯＴＳ（Ovonic Threshold Switch）現象を有するスイッチ素子３０では、スイッチングのための電圧バイアスを印加してもスイッチ層３２はアモルファス構造を安定して維持して相変化しないことが好ましく、アモルファス構造が安定であるほど、安定してＯＴＳ現象を生じさせることができる。スイッチ層３２は、上記カルコゲン元素のほかに、ホウ素（Ｂ）、炭素（Ｃ）およびケイ素（Ｓｉ）から選ばれる少なくとも１種の添加元素を含んで形成することが好ましい。スイッチ層３２は、さらに、窒素（Ｎ）を含んで形成することが好ましい。具体的には、ＢＴｅ、ＣＴｅ、ＢＣＴｅ、ＣＳｉＴｅ、ＢＳｉＴｅ、ＢＣＳｉＴｅ、ＢＴｅＮ、ＣＴｅＮ、ＢＣＴｅＮ、ＣＳｉＴｅＮ、ＢＳｉＴｅＮ、ＢＣＳｉＴｅＮのうちのいずれかの組成を含んで形成することが好ましい。
スイッチ層３２は、双方向スイッチとして機能するようになっている。スイッチ層３２は、例えば、下部電極３１の電圧が上部電極３３の電圧よりも高くなる電圧（第１電圧Ｖ１）が、下部電極３１と上部電極３３との間に印加されたときに、第１電圧Ｖ１の絶対値が第１閾値電圧以上に上がることにより低抵抗状態に変化し、第１電圧Ｖ１の絶対値が第１閾値電圧より低い電圧に下がることにより高抵抗状態に変化するようになっている。スイッチ層３２は、さらに、上部電極３３の電圧が下部電極３１の電圧よりも高くなる電圧（第２電圧Ｖ２）が下部電極３１および上部電極３３との間に印加されたときに、第２電圧Ｖ２の絶対値が第２閾値電圧以上に上がることにより低抵抗状態に変化し、第２電圧Ｖ２の絶対値が第２閾値電圧よりも低い電圧に下がることにより高抵抗状態に変化するようになっている。
スイッチ層３２は、また、メモリセル１０を低抵抗化する書き込み電圧Ｖｗがメモリセル１０に印加されたときの、下部電極３１および上部電極３３との間の電圧（第３電圧Ｖ３）の絶対値が第３閾値電圧以上に上がることにより低抵抗状態に変化し、第３電圧Ｖ３の絶対値が第３閾値電圧より低い電圧に下がることにより高抵抗状態に変化するようになっている。スイッチ層３２は、メモリセル１０を高抵抗化する消去電圧Ｖｒがメモリセル１０に印加されたときの、下部電極３１と上部電極３３との間の電圧（第４電圧Ｖ４）の絶対値が第４閾値電圧以上に上がることにより低抵抗状態に変化し、第４電圧Ｖ４の絶対値が第４閾値電圧よりも低い電圧に下がることにより高抵抗状態に変化するようになっている。
メモリセル１０では、例えば、図５Ａ〜図５Ｄに示したように、スイッチ素子３０がメモリ素子２０に直接接続されている。即ち、例えば、図５Ａ〜図５Ｄにおいて、ビット線ＢＬが下方に、ワード線ＷＬが上方に配置されているとすると、図５Ａおよび図５Ｃに示したように、メモリ素子２０は、例えばワード線ＷＬ寄りに配置され、スイッチ素子３０は、例えばビット線ＢＬ寄りに配置されている。また、図５Ｂおよび図５Ｄに示したように、メモリ素子２０が、例えばビット線ＢＬ寄りに配置され、スイッチ素子３０が、例えばワード線ＷＬ寄りに配置されていてもよい。
上述したメモリ素子２０およびスイッチ素子３０を用いてメモリセル１０を構成する場合には、その積層順に応じて、最下層および最上層に配置されるメモリ素子２０およびスイッチ素子３０の下部電極２１，３１および上部電極２６，３３が、ワード線ＷＬおよびビット線ＢＬを兼ねていてもよい。また、最下層および最上層に配置される下部電極２１，３１および上部電極２６，３３が、ワード線ＷＬおよびビット線ＢＬとは別体として形成されていてもよい。
例えば、図５Ａに示したように、例えば、ビット線ＢＬとワード線ＷＬとの間に、スイッチ素子３０およびメモリ素子２０がこの順に積層されている場合には、スイッチ素子３０の下部電極３１がビット線ＢＬを兼ね、メモリ素子２０の上部電極２６がワード線ＷＬを兼ねていてもよい。また、下部電極３１とビット線ＢＬ、ならびに、上部電極２６とワード線ＷＬとが、それぞれ、別体として形成されていてもよい。なお、それぞれが別体として形成されている場合には、下部電極３１とビット線ＢＬ、ならびに、上部電極２６とワード線ＷＬとは、それぞれ電気的に接続されている。
また、上述したメモリ素子２０およびスイッチ素子３０を用いてメモリセル１０を構成する場合には、メモリ素子２０とスイッチ素子３０との間で互いに積層される電極（例えば、図５Ａに示したように、スイッチ素子３０およびメモリ素子２０の順に積層されている場合には、スイッチ素子３０の上部電極３３とメモリ素子２０の下部電極２１）は、例えば中間電極として、それぞれの上部電極および下部電極を兼ねていてもよいし、それぞれ、別体として形成されていてもよい。
メモリ素子２０とスイッチ素子３０との間に、互いの上部電極および下部電極を兼ねる中間電極を形成する場合には、中間電極は、例えば、電界の印加によってイオン源層２４およびスイッチ層３２に含まれるカルコゲン元素が拡散することを防ぐ材料を用いて形成することが好ましい。これは、例えば、イオン源層２４にはメモリ動作し書き込み状態を保持させる元素として遷移金属元素が含まれている場合があり、その場合には、遷移金属元素が電界の印加によってスイッチ層３２に拡散するとスイッチ特性が劣化する虞があるためである。従って、中間電極は、遷移金属元素の拡散およびイオン伝導を防止するバリア性を有するバリア材料を含んで構成されていることが好ましい。バリア材料としては、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、炭素（Ｃ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびチタンタングステン（ＴｉＷ）等が挙げられる。
また、メモリセル１０内における抵抗変化層２３、イオン源層２４およびバリア層２５の積層順は、図５Ａ〜図５Ｄに示したように、イオン源層２４を間にして抵抗変化層２３が対向する一方の電極側に、バリア層２５が他方の電極側に配置されていれば、その順序は特に限定されない。
更に、図２では、メモリ素子２０がワード線ＷＬとビット線ＢＬとのクロスポイントごとに独立して形成されている例を示したが、ワード線ＷＬおよびビット線ＢＬと同様に、一方向に延在する共通の素子として形成することができる。
例えば、図５Ａに示したように、例えば、ビット線ＢＬとワード線ＷＬとの間に、スイッチ素子３０およびメモリ素子２０がこの順に積層され、抵抗変化層２３がスイッチ素子３０側に配置されている場合には、図６Ａ，図６Ｂに示したように、メモリ素子２０を構成する抵抗変化層２３、イオン源層２４およびバリア層２５は、ワード線ＷＬと同様に、Ｙ軸方向に延在し、各メモリセル１０に対する共通層として形成することができる。なお、図６Ａ，図６Ｂでは、ワード線ＷＬがメモリ素子２０の上部電極２６を兼ねた構造となっている。また、図６Ｂは、図６Ａに示したＩ−Ｉ’線における断面構成を表している。同様に、図５Ｄに示したように、例えば、ビット線ＢＬとワード線ＷＬとの間に、メモリ素子２０およびスイッチ素子３０がこの順に積層され、抵抗変化層２３がスイッチ素子３０側に配置されている場合には、図７Ａ，図７Ｂに示したように、メモリ素子２０を構成する抵抗変化層２３、イオン源層２４およびバリア層２５は、ビット線ＢＬと同様に、Ｘ軸方向に延在し、各メモリセル１０に対する共通層として形成することができる。なお、図７Ａ，図７Ｂでは、ビット線ＢＬがメモリ素子２０の下部電極２１を兼ねた構造となっている。また、図７Ｂは、図７Ａに示したＩＩ−ＩＩ’線における断面構成を表している。
但し、図５Ｂ，図５Ｃに示したように、抵抗変化層２３がスイッチ素子３０側に配置されていない場合、即ち、抵抗変化層２３がビット線ＢＬ寄り（図５Ｂ）またはワード線（ＷＬ）寄り（図５Ｃ）に配置されている場合には、図８Ａに示したように、メモリ素子２０は、スイッチ素子３０と同様に、クロスポイントごとに形成することが好ましい。これは、例えば、図８Ｂに示したように、ワード線ＷＬ寄りに連続形成された抵抗変化層２３に低抵抗な部分（低抵抗部２３Ｘ）があると、電流ｅは、連続するバリア層２５およびイオン源層２４を介して低抵抗部２３Ｘに選択的に流れるようになり、メモリ素子２０ごとの判別および動作ができなくなるからである。図５Ａ，図５Ｄに示したように、抵抗変化層２３がスイッチ素子３０側に配置されている場合には、スイッチ素子３０からメモリ素子２０に流れる電流は、必ず抵抗変化層２３を通るため、図６Ａおよび図７Ａなどに示したような構造をとることができる。
（１−３．作用・効果）
本実施の形態のメモリ素子２０は、少なくとも銅（Ｃｕ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）を含んで形成される記憶層２２（具体的には、イオン源層２４）と、上部電極２６との間に、少なくともイオン源層２４よりも高濃度なジルコニウム（Ｚｒ）を含むと共に、上部電極２６との界面における銅（Ｃｕ）の濃度がイオン源層２４よりも低いバリア層２５を設けるようにした。これにより、イオン源層２４と上部電極２６との間の密着性が向上する。以下、これについて説明する。
本実施の形態のメモリ素子２０は、少なくとも銅（Ｃｕ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）を含んで形成される記憶層２２（具体的には、イオン源層２４）と、上部電極２６との間に、少なくともイオン源層２４よりも高濃度なジルコニウム（Ｚｒ）を含むと共に、上部電極２６との界面における銅（Ｃｕ）の濃度がイオン源層２４よりも低いバリア層２５を設けるようにした。これにより、イオン源層２４と上部電極２６との間の密着性が向上する。以下、これについて説明する。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている。しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩ（Large Scale Integrated circuit）や信号処理回路と比較して、製造プロセスが複雑であるため、製造コストが高くなっている。また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
そこで、従来、電源を切っても情報が消えない不揮発性のメモリとして、例えば、フラッシュメモリ、ＦｅＲＡＭ（Ferroelectric Random Access Memory）（強誘電体メモリ）やＭＲＡＭ（Magnetoresistive Random Access Memory ）（磁気記憶素子）等が提案されている。これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。しかしながら、これらのメモリはそれぞれ一長一短がある。例えば、フラッシュメモリは、集積度が高いが動作速度の点で不利である。ＦｅＲＡＭは高集積度化のための微細加工に限界あり、また作製プロセスにおいて問題がある。ＭＲＡＭは消費電力の問題がある。
そこで、次世代不揮発メモリとして、ＲｅＲＡＭやＰＣＭといった新しいタイプの記憶素子が提案されている。更に、メモリの大容量化を実現するために、低電流動作が可能な記憶素子も開発されている。
ところで、上記のような記憶素子では、銅（Ｃｕ）がメモリ動作を担うイオン源として用いられている。銅（Ｃｕ）は、素子加工に用いられているガス反応性ドライエッチングにおいて難エッチング材料として知られているが、濃度が低く、且つ、イオン源層が薄い場合には、条件を適切に選択することによって加工可能である。しかしながら、銅（Ｃｕ）は拡散が容易な元素であり、イオン源層以外の層、特にイオン源層と接する電極層へ拡散する場合がある。
通常であれば、電極層に特殊な材料を使用しない限りは、ドライエッチングによる電極層の加工は可能であるが、銅（Ｃｕ）が拡散すると加工が難しくなる。また、大容量メモリに用いられるクロスポイントアレイ構造の場合、各記憶素子にアクセストランジスタが配置されず、ある一定の長さの配線に多数の記憶素子が接続されて、読み出し回路および書き込み回路へ接続される。そのため、配線の抵抗値が大きいと、記憶素子の位置によっては、そのメモリ動作に必要な電圧と比較して配線の電圧降下が無視できなくなる。配線抵抗値を低く抑えるためには、抵抗率の低い材料を用いると共に、できるだけ配線の厚さを厚く設定することになる。ここで、配線に、電極層をそのまま用いる場合、電極層を厚くすることになるが、そこへ銅（Ｃｕ）が拡散すると、イオン源層よりも加工が難しくなってしまう。具体的にはエッチングレートが非常に遅くなることになり、配線幅等の形状を規定するマスク材料を厚くする必要がでてくる。ドライエッチングによる加工は、微細なパターンになればなるほど、幅と厚さ、即ち配線幅とエッチング深さとの比が大きくなるため、さらに加工が困難となる。
イオン源層から電極層への銅（Ｃｕ）の拡散を防ぐためには、イオン源層と電極層との間にバリア層を設けることが考えられる。しかしながら、バリア層の材料および構造の選択によっては、電極層が膜剥がれを起こす虞がある。
これに対して、本実施の形態のメモリ素子２０では、イオン源層２４と、上部電極２６との間に、少なくともイオン源層２４よりも高濃度なジルコニウム（Ｚｒ）を含むバリア層２５を設けるようにしたので、イオン源層２４と上部電極２６との間の密着性が向上する。また、このような構成のバリア層では、バリア層２５の上部電極２６との界面における銅（Ｃｕ）の濃度は、イオン源層２４よりも低くなっている。即ち、イオン源層２４と、上部電極２６との間に上記構成を有するバリア層２５を設けることにより、イオン源層２４から上部電極２６への銅（Ｃｕ）の拡散を低減させつつ、イオン源層２４と上部電極２６との間の密着性を向上させることが可能となる。
以上により、本実施の形態では、エッチングによる加工性に優れたメモリ素子２０を実現することが可能となり、高密度、且つ、大容量なメモリセルアレイ１を提供することが可能となる。
次に、上記実施の形態における変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜２．変形例＞
上記実施の形態におけるメモリセルアレイ１では、Ｙ軸方向に延伸する複数のワード線ＷＬと、Ｘ軸方向に複数の延伸するビット線ＢＬとが、複数の層に分かれて交互に配置され、それぞれのクロスポイントにメモリセル１０が配置された例を示したが、これに限らない。本開示のメモリ素子２０およびメモリセル１０は、例えば、以下のような３次元構造を有するメモリセルにも適用できる。
上記実施の形態におけるメモリセルアレイ１では、Ｙ軸方向に延伸する複数のワード線ＷＬと、Ｘ軸方向に複数の延伸するビット線ＢＬとが、複数の層に分かれて交互に配置され、それぞれのクロスポイントにメモリセル１０が配置された例を示したが、これに限らない。本開示のメモリ素子２０およびメモリセル１０は、例えば、以下のような３次元構造を有するメモリセルにも適用できる。
図９に示したメモリセルアレイ２は、複数のワード線ＷＬがそれぞれＸ軸方向に、複数のビット線ＢＬがそれぞれＺ軸方向に延伸し、それぞれのクロスポイントにメモリセル１０が配置されたものである。図１０に示したメモリセルアレイ３は、メモリセルアレイ１と同様に、Ｘ軸方向およびＺ軸方向にそれぞれ延伸する複数のワード線ＷＬおよび複数のビット線ＢＬのクロスポイントの両面に、それぞれメモリセル１０が配置されたものである。図１１に示したメモリセルアレイ４は、Ｚ軸方向に延伸する複数のビット線ＢＬと、Ｘ軸方向またはＹ軸方向の２方向に延伸する２種類の複数のワード電ＷＬとを有し、それぞれのクロスポイントにメモリセル１０が配置されたものである。図１２に示したメモリセルアレイ５は、複数のビット線ＢＬはＺ軸方向に延伸し、複数のワード線ＷＬはＸ軸方向に延伸する途中でＹ軸方向に屈曲し、さらに、Ｘ軸方向に屈曲して、ＸＹ平面において、所謂Ｕの字状に延伸しており、それぞれのクロスポイントにメモリセル１０が配置されたものである。
以上のように、上記実施の形態のメモリ素子２０およびこれを備えたメモリセル１０は、ワード線ＷＬまたはビット線ＢＬのどちらか一方がＺ軸方向に平行に設けられ、他方がＸＹ平面方向に平行に設けられた、所謂縦型のクロスポイント構造のメモリセルアレイ（例えば、メモリセルアレイ２〜５）にも適用することができる。また、複数のワード線ＷＬおよび複数のビット線ＢＬは、例えば、図１２に示したメモリセルアレイ５のように、必ずしも一方向に延伸していなくてもよい。
＜３．実施例＞
以下、本開示の具体的な実施例について説明する。
以下、本開示の具体的な実施例について説明する。
まず、メモリ素子の加工について、バリア層の効果を確認するための実験を行った。加工する前の膜として、下部電極層、抵抗変化層、イオン源層、バリア層および上部電極層をこの順に積層した積層膜を準備した。比較するために、上記構成からバリア層を除いた積層膜を準備した。下部電極層は窒化チタン（ＴｉＮ）を用いて形成した。抵抗変化層は、１ｎｍの酸化アルミニウム（Ａｌ2Ｏ3）膜と、３．５ｎｍのアルミニウム（Ａｌ）、テルル（Ｔｅ）および窒素（Ｎ）からなる層との積層膜とした。イオン源層はＴｅＡｌＣｕＺｒから形成した。上部電極層はタングステン（Ｗ）を用いて形成した。
バリア層としては、一般的なバリアメタルとして窒化チタン（ＴｉＮ）やタンタル（Ｔａ）等が知られているが、検討の結果、これらを用いると、イオン源層とバリア層との間の密着性が低下し、剥離してしまうことが分かった。そこで、十分な密着性が得られるバリア層の検討を行った。
（実験）
イオン源層およびバリア層のそれぞれの組成比ならびにイオン源層の厚さを１０ｎｍ〜２０ｎｍ、バリア層の厚さを２ｎｍ〜１２ｎｍの間で変化させたサンプル１〜サンプル９１を作成し、イオン源層とバリア層との間の密着性の確認を行った。なお、イオン源層とバリア層との厚さの合計は１５ｎｍ〜２５ｎｍとした。上部電極層であるタングステン（Ｗ）の厚さは４０ｎｍとした。バリア層は加工条件を複雑にしないために、イオン源層に用いられている銅（Ｃｕ）以外に元素を成分として選択した。イオン源層の銅（Ｃｕ）の組成比は、４原子％〜１９原子％の範囲とした。サンプル１〜サンプル９１のイオン源層およびバリア層の組成および厚さについては表１Ａ〜表１Ｃに示した。
イオン源層およびバリア層のそれぞれの組成比ならびにイオン源層の厚さを１０ｎｍ〜２０ｎｍ、バリア層の厚さを２ｎｍ〜１２ｎｍの間で変化させたサンプル１〜サンプル９１を作成し、イオン源層とバリア層との間の密着性の確認を行った。なお、イオン源層とバリア層との厚さの合計は１５ｎｍ〜２５ｎｍとした。上部電極層であるタングステン（Ｗ）の厚さは４０ｎｍとした。バリア層は加工条件を複雑にしないために、イオン源層に用いられている銅（Ｃｕ）以外に元素を成分として選択した。イオン源層の銅（Ｃｕ）の組成比は、４原子％〜１９原子％の範囲とした。サンプル１〜サンプル９１のイオン源層およびバリア層の組成および厚さについては表１Ａ〜表１Ｃに示した。
表２は、サンプル１〜サンプル９１のイオン源層とバリア層との密着性を確認した結果をまとめたものである。表２では、密着性が良好であった場合をＡ、不良であった場合をＢで表した。図１３は、バリア層を構成するアルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）およびテルル（Ｔｅ）の組成範囲を表した組成マップ（Ａｌ，Ｚｒ，Ｔｅの３元図）である。図１３では、密着性が良好であったものを白丸（〇）とし、不良であったもの黒ダイヤ（◆）としてプロットした。
図１３から、密着性が確保できるバリア層の組成領域は、２つの領域（領域Ｘ１、領域Ｘ２）に分かれていることがわかる。領域Ｘ１は、ジルコニウム（Ｚｒ）の濃度が１８．５原子％以上３６原子％以下、且つ、テルル（Ｔｅ）とアルミニウム（Ａｌ）の濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下である。領域Ｘ２は、ジルコニウム（Ｚｒ）の濃度が４０原子％以上、且つ、テルル（Ｔｅ）とアルミニウム（Ａｌ）の濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルル（Ｔｅ）の濃度が４０原子％未満である。
但し、領域Ｘ２のＡｌ＝０条件においては、良好（〇）および不良（◆）が重なっている点が存在する。これは、バリア層の組成だけでは密着性の良、不良が決まらない場合があることを意味している。
表３Ａ，表３Ｂは、領域Ｘ２のＡｌ＝０の条件を抜き出したものである。表３Ａ，表３Ｂでは、密着性が良好であった場合をＡ、不良であった場合をＢ、また、各判定基準に適合したものをＡ，不適合であったものをＢで表した。それぞれの密着性は、バリア層の組成以外に、バリア層およびイオン源層の組成、ならびにバリア層およびイオン源層のそれぞれの厚みを含む平均組成が影響している。具体的には、バリア層がジルコニウム（Ｚｒ；ジルコニウム（Ｚｒ）の濃度が１００原子％）からなり、且つ、イオン源層とバリア層との平均組成比における、銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満、または、バリア層がジルコニウム（Ｚｒ）およびテルル（Ｔｅ）からなり、ジルコニウム（Ｚｒ）の濃度が５９．４原子％以上１００原子％未満、且つ、イオン源層とバリア層との平均組成比における、銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満である。上記条件を満たしたときに、実際の密着性が良好になることがわかる。
密着性が十分に確保された積層膜について、リソグラフィーを経てドライエッチ加工を行ったところ、バリア層がない積層膜と比較して、加工性が向上することが確認できた。バリア層によって、イオン源層から上部電極層への銅（Ｃｕ）の拡散が抑制され、上部電極層のエッチングレートが向上したものと推察される。
以上から、イオン源層よりも高濃度なジルコニウム（Ｚｒ）を含むバリア層を、イオン源層と上部電極との間に設けることで、メモリ素子を構成する積層膜の加工性およびイオン源層と上部電極との間の密着性を確保することができ、さらに、下記４つの条件のいずれかを満たすバリア層を設けることにより、メモリ素子を構成する積層膜の加工性およびイオン源層と上部電極との間の密着性を安定して確保することができることが分かった。４つの条件のうち、第１の条件は、ジルコニウム（Ｚｒ）の濃度が１８．５原子％以上３６原子、且つ、テルル（Ｔｅ）とアルミニウム（Ａｌ）との濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下である。第２の条件は、ジルコニウム（Ｚｒ）の濃度が４０原子％以上、且つ、テルル（Ｔｅ）とアルミニウム（Ａｌ）の濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルル（Ｔｅ）の濃度が４０原子％未満である。第３の条件は、バリア層がジルコニウム（Ｚｒ；ジルコニウム（Ｚｒ）の濃度が１００原子％）からなり、且つ、イオン源層とバリア層との平均組成比における、銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満である。第４の条件は、バリア層がジルコニウム（Ｚｒ）およびテルル（Ｔｅ）からなり、ジルコニウム（Ｚｒ）の濃度が５９．４原子％以上１００原子％未満、且つ、イオン源層とバリア層との平均組成比における、銅（Ｃｕ）を除いたテルル（Ｔｅ）、アルミニウム（Ａｌ）およびジルコニウム（Ｚｒ）の３元素のうち、テルル（Ｔｅ）の濃度が４２．５原子％未満である。
以上、実施の形態および変形例ならびに実施例を挙げて説明したが、本開示内容は、上記実施の形態等に限定されるものではなく、本開示のメモリ素子およびメモリセルアレイの構成は、上記実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
例えば、イオン源層２４は単層構造に限定されるものではなく、複数組成を積層したものであってもよい。またそれぞれの層は、必要な元素がすべて含まれた合金でなくてもよく、各元素ごと、もしくは複数の元素からなる合金の薄い層を積み重ねた積層構造でも、層内の平均組成が同一であれば構わない。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
なお、本開示は以下のような構成を取ることも可能である。以下の構成によれば、記憶層と第２電極との間に、少なくとも記憶層よりも高濃度なジルコニウムを含むと共に、第２電極との界面における銅の濃度が記憶層よりも低いバリア層を設けるようにしたので、記憶層から第２電極への銅（Ｃｕ）の拡散を抑えつつ、第２電極の下層に対する密着性を向上させることができる。よって、高密度、且つ、大容量なメモリセルアレイを提供することが可能となる。
（１）
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を備えた記憶素子。
（２）
前記バリア層は、ジルコニウム濃度が１００原子％であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、前記（１）に記載の記憶素子。
（３）
前記バリア層は、さらにテルルを含み、ジルコニウムの濃度が５９．４原子％以上１００原子％未満であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、前記（１）に記載の記憶素子。
（４）
前記バリア層は、さらテルルとアルミニウムを含み、ジルコニウムの濃度が４０原子％以上であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルルの濃度が４０原子％未満である、前記（１）に記載の記憶素子。
（５）
前記バリア層は、さらにテルルとアルミニウムを含み、ジルコニウムの濃度が１８．５原子％以上３６原子％以下であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下である、前記（１）に記載の記憶素子。
（６）
前記バリア層の積層方向の厚さは、２ｎｍ以上１２ｎｍ以下である、前記（１）乃至（５）のうちのいずれかに記載の記憶素子。
（７）
前記記憶層および前記バリア層の積層方向の合計厚さは、１５ｎｍ以上２５ｎｍ以下である、前記（１）乃至（６）のうちのいずれかに記載の記憶素子。
（８）
前記記憶層は、前記第１電極側から順に積層された抵抗変化層と、イオン源層とを有し、
前記抵抗変化層は、前記第１電極と前記第２電極との間に電圧を印加することにより、所定の電圧以上で抵抗状態がスイッチングし、
前記イオン源層は、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含んでいる、前記（１）乃至（７）のうちのいずれかに記載の記憶素子。
（９）
前記抵抗変化層は、テルルおよび窒素を含む第１の層からなる単層構造、または、前記第１の層とアルミニウムを含む酸化物からなる第２の層との積層構造を有し、
前記第１の層は前記イオン源層に直接積層されている、前記（８）に記載の記憶素子。
（１０）
前記第２電極はタングステンを含んで形成されている、前記（１）乃至（９）のうちのいずれかに記載の記憶素子。
（１１）
一の方向に延伸する一または複数の第１配線と、他の方向に延伸すると共に、前記第１配線と交差する１または複数の第２配線と、前記第１配線と前記第２配線との交点に配置される１または複数の記憶素子とを備え、
前記記憶素子は、
第１電極と、
タングステンからなる第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を有する記憶装置。
（１２）
前記第１配線および前記第２配線の一方が、前記記憶素子の前記第２電極を兼ねている、前記（１１）に記載の記憶装置。
（１３）
前記第１配線と前記第２配線との交点に、非晶質相と結晶相との相変化を伴うことなく、印加電圧を所定の閾値電圧以上とすることにより低抵抗状態に、前記閾値電圧より下げることにより高抵抗状態に変化するスイッチ素子をさらに有する、前記（１１）または（１２）に記載の記憶装置。
（１４）
前記スイッチ素子は、前記記憶素子に積層されている、前記（１３）に記載の記憶装置。
（１５）
前記スイッチ素子は、第３電極と、テルル、セレンおよび硫黄から選ばれる少なくとも１種のカルコゲン元素を含むスイッチ層と、第４電極とがこの順に積層されている、前記（１３）または（１４）に記載の記憶装置。
（１６）
前記第１配線および前記第２配線の一方が前記スイッチ素子の第３電極を兼ねている、前記（１５）に記載の記憶装置。
（１７）
前記記憶素子の前記第１電極が、前記スイッチ素子の前記第４電極を兼ねている、前記（１５）または（１６）に記載の記憶装置。
（１）
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を備えた記憶素子。
（２）
前記バリア層は、ジルコニウム濃度が１００原子％であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、前記（１）に記載の記憶素子。
（３）
前記バリア層は、さらにテルルを含み、ジルコニウムの濃度が５９．４原子％以上１００原子％未満であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、前記（１）に記載の記憶素子。
（４）
前記バリア層は、さらテルルとアルミニウムを含み、ジルコニウムの濃度が４０原子％以上であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルルの濃度が４０原子％未満である、前記（１）に記載の記憶素子。
（５）
前記バリア層は、さらにテルルとアルミニウムを含み、ジルコニウムの濃度が１８．５原子％以上３６原子％以下であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下である、前記（１）に記載の記憶素子。
（６）
前記バリア層の積層方向の厚さは、２ｎｍ以上１２ｎｍ以下である、前記（１）乃至（５）のうちのいずれかに記載の記憶素子。
（７）
前記記憶層および前記バリア層の積層方向の合計厚さは、１５ｎｍ以上２５ｎｍ以下である、前記（１）乃至（６）のうちのいずれかに記載の記憶素子。
（８）
前記記憶層は、前記第１電極側から順に積層された抵抗変化層と、イオン源層とを有し、
前記抵抗変化層は、前記第１電極と前記第２電極との間に電圧を印加することにより、所定の電圧以上で抵抗状態がスイッチングし、
前記イオン源層は、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含んでいる、前記（１）乃至（７）のうちのいずれかに記載の記憶素子。
（９）
前記抵抗変化層は、テルルおよび窒素を含む第１の層からなる単層構造、または、前記第１の層とアルミニウムを含む酸化物からなる第２の層との積層構造を有し、
前記第１の層は前記イオン源層に直接積層されている、前記（８）に記載の記憶素子。
（１０）
前記第２電極はタングステンを含んで形成されている、前記（１）乃至（９）のうちのいずれかに記載の記憶素子。
（１１）
一の方向に延伸する一または複数の第１配線と、他の方向に延伸すると共に、前記第１配線と交差する１または複数の第２配線と、前記第１配線と前記第２配線との交点に配置される１または複数の記憶素子とを備え、
前記記憶素子は、
第１電極と、
タングステンからなる第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を有する記憶装置。
（１２）
前記第１配線および前記第２配線の一方が、前記記憶素子の前記第２電極を兼ねている、前記（１１）に記載の記憶装置。
（１３）
前記第１配線と前記第２配線との交点に、非晶質相と結晶相との相変化を伴うことなく、印加電圧を所定の閾値電圧以上とすることにより低抵抗状態に、前記閾値電圧より下げることにより高抵抗状態に変化するスイッチ素子をさらに有する、前記（１１）または（１２）に記載の記憶装置。
（１４）
前記スイッチ素子は、前記記憶素子に積層されている、前記（１３）に記載の記憶装置。
（１５）
前記スイッチ素子は、第３電極と、テルル、セレンおよび硫黄から選ばれる少なくとも１種のカルコゲン元素を含むスイッチ層と、第４電極とがこの順に積層されている、前記（１３）または（１４）に記載の記憶装置。
（１６）
前記第１配線および前記第２配線の一方が前記スイッチ素子の第３電極を兼ねている、前記（１５）に記載の記憶装置。
（１７）
前記記憶素子の前記第１電極が、前記スイッチ素子の前記第４電極を兼ねている、前記（１５）または（１６）に記載の記憶装置。
１〜５…メモリセルアレイ、１０…メモリセル、２０…メモリ素子、２１，３１…下部電極、２２…記憶層、２３…抵抗変化層、２４…イオン源層、２５…バリア層、２６，３３…上部電極、３０…スイッチ素子、３２…スイッチ層、ＢＬ…ビット線、ＷＬ…ワード線。
Claims (17)
- 第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を備えた記憶素子。 - 前記バリア層は、ジルコニウム濃度が１００原子％であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、請求項１に記載の記憶素子。 - 前記バリア層は、さらにテルルを含み、ジルコニウムの濃度が５９．４原子％以上１００原子％未満であり、
前記記憶層および前記バリア層の平均組成比において、テルル、アルミニウムおよびジルコニウムの３元素中におけるテルルの濃度が４２．５原子％未満である、請求項１に記載の記憶素子。 - 前記バリア層は、さらテルルとアルミニウムを含み、ジルコニウムの濃度が４０原子％以上であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が１．０以上、且つ、テルルの濃度が４０原子％未満である、請求項１に記載の記憶素子。
- 前記バリア層は、さらにテルルとアルミニウムを含み、ジルコニウムの濃度が１８．５原子％以上３６原子％以下であり、テルルとアルミニウムの濃度比（Ｔｅ／Ａｌ）が０．６４以上１．０以下である、請求項１に記載の記憶素子。
- 前記バリア層の積層方向の厚さは、２ｎｍ以上１２ｎｍ以下である、請求項１に記載の記憶素子。
- 前記記憶層および前記バリア層の積層方向の合計厚さは、１５ｎｍ以上２５ｎｍ以下である、請求項１に記載の記憶素子。
- 前記記憶層は、前記第１電極側から順に積層された抵抗変化層と、イオン源層とを有し、
前記抵抗変化層は、前記第１電極と前記第２電極との間に電圧を印加することにより、所定の電圧以上で抵抗状態がスイッチングし、
前記イオン源層は、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含んでいる、請求項１に記載の記憶素子。 - 前記抵抗変化層は、テルルおよび窒素を含む第１の層からなる単層構造、または、前記第１の層とアルミニウムを含む酸化物からなる第２の層との積層構造を有し、
前記第１の層は前記イオン源層に直接積層されている、請求項８に記載の記憶素子。 - 前記第２電極はタングステンを含んで形成されている、請求項１に記載の記憶素子。
- 一の方向に延伸する一または複数の第１配線と、他の方向に延伸すると共に、前記第１配線と交差する１または複数の第２配線と、前記第１配線と前記第２配線との交点に配置される１または複数の記憶素子とを備え、
前記記憶素子は、
第１電極と、
タングステンからなる第２電極と、
前記第１電極と前記第２電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、
前記記憶層と前記第２電極との間に設けられ、少なくとも前記記憶層よりも高濃度なジルコニウムを含むと共に、前記第２電極との界面における銅の濃度が前記記憶層よりも低いバリア層と
を有する記憶装置。 - 前記第１配線および前記第２配線の一方が、前記記憶素子の前記第２電極を兼ねている、請求項１１に記載の記憶装置。
- 前記第１配線と前記第２配線との交点に、非晶質相と結晶相との相変化を伴うことなく、印加電圧を所定の閾値電圧以上とすることにより低抵抗状態に、前記閾値電圧より下げることにより高抵抗状態に変化するスイッチ素子をさらに有する、請求項１１に記載の記憶装置。
- 前記スイッチ素子は、前記記憶素子に積層されている、請求項１３に記載の記憶装置。
- 前記スイッチ素子は、第３電極と、テルル、セレンおよび硫黄から選ばれる少なくとも１種のカルコゲン元素を含むスイッチ層と、第４電極とがこの順に積層されている、請求項１３に記載の記憶装置。
- 前記第１配線および前記第２配線の一方が前記スイッチ素子の第３電極を兼ねている、請求項１５に記載の記憶装置。
- 前記記憶素子の前記第１電極が、前記スイッチ素子の前記第４電極を兼ねている、請求項１５に記載の記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170594A JP2021048310A (ja) | 2019-09-19 | 2019-09-19 | 記憶素子および記憶装置 |
| KR1020227007222A KR20220062505A (ko) | 2019-09-19 | 2020-08-13 | 기억 소자 및 기억 장치 |
| US17/641,290 US20220293855A1 (en) | 2019-09-19 | 2020-08-13 | Storage device and storage unit |
| CN202080063752.6A CN114365291A (zh) | 2019-09-19 | 2020-08-13 | 存储设备和存储单元 |
| PCT/JP2020/030770 WO2021054004A1 (ja) | 2019-09-19 | 2020-08-13 | 記憶素子および記憶装置 |
| TW109130858A TW202115870A (zh) | 2019-09-19 | 2020-09-09 | 記憶元件及記憶裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170594A JP2021048310A (ja) | 2019-09-19 | 2019-09-19 | 記憶素子および記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021048310A true JP2021048310A (ja) | 2021-03-25 |
Family
ID=74878764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019170594A Pending JP2021048310A (ja) | 2019-09-19 | 2019-09-19 | 記憶素子および記憶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220293855A1 (ja) |
| JP (1) | JP2021048310A (ja) |
| KR (1) | KR20220062505A (ja) |
| CN (1) | CN114365291A (ja) |
| TW (1) | TW202115870A (ja) |
| WO (1) | WO2021054004A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102567759B1 (ko) * | 2021-07-12 | 2023-08-17 | 한양대학교 산학협력단 | 선택 소자 및 이를 이용한 메모리 소자 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135659A (ja) | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
| JP2009043873A (ja) | 2007-08-08 | 2009-02-26 | Sony Corp | 記憶素子および記憶装置 |
| JP2010177393A (ja) * | 2009-01-29 | 2010-08-12 | Sony Corp | 半導体記憶装置およびその製造方法 |
| JP2012186316A (ja) * | 2011-03-04 | 2012-09-27 | Sony Corp | 記憶素子および記憶装置 |
| JP5724651B2 (ja) * | 2011-06-10 | 2015-05-27 | ソニー株式会社 | 記憶素子および記憶装置 |
| JP2019129239A (ja) * | 2018-01-25 | 2019-08-01 | ソニーセミコンダクタソリューションズ株式会社 | 記憶素子および記憶装置 |
| CN111771274A (zh) * | 2018-03-02 | 2020-10-13 | 索尼半导体解决方案公司 | 开关元件、存储装置和存储器系统 |
-
2019
- 2019-09-19 JP JP2019170594A patent/JP2021048310A/ja active Pending
-
2020
- 2020-08-13 US US17/641,290 patent/US20220293855A1/en active Pending
- 2020-08-13 WO PCT/JP2020/030770 patent/WO2021054004A1/ja active Application Filing
- 2020-08-13 KR KR1020227007222A patent/KR20220062505A/ko unknown
- 2020-08-13 CN CN202080063752.6A patent/CN114365291A/zh not_active Withdrawn
- 2020-09-09 TW TW109130858A patent/TW202115870A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20220293855A1 (en) | 2022-09-15 |
| KR20220062505A (ko) | 2022-05-17 |
| TW202115870A (zh) | 2021-04-16 |
| CN114365291A (zh) | 2022-04-15 |
| WO2021054004A1 (ja) | 2021-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6791845B2 (ja) | スイッチ素子および記憶装置 | |
| JP6772124B2 (ja) | スイッチ素子および記憶装置 | |
| KR102356740B1 (ko) | 스위치 소자 및 기억 장치 | |
| KR102297252B1 (ko) | 스위치 소자 및 기억 장치 | |
| KR102040329B1 (ko) | 기억 소자 및 그 제조 방법 및 기억 장치 | |
| JP2012018964A (ja) | 記憶素子およびその駆動方法、並びに記憶装置 | |
| WO2016052097A1 (ja) | スイッチ素子および記憶装置 | |
| US11522132B2 (en) | Storage device and storage unit with a chalcogen element | |
| JPWO2019167538A1 (ja) | スイッチ素子および記憶装置ならびにメモリシステム | |
| JP2012186316A (ja) | 記憶素子および記憶装置 | |
| US8559210B2 (en) | Memory device | |
| JP2018160547A (ja) | 記憶装置 | |
| WO2021054004A1 (ja) | 記憶素子および記憶装置 | |
| CN111668367B (zh) | 存储装置 | |
| US11683943B2 (en) | Memory device with a plurality of metal chalcogenide layers | |
| US20240215259A1 (en) | Memory device | |
| US9111640B2 (en) | Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element | |
| EP4344394A1 (en) | Memory device | |
| US20240215467A1 (en) | Memory device | |
| CN118234249A (zh) | 存储装置 | |
| CN118234248A (zh) | 存储装置 | |
| JP2024089607A (ja) | 記憶装置 |