JP2010177393A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2010177393A
JP2010177393A JP2009017471A JP2009017471A JP2010177393A JP 2010177393 A JP2010177393 A JP 2010177393A JP 2009017471 A JP2009017471 A JP 2009017471A JP 2009017471 A JP2009017471 A JP 2009017471A JP 2010177393 A JP2010177393 A JP 2010177393A
Authority
JP
Japan
Prior art keywords
layer
electrode
insulating film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009017471A
Other languages
English (en)
Inventor
Shingo Takahashi
新吾 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009017471A priority Critical patent/JP2010177393A/ja
Priority to US12/654,979 priority patent/US20100187493A1/en
Priority to CN201010106245A priority patent/CN101794861A/zh
Publication of JP2010177393A publication Critical patent/JP2010177393A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】本発明は、抵抗変化型の半導体記憶装置の性能低下を引き起こさない材料で銅の拡散防止層が形成されることを可能にする。
【解決手段】基板１０上に形成された第１絶縁膜２１に埋め込まれて形成された第１電極１１と、前記第１電極１１に対向して形成された第２電極１４と、前記第１電極１１と前記第２電極１４との間に挟まれて形成されていて、前記第１電極１１側に形成された記憶層１２と、前記記憶層１２と前記第２電極１４との間に形成されたイオン源層１３とを有し、前記第１絶縁膜２１と前記第１電極１１との間に酸化マンガン層からなる拡散防止層３１を有する。
【選択図】図１

Description

本発明は、半導体記憶装置およびその製造方法に関するものである。
コンピュータ等の電子機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理ＬＳＩと比較して製造プロセスが複雑であるため、製造コストが高くなる。また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作（即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作）を行う必要がある。
そこで、電源を切っても情報が消えない不揮発性メモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気メモリ）等が提案されている。これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。その記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。そして、２つの電極のいずれか一方にイオン導電体（イオン源）中に含まれる金属を含ませることにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散する。これによりイオン導電体の抵抗値もしくはキャパシタンス等の電気特性が変化する。この特性変化を利用して、メモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照）。
図９に抵抗変化型の半導体記憶装置の基本構造を示す。
図９に示すように、基板１１０上に形成された絶縁膜１４０に第１配線１５１が形成されている。上記絶縁膜１４０上に、上記第１配線１５１を被覆する第１絶縁膜１２１が形成されている。この第１絶縁膜１２１は、例えば窒化炭化シリコン膜１２２と酸化シリコン（ＴＥＯＳ）膜１２３との積層膜で形成されている。
上記第１絶縁膜１２１には上記第１配線１５１に達する第１開口部１２２形成され、この第１開口部１２２内には、上記第１配線１５１に接続する第１電極１１１が形成されている。この第１電極１１１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）等で形成されている。この第１電極１１１表面と上記第１絶縁膜１２１表面には、ほぼ同一平面となるように平坦化されている。
上記第１絶縁膜１２１上には、上記第１電極１１１表面を被覆する記憶層１１２が形成されている。この記憶層１１２は、金属酸化物で形成されていて、例えば、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成されている。
上記記憶層１１２上にはイオン源層１１３が形成されている。このイオン源層１１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
さらに、上記イオン源層１１３上には、第２絶縁膜１２３が形成されていて、上記第１電極１１１に対向する位置の上記第２絶縁膜１２３には、上記イオン源層１１４に達する第２開口部１２４が形成されている。そして、上記第２開口部１２４を通して、上記第１電極１１１上の上記イオン源層１１３の上方には、第２電極１１４が形成されている。
従来の抵抗変化型の半導体記憶装置１０１は、上記の如く構成されている。
将来のさらなる素子の微細化において、埋設性能の観点から電極材料として銅（Ｃｕ）の適用が提案されている。すなわち、銅拡散防止層（バリアメタル層）、シード層（銅給電層）を成膜し、続いてめっきにより銅を埋め込み、配線を形成する銅ダマシンプロセスを用いて電極を作る。
この場合、第１電極の銅配線には拡散防止層を形成する。その拡散防止層の材料には、一般的に用いられているタンタル（Ｔａ）、窒化タンタル（ＴａＮ）などタンタル系膜、および、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）などのチタン系膜を用いる。この場合、タンタル系膜やチタン系膜によって抵抗変化型の半導体記憶装置の性能低下（劣化）を引き起こすという問題が、出願人によって明らかにされた。この性能低下は、主に繰り返し動作回数の低下である。
原因は、それら金属材料に高い電界を印加したときの拡散性にあると推察され、これらの金属が記憶層やイオン源層に拡散することにより、本来、それら層が有する膜特性に影響を与え、変質してしまうことによるものと考えられる。
特開２００６−１７３２６７号公報
K. Aratani et al.: Proc. of IEEE IEDM2007, pp. 783-786
解決しようとする問題点は、銅の拡散防止層の材料にタンタル系膜またはチタン系膜を用いると、抵抗変化型の半導体記憶装置の性能低下を引き起こす点である。
本発明は、抵抗変化型の半導体記憶装置の性能低下を引き起こさない材料で銅の拡散防止層が形成されることを可能にする。
本発明の半導体記憶装置は、基板上に形成された絶縁膜に埋め込まれて形成された第１電極と、前記第１電極に対向して形成された第２電極と、前記第１電極と前記第２電極との間に挟まれて形成されていて、前記第１電極側に形成された記憶層と、前記記憶層と前記第２電極との間に形成されたイオン源層とを有し、前記絶縁膜と前記第１電極との間に酸化マンガン層からなる拡散防止層を有する。
本発明の半導体記憶装置は、基板上に形成された絶縁膜に埋め込まれて形成された第１電極と、前記第１電極に対向して形成された第２電極と、前記第１電極と前記第２電極との間に挟まれて形成されていて、前記第１電極側に形成された記憶層と、前記記憶層と前記第２電極との間に形成されたイオン源層とを有し、前記記憶層は酸化マンガン層からなり、前記絶縁膜と前記第１電極との間に前記酸化マンガン層に接続する拡散防止層を有する。
本発明の半導体記憶装置の製造方法は、基板上に形成された絶縁膜に開口部を形成する工程と、前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、前記第１電極上かつ前記絶縁膜上に記憶層を形成する工程と、前記記憶層上にイオン源層を形成する工程と、前記イオン源層上に第２電極を形成する工程を有する。
本発明の半導体記憶装置の製造方法は、基板上に形成された絶縁膜に開口部を形成する工程と、前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、熱処理を行って、前記第１電極の表面に酸化マンガン層を形成する工程と、前記絶縁膜上、および前記酸化マンガン層を介した前記第１電極上に、記憶層を形成する工程と、前記記憶層上にイオン源層を形成する工程と、前記イオン源層上に第２電極を形成する工程を有する。
本発明の半導体記憶装置の製造方法は、基板上に形成された絶縁膜に開口部を形成する工程と、前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、熱処理を行って、前記第１電極の表面に酸化マンガン層からなる記憶層を形成する工程と、前記記憶層上にイオン源層を形成する工程と、前記イオン源層上に第２電極を形成する工程を有する。
本発明の半導体記憶装置の製造方法は、基板上に形成された絶縁膜に開口部を形成する工程と、前記開口部の内面にタングステン層、窒化タングステン層、ジルコニウム層、窒化ジルコニウム層、ハフニウム層、窒化ハフニウム層、ルテニウム層および窒化ルテニウム層の１層もしくは複数層からなる拡散防止層を形成する工程と、前記開口部の内面に前記拡散防止層を介して銅マンガン合金層からなるシード層を形成する工程と、前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、前記絶縁膜上の余剰な前記銅膜、前記シード層および前記拡散防止層を除去して、前記開口部内に前記拡散防止層を介して前記シード層と前記銅膜からなる第１電極を形成する工程と、熱処理を行って、前記第１電極の表面に、前記拡散防止層に接続する酸化マンガン層からなる記憶層を形成する工程と、前記記憶層上を含む前記絶縁膜上にイオン源層を形成する工程と、前記イオン源層上に第２電極を形成する工程を有する。
本発明の半導体記憶装置は、拡散防止層が酸化マンガンで形成されているため、拡散防止層に高い電界が印加されてもマンガンが記憶層やイオン源層に拡散されないので、半導体記憶装置の性能低下が抑制できるという利点がある。
本発明の半導体記憶装置の製造方法は、拡散防止層が酸化マンガンで形成されるため、拡散防止層に高い電界が印加されてもマンガンが記憶層やイオン源層に拡散されないので、性能低下を抑制した半導体記憶装置の製造ができるという利点がある。
本発明の第１実施の形態に係る半導体記憶装置の一例を示した概略構成断面図である。 本発明の第２実施の形態に係る半導体記憶装置の一例を示した概略構成断面図である。 本発明の第３実施の形態に係る半導体記憶装置の一例を示した概略構成断面図である。 本発明の第４実施の形態に係る半導体記憶装置の一例を示した概略構成断面図である。 本発明の第５実施の形態に係る半導体記憶装置の製造方法の一例を示した製造工程断面図である。 本発明の第６実施の形態に係る半導体記憶装置の製造方法の一例を示した製造工程断面図である。 本発明の第７実施の形態に係る半導体記憶装置の製造方法の一例を示した製造工程断面図である。 本発明の第８実施の形態に係る半導体記憶装置の製造方法の一例を示した製造工程断面図である。 従来の半導体記憶装置の一例を示した概略構成断面図である。
＜１．第１の実施の形態＞
［半導体記憶装置の構成の一例］
本発明の第１実施の形態に係る半導体記憶装置の一例を、図１の概略構成断面図によって説明する。
図１に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１が形成されている。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成されている。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１が形成されている。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成されている。また、上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に、以下の膜を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることができる。
上記第１絶縁膜２１には上記第１配線５１に達する第１開口部２２形成され、この第１開口部２２内には、拡散防止層３１を介して上記第１配線５１に接続する第１電極１１が形成されている。
上記第１電極１１は、例えば、銅（Ｃｕ）等で形成されている。この第１電極１１表面と上記第１絶縁膜２１表面には、ほぼ同一平面となるように平坦化されている。
上記拡散防止層３１は、酸化マンガンで形成されている。この酸化マンガンが銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くしすぎると第１電極１１の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
なお、上記拡散防止層３１は酸化マンガン層の代わりにタングステン層、窒化タングステン層等のタングステン系のバリアメタル層、ジルコニウム層、窒化ジルコニウム層等のジルコニウム系のバリアメタル層、ハフニウム層、窒化ハフニウム層等のハフニウム系のバリアメタル層、ルテニウム層もしくは窒化ルテニウム層等のルテニウム系のバリアメタル層で形成されていてもよい。
上記第１絶縁膜２１上には、上記第１電極１１表面を被覆する記憶層１２が形成されている。この記憶層１２は、金属酸化物で形成されていて、例えば、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成されている。上記記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
上記記憶層１２上にはイオン源層１３が形成されている。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層である。
さらに、上記イオン源層１３上には、第２絶縁膜２３が形成されていて、上記第１電極１１に対向する位置の上記第２絶縁膜２３には、上記イオン源層１３に達する第２開口部２４が形成されている。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上の上記イオン源層１３の上方には、第２電極１４が形成されている。この第２電極１４には、上記第１電極１２と同様な導電材料を用いることができる。
このように、抵抗変化型の半導体記憶装置１は構成されている。
上記半導体記憶装置１の動作について、以下に説明する。
上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層である。以下の説明では代表して、例えば上記イオン源層１３がＣｕＴｅで形成されているものとする。
上記イオン源層１３に、例えば正電位（＋電位）を印加して、第１電極１１側が負になるようにする。これにより、イオン源層1３からＣｕがイオン化して、記憶層１２内を拡散していき、第１電極１１側で電子と結合して析出するか、もしくは、記憶層１２内部に拡散した状態で留まる。当然、上記イオン源層1３にＡｇ、Ｚｎが含まれている場合には、これらの元素がイオン化され、Ｃｕと同様なる振る舞いをする。
すると、記憶層１２内部にＣｕを多量に含む電流パスが形成される、もしくは、記憶層１２内部にＣｕによる欠陥が多数形成されることによって、記憶層１２の抵抗値が低くなる。当然、Ａｇ、ＺｎもＣｕと同様なる振る舞いをする。
記憶層１２以外の各層（イオン源層１３、第１電極１１、第２電極１４等）は、記憶層１２の記録前の抵抗値に比べて、元々抵抗値が低い。このため、記憶層１２の抵抗値を低くすることにより、半導体記憶装置１の主要部（第１電極１１、記憶層１２、イオン源層１３、第２電極１４）全体の抵抗値も低くすることができる。
その後、正電圧を除去して、半導体記憶装置１にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、前述の記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、いわゆる、ＲＡＭもしくはＥＥＰＲＯＭ等への応用には、消去過程が必要となる。
消去過程は、Ｃｕ、Ａｇ、Ｚｎが含まれたイオン源層１３に、例えば負電位（−電位）を印加して、第１電極１１側が正になるようにする。これにより、記憶層１２内に形成されていた電流パスもしくは不純物準位を構成するＣｕ、Ａｇ、Ｚｎがイオン化して、記憶層１２内を移動してイオン源層１３に戻る。
すると、記憶層１２内からＣｕ、Ａｇ、Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶層１２の抵抗値が高くなる。記憶層１２以外の各層（イオン源層１３、第１電極１１、第２電極１４等）は元々抵抗値が低い。このため、記憶層１２の抵抗値を高くすることにより、半導体記憶装置１の主要部（第１電極１１、記憶層１２、イオン源層１３、第２電極１４）全体の抵抗値も高くすることができる。
その後、負電圧を除去して、半導体記憶装置１にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このような過程を繰返し行うことにより、半導体記憶装置１に情報の記録（書き込み）と記録された情報の消去を繰返し行うことができる。
上記半導体記憶装置１は、拡散防止層３１が酸化マンガンで形成されているため、拡散防止層３１に高い電界が印加されてもマンガンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置１の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
＜２．第２の実施の形態＞
［半導体記憶装置の構成の一例］
本発明の第２実施の形態に係る半導体記憶装置の一例を、図２の概略構成断面図によって説明する。
図２に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１が形成されている。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成されている。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１が形成されている。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成されている。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることができる。
上記第１絶縁膜２１には上記第１配線５１に達する第１開口部２２形成され、この第１開口部２２内には、拡散防止層３１を介して上記第１配線５１に接続する第１電極１１が形成されている。上記拡散防止層３１は、上記第１電極１１の表面にも形成されている。
上記第１電極１１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）等で形成されている。上記拡散防止層３１が形成された第１電極１１表面と上記第１絶縁膜２１表面は、ほぼ同一平面となるように平坦化されている。
上記拡散防止層３１は、酸化マンガンで形成されている。この酸化マンガンが銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くしすぎると第１電極１１の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
なお、上記拡散防止層３１は酸化マンガン層の代わりにタングステン層、窒化タングステン層等のタングステン系のバリアメタル層、ジルコニウム層、窒化ジルコニウム層等のジルコニウム系のバリアメタル層、ハフニウム層、窒化ハフニウム層等のハフニウム系のバリアメタル層、ルテニウム層もしくは窒化ルテニウム層等のルテニウム系のバリアメタル層で形成されていてもよい。
上記第１絶縁膜２１上には、上記第１電極１１表面に形成された拡散防止層３１を被覆する記憶層１２が形成されている。この記憶層１２は、金属酸化物で形成されていて、例えば、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成されている。上記記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
上記記憶層１２上にはイオン源層１３が形成されている。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層である。
さらに、上記イオン源層１３上には、第２絶縁膜２３が形成されていて、上記第１電極１１に対向する位置の上記第２絶縁膜２３には、上記イオン源層１３に達する第２開口部２４が形成されている。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上の上記イオン源層１３の上方には、第２電極１４が形成されている。この第２電極１４には、上記第１電極１２と同様な導電材料を用いることができる。
このように、抵抗変化型の半導体記憶装置２は構成されている。
上記半導体記憶装置２の動作は、前記第１半導体記憶装置１と同様になるが、上記第１電極１１表面に形成された拡散防止層３１も上記記憶層１２の機能を有する。したがって、上記第１電極１１表面に形成された拡散防止層３１はできうる限り薄く形成されることが好ましい。
上記半導体記憶装置２は、拡散防止層３１が酸化マンガンで形成されているため、拡散防止層３１に高い電界が印加されてもマンガンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置２の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
また、上記記憶層１２は金属酸化物で形成されているため酸素を含む。しかし、第１電極１１表面と記憶層１２との間に拡散防止層３１が形成されていることにより、記憶層１２から第１電極１１側への酸素の拡散が防止できる。
＜３．第３の実施の形態＞
［半導体記憶装置の構成の一例］
本発明の第３実施の形態に係る半導体記憶装置の一例を、図３の概略構成断面図によって説明する。
図３に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１が形成されている。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成されている。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１が形成されている。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成されている。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることができる。
上記第１絶縁膜２１には上記第１配線５１に達する第１開口部２２形成され、この第１開口部２２内には、拡散防止層３１を介して上記第１配線５１に接続する第１電極１１が形成されている。
上記第１電極１１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）等で形成されている。この第１電極１１表面と上記第１絶縁膜２１表面には、ほぼ同一平面となるように平坦化されている。
上記拡散防止層３１は、酸化マンガンで形成されている。この酸化マンガンが銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くしすぎると第１電極１１の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
なお、上記拡散防止層３１は酸化マンガン層の代わりにタングステン層、窒化タングステン層等のタングステン系のバリアメタル層、ジルコニウム層、窒化ジルコニウム層等のジルコニウム系のバリアメタル層、ハフニウム層、窒化ハフニウム層等のハフニウム系のバリアメタル層、ルテニウム層もしくは窒化ルテニウム層等のルテニウム系のバリアメタル層で形成されていてもよい。
上記第１電極１１表面には記憶層１２が形成されている。この記憶層１２は、例えば前記拡散防止層３１と同様な酸化マンガンで形成されている。上記記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
上記記憶層１２上にはイオン源層１３が形成されている。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層である。
さらに、上記イオン源層１３上には、第２絶縁膜２３が形成されていて、上記第１電極１１に対向する位置の上記第２絶縁膜２３には、上記イオン源層１３に達する第２開口部２４が形成されている。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上の上記イオン源層１３の上方には、第２電極１４が形成されている。この第２電極１４には、上記第１電極１２と同様な導電材料を用いることができる。
このように、抵抗変化型の半導体記憶装置３は構成されている。
上記半導体記憶装置３の動作は、前記第１半導体記憶装置１と同様になる。
上記半導体記憶装置３は、拡散防止層３１が酸化マンガンで形成されているため、拡散防止層３１に高い電界が印加されてもマンガンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置３の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
＜４．第４の実施の形態＞
［半導体記憶装置の構成の一例］
本発明の第４実施の形態に係る半導体記憶装置の一例を、図４の概略構成断面図によって説明する。
図４に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１が形成されている。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成されている。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１が形成されている。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成されている。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に、以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることができる。
上記第１絶縁膜２１には上記第１配線５１に達する第１開口部２２形成され、この第１開口部２２内には、拡散防止層３１を介して上記第１配線５１に接続する第１電極１１が形成されている。
上記第１電極１１は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）等で形成されている。この第１電極１１表面と上記第１絶縁膜２１表面には、ほぼ同一平面となるように平坦化されている。
上記拡散防止層３１は、例えばタングステン、窒化タングステン等のタングステン系のバリアメタル層、ジルコニウム層、窒化ジルコニウム層等のジルコニウム系のバリアメタル層、ハフニウム層、窒化ハフニウム層等のハフニウム系のバリアメタル層、もしくはルテニウム、窒化ルテニウム等のルテニウム系のバリアメタル層で形成されている。このバリアメタル層には、タンタル、窒化タンタル等のタンタル系材料、チタン、窒化チタン等のチタン系材料は用いない。
上記第１電極１１表面には記憶層１２が形成されている。この記憶層１２は酸化マンガンで形成されている。記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
上記記憶層１２上にはイオン源層１３が形成されている。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層である。
さらに、上記イオン源層１３上には、第２絶縁膜２３が形成されていて、上記第１電極１１に対向する位置の上記第２絶縁膜２３には、上記イオン源層１３に達する第２開口部２４が形成されている。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上の上記イオン源層１３の上方には、第２電極１４が形成されている。この第２電極１４には、上記第１電極１２と同様な導電材料を用いることができる。
このように、抵抗変化型の半導体記憶装置４は構成されている。
上記半導体記憶装置４の動作は、前記第１半導体記憶装置１と同様になる。
上記半導体記憶装置４は、拡散防止層３１がタングステン（Ｗ）系のバリアメタル層で形成されているため、拡散防止層３１に高い電界が印加されてもタングステンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置４の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
＜５．第５の実施の形態＞
［半導体記憶装置の製造方法の一例］
本発明の第５実施の形態に係る半導体記憶装置の製造方法の一例を、図５の製造工程断面図によって説明する。図５には、前記図１によって説明した半導体記憶装置１の製造方法を示す。
図５（１）に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１を形成する。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成される。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１を形成する。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成される。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることもできる。
上記第１絶縁膜２１に上記第１配線５１に達する第１開口部２２を形成する。この第１開口部２２は、通常の半導体製造プロセスで行われている、レジストマスクを用いたエッチングにより形成される。
さらに、上記第１開口部２２の内面に銅マンガン合金層からなるシード層２５を形成する。
上記シード層２５は、例えばスパッタ法によって、銅マンガン合金で形成される。例えば、２ａｔ％〜１０ａｔ％程度のＭｎを含む銅マンガン（ＣｕＭｎ）合金ターゲットを用いたスパッタ法により、３０ｎｍ〜８０ｎｍの膜厚に形成される。
次に、図５（２）に示すように、めっき法によって、上記第１開口部２２内に上記シード層２５を介して銅膜２６を埋め込むとともに上記第１絶縁膜２１上に該銅膜２６を形成する。
次いで熱処理を行って、上記第１絶縁膜２１側の上記シード層２５の界面に酸化マンガン層２７を自己形成する。この熱処理は、例えば３００℃〜４００℃で行う。例えば、３５０℃で３０分間の熱処理を行う。
上記酸化マンガン層２７が銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くし過ぎると後の工程で形成される第１電極の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
また上記熱処理では、余剰のマンガン（Ｍｎ）は、めっきにより形成された上記銅膜２６の表面に、雰囲気中の酸素と反応して酸化マンガン層２８が形成される。これにより、上記第１開口部２２内の上記シード層２５および銅膜２６中にマンガン（Ｍｎ）がほとんど残らないので、残留マンガンによる配線抵抗の著しい上昇は起こらない。
次に、図５（３）に示すように、上記第１絶縁膜２１上の余剰な上記銅膜２６（上記シード層２５も含む）および上記銅膜２６表面に形成された上記酸化マンガン層２８を除去する。この除去加工は、例えば化学的機械研磨（ＣＭＰ）によって行う。この結果、上記第１開口部２２内に上記酸化マンガン層２７を介して上記銅膜２６（上記シード層２５も含む）からなる第１電極１１が形成される。
また、上記第１開口部２２の側壁に形成された上記酸化マンガン層２７が、銅拡散防止のための拡散防止層３１になる。これにより、上記拡散防止層３１となる酸化マンガン層２７は、上記第１開口部２２内の側壁に酸化マンガンの状態で存在し、強い結合を維持する。
この結果、拡散防止層３１に、従来のタンタル系、チタン系のバリアメタルの適用を回避することができる。
次に、図５（４）に示すように、上記第１電極１１上かつ上記第１絶縁膜２１上に記憶層１２を形成する。この記憶層１２は、金属酸化物で形成されていて、例えば、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成される。上記記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
さらに上記記憶層１２上にイオン源層１３を形成する。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等で形成される。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層として形成される。
次に、図５（５）に示すように、上記イオン源層１３上に、第２絶縁膜２３を形成する。そして、リソグラフィー技術、エッチング技術によって、上記第２絶縁膜２３の上記第１電極１１に対向する位置に、上記イオン源層１３に達する第２開口部２４を形成する。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上方の上記イオン源層１３上には、第２電極１４を形成する。この第２電極１４には、上記第１電極１２と同様な導電材料を用いる。
このようにして、抵抗変化型の半導体記憶装置１は形成される。
上記半導体記憶装置１の製造方法では、拡散防止層３１を酸化マンガンで形成するため、拡散防止層３１に高い電界が印加されてもマンガンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置１の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
＜６．第６の実施の形態＞
［半導体記憶装置の製造方法の一例］
本発明の第６実施の形態に係る半導体記憶装置の製造方法の一例を、図６の製造工程断面図によって説明する。図６には、前記図６によって説明した半導体記憶装置２の製造方法を示す。
図６（１）に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１を形成する。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成される。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１を形成する。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成される。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることもできる。
上記第１絶縁膜２１に上記第１配線５１に達する第１開口部２２を形成する。この第１開口部２２は、通常の半導体製造プロセスで行われている、レジストマスクを用いたエッチングにより形成される。
さらに、上記第１開口部２２の内面に銅マンガン合金層からなるシード層２５を形成する。
上記シード層２５は、例えばスパッタ法によって、銅マンガン合金で形成される。例えば、２ａｔ％〜１０ａｔ％程度のＭｎを含む銅マンガン（ＣｕＭｎ）合金ターゲットを用いたスパッタ法により、３０ｎｍ〜８０ｎｍの膜厚に形成される。
次に、図６（２）に示すように、めっき法によって、上記第１開口部２２内に上記シード層２５を介して銅膜２６を埋め込むとともに上記第１絶縁膜２１上に該銅膜２６を形成する。
次いで熱処理を行って、上記第１絶縁膜２１側の上記シード層２５の界面に酸化マンガン層２７を自己形成する。この熱処理は、例えば３００℃〜４００℃で行う。例えば、３５０℃で１０分間の熱処理を行う。この熱処理条件で熱処理を行うことにより、銅膜２６表面へのマンガンの析出を抑制できる。したがって、銅膜２６中にはマンガン（Ｍｎ）が残っている。
上記酸化マンガン層２７が銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くし過ぎると後の工程で形成される第１電極の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
次に、図６（３）に示すように、上記第１絶縁膜２１上の余剰な上記銅膜２６（上記シード層２５も含む）および上記酸化マンガン層２７を除去する。この除去加工は、例えば化学的機械研磨（ＣＭＰ）によって行う。この結果、上記第１開口部２２内に上記酸化マンガン層２７を介して上記銅膜２６（上記シード層２５も含む）からなる第１電極１１が形成される。
また、上記第１開口部２２の側壁に形成された上記酸化マンガン層２７が、銅拡散防止のための拡散防止層３１になる。これにより、上記拡散防止層３１となる酸化マンガン層２７は、上記第１開口部２２内の側壁に酸化マンガンの状態で存在し、強い結合を維持する。
この結果、拡散防止層３１に、従来のタンタル系、チタン系のバリアメタルの適用を回避することができる。
次に、図６（４）に示すように、熱処理を行って、上記銅膜２６中に残っているマンガン（Ｍｎ）を上記第１電極１１の表面に析出させ、雰囲気中の酸素と反応させて、上記第１電極１１の表面に酸化マンガン層２９を形成する。この酸化マンガン層２９は、上記拡散防止層３１に連続して形成されることになる。
次に、図６（５）に示すように、上記酸化マンガン層２９上かつ上記第１絶縁膜２１上に記憶層１２を形成する。この記憶層１２は、金属酸化物で形成されていて、例えば、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成される。上記記憶層１２は、薄いほうが好ましく、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下の膜厚に形成される。
さらに上記記憶層１２上にイオン源層１３を形成する。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等で形成される。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層として形成される。
次に、図６（６）に示すように、上記イオン源層１３上に、第２絶縁膜２３を形成する。そして、リソグラフィー技術、エッチング技術によって、上記第２絶縁膜２３の上記第１電極１１に対向する位置に、上記イオン源層１３に達する第２開口部２４を形成する。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上方の上記イオン源層１３上には、第２電極１４を形成する。この第２電極１４には、上記第１電極１１と同様な導電材料を用いる。
このようにして、抵抗変化型の半導体記憶装置２は形成される。
上記半導体記憶装置２の製造方法では、拡散防止層３１を酸化マンガンで形成するため、拡散防止層３１に高い電界が印加されてもマンガンが記憶層１２やイオン源層１３に拡散されない。よって、半導体記憶装置２の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
また、上記記憶層１２は金属酸化物で形成されているため酸素を含む。しかし、第１電極１１表面と記憶層１２との間に拡散防止層３１が形成されることにより、記憶層１２から第１電極１１側への酸素の拡散が防止できる。
また、最初の熱処理によって、上記第１電極１１の側壁部に形成される酸化マンガン層２７を形成したことにより、その後の化学的機械研磨の際に、銅膜２６（シード層２５も含む）の膜剥がれが防止される。そのため、１回目の熱処理で第１電極１１の側壁部に酸化マンガン層２７を形成し、化学的機械研磨を行ってから、２回目の熱処理で第１電極１１表面に酸化マンガン層２９を形成している。
＜７．第７の実施の形態＞
［半導体記憶装置の製造方法の一例］
本発明の第７実施の形態に係る半導体記憶装置の製造方法の一例を、図７の製造工程断面図によって説明する。図７には、前記図３によって説明した半導体記憶装置３の製造方法を示す。
図７（１）に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１を形成する。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成される。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１を形成する。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成される。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることもできる。
上記第１絶縁膜２１に上記第１配線５１に達する第１開口部２２を形成する。この第１開口部２２は、通常の半導体製造プロセスで行われている、レジストマスクを用いたエッチングにより形成される。
さらに、上記第１開口部２２の内面に銅マンガン合金層からなるシード層２５を形成する。
上記シード層２５は、例えばスパッタ法によって、銅マンガン合金で形成される。例えば、２ａｔ％〜１０ａｔ％程度のＭｎを含む銅マンガン（ＣｕＭｎ）合金ターゲットを用いたスパッタ法により、３０ｎｍ〜８０ｎｍの膜厚に形成される。
次に、図７（２）に示すように、めっき法によって、上記第１開口部２２内に上記シード層２５を介して銅膜２６を埋め込むとともに上記第１絶縁膜２１上に該銅膜２６を形成する。
次いで熱処理を行って、上記第１絶縁膜２１側の上記シード層２５の界面に酸化マンガン層２７を自己形成する。この熱処理は、例えば３００℃〜４００℃で行う。例えば、３５０℃で１０分間の熱処理を行う。この熱処理条件で熱処理を行うことにより、銅膜２６表面へのマンガンの析出を抑制できる。したがって、銅膜２６中にはマンガン（Ｍｎ）が残っている。
上記酸化マンガン層２７が銅の酸化防止機能を有するには、１ｎｍ以上、好ましくは２ｎｍ以上の膜厚があれば十分である。また膜厚を厚くし過ぎるとその後に形成される第１電極の占める体積が減少して抵抗が高くなるので、膜厚は例えば５ｎｍ以下とすることが好ましい。
次に、図７（３）に示すように、上記第１絶縁膜２１上の余剰な上記銅膜２６（上記シード層２５を含む）を除去する。この除去加工は、例えば化学的機械研磨（ＣＭＰ）によって行う。この結果、上記第１開口部２２内に上記酸化マンガン層２７を介して上記銅膜２６（上記シード層２５を含む）からなる第１電極１１が形成される。
また、上記第１開口部２２の側壁に形成された上記酸化マンガン層２７が、銅拡散防止のための拡散防止層３１になる。これにより、上記拡散防止層３１となる酸化マンガン層２７は、上記第１開口部２２内の側壁に酸化マンガンの状態で存在し、強い結合を維持する。
この結果、拡散防止層３１に、従来のタンタル系、チタン系のバリアメタルの適用を回避することができる。
次に、図７（４）に示すように、熱処理を行って、上記銅膜２６中に残っているマンガン（Ｍｎ）を上記第１電極１１の表面に析出させ、雰囲気中の酸素と反応させて、上記第１電極１１の表面に酸化マンガン層２９を形成する。この酸化マンガン層２９は、拡散防止層の機能を有するとともに、記憶層１２を兼ねる。よって、酸化マンガン層２９で記憶層１２が形成される。この記憶層１２は、上記酸化マンガン層２７に連続して形成されることになる。上記記憶層１２は、薄いほうが好ましく、例えば２ｎｍ以下の膜厚に形成される。
次に、図７（５）に示すように、上記記憶層１２上を含む上記第１絶縁膜２１上にイオン源層１３を形成する。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等で形成される。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層として形成される。
次に、図７（６）に示すように、上記イオン源層１３上に、第２絶縁膜２３を形成する。そして、リソグラフィー技術、エッチング技術によって、上記第２絶縁膜２３の上記第１電極１１に対向する位置に、上記イオン源層１３に達する第２開口部２４を形成する。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上方の上記イオン源層１３上には、第２電極１４を形成する。この第２電極１４には、上記第１電極１１と同様な導電材料を用いる。
このようにして、抵抗変化型の半導体記憶装置３は形成される。
上記半導体記憶装置３の製造方法では、拡散防止層３１を酸化マンガンで形成するため、拡散防止層３１に高い電界が印加されてもマンガンがイオン源層１３に拡散されない。よって、半導体記憶装置３の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
また、上記記憶層１２が酸化マンガンで形成されているため、第１電極１１の表面側においても、第１電極１１への酸素の拡散を防ぎ、かつ第１電極１１中の銅の外部への拡散を防ぐ。
また、最初の熱処理によって、上記第１電極１１の側壁部に形成される酸化マンガン層２７を形成したことにより、その後の化学的機械研磨の際に、銅膜２６（シード層２５も含む）の膜剥がれが防止される。そのため、１回目の熱処理で第１電極１１の側壁部に酸化マンガン層２７を形成し、化学的機械研磨を行ってから、２回目の熱処理で第１電極１１表面に酸化マンガン層２９を形成している。
さらに、第１電極１１の表面に形成した酸化マンガン層２９が拡散防止層と記憶層１２とを兼ねることにより、記憶層１２を形成するための成膜工程が削減できるので、コスト削減の効果が期待できる。
＜８．第８の実施の形態＞
［半導体記憶装置の製造方法の一例］
本発明の第８実施の形態に係る半導体記憶装置の製造方法の一例を、図８の製造工程断面図によって説明する。図８には、前記図４によって説明した半導体記憶装置４の製造方法を示す。
図８（１）に示すように、基板１０上に形成された絶縁膜４０の例えば最上層の絶縁膜４１に第１配線５１を形成する。この第１配線５１は、例えば銅配線からなり、その側部には拡散防止層５２が形成される。
上記絶縁膜４０上に、上記第１配線５１を被覆する第１絶縁膜２１を形成する。この第１絶縁膜２１は、例えば窒化炭化シリコン膜２２と酸化シリコン（ＴＥＯＳ）膜２３との積層膜で形成される。上記第１絶縁膜２１には、上記酸化シリコン膜、窒化炭化シリコン膜の他に以下の材料を用いることができる。例えば、窒化シリコン膜、酸窒化シリコン膜、フッ化酸化シリコン膜、酸化アルミニウム膜（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）等の無機絶縁膜を用いることができる。また、アモルファスフッ素樹脂、フッ化ポリアリールエーテル系樹脂等のフッ素系有機絶縁材料、ポリアリールエーテル、ポリパラキシリレン、ポリイミド等の芳香族系有機絶縁材料等、一般の半導体装置に用いられる絶縁膜を用いることもできる。
上記第１絶縁膜２１に上記第１配線５１に達する第１開口部２２を形成する。この第１開口部２２は、通常の半導体製造プロセスで行われている、レジストマスクを用いたエッチングにより形成される。
次に、上記第１開口部２２内に、拡散防止層３１を形成する。この拡散防止層３１は、例えばタングステン（Ｗ）、窒化タングステン（ＷＮ）等のタングステン系のバリアメタル層で形成される。または、ジルコニウム、窒化ジルコニウム等のジルコニウム系のバリアメタル層、ハフニウム、窒化ハフニウム等のハフニウム系のバリアメタル層、ルテニウム（Ｒｕ）、窒化ルテニウム（ＲｕＮ）等のルテニウム系のバリアメタル層で形成される。なお上記バリアメタル層には、タンタル、窒化タンタル等のタンタル系材料、チタン、窒化チタン等のチタン系材料は用いない。この拡散防止層３１は、例えば、スパッタリング、化学的気相成長法等により成膜される。
続いて、上記拡散防止層３１の表面に銅マンガン合金層からなるシード層２５を形成する。
上記シード層２５は、例えばスパッタ法によって、銅マンガン合金で形成される。例えば、２ａｔ％〜１０ａｔ％程度のＭｎを含む銅マンガン（ＣｕＭｎ）合金ターゲットを用いたスパッタ法により、３０ｎｍ〜８０ｎｍの膜厚に形成される。
次に、図８（２）に示すように、めっき法によって、上記第１開口部２２内に上記シード層２５を介して銅膜２６を埋め込むとともに上記第１絶縁膜２１上に該銅膜２６を形成する。
次に、図８（３）に示すように、上記第１絶縁膜２１上の余剰な上記銅膜２６を除去する。この除去加工は、例えば化学的機械研磨（ＣＭＰ）によって行う。この結果、上記第１開口部２２内に上記拡散防止層３１を介して上記銅膜２６（シード層２５も含む）からなる第１電極１１が形成される。
また、上記第１開口部２２の側壁に形成された上記拡散防止層３１が銅拡散防止になる。
この結果、拡散防止層３１に、従来のタンタル系、チタン系のバリアメタルの適用を回避することができる。
次に、図８（４）に示すように、熱処理を行って、上記第１電極１１中のマンガン（Ｍｎ）を上記第１電極１１の表面に析出させ、雰囲気中の酸素と反応させて、上記第１電極１１の表面に酸化マンガン層２９を自己形成する。この熱処理は、例えば３００℃〜４００℃で行う。例えば、３５０℃で３０分間の熱処理を行う。この酸化マンガン層２９は、拡散防止層の機能を有するとともに、記憶層を兼ねる。よって、記憶層１２は酸化マンガン層２９で形成される。この記憶層１２は、上記拡散防止層３１に接続して形成されることになる。上記記憶層１２は、薄いほうが好ましく、例えば２ｎｍ以下の膜厚に形成される。
次に、図８（５）に示すように、上記記憶層１２上を含む上記第１絶縁膜２１上にイオン源層１３を形成する。このイオン源層１３は、例えば、銅（Ｃｕ）、銀（Ａｇ）亜鉛（Ｚｎ）の少なくともいずれか、さらに、テルル（Ｔｅ）、セレン（Ｓｅ）、イオウ（Ｓ）のカルコゲナイド元素の少なくともいずれかを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等で形成される。さらに、ホウ素（Ｂ）もしくは希土類元素もしくはシリコン（Ｓｉ）が含有されていてもよい。
したがって、上記イオン源層１３には、Ｃｕ、Ａｇ、Ｚｎの少なくともいずれかの元素が含まれている。すなわち、上記イオン源層１３は、Ｃｕ、Ａｇ、Ｚｎの少なくとも１種のイオンを上記記憶層１２に供給する、もしくは上記記憶層１２に供給された上記イオンを受け入れる層として形成される。
次に、図８（６）に示すように、上記イオン源層１３上に、第２絶縁膜２３を形成する。そして、リソグラフィー技術、エッチング技術によって、上記第２絶縁膜２３の上記第１電極１１に対向する位置に、上記イオン源層１３に達する第２開口部２４を形成する。上記第２絶縁膜２３には、上記第１絶縁膜２１として使用できる絶縁材料と同様なものを用いることができる。
上記第２開口部２４を通して、上記第１電極１１上方の上記イオン源層１３上には、第２電極１４を形成する。この第２電極１４には、上記第１電極１１と同様な導電材料を用いる。
このようにして、抵抗変化型の半導体記憶装置４は形成される。
上記半導体記憶装置４の製造方法では、拡散防止層３１をタングステン系のバリアメタル層、ジルコニウム系のバリアメタル層、ハフニウム系のバリアメタル層、もしくはルテニウム系のバリアメタル層で形成するため、拡散防止層３１に高い電界が印加されても拡散防止層３１中の金属がイオン源層１３に拡散されない。よって、半導体記憶装置４の性能低下が抑制でき、高性能な抵抗変化型の半導体記憶装置を提供できるという利点がある。
また、上記記憶層１２が酸化マンガンで形成されているため、第１電極１１の表面側においても、第１電極１１への酸素の拡散を防ぎ、かつ第１電極１１中の銅の外部への拡散を防ぐ。
また、上記第１電極１１の側壁部にタングステン系のバリアメタル層もしくはルテニウム系のバリアメタル層の拡散防止層３１を形成したことにより、その後の化学的機械研磨の際に、銅膜２６（シード層２５も含む）の膜剥がれが防止される。
さらに、第１電極１１の表面に形成した酸化マンガン層２９が拡散防止層と記憶層１２とを兼ねることにより、記憶層１２を形成するための成膜工程が削減できるので、コスト削減の効果が期待できる。
上記説明した半導体記憶装置１〜４は、例えばマトリクス状に配置することにより、記憶装置（メモリ）を構成することができる。
具体的には、例えば第２電極１４を行方向のメモリセルに共通して形成し、第１電極１１に接続された配線を列方向のメモリセルに共通して形成する。そして、電位を印加して電流を流す第２電極１４と配線とを選択することにより、記録を行うべきメモリセルを選択する。この選択されたメモリセルの半導体記憶装置１〜４に電流を流して、情報の記録や記録した情報の消去を行うことができる。
そして、上記半導体記憶装置１〜４は、容易にかつ安定して情報の記録および情報の読み出しを行うことができ、特に、高温環境下および長期のデータ保持安定性に優れた特性を有する。
また、上記半導体記憶装置１〜４は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
したがって、上記半導体記憶装置１〜４を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
１…半導体記憶装置、１０…基板、１１…第１電極、１２…記憶層、１３…イオン源層、１４…第２電極、２１…第１絶縁膜、３１…拡散防止層

Claims (10)

  1. 基板上に形成された絶縁膜に埋め込まれて形成された第１電極と、
    前記第１電極に対向して形成された第２電極と、
    前記第１電極と前記第２電極との間に挟まれて形成されていて、前記第１電極側に形成された記憶層と、
    前記記憶層と前記第２電極との間に形成されたイオン源層とを有し、
    前記絶縁膜と前記第１電極との間に酸化マンガン層からなる拡散防止層を有する
    半導体記憶装置。
  2. 前記第１電極と前記記憶層との界面に前記拡散防止層の酸化マンガン層が連続して形成されている
    請求項１記載の半導体記憶装置。
  3. 前記記憶層は金属酸化物膜からなる
    請求項１または請求項２記載の半導体記憶装置。
  4. 前記記憶層は、前記第１電極と前記イオン源層との界面に形成されていて前記拡散防止層に連続した酸化マンガン層からなる
    請求項１記載の半導体記憶装置。
  5. 前記拡散防止層は、前記酸化マンガン層の代わりにタングステン層、窒化タングステン層、ジルコニウム層、窒化ジルコニウム層、ハフニウム層、窒化ハフニウム層、ルテニウム層もしくは窒化ルテニウム層からなる
    請求項１ないし請求項４のいずれか１項に記載の半導体記憶装置。
  6. 基板上に形成された絶縁膜に埋め込まれて形成された第１電極と、
    前記第１電極に対向して形成された第２電極と、
    前記第１電極と前記第２電極との間に挟まれて形成されていて、前記第１電極側に形成された記憶層と、
    前記記憶層と前記第２電極との間に形成されたイオン源層とを有し、
    前記記憶層は酸化マンガン層からなり、
    前記絶縁膜と前記第１電極との間に前記酸化マンガン層に接続する拡散防止層を有し、
    前記拡散防止層は、タングステン層、窒化タングステン層、ルテニウム層および窒化ルテニウム層の１層もしくは複数層からなる
    半導体記憶装置。
  7. 基板上に形成された絶縁膜に開口部を形成する工程と、
    前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、
    前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、
    熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、
    前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、
    前記第１電極上かつ前記絶縁膜上に記憶層を形成する工程と、
    前記記憶層上にイオン源層を形成する工程と、
    前記イオン源層上に第２電極を形成する工程を有する
    半導体記憶装置の製造方法。
  8. 基板上に形成された絶縁膜に開口部を形成する工程と、
    前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、
    前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、
    熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、
    前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、
    熱処理を行って、前記第１電極の表面に酸化マンガン層を形成する工程と、
    前記絶縁膜上、および前記酸化マンガン層を介した前記第１電極上に、記憶層を形成する工程と、
    前記記憶層上にイオン源層を形成する工程と、
    前記イオン源層上に第２電極を形成する工程を有する
    半導体記憶装置の製造方法。
  9. 基板上に形成された絶縁膜に開口部を形成する工程と、
    前記開口部の内面に銅マンガン合金層からなるシード層を形成する工程と、
    前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、
    熱処理を行って、前記シード層の前記絶縁膜側の界面に酸化マンガン層を形成する工程と、
    前記絶縁膜上の余剰な前記銅膜および前記銅膜表面に形成された前記酸化マンガン層を除去して、前記開口部内に前記酸化マンガン層からなる拡散防止層を介して前記銅膜からなる第１電極を形成する工程と、
    熱処理を行って、前記第１電極の表面に酸化マンガン層からなる記憶層を形成する工程と、
    前記記憶層上にイオン源層を形成する工程と、
    前記イオン源層上に第２電極を形成する工程を有する
    半導体記憶装置の製造方法。
  10. 基板上に形成された絶縁膜に開口部を形成する工程と、
    前記開口部の内面にタングステン層、窒化タングステン層、ジルコニウム層、窒化ジルコニウム層、ハフニウム層、窒化ハフニウム層、ルテニウム層および窒化ルテニウム層の１層もしくは複数層からなる拡散防止層を形成する工程と、
    前記開口部の内面に前記拡散防止層を介して銅マンガン合金層からなるシード層を形成する工程と、
    前記開口部内に前記シード層を介して銅膜を埋め込むとともに前記絶縁膜上に該銅膜を形成する工程と、
    前記絶縁膜上の余剰な前記銅膜、前記シード層および前記拡散防止層を除去して、前記開口部内に前記拡散防止層を介して前記シード層と前記銅膜からなる第１電極を形成する工程と、
    熱処理を行って、前記第１電極の表面に、前記拡散防止層に接続する酸化マンガン層からなる記憶層を形成する工程と、
    前記記憶層上を含む前記絶縁膜上にイオン源層を形成する工程と、
    前記イオン源層上に第２電極を形成する工程を有する
    半導体記憶装置の製造方法。
JP2009017471A 2009-01-29 2009-01-29 半導体記憶装置およびその製造方法 Pending JP2010177393A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009017471A JP2010177393A (ja) 2009-01-29 2009-01-29 半導体記憶装置およびその製造方法
US12/654,979 US20100187493A1 (en) 2009-01-29 2010-01-12 Semiconductor storage device and method of manufacturing the same
CN201010106245A CN101794861A (zh) 2009-01-29 2010-01-29 半导体存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017471A JP2010177393A (ja) 2009-01-29 2009-01-29 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010177393A true JP2010177393A (ja) 2010-08-12

Family

ID=42353427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017471A Pending JP2010177393A (ja) 2009-01-29 2009-01-29 半導体記憶装置およびその製造方法

Country Status (3)

Country Link
US (1) US20100187493A1 (ja)
JP (1) JP2010177393A (ja)
CN (1) CN101794861A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084706A (ja) * 2010-10-13 2012-04-26 Sony Corp 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
JP2012124374A (ja) * 2010-12-09 2012-06-28 Sony Corp 記憶素子および記憶装置
JP2012199441A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 記憶装置
JPWO2016084349A1 (ja) * 2014-11-25 2017-09-07 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置
WO2021054004A1 (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
WO2021241434A1 (ja) * 2020-05-28 2021-12-02 株式会社村田製作所 弾性波装置
WO2021241435A1 (ja) * 2020-05-28 2021-12-02 株式会社村田製作所 弾性波装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468087B2 (ja) * 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
JP2011124511A (ja) 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US9496491B2 (en) * 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9257640B2 (en) * 2013-09-12 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9530823B2 (en) * 2013-09-12 2016-12-27 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
JP2015060890A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9076723B1 (en) * 2014-03-10 2015-07-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
JP6489480B2 (ja) * 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN112259682A (zh) * 2019-07-22 2021-01-22 华邦电子股份有限公司 存储器装置及其制造方法
US11196000B2 (en) * 2019-11-01 2021-12-07 International Business Machines Corporation Low forming voltage non-volatile memory (NVM)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380627C (zh) * 2004-02-27 2008-04-09 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
CN100508129C (zh) * 2006-11-01 2009-07-01 哈尔滨工程大学 半导体器件铜电极的图形化方法
KR100874442B1 (ko) * 2007-01-18 2008-12-17 삼성전자주식회사 반도체 소자 및 그 형성방법, 반도체 클러스터 장비
US8101937B2 (en) * 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084706A (ja) * 2010-10-13 2012-04-26 Sony Corp 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
US8952348B2 (en) 2010-10-13 2015-02-10 Sony Corporation Nonvolatile memory device, nonvolatile memory device group, and manufacturing method thereof
JP2012124374A (ja) * 2010-12-09 2012-06-28 Sony Corp 記憶素子および記憶装置
JP2012199441A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 記憶装置
JPWO2016084349A1 (ja) * 2014-11-25 2017-09-07 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置
WO2021054004A1 (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
WO2021241434A1 (ja) * 2020-05-28 2021-12-02 株式会社村田製作所 弾性波装置
WO2021241435A1 (ja) * 2020-05-28 2021-12-02 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
US20100187493A1 (en) 2010-07-29
CN101794861A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
JP2010177393A (ja) 半導体記憶装置およびその製造方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5794231B2 (ja) 半導体装置、および半導体装置の製造方法
JP5732827B2 (ja) 記憶素子および記憶装置、並びに記憶装置の動作方法
JP5446393B2 (ja) 記憶素子とその製造方法および半導体記憶装置
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
JP5218053B2 (ja) スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
TWI489622B (zh) Memory elements and memory devices
JP4539885B2 (ja) 記憶素子および記憶装置
JP5636081B2 (ja) 不揮発性記憶装置およびその製造方法
JP4672091B2 (ja) 抵抗変化素子およびその製造方法
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
US8952348B2 (en) Nonvolatile memory device, nonvolatile memory device group, and manufacturing method thereof
KR101997924B1 (ko) 기억 소자 및 기억 장치
KR20110014518A (ko) 반도체 메모리 장치 및 그 제조 방법
JPWO2016199412A1 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP6201151B2 (ja) 不揮発性記憶装置及びその製造方法
CN113497183A (zh) 半导体结构及其形成方法
JP7510915B2 (ja) 不揮発性記憶装置およびその製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法
JP4872469B2 (ja) 記憶素子の製造方法
JP4692383B2 (ja) 記憶素子及び記憶装置