CN101794861A - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN101794861A
CN101794861A CN201010106245A CN201010106245A CN101794861A CN 101794861 A CN101794861 A CN 101794861A CN 201010106245 A CN201010106245 A CN 201010106245A CN 201010106245 A CN201010106245 A CN 201010106245A CN 101794861 A CN101794861 A CN 101794861A
Authority
CN
China
Prior art keywords
layer
electrode
diffusion
film
manganese oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010106245A
Other languages
English (en)
Inventor
高桥新吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101794861A publication Critical patent/CN101794861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供半导体存储装置及其制造方法，该半导体存储装置包括：第一电极，通过埋设在基板上形成的绝缘膜中而形成；第二电极，形成为与该第一电极相对；存储层，形成在该第一电极和该第二电极之间，该存储层设在第一电极侧；离子源层，形成在该存储层和该第二电极之间；以及扩散防止层，由该绝缘膜和该第一电极之间的氧化锰层形成。

Description

半导体存储装置及其制造方法
技术领域
本发明涉及半导体存储装置及其制造方法。
背景技术
在诸如计算机的电子设备中，执行高速操作的高密度DRAM广泛地用作随机存取存储器。
然而，DRAM的制造工艺比用于电子设备的普通逻辑电路LSI或信号处理LSI更加复杂。结果，增加了DRAM的制造成本。此外，DRAM是挥发性存储器，并且在关断电源时失掉其存储的信息。为此，DRAM必须经过不断地刷新操作(即读取写入的信息(数据)、再放大信息和再一次将其写入的操作)。
考虑到这一点，作为即使断电也不失掉存储信息的非挥发存储器，已经提出了Fε-RAM(铁电存储器)和MRAM(磁存储器)等。在采用这些存储器之一的情况下，即使不提供电源，所写入的信息也可以长期保留。此外，在采用这些存储器之一的情况下，由于其非挥发性，刷新操作是不必要的，因此可以减少功率消耗。
然而，随着构成每个存储单元的存储元件尺寸的减少，对于上述非挥发存储器变得难于保证其作为存储元件的特性。出于这样的原因，难于减少元件尺寸到设计规则或制造工艺的限度。
考虑到这一点，作为具有适合于尺寸减少的的结构的存储器，已经提出了新型的存储元件。该存储元件具有这样的结构，其中包含特定金属的离子导体夹设在两个电极之间。通过使两个电极之一中包含离子导体(离子源)中的金属，当在两个电极之间施加电压时，包含在电极中的金属作为离子扩散进入离子导体中。结果，改变诸如离子导体的电阻值和电容的电特性。就特性改变的利用而言，可以构造存储装置(例如，见日本专利申请公开No.2006-173267，以及K.Aratani et al.：Proc.of IEEE IEDM 2007，p.p.783-786)。
图9是示出电阻改变型半导体存储装置的基本结构的示意图。
如图9所示，在基板110上形成的绝缘膜140中形成第一配线151。在绝缘膜140上，形成覆盖第一配线151的第一绝缘膜121。例如，第一绝缘膜121由硅碳氮化物膜122和氧化硅(TEOS)膜123的层叠膜形成。
在第一绝缘膜121中，形成到达第一配线151的第一开口部分1220。在第一开口部分1220中，形成连接到第一配线151的第一电极111。第一电极111由钨(W)、氮化钨(WN)或铜(Cu)等制作。第一电极111的表面和第一绝缘膜121的表面被平坦化以彼此近似齐平。
在第一绝缘膜121上，形成覆盖第一电极111的存储层112。存储层112由金属氧化物制作，如钽氧化物、铌氧化物、铝氧化物、铪氧化物和铬氧化物，或者由其混合材料制作。
在存储层112上，形成离子源层113。离子源层113包含铜(Cu)、银(Ag)和锌(Zn)中的至少一个以及诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一个。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
此外，在离子源层113上，形成第二绝缘层1230。在第二绝缘层123中，在与第一电极111相对的位置上形成到达离子源层113的第二开口部分124。此外，通过第二开口部分124，在第一电极111上面的离子源层113上形成第二电极114。
现有技术中的电阻型的半导体存储装置101构造为如上所述。
为了进一步最小化未来的装置，就填充性能而言提出了铜(Cu)作为电极材料。具体地讲，形成铜扩散防止层(阻挡金属层)和种子层(铜供电层)，然后通过镀覆填充铜，由此通过形成配线的铜镶嵌工艺生产电极。
在此情况下，为第一电极的铜配线形成扩散防止层。对于扩散防止层，通常采用诸如钽(Ta)和氮化钽(TaN)的钽基膜以及诸如钛(Ti)和氮化钛(TiN)的钛基膜。在此情况下，本发明的应用显示了钽基膜或钛基膜使电阻型半导体存储装置性能降低的问题。性能降低主要表现为重复操作数的减少。
可以想象，性能降低由给这些金属材料施加高强度电场时的扩散引起。就是说，金属在存储层中或在离子源层中的扩散影响这些层的固有特性，这使其变质。
发明内容
存在铜扩散防止层的材料使用钽基膜或钛基膜引起电阻改变型半导体存储装置性能下降的问题。
考虑到上述情况，所希望的是，通过采用不引起电阻改变型半导体存储装置性能下降的材料，能够形成铜扩散防止层。
根据本发明的实施例，所提供的半导体存储装置包括第一电极、第二电极、存储层、离子源层和扩散防止层。第一电极通过埋设在基板上形成的绝缘膜中而形成。第二电极形成为与第一电极相对。存储层形成在第一电极和第二电极之间，存储层设在第一电极侧。离子源层形成在存储层和第二电极之间。扩散防止层由绝缘膜和第一电极之间的氧化锰层形成。
根据本发明的另一个实施例，所提供的半导体存储装置包括第一电极、第二电极、存储层、离子源层和扩散防止层。第一电极通过埋设在基板上形成的绝缘膜中而形成。第二电极形成为与第一电极相对。存储层由第一电极和第二电极之间的氧化锰层形成，存储层设在第一电极侧。离子源层形成在存储层和第二电极之间。扩散防止层由钨层、氮化钨层、钌层和氮化钌层中的至少一种形成，并且扩散防止层形成在绝缘膜和第一电极之间，且与存储层连接。
根据本发明的另一个实施例，所提供的半导体存储装置的制造方法包括：在基板上形成的绝缘膜中形成开口部分；在开口部分的内表面上形成种子层，种子层由铜锰合金层形成；隔着种子层在开口部分中埋设铜膜，并且在绝缘膜上形成铜膜；通过热处理，在绝缘膜侧的种子层的表面中形成氧化锰层；通过去除绝缘膜上多余的铜膜和形成在铜膜上的氧化锰层，隔着扩散防止层在开口部分中形成第一电极，第一电极由铜膜形成，扩散防止层由氧化锰层形成；在第一电极和绝缘层上形成存储层；在存储层上形成离子源层；以及在离子源层上形成第二电极。
根据本发明的另一个实施例，所提供的半导体存储装置的制造方法包括：在基板上形成的绝缘膜中形成开口部分；在开口部分的内表面上形成种子层，种子层由铜锰合金层形成；隔着种子层在开口部分中埋设铜膜，并且在绝缘膜上形成铜膜；通过热处理，在种子层的绝缘膜侧的表面中形成氧化锰层；通过去除绝缘膜上多余的铜膜和形成在铜膜上的氧化锰层，隔着扩散防止层在开口部分中形成第一电极，第一电极由铜膜形成，扩散防止层由氧化锰层形成；通过热处理在第一电极的表面上形成氧化锰层；在绝缘膜上以及隔着形成于第一电极表面上的氧化锰层在第一电极上形成存储层；在存储层上形成离子源层；以及在离子源层上形成第二电极。
根据本发明的另一个实施例，所提供的半导体存储装置的制造方法包括：在基板上形成的绝缘膜中形成开口部分；在开口部分的内表面上形成种子层，种子层由铜锰合金层形成；隔着种子层在开口部分中埋设铜膜，并且在绝缘膜上形成铜膜；通过热处理，在种子层的绝缘膜侧的表面中形成氧化锰层；通过去除绝缘膜上多余的铜膜和形成在铜膜上的氧化锰层，隔着扩散防止层在开口部分中形成第一电极，第一电极由铜膜形成，扩散防止层由氧化锰层形成；通过热处理在第一电极的表面上形成由氧化锰层形成存储层；在存储层上形成离子源层；以及在离子源层上形成第二电极。
根据本发明的另一个实施例，所提供的半导体存储装置的制造方法包括：在基板上形成的绝缘膜中形成开口部分；在开口部分的内表面上形成扩散防止层，扩散层由钨层、氮化钨层、锆层、氮化锆层、铪层、氮化铪层、钌层和氮化钌层中的至少一种形成；隔着扩散防止层在开口部分的内表面上形成种子层，种子层由铜锰合金层形成；隔着种子层在开口部分中埋设铜膜，并且在绝缘膜上形成铜膜；通过去除绝缘膜上多余的铜膜、种子层和扩散防止层，隔着扩散防止层在开口部分中形成第一电极，第一电极该种子层和铜膜形成；通过热处理在第一电极的表面上形成由氧化锰层形成的存储层，氧化锰层与扩散防止层连接；在绝缘膜上和存储层上形成离子源层；以及在离子源层上形成第二电极。
在根据本发明实施例的半导体存储装置中，扩散防止层由氧化锰制作。因此，甚至在给扩散防止层施加强电场时，也防止锰在存储层或离子源层中扩散。因此，具有可以抑制半导体存储装置性能下降的优点。
在根据本发明实施例的半导体存储装置的制造方法中，扩散防止层由氧化锰制作。因此，甚至在给扩散防止层施加强电场时，也防止锰在存储层或离子源层中扩散。因此，具有可制作抑制性能下降的半导体存储装置的优点。
本发明的这些和其他的目标、特征和优点通过下面对如附图所示的最佳实施方式的详细描述将变得更加明显易懂。
附图说明
图1是示出根据本发明第一实施例的半导体存储装置示例的示意性截面图；
图2是示出根据本发明第二实施例的半导体存储装置示例的示意性截面图；
图3是示出根据本发明第三实施例的半导体存储装置示例的示意性截面图；
图4是示出根据本发明第四实施例的半导体存储装置示例的示意性截面图；
图5A至5E是示出根据本发明第五实施例的半导体存储装置制造方法示例的制造工艺截面图；
图6A至6F是示出根据本发明第六实施例的半导体存储装置制造方法示例的制造工艺截面图；
图7A至7F是示出根据本发明第七实施例的半导体存储装置制造方法示例的制造工艺截面图；
图8A至8F是示出根据本发明第八实施例的半导体存储装置制造方法示例的制造工艺截面图；以及
图9是示出现有技术半导体存储装置示例的示意性截面图。
具体实施方式
<1.第一实施例>
(半导体存储装置结构的一个示例)
下面，将参考图1所示的示意性结构的截面图，描述根据本发明第一实施例的半导体存储装置的示例。
如图1所示，例如在基板10上形成的绝缘膜40的最上层中，在绝缘膜41中形成第一配线51。第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用诸如氮化硅膜、氧氮化硅膜和氟氧化硅膜(silicon fluoride oxide)的无机绝缘膜。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。在第一开口部分220中，隔着扩散防止层31形成连接到第一配线51的第一电极11。
例如，第一电极11由铜(Cu)制作。平坦化第一电极11的表面和第一绝缘膜21的表面，以使彼此近似齐平。
扩散防止层31由氧化锰形成。为了给氧化锰以对铜的氧化防止功能，氧化锰仅须具有1nm以上的厚度，希望值为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰的厚度为5nm以下。
应当注意的是，扩散防止层31可以由诸如钨层和氮化钨层的钨基阻挡金属层、诸如锆层和氮化锆层的锆基阻挡金属层、诸如铪层和氮化铪层的铪基阻挡金属层，或者诸如钌层或氮化钌层的钌基阻挡金属层形成，而取代氧化锰层。
在第一绝缘层21上，形成覆盖第一电极11表面的存储层12。存储层12由金属的氧化物制作，如钽的氧化物、铌的氧化物、铝的氧化物、铪的氧化物和锆的氧化物，或者由它们的混合材料制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一个和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一个。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素的至少一个。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中至少之一的离子或者接收提供给存储层12的离子的层。
另外，在离子源层13上，形成第二绝缘层230。在第二绝缘层230中，在与第一电极11相对的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的材料类似的材料制作。
通过第二开口部分24，在离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
如上所述，构造电阻变化型的半导体存储装置1。
在下文，将描述半导体存储装置1的操作。
离子源层13包含Cu、Ag和Zn中的至少一种元素。就是说，离子源层13给存储层12提供Cu、Ag和Zn中的至少一种离子，或者接收提供给存储层12的离子。在下面的描述中，作为示例，示出了离子源层13由CuTe形成的情况。
给离子源层13施加正电势(+电势)，以使第一电极11为负。通过这样的操作，来自离子源层13的Cu被离子化并且在存储层12中扩散，并且与沉积在第一电极11侧的电子结合，或者通过Cu离子扩散而保留在存储层12中。当然，在离子源层13包含Ag和Zn的情况下，这些元素被离子化，并且行为类似于Cu。
结果，在存储层12中，形成包含大量Cu的电流通道。作为选择，由于Cu引起的大量缺陷形成在存储层12中，这减少了存储层12的电阻值。当然，Ag和Zn的行为与Cu类似。
存储层12之外的层，即，离子源层13、第一电极11和第二电极14等的电阻值原本小于在记录之前的存储层12。因此，通过将记录层12的电阻值设定为低的，可以减少半导体存储装置1的主要部分(第一电极11、存储层12、离子源层13和第二电极14)的总电阻值。
此后，在去除正电压而消除施加给半导体存储装置1的电压时，可以保持半导体存储装置1的低电阻状态。结果，可以记录信息。在采用仅能一次记录信息的存储装置(即，所谓的PROM)的情况下，仅通过上述的记录工艺完成记录。
另一方面，对于可擦除存储装置(即，所谓的RAM或EEPROM等)的应用，擦除工艺是必要的。
在擦除工艺中，给包含Cu、Ag或Zn的离子源层13施加负电势(-电势)，由此使第一电极11为正。结果，形成杂质水平或在存储层12中形成电流通道的Cu、Ag或Zn被离子化，并且在存储层12中移动，再返回到离子源层13。
结果，由Cu、Ag或Zn形成的缺陷或电流通道消失，这增加了存储层12的电阻值。存储层12之外的层(即离子源层13、第一电极11和第二电极14等)原本具有较小的电阻值。因此，通过将记录层12的电阻值设定为高的，可以提高半导体存储装置1的主要部分(第一电极11、存储层12、离子源层13和第二电极14)的总电阻值。
此后，在去除负电压以消除施加给半导体存储装置1的电压时，可以保持半导体存储装置1的高电阻状态。结果，可以擦除信息。
通过重复执行上述工艺，可以重复地在半导体存储装置1上记录(写入)信息或者擦除所记录的信息。
因为半导体存储装置1的扩散防止层31由氧化锰形成，所以甚至在给扩散防止层31施加强电场时，也防止锰在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置1的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
<2.第二实施例>
(半导体存储装置结构的一个示例)
下面，将参考图2所示的示意性结构截面图，描述根据本发明第二实施例的半导体存储装置。
如图2所示，例如在基板10上形成的绝缘膜40的最上层中，在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。在第一开口部分220中，隔着扩散防止层31形成连接到第一配线51的第一电极11。扩散防止层31也形成在第一电极11的表面上。
例如，第一电极11由钨(W)、氮化钨(WN)或铜(Cu)制作。平坦化第一电极11的形成扩散防止层31的表面和第一绝缘膜21的表面，以使彼此近似齐平。
扩散防止层31由氧化锰形成。为了给氧化锰以对铜的氧化防止功能，氧化锰仅须具有1nm以上的厚度，希望值为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰的厚度为5nm以下。
应当注意的是，扩散防止层31可以由诸如钨层和氮化钨层的钨基阻挡金属层、诸如锆层和氮化锆层的锆基阻挡金属层、诸如铪层和氮化铪层的铪基阻挡金属层，或者诸如钌层或氮化钌层的钌基阻挡金属层形成，而取代氧化锰层。
在第一绝缘层21上形成存储层12，该存储层12覆盖形成于第一电极11的表面上的扩散防止层31。存储层12由金属的氧化物制作，如钽的氧化物、铌的氧化物、铝的氧化物、铪的氧化物和锆的氧化物，或者由它们的混合材料制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中至少一种离子或者接收提供给存储层12的离子的层。
另外，在离子源层13上，形成第二绝缘层230。在第二绝缘层230中，在相对于第一电极11的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
如上所述，构造了电阻变化型的半导体存储装置2。
半导体存储装置2的操作与半导体存储装置1相类似。形成在第一电极11表面上的扩散防止层31也具有存储层12的功能。因此，所希望的是，设定形成在第一电极11表面上的扩散防止层31尽可能薄。
半导体存储装置2的扩散防止层31由氧化锰形成。因此，甚至在给扩散防止层31施加强电场时，也防止锰在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置2的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
另外，存储层12由金属氧化物制作，且因此而包含氧。但是，扩散防止层31形成在第一电极11的表面和存储层12之间，由此使其能够防止氧从存储层12扩散到第一电极11。
<3.第三实施例>
(半导体存储装置结构的一个示例)
下面，将参考图3所示的示意性结构的截面图，描述根据本发明第三实施例的半导体存储装置的示例。
如图3所示，例如，在基板10上形成的绝缘膜40的最上层中，在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。在第一开口部分220中，隔着扩散防止层31形成连接到第一配线51的第一电极11。
例如，第一电极11由钨(W)、氮化钨(WN)或铜(Cu)制作。平坦化第一电极11的表面和第一绝缘膜21的表面，以使彼此近似齐平。
扩散防止层31由氧化锰形成。为了给氧化锰以对铜的氧化防止功能，氧化锰仅须具有1nm以上的厚度，希望值为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰的厚度到5nm以下。
应当注意的是，扩散防止层31可以由诸如钨层和氮化钨层的钨基阻挡金属层、诸如锆层和氮化锆层的锆基阻挡金属层、诸如铪层和氮化铪层的铪基阻挡金属层，或者诸如钌层或氮化钌层的钌基阻挡金属层形成，而取代氧化锰层。
在第一电极11的表面上，形成存储层12。例如，存储层12如扩散防止层31的情况一样由氧化锰制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中的至少一种的离子或者接收提供给存储层12的离子的层。
另外，在离子源层13上，形成第二绝缘层230。在第二绝缘层230中，在与第一电极11相对的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
如上所述，构造了电阻变化型的半导体存储装置3。
半导体存储装置3的操作与第一实施例的半导体存储装置1相类似。
半导体存储装置3的扩散防止层31由氧化锰形成。因此，甚至在给扩散防止层31施加强电场时，也防止锰在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置3的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
<4.第四实施例>
(半导体存储装置结构的一个示例)
下面，将参考图4所示示意性结构的截面图，描述根据本发明第四实施例的半导体存储装置的示例。
如图4所示，例如，在基板10上形成的绝缘膜40的最上层中，在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。在第一开口部分220中，通过扩散防止层31形成连接到第一配线51的第一电极11。
例如，第一电极11由钨(W)、氮化钨(WN)或铜(Cu)制作。平坦化第一电极11的表面和第一绝缘膜21的表面，以使彼此近似齐平。
扩散防止层31由诸如钨层和氮化钨层的钨基阻挡金属层、诸如锆层和氮化锆层的锆基阻挡金属层、诸如铪层和氮化铪层的铪基阻挡金属层或者诸如钌层或氮化钌层的钌基阻挡金属层形成。对于阻挡金属层，不采用诸如钽和氮化钽的钽基材料或者诸如钛和氮化钛的钛基材料。
在第一电极11表面上，形成存储层12。存储层12由氧化锰制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中至少一种的离子或者接收提供给存储层12的离子的层。
另外，在离子源层13上，形成第二绝缘层230。在第二绝缘层230中，在与第一电极11相对的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
如上所述，构造了电阻变化型的半导体存储装置4。
半导体存储装置4的操作与第一实施例的半导体存储装置1相类似。
半导体存储装置4的扩散防止层31由钨(W)基阻挡金属层形成。因此，甚至在给扩散防止层31施加强电场时，也防止钨在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置4的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
<5.第五实施例>
(半导体存储装置的制造方法的一个示例)
将参考图5A至5E的制造工艺截面图，描述根据本发明第五实施例的半导体存储装置制造方法的示例。图5A至5E示出了制造上面参考图1描述的半导体存储装置1的方法。
如图5A所示，在基板10上形成的绝缘膜40的最上层中，例如在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。第一开口部分220通过通常的半导体制造工艺中通常执行的采用抗蚀剂掩模的蚀刻工艺形成。
此外，在第一开口部分220的内表面上，形成由铜锰合金层形成的种子层25。
例如，种子层25通过溅射法由铜锰合金制作。具体地讲，例如，通过溅射法，采用包含约2at％至10at％的Mn铜锰(Cu-Mn)合金靶，种子层25形成为具有30nm至80nm的厚度。
接下来，如图5B所示，通过镀覆法，隔着种子层25在第一开口部分220中填充铜膜26，并且铜膜26形成在第一绝缘膜21上。
随后，执行热处理，结果，氧化锰层27自形成(self-formed)在种子层25于第一绝缘膜21侧的表面上。例如，在300℃至400℃下执行热处理。具体地讲，例如，在350℃下执行热处理30分钟。
为了给氧化锰层27以对铜的氧化防止功能，氧化锰层仅须具有1nm以上的厚度，希望值为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰层27的厚度为5nm以下。
另外，在热处理中，多余的锰(Mn)与大气中的氧反应，以在通过镀覆形成的铜膜26的表面上形成氧化锰层28。因此，几乎没有锰(Mn)残留在第一开口部分220的种子层25和铜膜26中。从而防止由于残留锰引起的配线电阻的显著增加。
接下来，如图5C所示，去除形成在第一绝缘膜21上的多余铜膜26(包括种子层25)和形成在铜膜26的表面上的氧化锰层28。例如，通过化学机械抛光(CMP)执行去除工艺。结果，在第一开口部分220中，隔着氧化锰层27形成由铜膜26(包括种子层25)形成的第一电极11。
此外，形成在第一开口部分220侧壁上的氧化锰层27用作扩散防止层31而防止铜扩散。因此，用作扩散防止层31的氧化锰层27在第一开口部分220的侧壁上存在于氧化锰的状态，以保持强的结合。
结果，可以形成扩散防止层31，而不采用现有技术中采用的钽基或钛基阻挡金属。
接下来，如图5D所示，存储层12形成在第一电极11和第一绝缘膜21上。存储层12由金属的氧化物制作，如钽的氧化物、铌的氧化物、铝的氧化物、铪的氧化物和锆的氧化物，或者由它们的混合材料制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
此外，在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)中的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中至少一种的离子或者接收提供给存储层12的离子的层。
接下来，如图5E所示，在离子源层13上，形成第二绝缘层230。然后，通过光刻技术或蚀刻技术，在第二绝缘层230中，在与第一电极11相对的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
这样，构造了电阻变化型的半导体存储装置1。
在半导体存储装置1的制造方法中，半导体存储装置1的扩散防止层31由氧化锰形成。因此，甚至在给扩散防止层31施加强电场时，也防止锰在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置1的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
<6.第六实施例>
(半导体存储装置制造方法的一个示例)
参考图6A至6F的制造工艺截面图，描述根据本发明第六实施例的半导体存储装置制造方法的示例。图6A至6F示出了上面参考图2描述的半导体存储装置2的制造方法。
如图6A所示，在基板10上形成的绝缘膜40的最上层中，例如在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。第一开口部分220通过通常半导体制造工艺中通常执行的采用抗蚀剂掩模的蚀刻工艺形成。
此外，在第一开口部分220的内表面上，形成由铜锰合金层形成的种子层25。
例如，种子层25通过溅射法由铜锰合金制作。具体地讲，例如，通过溅射法，采用包含约2at％至10at％的Mn的铜锰(Cu-Mn)合金靶，种子层25形成为具有30nm至80nm的厚度。
接下来，如图6B所示，通过镀覆法，隔着种子层25在第一开口部分220中填充铜膜26，并且铜膜26形成在第一绝缘膜21上。
随后，执行热处理，结果，氧化锰层27自形成在种子层25于第一绝缘膜21侧的表面上。例如，在300℃至400℃下执行热处理。具体地讲，例如，在350℃下执行热处理10分钟。通过在上述热处理条件下执行热处理，可以抑制锰沉积在铜膜26的表面上。从而，锰(Mn)留在铜膜26中。
为了给氧化锰层27以对铜的氧化防止功能，氧化锰层仅须具有1nm以上的厚度，希望为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰层27的厚度为5nm以下。
接下来，如图6C所示，去除形成在第一绝缘膜21上的多余铜膜26(包括种子层25)和氧化锰层27。例如，通过化学机械抛光(CMP)执行去除工艺。结果，在第一开口部分220中，隔着氧化锰层27形成由铜膜26(包括种子层25)形成的第一电极11。
此外，形成在第一开口部分220侧壁上的氧化锰层27用作扩散防止层31而防止铜扩散。因此，用作扩散防止层31的氧化锰层27在第一开口部分220的侧壁上以氧化锰的状态存在，以保持强的结合。
结果，可以形成扩散防止层31，而不采用现有技术中采用的钽基或钛基阻挡金属。
接下来，如图6D所示，执行热处理，由此使留在铜膜26中的锰(Mn)沉积在第一电极11的表面上，并且与大气中的氧反应，以在第一电极11的表面上形成氧化锰层29。氧化锰层29形成为与扩散防止层31连续。
如图6E所示，在氧化锰层29上和第一绝缘膜21上形成存储层12。存储层12由金属的氧化物形成，如钽的氧化物、铌的氧化物、铝的氧化物、铪的氧化物和锆的氧化物，或者由它们的混合材料制作。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下，希望为1nm以下，更希望0.5nm以下。
此外，在存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中的至少一种的离子或者接收提供给存储层12的离子的层。
接下来，如图6F所示，在离子源层13上，形成第二绝缘层230。然后，通过光刻技术或蚀刻技术，在第二绝缘层230中，在与第一电极11相对的位置形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
这样，构造了电阻变化型的半导体存储装置2。
在半导体存储装置2的制造方法中，半导体存储装置2的扩散防止层31由氧化锰形成。因此，甚至在给扩散防止层31施加强电场时，也防止锰在存储层12或离子源层13中扩散。因此，可以抑制半导体存储装置2的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
另外，存储层12由金属的氧化物形成，因此而含氧。然而，通过在第一电极11的表面和存储层12之间形成扩散防止层31，可以防止氧从存储层12扩散到第一电极11侧。
此外，通过第一热处理在第一电极11的侧壁部分上形成氧化锰层27，在随后执行化学机械抛光时，可以防止铜膜26(包括种子层25)剥离。出于这样的原因，通过第一热处理在第一电极11的侧壁部分上形成氧化锰层27，然后执行化学机械抛光。此后，通过第二热处理在第一电极11的表面上形成氧化锰层29。
<7.第七实施例>
(半导体存储装置制造方法的一个示例)
将参考图7A至7F的制造工艺截面图，描述根据本发明第七实施例的半导体存储装置制造方法的示例。图7A至7F示出了制造上面参考图3描述的半导体存储装置3的方法。
如图7A所示，在基板10上形成的绝缘膜40的最上层中，例如在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。第一开口部分220通过通常半导体制造工艺中通常执行的采用抗蚀剂掩模的蚀刻工艺形成。
此外，在第一开口部分220的内表面上，形成由铜锰合金层形成的种子层25。
例如，种子层25通过溅射法由铜锰合金制作。具体地讲，例如，通过溅射法，采用包含约2at％至10at％的Mn的铜锰(Cu-Mn)合金靶，种子层25形成为具有30nm至80nm的厚度。
接下来，如图7B所示，通过镀覆法，隔着种子层25在第一开口部分220中填充铜膜26，并且铜膜26形成在第一绝缘膜21上。
随后，执行热处理，结果，氧化锰层27自形成在种子层25于第一绝缘膜21侧的表面上。例如，在300℃至400℃下执行热处理。具体地讲，例如，在350℃下执行热处理10分钟。通过在上述热处理条件下执行热处理，可以抑制锰沉积在铜膜26的表面上。从而锰(Mn)留在铜膜26中。
为了给氧化锰层27以对铜的氧化防止功能，氧化锰层仅须具有1nm以上的厚度，希望为2nm以上。如果该厚度过分增大，则减少了第一电极11所占据的体积，这增大了电阻。因此，所希望的是，设定氧化锰层27的厚度到5nm以下。
接下来，如图7C所示，去除形成在第一绝缘膜21上的多余铜膜26(包括种子层25)。例如，通过化学机械抛光(CMP)执行去除工艺。结果，在第一开口部分220中，隔着氧化锰层27形成由铜膜26(包括种子层25)形成的第一电极11。
此外，形成在第一开口部分220侧壁上的氧化锰层27用作扩散防止层31而防止铜扩散。因此，用作扩散防止层31的氧化锰层27在第一开口部分220的侧壁上以氧化锰的状态存在，以保持强的结合。
结果，可以形成扩散防止层31，而不采用现有技术中采用的钽基或钛基阻挡金属。
接下来，如图7D所示，执行热处理，由此使留在铜膜26中的锰(Mn)沉积在第一电极11的表面上，并且与大气中的氧反应，以在第一电极11的表面上形成氧化锰层29。氧化锰层29具有扩散防止层的功能，并且兼做存储层12。因此，在氧化锰层29中形成存储层12。存储层12形成为与氧化锰层27连续。所希望的是，设定存储层12为薄的，具体地讲，厚度为2nm以下。
如图7E所示，在第一绝缘膜21上和存储层12上，形成离子源层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素中的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中至少一种的离子或者接收提供给存储层12的离子的层。
接下来，如图7F所示，在离子源层13上，形成第二绝缘层230。然后，通过光刻技术或蚀刻技术，在第二绝缘层230中，在与第一电极11相对的位置形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
这样，构造了电阻变化型的半导体存储装置3。
在半导体存储装置3的制造方法中，半导体存储装置3的扩散防止层31由氧化锰形成。因此，甚至在给扩散防止层31施加强电场时，也防止锰在离子源层13中扩散。因此，可以抑制半导体存储装置3的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
另外，存储层12由氧化锰形成。因此，甚至在第一电极11的表面侧上，也能防止氧扩散进入第一电极11中，并且也可以防止第一电极11中的铜扩散到外面。
此外，通过第一热处理在第一电极11的侧壁部分上形成氧化锰层27，在随后执行化学机械抛光时，可以防止铜膜26(包括种子层25)剥离。出于这样的原因，通过第一热处理在第一电极11的侧壁部分上形成氧化锰层27，然后执行化学机械抛光。此后，通过第二热处理在第一电极11的表面上形成氧化锰层29。
另外，因为形成在第一电极11上的氧化锰层29用作扩散防止层和存储层12，所以可以取消形成存储层12的工艺，结果，可以预期成本的降低。
<8.第八实施例>
(半导体存储装置制造方法的一个示例)
参考图8A至8F的制造工艺截面图，描述根据本发明第八实施例的半导体存储装置制造方法的示例。图8A至8F示出了上面参考图4描述的半导体存储装置4的制造方法。
如图8A所示，在基板10上形成的绝缘膜40的最上层中，例如在绝缘膜41中形成第一配线51。例如，第一配线51由铜配线形成。在第一配线51的每个侧部上，形成扩散防止层52。
在绝缘膜40上，形成覆盖第一配线51的第一绝缘膜21。例如，第一绝缘膜21由硅碳氮化物膜22和氧化硅(TEOS)膜23的层叠膜形成。除了氧化硅膜和硅碳氮化物膜外，下述膜可以用作第一绝缘膜21。例如，可以采用无机绝缘膜，如氮化硅膜、氮氧化硅膜、氟氧化硅膜、氧化铝膜(Al2O3)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锆(ZrO2)。另外，可以采用用于通常半导体装置的绝缘膜，例如，诸如非晶氟树脂和聚芳醚氟基树脂(polyarylether-fluoride-based resin)的氟基有机绝缘材料、诸如聚芳醚、聚对二甲苯(poly-para-xylylene)和聚酰亚胺的芳香族有机绝缘材料或类似物。
在第一绝缘膜21中，形成到达第一配线51的第一开口部分220。第一开口部分220通过通常半导体制造工艺中通常执行的采用抗蚀剂掩模的蚀刻形成。
接下来，在第一开口部分22中形成扩散防止层31。扩散防止层31可以由诸如钨(W)和氮化钨(WN)的钨基阻挡金属层、诸如锆和氮化锆的锆基阻挡金属层、诸如铪和氮化铪的铪基阻挡金属层或者诸如钌(Ru)或氮化钌(RuN)的钌基阻挡金属层形成。应当注意的是，对于阻挡金属层，不采用诸如钽和氮化钽的钽基材料或者诸如钛和氮化钛的钛基材料。通过溅射或化学气相沉积等形成扩散防止层31。
随后，在扩散防止层31的表面上，形成由铜锰合金层形成的种子层25。
例如，种子层25通过溅射法由铜锰合金制作。具体地讲，例如，通过溅射法，采用包含约2at％至10at％的Mn的铜锰(Cu-Mn)合金靶，种子层25形成为具有30nm至80nm的厚度。
接下来，如图8B所示，通过镀覆法，隔着种子层25，铜膜26填充在第一开口部分220中，并且铜膜26形成在第一绝缘膜21上。
接下来，如图8C所示，去除形成在第一绝缘膜21上的多余铜膜26。例如，通过化学机械抛光(CMP)执行去除工艺。结果，在第一开口部分220中，隔着氧化锰层27形成由铜膜26(包括种子层25)形成的第一电极11。
此外，形成在第一开口部分220侧壁上的扩散防止层防止铜的扩散。
结果，可以形成扩散防止层31，而不采用现有技术中采用的钽基或钛基阻挡金属。
接下来，如图8D所示，执行热处理，由此使铜膜26中的锰(Mn)沉积在第一电极11的表面上，并且与大气中的氧反应，从而氧化锰层29自形成在第一电极11的表面上。例如，在300℃至400℃下执行热处理。具体地讲，例如，在350℃下执行热处理30分钟。氧化锰层29具有扩散防止层的功能，并且兼做存储层12。因此，存储层12形成在氧化锰层29中。存储层12形成为与扩散防止层31连接。所希望的是，设定存储层12是薄的，具体地讲，厚度为2nm以下。
如图8E所示，在第一绝缘膜21上和存储层12上，形成等离子层13。离子源层13包含铜(Cu)、银(Ag)和锌(Zn)中的至少一种和诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一种。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。
从而，离子源层13包含Cu、Ag和Zn元素的至少一种。就是说，离子源层13用作给存储层12提供Cu、Ag和Zn中的至少一种的离子或者接收提供给存储层12的离子的层。
接下来，如图8F所示，在离子源层13上，形成第二绝缘层230。然后，通过光刻技术或蚀刻技术，在第二绝缘层230上与第一电极11相对的位置，形成到达离子源层13的第二开口部分24。第二绝缘层230可以由能用作第一绝缘膜21的类似材料制作。
通过第二开口部分24，在第一电极11上面的离子源层13上形成第二电极14。第二电极14可以由类似于第一电极11的导电材料制作。
这样，构造了电阻变化型的半导体存储装置4。
在半导体存储装置4的制造方法中，扩散防止层31由钨基阻挡金属层、锆基阻挡金属层、铪基阻挡金属层或钌基阻挡金属层形成。因此，甚至在给扩散防止层31施加强电场时，也防止扩散防止层31中的金属在离子源层13中扩散。因此，可以抑制半导体存储装置4的性能下降，并且具有可提供高性能电阻改变型半导体存储装置的优点。
另外，存储层12由氧化锰形成。因此，甚至在第一电极11的表面侧上，也能防止氧扩散进入第一电极11中，并且也可以防止第一电极11中的铜扩散到外面。
此外，通过在第一电极11的侧壁部分上形成钨基或钌基阻挡金属层的扩散防止层31，在随后执行化学机械抛光时，可以防止铜膜26(包括种子层25)剥离。
另外，因为形成在第一电极11上的氧化锰层29用作扩散防止层和存储层12，所以可以取消形成存储层12的工艺，结果，可以预期成本的降低。
例如，上述的半导体存储装置1至4通过以矩阵图案形成来构造存储装置(存储器)。
具体地讲，例如，第二电极14对行方向上的存储单元共用地形成，而连接到第一电极11的配线对列方向上的存储单元共用地形成。通过选择施加电势且引起电流流动的配线和第二电极，选择执行记录的存储单元。使电流流入包括选择的存储单元的半导体存储装置1至4中，结果记录了信息，或者可以删除所记录的信息。
另外，半导体存储装置1至4能容易、稳妥地实现信息记录和信息读取，并且具有优良的特性，特别是在高温环境下的长期数据保持稳定性。
此外，半导体存储装置1至4甚至被小型化时也使其易于记录信息或读取所记录的信息。
因此，通过采用半导体存储装置1至4构造存储装置，可以实现存储装置的集成(高密度化)或者尺寸减小。
本申请包含2009年1月29日提交日本专利局的日本专利申请JP2009-017471中公开的相关主题，将其全部内容引用结合于此。
本领域的技术人员应当理解的是，在权利要求或其等同特征的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (10)

1.一种半导体存储装置，包括：
第一电极，通过埋设在形成于基板上的绝缘膜中而形成；
第二电极，形成为与该第一电极相对；
存储层，形成在该第一电极和该第二电极之间，该存储层设在该第一电极侧；
离子源层，形成在该存储层和该第二电极之间；以及
扩散防止层，由该绝缘膜和该第一电极之间的氧化锰层形成。
2.根据权利要求1所述的半导体存储装置，
其中由该氧化锰层形成的该扩散防止层连续地形成在该第一电极和该存储层之间的界面中。
3.根据权利要求1所述的半导体存储装置，
其中该存储层由金属氧化物膜形成。
4.根据权利要求1所述的半导体存储装置，
其中该存储层形成在该第一电极和该离子源层之间的界面中，并且由与该扩散防止层连续的氧化锰层形成。
5.根据权利要求1所述的半导体存储装置，
其中该扩散防止层由钨层、氮化钨层、锆层、氮化锆层、铪层、氮化铪层、钌层和氮化钌层之一形成，而取代该氧化锰层。
6.一种半导体存储装置，包括：
第一电极，通过埋设在形成于基板上的绝缘膜中而形成；
第二电极，形成为与该第一电极相对；
存储层，由该第一电极和该第二电极之间的氧化锰层形成，该存储层设在该第一电极侧；
离子源层，形成在该存储层和该第二电极之间；以及
扩散防止层，由钨层、氮化钨层、钌层和氮化钌层中的至少一种形成，该扩散防止层形成在该绝缘膜和该第一电极之间，并且与该存储层连接。
7.一种制造半导体存储装置的方法，包括：
在基板上形成的绝缘膜中形成开口部分；
在该开口部分的内表面上形成种子层，该种子层由铜锰合金层形成；
隔着该种子层在该开口部分中埋设铜膜，并且在该绝缘膜上形成该铜膜；
通过热处理，在该种子层的该绝缘膜侧的表面中形成氧化锰层；
通过去除该绝缘膜上多余的该铜膜和形成在该铜膜上的该氧化锰层，隔着扩散防止层在该开口部分中形成第一电极，该第一电极由该铜膜形成，该扩散防止层由该氧化锰层形成；
在该第一电极和该绝缘层上形成存储层；
在该存储层上形成离子源层；以及
在该离子源层上形成第二电极。
8.一种制造半导体存储装置的方法，包括：
在基板上形成的绝缘膜中形成开口部分；
在该开口部分的内表面上形成种子层，该种子层由铜锰合金层形成；
隔着该种子层在该开口部分中埋设铜膜，并且在该绝缘膜上形成该铜膜；
通过热处理，在该种子层的该绝缘膜侧的表面中形成氧化锰层；
通过去除该绝缘膜上多余的该铜膜和形成在该铜膜上的该氧化锰层，隔着扩散防止层在该开口部分中形成第一电极，该第一电极由该铜膜形成，该扩散防止层由该氧化锰层形成；
通过热处理在该第一电极的表面上形成氧化锰层；
在该绝缘层上以及隔着形成于该第一电极的表面上的该氧化锰层在该第一电极上形成存储层；
在该存储层上形成离子源层；以及
在该离子源层上形成第二电极。
9.一种制造半导体存储装置的方法，包括：
在基板上形成的绝缘膜中形成开口部分；
在该开口部分的内表面上形成种子层，该种子层由铜锰合金层形成；
隔着该种子层在该开口部分中埋设铜膜，并且在该绝缘膜上形成该铜膜；
通过热处理，在该种子层的该绝缘膜侧的表面中形成氧化锰层；
通过去除该绝缘膜上多余的该铜膜和形成在该铜膜上的该氧化锰层，隔着扩散防止层在该开口部分中形成第一电极，该第一电极由该铜膜形成，该扩散防止层由该氧化锰层形成；
通过热处理在该第一电极的表面上形成存储层，该存储层由氧化锰层形成；
在该存储层上形成离子源层；以及
在该离子源层上形成第二电极。
10.一种制造半导体存储装置的方法，包括：
在基板上形成的绝缘膜中形成开口部分；
在该开口部分的内表面上形成扩散防止层，该扩散层由钨层、氮化钨层、锆层、氮化锆层、铪层、氮化铪层、钌层和氮化钌层中的至少一种形成；
隔着该扩散防止层在该开口部分的内表面上形成种子层，该种子层由铜锰合金层形成；
隔着该种子层在该开口部分中埋设铜膜，并且在该绝缘膜上形成该铜膜；
通过去除该绝缘膜上多余的该铜膜、该种子层和该扩散防止层，隔着该扩散防止层在该开口部分中形成第一电极，该第一电极由该种子层和该铜膜形成；
通过热处理在该第一电极的表面上形成存储层，该存储层由氧化锰层形成，该氧化锰层与该扩散防止层连接；
在该绝缘膜上和该存储层上形成离子源层；以及
在该离子源层上形成第二电极。
CN201010106245A 2009-01-29 2010-01-29 半导体存储装置及其制造方法 Pending CN101794861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009017471A JP2010177393A (ja) 2009-01-29 2009-01-29 半導体記憶装置およびその製造方法
JP017471/09 2009-01-29

Publications (1)

Publication Number Publication Date
CN101794861A true CN101794861A (zh) 2010-08-04

Family

ID=42353427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010106245A Pending CN101794861A (zh) 2009-01-29 2010-01-29 半导体存储装置及其制造方法

Country Status (3)

Country Link
US (1) US20100187493A1 (zh)
JP (1) JP2010177393A (zh)
CN (1) CN101794861A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544364A (zh) * 2010-12-09 2012-07-04 索尼公司 存储元件和存储装置
CN102856492A (zh) * 2011-06-30 2013-01-02 索尼公司 存储元件、其制造方法以及存储装置
CN104916657A (zh) * 2014-03-10 2015-09-16 株式会社东芝 非易失性存储器器件及其制造方法
CN110323331A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN112259682A (zh) * 2019-07-22 2021-01-22 华邦电子股份有限公司 存储器装置及其制造方法
WO2021084408A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Low forming voltage non-volatile memory (nvm)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686390B2 (en) * 2009-11-30 2014-04-01 Panasonic Corporation Nonvolatile memory element having a variable resistance layer whose resistance value changes according to an applied electric signal
JP2011124511A (ja) 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5648406B2 (ja) 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
JP5439420B2 (ja) * 2011-03-22 2014-03-12 株式会社東芝 記憶装置
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US9496491B2 (en) * 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9530823B2 (en) * 2013-09-12 2016-12-27 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9257640B2 (en) * 2013-09-12 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
JP2015060890A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
JP6489480B2 (ja) * 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
JPWO2016084349A1 (ja) * 2014-11-25 2017-09-07 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
JP2021048310A (ja) * 2019-09-19 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
CN115699572A (zh) * 2020-05-28 2023-02-03 株式会社村田制作所 弹性波装置
CN115668767A (zh) * 2020-05-28 2023-01-31 株式会社村田制作所 弹性波装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697175A (zh) * 2004-02-27 2005-11-16 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
US20060126423A1 (en) * 2004-12-14 2006-06-15 Sony Corporation Memory element and memory device
CN1945799A (zh) * 2006-11-01 2007-04-11 哈尔滨工程大学 半导体器件铜电极的图形化方法
CN101075578A (zh) * 2006-05-18 2007-11-21 台湾积体电路制造股份有限公司 集成电路的制造方法
CN101312154A (zh) * 2007-01-18 2008-11-26 三星电子株式会社 具有金属互连的半导体器件、制造方法及半导体集群设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
WO2009015297A1 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Multistate nonvolatile memory elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697175A (zh) * 2004-02-27 2005-11-16 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
US20060126423A1 (en) * 2004-12-14 2006-06-15 Sony Corporation Memory element and memory device
CN101075578A (zh) * 2006-05-18 2007-11-21 台湾积体电路制造股份有限公司 集成电路的制造方法
CN1945799A (zh) * 2006-11-01 2007-04-11 哈尔滨工程大学 半导体器件铜电极的图形化方法
CN101312154A (zh) * 2007-01-18 2008-11-26 三星电子株式会社 具有金属互连的半导体器件、制造方法及半导体集群设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544364A (zh) * 2010-12-09 2012-07-04 索尼公司 存储元件和存储装置
CN102544364B (zh) * 2010-12-09 2015-11-25 索尼公司 存储元件和存储装置
CN102856492A (zh) * 2011-06-30 2013-01-02 索尼公司 存储元件、其制造方法以及存储装置
CN104916657A (zh) * 2014-03-10 2015-09-16 株式会社东芝 非易失性存储器器件及其制造方法
CN104916657B (zh) * 2014-03-10 2018-04-03 东芝存储器株式会社 非易失性存储器器件及其制造方法
CN110323331A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110323331B (zh) * 2018-03-29 2023-12-12 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN112259682A (zh) * 2019-07-22 2021-01-22 华邦电子股份有限公司 存储器装置及其制造方法
WO2021084408A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Low forming voltage non-volatile memory (nvm)
GB2605288A (en) * 2019-11-01 2022-09-28 Ibm Low forming voltage non-volatile memory (NVM)

Also Published As

Publication number Publication date
JP2010177393A (ja) 2010-08-12
US20100187493A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
CN101794861A (zh) 半导体存储装置及其制造方法
US10283702B2 (en) Methods for resistive random access memory (RRAM)
US7825396B2 (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US8168538B2 (en) Buried silicide structure and method for making
US7397060B2 (en) Pipe shaped phase change memory
US7786461B2 (en) Memory structure with reduced-size memory element between memory material portions
TWI489622B (zh) Memory elements and memory devices
US7569844B2 (en) Memory cell sidewall contacting side electrode
US9972660B2 (en) 3D phase change memory with high endurance
US8687404B2 (en) Memory element and drive method for the same, and memory device
JP4539885B2 (ja) 記憶素子および記憶装置
US20070111429A1 (en) Method of manufacturing a pipe shaped phase change memory
US20080191186A1 (en) Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
US8685786B2 (en) Method of manufacturing a semiconductor memory device having a resistance change memory layer
JP5724651B2 (ja) 記憶素子および記憶装置
JP2011151085A (ja) 記憶素子および記憶装置
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP4552745B2 (ja) 記憶素子及びその製造方法
US9070878B2 (en) Pinched center resistive change memory cell
JP4872469B2 (ja) 記憶素子の製造方法
CN112216792B (zh) 电子设备及制造电子设备的方法
JP4692383B2 (ja) 記憶素子及び記憶装置
JP2009129992A (ja) 記憶素子の製造方法および記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100804