JP4552745B2 - 記憶素子及びその製造方法 - Google Patents
記憶素子及びその製造方法 Download PDFInfo
- Publication number
- JP4552745B2 JP4552745B2 JP2005137533A JP2005137533A JP4552745B2 JP 4552745 B2 JP4552745 B2 JP 4552745B2 JP 2005137533 A JP2005137533 A JP 2005137533A JP 2005137533 A JP2005137533 A JP 2005137533A JP 4552745 B2 JP4552745 B2 JP 4552745B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- memory cell
- film
- ion source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
特に、メモリの高密度・大容量化は、ますます重要な課題となっており、今後のさらなる微細化・配線等の多層化に対応するプロセス技術が必要となる。
また、DRAMは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報(データ)を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
この記憶素子は、2つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である(例えば特許文献1、非特許文献1参照)。
これは、使用する研磨装置の使用条件や制御性、研磨用スラリーの選択性、研磨パッドの弾力性や緻密度合い等、多種多様の組み合わせが存在し、これらを組み合わせた際の総合的な技術開発には非常に長い時間がかかること等から、異なる材料において研磨レートを合わせることが難しいためである。
しかし、プラグ層のタングステンは、多結晶であるため、表面性が均一ではなく、また、CMP法による研摩によって、プラグ層の表面性にバラツキが生じたり、周囲の絶縁層との境界部に段差が生じたりする。
そして、抵抗値が変化する記録膜の膜厚が数nmと薄いため、プラグ層の表面の粗度が記録膜の電気特性に影響を与えてしまうことになる。
また、抵抗変化素子が、絶縁層に形成された孔内に埋め込まれたプラグ層上に形成され、プラグ層の表面凹凸の段差のピーク値が9nm以下であることにより、プラグ層の表面の凹凸が小さく、記憶素子を製造する際に、抵抗変化素子の各層を良好な状態で形成することができる。
従って、メモリセルのサイズを微細化しても、記憶素子を容易に歩留まり良く製造することができため、メモリセルの密度を高めることが可能になる。これにより、記憶素子の記憶容量の増大や、メモリの小型化を図ることが可能になる。
このように構成されていることにより、抵抗変化素子の抵抗値を、高抵抗と低抵抗の間で可逆的に変化させることができ、抵抗変化素子の抵抗状態を、情報としてメモリセルに記憶させることができる。
なお、「表面凹凸の段差のピーク値」とは、表面の凹凸による段差において、最高点と最低点との高さの差を示している。
このように構成されていることにより、下地金属層の表面凹凸の段差のピーク値が9nm以下と、下地金属層の表面の凹凸が小さくなっているため、記憶素子を製造する際に、抵抗変化素子の各層を良好な状態で形成することができる。
絶縁層の材料としては、例えば、酸化シリコンや酸化アルミニウム等が挙げられる。
下地金属層の材料としては、配線層等の材料として使用されている金属材料が使用可能であり、例えば、Al,Cu,W等の金属元素やその合金が挙げられる。
このような構成の抵抗変化素子としては、様々な構成が提案されており、例えば前述した特許文献1や非特許文献1に記載されている構成のように、2つの電極の間に、Ag,Cu,Zn等のイオン源となる金属元素を含むイオン導電体を挟んだ構造の抵抗変化素子としてもよい。
この抵抗変化素子において、さらに、高抵抗層の膜厚が1nm〜7nmの範囲内である構成とすることにより、高抵抗層が薄いため、比較的小さい電圧・電流で抵抗変化素子の抵抗値を変化させることが可能になると共に、下地の表面状態の影響が大きくなることから、下地金属層の表面凹凸の段差のピーク値が9nm以下と小さいことによる効果が大きくなる。
そして、絶縁層に形成された孔内を埋めて金属層を形成し、絶縁層上の金属層を除去し、この金属層の表面を平滑化して、その後、金属層上に抵抗変化素子を形成する。
絶縁層に形成された孔内を埋めて金属層を形成し、絶縁層上の金属層を除去することにより、金属層が絶縁層に形成された孔内のみに残る。さらに、金属層の表面を平滑化した後に、金属層上に抵抗変化素子を形成することにより、金属層の表面が平滑化されているので、抵抗変化素子の各層を良好な状態で形成することができる。
このようにしたときには、イオンミリング装置を用いたエッチングによって、絶縁層と金属層との段差や金属層の表面の凹凸が低減される。
図3Aの状態では、導電層21の上面が、絶縁層22の上面よりも高くなっており、導電層21の上部が凸形状となっている。この形状は、CMP法における研摩レートが、導電層21の材料に対して、絶縁層22の材料の方が高いために生じているものである。
ここで使用するレジスト24の特徴としては、凹凸を有する表面の極狭い領域まで隙間無く覆うことが可能であること、凹凸による段差量を完全に覆う程度の厚みを成す粘度の選定が容易にできること、レジスト24自体の表面には凹凸が無く平滑な形状とすることが容易であること、レジスト24のエッチングレートが絶縁層22の材料のエッチングレートと略同等であることが挙げられる。
このとき、ウェハ表面に対して垂直な方向から傾斜させた角度でイオンを入射させてエッチングを行うと共に、ウェハを自転させてイオンの入射方向を変化させる。
図2Cは、このエッチングの途中であり、絶縁層22上のレジスト24が除去された状態を示している。図中矢印25は入射するイオンを示し、矢印26はウェハの自転によるイオンの入射方向の回転を示している。ウェハの自転により矢印26で示すように、360°方向からエッチングされることになる。
そして、図2Cに示す状態からは、レジスト24と同時に絶縁層22に対してもエッチング処理が行われることから、段差量を減少させることが可能となる。
この場合、レジスト24がなくなった後に、表面にレジスト24を塗布して図2Bに示した状態にして、再度上述したエッチング工程を行うことにより段差量をさらに1/2にすることができる。
即ち、エッチング工程を繰り返すことにより、その回数と割合に応じて、段差量を低減することが可能となる。
ここで使用するレジスト24の特徴としては、凹凸を有する表面の極狭い領域まで隙間無く覆うことが可能であること、凹凸による段差量を完全に覆う程度の厚みを成す粘度の選定が容易にできること、レジスト24自体の表面には凹凸が無く平滑な形状とすることが容易であること、絶縁層22の材料とレジスト24とのエッチングレートのバランスが同等であることが挙げられる。
図3Cは、このエッチングの途中であり、導電層21上のレジスト24が除去された状態を示している。図中矢印25及び矢印26については、図2Cと同様である。
そして、図3Cに示す状態からは、レジスト24と同時に導電層21に対してもエッチング処理が行われることから、段差量を減少させることが可能となる。
この場合、レジスト24がなくなった後に、表面にレジスト24を塗布して図3Bに示した状態にして、再度上述したエッチング工程を行うことにより段差量をさらに1/2にすることができる。
即ち、エッチング工程を繰り返すことにより、その回数と割合に応じて、段差量を低減することが可能となる。
同様に、レジスト24のエッチングレートが、絶縁層22の絶縁材料のエッチングレートよりも低ければ、図2Aの凹形状から図3Aの凸形状を形成することも可能となる。
各材料におけるエッチングレートの値には上限及び下限があるが、この特性を利用して、異なる材質間でエッチングレートが同等となる角度を選定することや、異なる材質間でエッチングレートが特定の比率となる角度を選定することも可能である。
従って、導電層21と絶縁層22とにおいて、イオンミリング装置によるエッチングのイオンの入射角度を設定することにより、凹部や凸形状を効果的に平滑化することが可能である。
この状態において、表面をAFM(原子間力顕微鏡)で観察したところ、図2Aの断面図と同様に、導電層22の部分が周囲の絶縁層22に対して凹部23となっている状態が観察された。これは、CMP法による研磨レートが、導電層22の導電性材料では大きく、周囲の絶縁層21では小さいことによる。凹部23の深さは、最も深い部分で20nmもあった。
そして、この状態において、表面をAFM(原子間力顕微鏡)で観察したところ、実際に約80%程度段差が低減されたことが確認できている。また、絶縁層22と導電層21との間の段差のみならず、導電層21の表面に存在していた微細な凹凸に関しても、その段差量の低減が同時に行われていることが確認できた。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を図1に示す。
この記憶素子は、メモリセルを構成する抵抗変化素子10が多数アレイ状に配置されて構成されている。
そして、金属元素が後述するようにイオン化することにより、抵抗変化素子10の抵抗値が変化する。即ち、この金属元素(Ag,Cu,Zn)はイオン源となるものである。
具体的には、例えば、酸化珪素、窒化珪素、希土類酸化膜、希土類窒化膜、アモルファスシリコン、アモルファスゲルマニウム、さらには、アモルファスカルコゲナイド等の材料を用いることが可能である。
アモルファスカルコゲナイド薄膜の中では、GeTeは非常に抵抗率が低く、1×104Ωcm程度である。これに対して、例えば、GeSeは1×1013Ωcm程度であり、GeSTeは1×1011Ωcm程度である(「機能材料」1990年5月号p76参照)。
このように、GeTeを母材とする材料、或いはTeを含有する材料に、Cu,Gd等の金属を含有させることにより、抵抗を低くすることができる。そして、厚さ20nm、セル面積0.4μm2のCuTeGeGd膜の抵抗値は、100Ω程度以下とすることが可能である。
これに対して、高抵抗膜2に用いられるガドリニウム酸化膜の抵抗値は高く、比較的薄い膜厚でも容易に100kΩ以上、さらには1MΩとすることが可能である。
このMOSトランジスタTrは、半導体基板11内の素子分離層12により分離された領域に形成されたソース/ドレイン領域13と、ゲート電極14とから成る。ゲート電極14の壁面には、サイドウォール絶縁層が形成されている。
また、ゲート電極14は、記憶素子の一方のアドレス配線であるワード線WLを兼ねている。
そして、MOSトランジスタTrのソース/ドレイン領域13の一方と、抵抗変化素子10の高抵抗膜2とが、プラグ層15と3層の金属配線層16とを介して、電気的に接続されている。プラグ層15及び金属配線層16は、図示しないが厚い絶縁層に埋め込まれて形成されている。
MOSトランジスタTrのソース/ドレイン領域13の他方は、プラグ層15を介して金属配線層16に接続されている。この金属配線層16は、記憶素子の他方のアドレス配線であるビット線(図示せず)に接続される。
そして、共通に形成された上部電極4は、プレート電極PLとなるものである。
これにより、プラグ層15の表面凹凸の段差のピーク値が9nm以下と小さくなっており、プラグ層15の表面が充分に平滑化されているため、プラグ層15の上に接して形成される、抵抗変化素子10の高抵抗膜2の膜厚を薄くしたときでも、良好に高抵抗膜2を成膜することが可能となる。
また、絶縁層とプラグ層15との段差も9nm以下と小さくなっているため、絶縁層及びプラグ層15の上に接して形成される、抵抗変化素子10の高抵抗膜2の膜厚を薄くしたときでも、良好に高抵抗膜2を成膜することが可能となる。
ワード線WLにより選択用のMOSトランジスタTrのゲートをオン状態として、ソース/ドレイン領域13に接続されたビット線に電圧を印加すると、MOSトランジスタTrのソース/ドレイン領域13を介して、高抵抗膜2のうち選択されたメモリセルの抵抗変化素子10の部分に電圧が印加される。
そして、高抵抗膜2の膜厚を、例えば数nm程度と非常に薄くすることにより、隣接するメモリセル間の干渉を抑制することが可能となる。
このとき、選択したメモリセルに対して印加する電圧或いは電流は、抵抗変化素子10の抵抗値の状態が遷移する電圧或いは電流の閾値よりも小さくする。
本実施の形態の記憶素子は、例えば次のようにして、製造することができる。
その後、表面を覆って絶縁層を形成する。
次に、この絶縁層にビアホールを形成する。
続いて、CVD法或いはメッキ等の方法により、ビアホールの内部を、例えばW,WN,TiW等の電極材で充填する。
次に、表面をCMP法等により平坦化する。
そして、これらの工程を繰り返すことにより、プラグ層15・金属配線層16を形成することができる。
この表面の平滑化工程では、図2や図3に示したイオンミリング装置によるエッチング方法を用いることができる。
例えば、高抵抗膜2として、厚さ4nmのガドリニウム酸化膜を堆積させる。このガドリニウム酸化膜は、金属ガドリニウム膜を堆積させた後に、熱酸化或いは、酸素含有プラズマ雰囲気中でのプラズマ酸化等を行うことにより形成することができる。
或いは、例えば、高抵抗膜2として、希土類酸化膜、希土類窒化膜、窒化珪素膜、酸化珪素膜を堆積させる。これらの膜は、所謂反応性スパッタリングやCVD法等により形成することができる。
このようにして、図1に示した記憶素子を製造することができる
従って、メモリセルのサイズを微細化しても、記憶素子を容易に歩留まり良く製造することができため、メモリセルの密度を高めることが可能になる。これにより、記憶素子の記憶容量の増大や、メモリの小型化を図ることが可能になる。
従って、抵抗変化素子10に、高温下で膜構造の変化等を生じる材料をも使用することが可能となる。
ウェハ上に、メモリセルが2次元アレイ状に配置され、図1に示したように抵抗変化素子10の各層2,3,4が共通に形成された記憶素子を作製した。
本発明に対する比較例として、CMP法による研磨を行った後の状態で、抵抗変化素子10の高抵抗膜2を形成し、さらに抵抗変化素子10の各層3,4を形成したウェハを2つ作製し、それぞれサンプルNo.1とサンプルNo.2とした。
本発明の第1の実施例として、CMP法による研磨を行った後に、さらに、図2A〜図2Dに示したようなエッチング工程を行って、プラグ層15の表面を平滑化してから、抵抗変化素子10の高抵抗膜2を形成し、さらに抵抗変化素子10の各層3,4を形成したウェハを2つ作製し、それぞれサンプルNo.3とサンプルNo.4とした。
No.1〜No.5の各サンプルのウェハに対して、それぞれウェハ中の30個のメモリセルを抽出して、各メモリセルに対して、選択用のMOSトランジスタTrのゲート電圧を2.5Vとし、記録電圧(抵抗変化素子10の電圧降下及びMOSトランジスタTrのソース/ドレイン電圧降下の和)を1.5Vとし、最大記録電流を約270μAとし、記録パルス幅を1ミリ秒として、測定対象のメモリセルの抵抗変化素子10に情報の記録を行った。
その後、低抵抗状態(いわゆる記録状態)における抵抗値を測定した。
ここで、測定した抵抗値は、抵抗変化素子10の抵抗と、MOSトランジスタTrのオン抵抗との和であり、読み出し電圧0.1Vにて測定を行った。
また、No.1〜No.5の各サンプルのウェハに対して、表面凹凸の測定を行った。
AFM(原子間力顕微鏡)を用いて、ウェハの断面を観察することにより、表面粗さと表面凹凸の最大値を測定した。そして、測定領域の表面粗さの平均値を算出して、平均表面粗さRaとした。
従って、これらのサンプルの抵抗変化素子を用いてメモリを構成した場合には、メモリの記憶容量を大きくすると、不良ビットが発生する確率が高くなる。
しかしながら、この特性測定に用いた記憶素子の構成においては、抵抗値が5kΩ以上であると、記録された情報の保存特性が充分ではなくなる、という結果が得られているため、表1の抵抗値のバラツキ程度でも、不良ビットが発生すると考えられる。
Claims (4)
- 絶縁層と、
前記絶縁層に形成された孔内に埋め込まれて、メモリセル毎に分離して形成され、タングステン又は窒化タングステンから成り、表面凹凸の段差のピーク値が9nm以下であるプラグ層と、
前記プラグ層の上に、メモリセルアレイの部分全体にわたり共通に形成され、ガドリニウム酸化膜から成り、膜厚が1nm〜7nmの範囲内である高抵抗層と、
前記高抵抗層の上に、メモリセルアレイの部分全体にわたり共通に形成され、Ag,Cu,Znから選ばれた1種以上の元素及びS,Se,Teから選ばれた1種以上の元素を含むイオン源層と、
前記イオン源層上に、メモリセルアレイの部分全体にわたり共通に形成された、上部電極と、
前記高抵抗層と前記イオン源層との積層から成り、前記プラグ層及び前記上部電極の2つの電極間に極性の異なる電位を印加することにより、可逆的に抵抗値が変化する記録層と、
前記プラグ層と、前記記録層と、前記上部電極とを含み、メモリセルを構成する抵抗変化素子とを含む
記憶素子。 - 前記イオン源層が、CuGeTeGd膜又はCuGeTe膜から成る、請求項1に記載の記憶素子。
- 2つの電極の間に記録層を有して成り、前記2つの電極に極性の異なる電位を印加することによって、可逆的に前記記録層の抵抗値が変化する抵抗変化素子により、それぞれのメモリセルが構成された記憶素子を製造する際に、
絶縁層に形成された孔内を埋めて、タングステン層又は窒化タングステン層を形成し、
前記絶縁層上の前記タングステン層又は前記窒化タングステン層を除去し、
レジストを用いて前記タングステン層又は前記窒化タングステン層を含む部分を少なくとも覆い、
イオンミリング装置を用いて、表面をエッチングすることにより、前記タングステン層又は前記窒化タングステン層の表面を平滑化して、前記タングステン層又は前記窒化タングステン層の表面凹凸の段差のピーク値を9nm以下にして、メモリセル毎に分離されたプラグ層を形成し、
前記プラグ層上に、ガドリニウム酸化膜から成り、膜厚が1nm〜7nmの範囲内である高抵抗層を、メモリセルアレイの部分全体にわたり共通に形成し、
前記高抵抗層上に、Ag,Cu,Znから選ばれた1種以上の元素及びS,Se,Teから選ばれた1種以上の元素を含むイオン源層を、メモリセルアレイの部分全体にわたり共通に形成し、
前記イオン源層上に上部電極を、メモリセルアレイの部分全体にわたり共通に形成して、前記プラグ層からなる下部電極と、前記高抵抗層及び前記イオン源層から成る記録層と、前記上部電極とを含む前記抵抗変化素子を形成する
記憶素子の製造方法。 - 前記イオン源層を、CuGeTeGd膜又はCuGeTe膜によって形成する請求項3に記載の記憶素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137533A JP4552745B2 (ja) | 2005-05-10 | 2005-05-10 | 記憶素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137533A JP4552745B2 (ja) | 2005-05-10 | 2005-05-10 | 記憶素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006318982A JP2006318982A (ja) | 2006-11-24 |
JP4552745B2 true JP4552745B2 (ja) | 2010-09-29 |
Family
ID=37539407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137533A Expired - Fee Related JP4552745B2 (ja) | 2005-05-10 | 2005-05-10 | 記憶素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4552745B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065019A (ja) * | 2007-09-07 | 2009-03-26 | Sony Corp | 配線構造、記憶素子およびその製造方法並びに記憶装置 |
CN101527167B (zh) * | 2008-02-01 | 2012-08-15 | 索尼株式会社 | 显示装置 |
WO2010038786A1 (ja) * | 2008-09-30 | 2010-04-08 | 国立大学法人岡山大学 | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 |
KR20110086089A (ko) * | 2008-10-20 | 2011-07-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 실리콘계 나노스케일 크로스바 메모리 |
CN102484113B (zh) * | 2009-08-28 | 2014-11-26 | 松下电器产业株式会社 | 半导体存储装置及其制造方法 |
JP2013251358A (ja) | 2012-05-31 | 2013-12-12 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
WO2003028124A1 (fr) * | 2001-09-25 | 2003-04-03 | Japan Science And Technology Agency | Dispositif electrique comprenant un electrolyte solide |
JP2003298144A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気抵抗効果素子及びその製造方法、磁気ヘッド並びに磁気再生装置 |
JP2004064005A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | 半導体装置の製造方法 |
WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
WO2004100266A1 (ja) * | 2003-05-09 | 2004-11-18 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリおよびその製造方法 |
JP2005025914A (ja) * | 2003-06-12 | 2005-01-27 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
JP2005044848A (ja) * | 2003-07-23 | 2005-02-17 | Toshiba Corp | 磁気メモリ装置および磁気メモリ装置の製造方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2008520105A (ja) * | 2004-11-12 | 2008-06-12 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 他の素子の処理の間のメモリセルの活性層の保護 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628841A (ja) * | 1992-07-08 | 1994-02-04 | Makoto Yano | 化学反応を利用した記憶素子 |
-
2005
- 2005-05-10 JP JP2005137533A patent/JP4552745B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
WO2003028124A1 (fr) * | 2001-09-25 | 2003-04-03 | Japan Science And Technology Agency | Dispositif electrique comprenant un electrolyte solide |
JP2003298144A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気抵抗効果素子及びその製造方法、磁気ヘッド並びに磁気再生装置 |
JP2004064005A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | 半導体装置の製造方法 |
WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
JP2006514393A (ja) * | 2003-03-18 | 2006-04-27 | 株式会社東芝 | プログラマブル抵抗メモリ装置 |
WO2004100266A1 (ja) * | 2003-05-09 | 2004-11-18 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリおよびその製造方法 |
JP2005025914A (ja) * | 2003-06-12 | 2005-01-27 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
JP2005044848A (ja) * | 2003-07-23 | 2005-02-17 | Toshiba Corp | 磁気メモリ装置および磁気メモリ装置の製造方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2008520105A (ja) * | 2004-11-12 | 2008-06-12 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 他の素子の処理の間のメモリセルの活性層の保護 |
Also Published As
Publication number | Publication date |
---|---|
JP2006318982A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830275B2 (ja) | 記憶素子 | |
JP4539885B2 (ja) | 記憶素子および記憶装置 | |
TWI657517B (zh) | 後端金屬層中之集積型電阻式記憶體 | |
US7332370B2 (en) | Method of manufacturing a phase change RAM device utilizing reduced phase change current | |
JP4396621B2 (ja) | 記憶素子及び記憶装置 | |
US7018863B2 (en) | Method of manufacture of a resistance variable memory cell | |
CN101794861A (zh) | 半导体存储装置及其制造方法 | |
US20110155988A1 (en) | Memory element and memory device | |
JP4552745B2 (ja) | 記憶素子及びその製造方法 | |
US9972778B2 (en) | Guided path for forming a conductive filament in RRAM | |
JP5831687B2 (ja) | 記憶装置およびその製造方法 | |
US20130234092A1 (en) | Three dimension programmable resistive random accessed memory array with shared bitline and method | |
JP2006351780A (ja) | 記憶素子及び記憶装置 | |
JPWO2010137339A1 (ja) | メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル | |
US11785786B2 (en) | Trench formation scheme for programmable metallization cell to prevent metal redeposit | |
JP2008072031A (ja) | 不揮発性半導体記憶装置 | |
US20070215987A1 (en) | Method for forming a memory device and memory device | |
CN110854267B (zh) | 阻变存储器及其制造方法 | |
JP4961843B2 (ja) | 記憶素子の製造方法 | |
JP5348108B2 (ja) | 記憶素子 | |
JP4760606B2 (ja) | 記憶素子及び記憶装置 | |
JP4872469B2 (ja) | 記憶素子の製造方法 | |
JP2007165474A (ja) | 記憶素子及び記憶装置 | |
JP2009141151A (ja) | 記憶素子および記憶装置 | |
JP4872526B2 (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |