CN1697175A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1697175A CN1697175A CN 200510052167 CN200510052167A CN1697175A CN 1697175 A CN1697175 A CN 1697175A CN 200510052167 CN200510052167 CN 200510052167 CN 200510052167 A CN200510052167 A CN 200510052167A CN 1697175 A CN1697175 A CN 1697175A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- film
- interlayer dielectric
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在半导体衬底上设置具有开口部分42的层间绝缘膜41。向开口部分42内填埋以Cu为主要成分的布线本体层46。在开口部分内在层间绝缘膜41与布线本体层46之间存在有势垒膜44，势垒膜44以规定的金属元素和层间绝缘膜41的构成元素之间的化合物为主要成分。
Description
技术领域
本发明涉及包括具有以Cu(铜)为主要成分(即大于等于50％)的布线本体层的布线(以下为方便起见也叫做Cu布线)的半导体器件，和用来用势垒自形成工艺形成这样的布线的半导体器件的制造方法，特别是涉及使用金属镶嵌布线构造的半导体器件及其制造方法。
背景技术
近些年来，在硅(Si)半导体集成电路中，为了高速化和高集成化正在开发使用Cu和低介电系数绝缘膜的布线构造。在要实现Cu布线构造的情况下，在用于集成电路的制造的各种热处理中，Cu布线在与周边的绝缘层之间易于产生相互扩散，此外，还因在氧气氛中容易进行反应而形成Cu氧化膜。为此，必须在Cu层(布线本体层)的形成之前，先形成钽(Ta)或氮化钽(TaN)等的扩散势垒膜。特别是像金属镶嵌布线构造那样要在层间绝缘膜内形成埋入Cu层的情况下，Cu向绝缘膜中的扩散就变得更为显著，扩散势垒膜就成为不可或缺。
为了确保Cu布线构造的可靠性，在目前的工艺技术中厚度大于等于10nm的势垒膜是必须的。为了实现今后的布线宽度的缩小化所伴生的布线电阻的降低，每一个产品世代都要求使扩散势垒膜的厚度薄膜化。然而，若使用现有的势垒膜的形成方法，则难于向布线沟或通路孔(布线连接孔)的侧面上均一而且均质地淀积势垒膜。为此，不能确保势垒膜的势垒性或势垒材料与Cu层之间的界面的贴紧性以及由界面扩散形成的电迁徙耐性等的可靠性方面的问题就凸显了出来。
作为解决这些问题同时减少势垒膜的厚度的最终的手段，可以考虑完全省略了现有的势垒膜形成过程的无势垒膜构造。作为形成无势垒膜构造的手段，人们提出了借助于热处理使已添加到Cu层内的合金元素向界面扩散，与绝缘层进行反应形成稳定化合物的方案。
作为迄今为止所报告的主要的合金元素，虽然有Al、Mg和Sn等，但是却存在着任何一种的布线电阻都会大幅度上升的问题。此外，也没有在界面上形成稳定化合物这样的报告。为此，现状是无势垒膜构造尽管作为最终的布线构造是理想的，但是其实现却被判断为是非常困难的。顺便地说，该无势垒膜构造虽然包括在1999年的ITRS(半导体国际工艺路线图)路线图的将来目标内，但是在2001年却被排除在外。
如上所述，以往，在要在层间绝缘膜中形成Cu布线的情况下，为了确保布线构造的可靠性，势垒膜就必不可少。但是，却存在着归因于该势垒膜的存在而招致布线电阻增大或布线的可靠性降低的问题。此外，无势垒膜构造尽管作为最终的布线构造是理想的，但是其实现却是非常困难的。为此，人们希望提供可对布线构造的可靠性提高和低电阻化做出贡献的半导体器件及其制造方法。
以下的文献公开了与本发明相关联的技术。
[专利文献1]特开平2-62035
[非专利文献1]W.A.Lanford et al.，Thin Solid Films，262(1995)234-241
发明内容
本发明的第1方面的半导体器件，具备：
在半导体衬底上配置而且具有开口部分的层间绝缘膜；
埋入到上述开口部分内的以Cu为主要成分的布线本体层；
在上述开口部分内存在于上述层间绝缘膜与上述布线本体层之间的势垒膜，上述势垒膜以规定的金属元素和上述层间绝缘膜的构成元素之间的化合物为主要成分。
本发明的第2方面的半导体器件的制造方法，具备：
在设置于半导体衬底上的层间绝缘膜中形成开口部分的工序；
用包括规定的金属元素的辅助膜把上述开口部分的内表面覆盖起来的工序；
在用上述辅助膜进行覆盖的工序之后，形成以作为布线本体层材料的Cu为主要成分的主膜以便填埋上述开口部分内部的工序；
通过在填埋上述主膜的工序之前或之后进行热处理，使上述辅助膜中的上述规定的金属元素向面对上辅助膜的上述层间绝缘膜的表面扩散，在上述开口部分内在上述层间绝缘膜上形成以上述规定的金属元素与上述层间绝缘膜的构成元素之间的化合物为主要成分的势垒膜的工序。
本发明的第3方面的半导体器件的制造方法，具备：
在设置于半导体衬底上的层间绝缘膜中形成开口部分的工序；
形成以作为布线本体层材料的Cu为主要成分的主膜以便填埋上述开口部分内部的工序；
在填埋上述主膜的工序之后在上述主膜上形成包含规定的金属元素的辅助膜的工序；
通过在形成上述辅助膜的工序之后进行热处理，使上述辅助膜中的上述规定的金属元素向面对上述主膜的上述层间绝缘膜的表面扩散，在上述开口部分内在上述层间绝缘膜上形成以上述规定的金属元素与上述层间绝缘膜的构成元素之间的化合物为主要成分的势垒膜的工序。
附图说明
图1A～C的剖面图按照工序顺序示出了本发明的实施形态1的半导体器件的制造方法的基本构成。
图2A～C的剖面图按照工序顺序示出了本发明的实施形态2的半导体器件的制造方法的基本构成。
图3A～C的剖面图按照工序顺序示出了本发明的实施形态3的半导体器件的制造方法的基本构成。
图4A～C的剖面图按照工序顺序示出了本发明的实施形态4的半导体器件的制造方法的基本构成。
图5A～C的剖面图按照工序顺序示出了本发明的实施形态5的半导体器件的制造方法的基本构成。
图6A～C的剖面图按照工序顺序示出了本发明的实施形态6的半导体器件的制造方法的基本构成。
图7A～C的剖面图按照工序顺序示出了本发明的实施形态7的半导体器件的制造方法的基本构成。
图8A～C的剖面图按照工序顺序示出了本发明的实施形态8的半导体器件的制造方法的基本构成。
图9A～C的剖面图按照工序顺序示出了本发明的实施形态9的半导体器件的制造方法的基本构成。
图10A～C的剖面图按照工序顺序示出了本发明的实施形态10的半导体器件的制造方法的基本构成。
图11A～C的剖面图按照工序顺序示出了本发明的实施形态11的半导体器件的制造方法的基本构成。
图12A～C的剖面图按照工序顺序示出了本发明的实施形态12的半导体器件的制造方法的基本构成。
图13A～C的剖面图按照工序顺序示出了本发明的实施形态13的半导体器件的制造方法的基本构成。
图14的特性图示出了各种Cu合金的电阻对热处理温度的变化。
图15示出了用实施形态1制造的半导体器件的剖面TEM像的显微镜照片。
图16A～F的剖面图按照工序顺序示出了本发明的实施形态14的半导体器件的制造方法。
图17的剖面图示出了实施形态14的变形例的半导体器件。
图18的剖面图示出了本发明的实施形态15的半导体器件。
图19A～C的剖面图按照工序顺序示出了本发明的实施形态16的半导体器件的制造方法。
图20A～E的剖面图按照工序顺序示出了本发明的实施形态17的半导体器件的制造方法。
图21的曲线图示出了实施形态17的变形例的扩散防止膜的氧浓度的分布。
图22A～E的剖面图按照工序顺序示出了本发明的实施形态18的半导体器件的制造方法。
图23的剖面图示出了实施形态18的变形例的半导体器件。
图24A～F的剖面图按照工序顺序示出了本发明的实施形态19的半导体器件的制造方法。
图25的剖面图示出了实施形态14的变形例的半导体器件。
具体实施方式
以下，参看图面对本发明的实施形态进行说明。另外，在以下的说明中，对于那些具有大体上同一功能和构成的构成要素赋予同一标号，仅仅在必要的情况下才进行重复说明。
在以下要说明的本发明的实施形态中，自对准地形成目的为防止Cu向以Cu为主要成分(即大于或等于50％)布线本体层与层间绝缘膜之间扩散的势垒膜。该势垒膜以规定的金属元素α和层间绝缘膜的构成元素之间的化合物为主要成分。该规定的金属元素α可具备从由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组中选择的至少一种元素，特别理想地说可具备Mn。
作为规定的金属元素α，上所举的金属元素，与现有的势垒膜中使用的Ti、Ta或在现有的无势垒工艺技术中所提议的Al、Mg、Sn比，具有以下的优点。即，作为金属元素α所提示的上述的金属元素，易于形成氧化物而且该氧化物具有与层间绝缘膜之间充分的浸润性。为此，可以在布线本体层与层间绝缘膜之间形成均质且厚度薄的稳定的氧化物层。此外，这些元素，由于比起固溶于Cu中来易于析出或易于形成化合物，故不会使布线电阻上升。
层间绝缘膜可具备从由Si、C和F构成的组中选择的至少一种元素和O。具体地说，作为形成层间绝缘膜的材料，可举出SiO2、SiOxCy、SiOxCyHz、SiOxFy等。此外，势垒膜可把从由αxCy、αxSiyOz、αxCyOz和αxFyOz构成的组中选择的材料当作主要成分。在这里，α表示上述的规定的金属元素α。
图1A～C到图13～C的剖面图分别按照工序顺序示出了本发明的不同的实施形态的半导体器件的制造方法的基本构成。在这些实施形态中，为简化说明作为布线本体层的材料使用的是Cu，作为势垒膜用的金属元素α使用的是Mn，作为势垒膜使用的是MnO。另外，在图7中，势垒膜的组成，更为正确地说虽然可用MnxSiyOz(x∶y∶z为1∶1∶3或1∶3∶5)，但是，在这里，考虑到Cu的扩散防止功能，为方便起见单纯地谈及MnO。
(实施形态1)
如图1A所示，首先在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5～100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。合金膜13起着后述的电解电镀Cu主膜时的籽晶层的作用。
其次，对图1A所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。借助于此，合金膜13中的Mn就会受到从Cu中被排出的方向的力，向与合金膜13对面的层间绝缘膜11的表面扩散。然后像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图1B所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。另外，与层间绝缘膜11相反一侧的合金膜13的部分，则变换成Mn的含量少的Cu膜15。
其次，如图1C所示，借助于电解电镀形成作为布线本体层材料的Cu主膜16，向布线沟12内填埋Cu层16a。从此往后虽然未画出来，但是要采用借助于CMP(化学机械抛光)等的平坦化处理研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态2)
如图2A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5到100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。
其次，如图2B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，对图2B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，合金膜13中的Mn就会向与合金膜12对面的层间绝缘膜11的表面扩散。然后，像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图2C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。另外，与层间绝缘膜11相反一侧的合金膜13的部分，与由Cu层16a构成的布线本体层实质上成为一个整体。
从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态3)
如图3A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上按照顺序形成Cu膜17和Mn膜18。Cu膜17和Mn膜18，构成含有规定的金属元素α的多层构造的辅助膜。Cu膜17和Mn膜18，例如要用溅射法分别形成5到100nm、5到100nm的厚度。
其次，对图3A所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图3B所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。另外，在与层间绝缘膜11相反一侧的势垒膜14上，形成Mn的含量少的Cu膜15。
其次，如图3C所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态4)
如图4A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上按照顺序形成Cu膜17和Mn膜18。Cu膜17和Mn膜18，构成含有规定的金属元素α的多层构造的辅助膜。Cu膜17和Mn膜18，例如要用溅射法分别形成5～100nm、5～100nm的厚度。
其次，如图4B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，对图4B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图4C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。
从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态5)
如图5A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上按照顺序形成Cu膜17和Mn膜18。Cu膜17和Mn膜18，构成含有规定的金属元素α的多层构造的辅助膜。Cu膜17和Mn膜18，例如要用溅射法分别形成5～100nm、5～100nm的厚度。
其次，如图5B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，对图5B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图5C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。另外，Cu膜17，与由Cu层16a构成的布线本体层实质上成为一个整体。
从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
作为实施形态5的变形例，如实施形态1和3所示，也可以在形成Cu主膜16之前进行目的为使Mn扩散的热处理。
(实施形态6)
如图6A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成Mn膜(含有规定的金属元素α的辅助膜)18。Mn膜18，例如要用溅射法形成5～100nm的厚度。
其次，如图6B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，对图6B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图6C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。
从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
作为实施形态6的变形例，如实施形态1和3所示，也可以在形成Cu主膜16之前进行目的为使Mn扩散的热处理。
(实施形态7)
如图7A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5到100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。
其次，如图7B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，对图7B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如以体积比计含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，合金膜13中的Mn就会受到从Cu中被排出的方向的力，向与合金膜12对面的层间绝缘膜11的表面扩散，同时，也向Cu主膜16的上侧表面扩散。然后像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O和热处理气氛中的O进行反应。其结果是，如图7C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来，同时使之把Cu主膜16的上侧表面覆盖起来那样地形成以MnO为主要成分的绝缘膜(反应生成物膜)19。
从此往后虽然未画出来，但是要采用借助于CMP等的平坦化处理，与绝缘膜19一起，研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。在实施形态7的情况下，由于Mn也向Cu主膜16的上侧表面扩散，残留于Cu层16a内的Mn几乎都不存在，可以防止布线电阻的上升。
作为实施形态7的变形例，如实施形态4所示，在含有规定的金属元素α的辅助膜由Cu膜17和Mn膜18之间的多层构造构成的情况下，采用在含氧气氛中进行用来使Mn扩散的热处理的办法，也可以得到同样的效果。
(实施形态8)
如图8A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5～100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。
其次，如图8B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，在Cu主膜16的上侧表面上，形成含氧的上侧绝缘膜20，例如SiO2膜或含氧的SiC、SiCN或SiN膜。其次，对图8B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，合金膜13中的Mn就会受到从Cu中被排出的方向的力，向与合金膜12对面的层间绝缘膜11的表面扩散，同时，也向Cu主膜16的上侧表面扩散。然后像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O和作为上侧构成元素的O进行反应。其结果是，如图8C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来，同时使之把Cu主膜16的上侧表面覆盖起来那样地形成以MnO为主要成分的绝缘膜(反应生成物膜)19。
从此往后虽然未画出来，但是要采用借助于CMP等，与绝缘膜19和上侧绝缘膜20一起，研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
作为实施形态8的变形例，如实施形态4所示，在含有规定的金属元素α的辅助膜由Cu膜17和Mn膜18之间的多层构造构成的情况下，采用在形成了含氧的上侧绝缘膜20之后，进行用来使Mn扩散的热处理的办法，也可以得到同样的效果。
(实施形态9)
如图9A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5～100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。
其次，如图9B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，借助于CMP等研磨除去布线沟12外的Cu主膜16的部分，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。其次，对图9B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如按体积比说含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，合金膜13中的Mn就会受到从Cu中被排出的方向的力，向与合金膜12对面的层间绝缘膜11的表面扩散，同时，也向Cu主膜16的上侧表面扩散。然后像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O和热处理气氛中的O进行反应。其结果是，如图9C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来，同时使之把Cu主膜16a的上侧表面覆盖起来那样地形成以MnO为主要成分的上侧势垒膜14a。
上侧势垒膜14a对于在其上形成的层间绝缘膜还可以用做防止Cu层16a中的Cu进行扩散的膜。
作为实施形态9的变形例，如实施形态4所示，在含有规定的金属元素α的辅助膜由Cu膜17和Mn膜18之间的多层构造构成的情况下，采用在CMP后在含氧气氛中进行用来使Mn扩散的热处理的办法，也可以得到同样的效果。
(实施形态10)
如图10A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成由Cu和Mn的合金构成的膜(含有规定的金属元素α的辅助膜)13。合金膜13，例如要用溅射法形成5～100nm的厚度。合金膜13中的Mn的含量以原子％计为0.05～20％。
其次，如图10B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，借助于CMP等研磨除去布线沟12外的Cu主膜16的部分，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。其次，在层间绝缘膜11与Cu层16a的上侧表面上，形成含氧的上侧绝缘膜20，例如SiO2膜或含氧的SiC、SiCN或SiN膜。其次，对图10B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，合金膜13中的Mn就会受到从Cu中被排出的方向的力，向与合金膜12对面的层间绝缘膜11的表面扩散，同时，也向Cu膜16a的上侧表面扩散。然后像这样地由合金膜13供给的Mn就要与作为层间绝缘膜11的构成元素的O和作为上侧绝缘膜20的构成元素的O进行反应。其结果是，如图10C所示自对准地把以MnO为主要成分的上侧势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来，同时使之把Cu主膜16a的上侧表面覆盖起来那样地形成以MnO为主要成分的上侧势垒膜14a。
作为实施形态10的变形例，如实施形态4所示，在含有规定的金属元素α的辅助膜由Cu膜17和Mn膜18之间的多层构造构成的情况下，采用在CMP后形成含氧的上侧绝缘膜20，然后，进行目的为使Mn扩散的热处理的办法，也可以得到同样的效果。
(实施形态11)
如图11A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成Cu膜17。Cu膜17，例如要用溅射法形成5到100nm的厚度。Cu膜17起着后述的电解电镀Cu主膜时的籽晶层的作用。
其次，如图11B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，在Cu主膜16的上形成Mn膜(含有规定的金属元素α的辅助膜)18。Mn膜18，例如用溅射法形成厚度5到100nm。其次，对图11B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O进行反应。其结果是，如图2C所示自对准地把以极其稳定的化合物即氧化物MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)且把层间绝缘膜11的沟内表面覆盖起来。另外，Cu膜17，与由Cu层16a构成的布线本体层实质上成为一个整体。
从此往后虽然未画出来，但是要采用借助于CMP等的平坦化处理研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态12)
如图12A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成Cu膜17。Cu膜17，例如要用溅射法形成5～100nm的厚度。
其次，如图12B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，在Cu主膜16的上形成Mn膜(含有规定的金属元素α的辅助膜)18。Mn膜18，例如用溅射法形成厚度5～100nm。其次，对图12B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如以体积比计含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散，同时，归因于热处理气氛中的氧的影响，也会残留在Cu主膜16的上侧表面内上。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O和热处理气氛中的O进行反应。其结果是，如图12C所示自对准地把以MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)，同时，把以MnO为主要成分的绝缘膜(反应生成物面)19形成为把Cu主膜16的上侧表面覆盖起来。
从此往后虽然未画出来，但是要采用借助于CMP等研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态13)
如图13A所示，首先，在由SiO2构成的层间绝缘膜11上形成布线沟(开口部分)12。其次，使之把该沟12的内表面覆盖起来那样地在层间绝缘膜11上形成Cu膜17。Cu膜17，例如要用溅射法形成5～100nm的厚度。
其次，如图13B所示，借助于电解电镀形成作为布线本体层的材料的Cu主膜16，向布线沟12内填埋Cu层16a。其次，在Cu主膜16上、形成Mn膜(含有规定的金属元素α的辅助膜)18。Mn膜18，例如用溅射法形成厚度5到100nm。其次，在Mn膜18上，形成含氧的上侧绝缘膜20，例如SiO2膜或含氧的SiC、SiCN或SiN膜。其次，对图13B所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，Mn膜18中的Mn就会向与Cu膜17对面的层间绝缘膜11的表面扩散，同时，归因于作为上侧绝缘膜20的构成元素氧的影响，也会残留在Cu主膜16的上侧表面内上。然后，像这样地由Mn膜18供给的Mn就要与作为层间绝缘膜11的构成元素的O和作为上侧绝缘膜20的构成元素的O的进行反应。其结果是，如图13C所示自对准地把以MnO为主要成分的势垒膜14形成为厚度小于等于5nm(例如为2nm)，同时，把以MnO为主要成分的绝缘膜(反应生成物面)19形成为把Cu主膜16的上侧表面覆盖起来。
从此往后虽然未画出来，但是要采用借助于CMP等与绝缘膜19和上侧绝缘膜20一起，研磨除去布线沟12外的Cu主膜16的部分的办法，在布线沟12内剩下由Cu层16a构成的低电阻的布线本体层。
(实施形态1到实施形态13中共同的事项)
图14的特性图示出了电阻率对各种Cu合金的热处理温度的变化。在图14中，横轴示出的是热处理温度T(℃)，纵轴示出的是合金的电阻率R(μΩcm)。在Ni、Mg或Al与Cu的合金的情况下，当热处理温度超过了350℃后，电阻率就要增大。相对于此，在Mn与Cu的合金的情况下，电阻率随着热处理温度的上升而减小，成为与纯Cu的电阻率相等。这意味着作为合金元素的Mn由于要向界面上移动而未固溶于Cu膜中，故电阻率要减小到纯Cu的值为止。因此，采用把Mn用做合金元素的办法，就可以实现比现有技术更低的电阻。
图15示出了用实施形态1制造的半导体器件的剖面TEM像的显微镜照片。可知在Cu层16a与层间绝缘膜11之间的界面上，均一地形成了具有约3nm的厚度的MnO(准确地说，MnxSiyOz(x∶y∶z为1∶1∶3或1∶3∶5)的势垒膜14。即，结果可在Cu层16a与层间绝缘膜11之间的界面上形成稳定的化合物。
如上所述，在实施形态1中，把Cu和Mn的合金膜用做含有作为规定的金属元素α的辅助膜在形成了该合金膜之后进行热处理。借助于此，就可以在作层间绝缘膜的SiO2膜与合金膜之间的界面上自对准地形成势垒膜。而且，形成了合金膜的部分的电阻率，在热处理后电阻率将成为与纯Cu同一程度。因此，就可以用势垒自形成工艺形成Cu布线而不会使布线的电阻上升，就可以对布线构造的可靠性提高和低电阻化做出贡献。同样的效果，也可以用上述的实施形态2～13得到。
上述的实施形态1～13的方法，就如在以下要说明的实施形态那样，可以效果良好地应用金属镶嵌布线构造。
(实施形态14)
图16A～F的剖面图按照工序顺序示出了本发明的实施形态14的半导体器件的制造方法。本实施形态，是把实施形态1应用于双金属镶嵌构造的实施形态。
如图16A所示，在半导体衬底上例如设置由SiO2膜构成的层间绝缘膜31。在其表面上形成布线沟。在该布线沟内，隔着势垒膜32地填埋Cu层(下侧布线层(即，导电层))33。另外，势垒膜32和Cu层33可用上述的实施形态1～13的方法形成。
对于上述的构造，首先，如图16A所示，形成SiN或SiCN等的扩散防止膜(下侧绝缘膜)34。其次，如图16B所示，淀积由SiO2构成的厚度150～600nm的层间绝缘膜41。其次，在层间绝缘膜41上形成开口部分42，即形成用来与Cu层32进行连接的布线连接孔42a和用来布线的布线沟42b。
其次，如图16C所示，例如用CVD法把厚度5～100nm的Cu与Mn的合金膜(含有规定的金属元素α的辅助膜)43形成为使之把开口部分42的内表面覆盖起来。其次，如图16D所示，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，就可以把以MnO为主要成分的势垒膜44形成为使之把层间绝缘膜41的开口部分42的内表面覆盖起来。这时，在连接孔42a的底上，由于不存在层间绝缘膜41，故不能形成势垒膜44，仅仅可形成Cu膜45。因此，要在后边形成的Cu上侧布线层，结果就成为对于Cu层(下侧布线层)33实质上直接接触而不会隔着势垒膜。
其次，如图16E所示，借助于电解电镀向整个面上淀积厚度0.8～1微米的Cu主膜，用Cu主膜(上侧布线层)46把开口部分42内填埋起来。其次，如图16F所示，用CMP除去剩余的Cu主膜46使衬底表面平坦化。然后，在整个衬底表面上形成SiC、SiCN或SiN膜等的扩散防止膜49。
另外，合金膜43，可用PVD法、CVD法和无电解电镀法中的任何一种方法形成。在CVD法的情况下，要使用含Mn的原料气体。在无电解电镀法的情况下，要使用含Mn的电镀液。Cu-Mn合金膜43理想的是以原子％计含有0.05～20％的Mn。使Mn一直扩散到层间绝缘膜41的表面为止的热处理，理想的是在50～400℃的温度下进行小于等于60分钟。
在像这样地制造的具有双金属镶嵌构造的半导体器件中，在作为布线本体层的Cu主膜46与SiO2层间绝缘膜41之间的界面上自对准地形成以MnO为主要成分的势垒膜44。而且，由于作为上侧布线层的Cu主膜46与Cu下层布线层33实质上直接接触而不隔着势垒膜，故可以把这些布线层间的接触电阻形成得低。因此，可以用势垒其我形成工艺形成Cu布线而不会使布线的电阻上升，可以实现布线构造的可靠性提高和低电阻化。
图17的剖面图示出了实施形态14的变形例的半导体器件。如图17所示，在下侧布线层1与上侧布线层46之间产生了位置偏离的情况下，连接孔42a有时候就会局部地偏离下侧布线层33。在该情况下，在连接孔42a的底面上，就可以在层间绝缘膜31的表面上形成势垒膜44，即，结果就成为在开口部分42的底面上局部地存在着势垒膜44。但是，在上下布线层46、33之间由于不会形成势垒膜44，故只要位置偏离不是极端地大，就可以得到上下布线层46、33间的充分的接触。
另外，在本实施形态中，虽然利用了实施形态在，但是即便是利用实施形态1～13也可以得到同样的效果。
(实施形态15)
图18的剖面图示出了本发明的实施形态15的半导体器件。本实施形态，是把实施形态1应用于单金属镶嵌布线构造的实施形态。该器件的基本制造方法，虽然与实施形态14大致上相同，但是有以下不同点。
即，对于图16A所示的构造，首先，淀积由SiO2构成的厚度150～300nm的层间绝缘膜51，在这里形成用来进行与下侧布线层33之间连接的连接孔52。其次，使之把连接孔52的内表面覆盖起来那样地例如用CVD法形成厚度5～100nm的Cu-Mn合金膜。其次，借助于施行热处理，在层间绝缘膜51的孔内表面上形成MnO势垒膜54。其次，使之把连接孔52填埋起来那样地形成Cu膜56。然后，用CMP除去剩余的Cu膜66。
其次，使用与部分51到56同样的工艺，进行层间绝缘膜61的形成，布线沟62的形成、MnO势垒膜的形成和Cu膜66的填埋。其次，在用CMP除去了剩余的Cu膜66后形成扩散防止膜49。
在这样的构成中，在已填埋到连接孔52和布线沟62内的Cu膜56、66与层间绝缘膜51、61之间也可以形成MnO势垒膜54、64。此外，Cu下层布线层33与作为连接插针的Cu膜66直接接触，Cu膜56和作为上侧布线层的Cu膜66直接接触。因此，在实施形态15中，也可以得到与实施形态14同样的效果。
(实施形态16)
图19A～C的剖面图按照工序顺序示出了本发明的实施形态16的半导体器件的制造方法的基本构成。本实施形态是把实施形态10应用于双金属镶嵌布线构造的实施形态。
首先，对在已形成了Cu和Mn的合金膜43的图16C所示的构造，如图19A所示，在开口部分42内填埋形成Cu主膜46。然后，用CMP除去剩余的主膜46进行平坦化。其次，在Cu主膜46的上侧表面上形成含氧的上侧绝缘膜79，例如SiO2膜。其次，对图19A所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。
借助于此，就可以把以MnO为主要成分的势垒膜44形成为使之把层间绝缘膜41的开口部分42的内表面覆盖起来。这时，在连接孔42a的底上，由于不存在在层间绝缘膜41，故不能形成势垒膜44，结果就成为上下布线层46、33实质上直接接触而不会隔着势垒膜。此外，由于Cu主膜46的上侧表面已与氧化膜79接连起来，故在这里也因Mn扩散而形成以MnO为主要成分的上侧势垒膜(反应生成物膜)47。
其次，如图19C所示，除去上侧绝缘膜79。借助于此，就可以仅仅是Cu主膜46上剩下起着势垒膜的作用的上侧势垒膜47(在层间绝缘膜41上不存在势垒膜44)。
倘采用本实施形态，除去与实施形态14同样的效果之外，归因于仅仅在Cu主膜46上存在上侧势垒膜47而可以得到如下的效果。即，若用一般的Cu填埋布线构造，则在Cu主膜46上，SiC、SiCN或SiN膜等介电系数高的扩散防止膜是必须的。当在衬底表面整个面上形成了扩散防止膜后，归因于该扩散防止膜的存在相邻的布线间的电容就要增大。相对于此，如果像本实施形态那样在Cu主膜46上形成有势垒膜47，由于该势垒膜47起着保护膜的作用，故就不再需要重新形成扩散防止膜。因此就可以防止在相邻的布线间存在介电系数高的氮化膜等，可以减小相邻的布线间的电容。
(实施形态17)
图20A～E的剖面图按照工序顺序示出了本发明的实施形态17的半导体器件的制造方法的基本构成。本实施形态是把实施形态7应用于双金属镶嵌布线构造的实施形态。
如图20A所示，在半导体衬底Sub上设置例如由SiO2膜构成的层间绝缘膜81，在其表面上形成布线沟。在该布线沟内，隔着势垒膜82地填埋Cu层(下侧布线层(即，导电层))83。另外，势垒膜82和Cu层83可用上述的实施形态1～13的方法形成。
对于上述的构造，首先，如图20A所示，形成扩散防止膜(下侧绝缘膜)84。扩散防止膜84由含有浓度小于等于33原子％的氧的SiN或SiCN构成，具有比层间绝缘膜81更高的原子密度。其次，如图20B所示，淀积由SiO2构成的厚度150～600nm的层间绝缘膜91。其次，在层间绝缘膜91上形成开口部分92，即形成用来与Cu层(下侧布线层)83进行连接的连接孔92a和用来布线的布线沟92b。这时，要把连接孔92a形成为使之贯通扩散防止膜84到达下侧布线层83。
其次，如图20C所示，例如用CVD法把厚度5～100nm的Cu与Mn的合金膜(含有规定的金属元素α的辅助膜)93形成为使之把开口部分92的内表面覆盖起来。其次，借助于电解电镀向整个面上淀积厚度0.8～1微米的Cu主膜，用Cu主膜(上侧布线层)96把开口部分92内填埋起来。其次，对于图20C所示的构造，实施200℃～400℃，5～30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如以体积比计含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，如图20D所示，就可以把以MnO为主要成分的势垒膜94形成为使之把层间绝缘膜91的开口部分92的内表面覆盖起来。此外，由于Cu主膜96的上侧表面已与含氧气氛接触，故在这里也因Mn扩散而形成以MnO为主要成分的上侧势垒膜(反应生成物膜)97。
其次，如图20E所示，用CMP与绝缘膜97一起除去剩余的Cu主膜96使衬底表面平坦化。然后，在整个衬底表面上形成SiCN或SiN等的扩散防止膜99。
倘采用本实施形态，在存在于下侧布线层83与层间绝缘膜91之间的扩散防止膜84就含有氧。为此，在贯通扩散防止膜84的连接孔92a的部分92s的内表面上也可以自对准地确实地形成以MnO为主要成分的势垒膜94。因此，可以防止在该部分92s上产生势垒膜94的缺陷，Cu通过该缺陷从布线层进行扩散的问题。
图21的曲线图示出了实施形态17的变形例的扩散防止膜的氧浓度的分布。在图21中，横轴示出的是以下侧布线层83的表面为基准点的扩散防止膜84的膜厚方向的位置Th(nm)，纵轴示出的是扩散防止膜84的氧浓度Con-O(原子％)。
如果在下侧布线层83的附近扩散防止膜84的氧浓度高，则存在着使下侧布线层83的Cu氧化，成为使器件特性降低的原因的可能性，从这样的观点看，在本变形例中，要把扩散防止膜84的氧浓度设定为使得下侧布线层83这一方比起层间绝缘膜91这一侧更低。
作为用来形成这样的扩散防止膜84的方法，可以采用在用CVD淀积膜84时最初要把处理气氛中的氧浓度设定得低然后慢慢增高这样的方法。也可以不这样而代之以把扩散防止膜84做成为多层构造，仅仅把下侧的几nm的层做成为低氧浓度的CVD层，把上侧的层做成为使氧浓度充分地高的CVD层这样的方法。
(实施形态18)
图22A～E的剖面图按照工序顺序示出了本发明的实施形态18的半导体器件的制造方法。本实施形态是使实施形态17进行了变形的实施形态。
如图22A所示，在半导体衬底Sub上设置例如由SiO2膜构成的层间绝缘膜81，在其表面上形成布线沟。在该布线沟内，隔着势垒膜82地填埋Cu层83。另外，势垒膜82和Cu层83可用上述的实施形态1到13的方法形成。
对于上述的构造，首先，如图22A所示，在势垒膜82和Cu层83上形成高熔点金属层104。高熔点金属层104，由CoW、CoWB、CoWP、CuSi等构成，具有防止下侧布线层83的氧化或Cu扩散的功能。其次，如图2B所示，淀积由SiO2构成的厚度150到600nm的层间绝缘膜111。其次，在层间绝缘膜111上形成开口部分112，即形成用来与Cu层83进行连接的连接孔112a和用来布线的布线沟112b。这时，要把连接孔112a形成为使之在高熔点金属层104的上表面上终端。
其次，如图22C所示，例如用CVD法把厚度5到100nm的Cu与Mn的合金膜(含有规定的金属元素α的辅助膜)113形成为使之把开口部分112的内表面覆盖起来。其次，借助于电解电镀向整个面上淀积厚度0.8到1微米的Cu主膜，用Cu主膜(上侧布线层)116把开口部分112内填埋起来。其次，对于图22C所示的构造，实施200℃到400℃，5到30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如以体积比计含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，如图22D所示，就可以把以MnO为主要成分的势垒膜114形成为使之把层间绝缘膜111的开口部分112的内表面覆盖起来。此外，由于Cu主膜116的上侧表面已与含氧气氛接触，故在这里也因Mn扩散而形成以MnO为主要成分的上侧势垒膜(反应生成物膜)117。
其次，如图22E所示，用CMP与绝缘膜117一起除去剩余的Cu主膜116使衬底表面平坦化。然后，在整个衬底表面上形成SiC、SiCN或SiN膜等的扩散防止膜119。
倘采用本实施形态，由于已用高熔点金属层104把下侧布线层83的上侧表面覆盖起来，故可以防止下侧布线层83的氧化或Cu扩散。
图23的剖面图示出了实施形态18的变形例的半导体器件。在该变形例中，要在层间绝缘膜111上形成的连接孔112a，被形成为贯通高熔点金属层104后到达下侧布线层83。在该情况下，由于上下布线层116、83直接接触，故可以降低布线电阻。
(实施形态19)
图24A～F的剖面图按照工序顺序示出了本发明的实施形态19的半导体器件的制造方法。本实施形态是使实施形态17进行了变形的实施形态。
如图24A所示，在半导体衬底Sub上设置层间绝缘膜121，在其表面上形成布线沟。层间绝缘膜121由多孔质的SiO2、SiC、SiOC、SiOCH、SiCOF膜等的低介电系数膜构成。在该布线沟内，隔着势垒膜122地填埋Cu层(下侧布线层(即导电层))123。另外，势垒膜122和Cu层123可用上述的实施形态1到13的方法形成。
对于上述的构造，首先，如图24A所示，按照顺序形成扩散防止膜(下侧绝缘膜)124、层间绝缘膜125和刻蚀阻挡层126。扩散防止膜124，虽然由具有比层间绝缘膜121更高的原子密度的SiC或SiCN等构成，但是与上述的扩散防止膜84不同，实质上不含氧。层间绝缘膜125，与层间绝缘膜121同样的多孔质的低介电系数膜构成。刻蚀阻挡层126，由含有浓度小于等于33原子％的氧的SiC、SiCN或高分子材料例如PAE(聚亚芳基)等的绝缘材料构成，具有比层间绝缘膜121、125更高的原子密度。
其次，如图24B所示，在刻蚀阻挡层126上形成由与层间绝缘膜121同样的多孔质的低介电系数膜构成的层间绝缘膜127。其次，用层间绝缘膜127遍及扩散防止膜124地形成用来与开口部分132，即，与Cu层(下侧布线层)123进行连接的连接孔132a和用来布线的布线沟132b。这时，要把布线沟132b形成为使之在刻蚀阻挡层126上终端，把连接孔132a形成为使得从那里贯通扩散防止膜124后到达下侧布线层123。其次，把与刻蚀阻挡层126同样的含氧而且具有高的原子密度的绝缘材料构成的覆盖膜128形成为使之把开口部分132的内表面覆盖起来。
其次，如图24C所示，用由RIE进行的各向异性刻蚀，从垂直上方开始除去连接孔132a的底的覆盖膜128的部分，使下侧布线层123露出来。这时，连刻蚀阻挡层126上的覆盖膜128也被除去，刻蚀阻挡膜128露出来。
其次，如图24D所示，例如用CVD法把厚度5到100nm的Cu与Mn的合金膜(含有规定的金属元素α的辅助膜)133形成为使之把开口部分132的内表面(刻蚀阻挡膜126和覆盖膜128的表面)覆盖起来。其次，借助于电解电镀向整个面上淀积厚度0.8到1微米的Cu主膜，用Cu主膜(上侧布线层)136把开口部分132内填埋起来。其次，对于图22所示的构造，实施200℃到400℃，5到30分钟，例如在300℃下5分钟的热处理。这时，要在含氧的气氛在例如以体积比计含有1ppm～10％的氧气的惰性气体，例如氩气气氛中进行热处理。
借助于此，如图24E所示，就可以把以MnO为主要成分的势垒膜134形成为使之把层间绝缘膜125、127的开口部分132的内表面覆盖起来。此外，由于Cu主膜136的上侧表面已与含氧气氛接触，故在这里也因Mn扩散而形成以MnO为主要成分的上侧势垒膜(反应生成物膜)137。
其次，如图24F所示，用CMP与绝缘膜137一起除去剩余的Cu主膜136使衬底表面平坦化。然后，在整个衬底表面上形成SiC、SiCN或SiN膜等的扩散防止膜139。
倘采用本实施形态，由于已MnO为主要成分的势垒膜134，使用覆盖层间绝缘膜125、127的刻蚀阻挡膜126和覆盖膜128中的氧形成，故层间绝缘膜125、127的材料可以自由地选择。即，作为层间绝缘膜125、127，由于可以使用多孔质的低介电系数膜，故可以实现器件的动作速度的提高。
(实施形态1到19中共同的事项)
在上述的实施形态中，例示的是作为布线本体层的材料使用Cu的情况。但是，布线本体层，即便是是用以Cu为主要成分(即，大于等于50％)的材料，例如，人们一直使用着的一般的布线材料Cu合金构成的情况下，也可以得到与上述同样的效果。
金属元素α，并不限于Mn，可具备从由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组中选择的至少一种元素。这些金属元素，与一直在现有的势垒膜中使用着的Ti、Ta或在现有的无势垒工艺技术中所提案的Al、Mg、Sn比具有以下的优点。即，作为金属元素α所提示的上述的金属元素，易于形成氧化物而且该氧化物具有与层间绝缘膜之间充分的浸润性。为此，可以在布线本体层与层间绝缘膜之间形成均质且厚度薄的稳定的氧化物层。此外，这些元素，由于比起固溶于Cu中来易于析出或易于形成化合物，故不会使布线电阻上升。
此外，作为层间绝缘膜的材料，并不是非要限于SiO2不可，可以使用各种的绝缘膜。层间绝缘膜，如SiO2等那样，在主要成分为Si-O结合基的情况下，在与金属元素α之间的反应中可形成αxOy或αxSiyOz。但是，在具有所谓的C-C等的有机成分的层间绝缘膜的情况下，也可以形成含有其构成元素的化合物。结果就成为该情况下的化合物也与MnO同样起着Cu的扩散防止层的作用，可以得到与上述同样的效果。
填埋Cu膜的方法，并不限于使用电解电镀的方法，也可以使用CVD法、PVD法、无电解电镀法以及使用临界液体的制膜法等。不论使用哪一种方法，只要是可向在绝缘膜上形成的沟和孔内填埋Cu的方法，就可以得到与上述同样的效果。
此外，上述的实施形态，在多层布线构造中，就可以对于从半导体衬底上的最下位置的布线到最上位置的布线层的全体应用。即，在实施形态14到19中，虽然说明的是对于第2层的布线使用各个实施形态的情况，但是，对于第1层的布线也可以同样地构成。
图25的剖面图示出了根据该观点的实施形态14的变形例的半导体器件。即，首先，如图25所示，对于在半导体衬底Sub的表面上形成的杂质扩散层(即导电层)，用在实施形态14中所述的方法形成包括层间绝缘膜41-1、Cu层46-1、MnO势垒膜44-1、扩散防止膜49-1的双金属镶嵌布线构造的第1层的布线构造。其次，对于第1层的Cu层46-1，可以用在实施形态14中所述的方法形成包括层间绝缘膜41-2、Cu层46-2、MnO势垒膜44-2、扩散防止膜49-2的双金属镶嵌布线构造的第2层的布线构造。
另外，图25所示的那样的多层布线构造。在应用别的实施形态的情况下也可以同样地形成。此外，只要是需要，也可以对于各层的布线构造应用从实施形态1到13中选择出来的不同的实施形态。
此外，在实施形态14到19中，示出了双金属镶嵌布线构造或单金属镶嵌布线构造。但是，本发明在金属镶嵌布线构造之外的各种的填埋布线构造中也可以应用。
Claims (28)
1.一种半导体器件，具备：
设置于半导体衬底上且具有开口部分的层间绝缘膜；
埋入到上述开口部分内的以Cu为主要成分的布线本体层；
在上述开口部分内存在于上述层间绝缘膜与上述布线本体层之间的势垒膜，上述势垒膜的主要成分为由规定的金属元素和上述层间绝缘膜的构成元素所构成的化合物。
2.根据权利要求1所述的半导体器件，上述开口部分被形成为达到设置在上述层间绝缘膜下面的导电层，在上述导电层与上述布线本体层之间不存在上述势垒膜。
3.根据权利要求1所述的半导体器件，上述开口部分包括布线沟和布线连接孔中的一方或双方。
4.根据权利要求1所述的半导体器件，上述势垒膜还覆盖上述布线本体层的上侧表面。
5.根据权利要求1所述的半导体器件，上述规定的金属元素具备从由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组中选择的至少一种元素。
6.根据权利要求1所述的半导体器件，上述层间绝缘膜具备从由Si、C和F构成的组中选择的至少一种元素和O，上述势垒膜以从由αxOy、αxSiyOz、αxCyOz和αxFyOz构成的组中选择的材料为主要成分，其中α表示上述规定的金属元素。
7.根据权利要求2所述的半导体器件，上述导电层是下侧布线层，上述器件还具备存在于上述下侧布线层与上述层间绝缘膜之间的下侧绝缘膜，上述开口部分贯通上述下侧绝缘膜。
8.根据权利要求7所述的半导体器件，上述下侧绝缘膜含有浓度小于等于33原子％的氧。
9.根据权利要求8所述的半导体器件，上述下侧绝缘膜的氧浓度被设定为在上述下层布线层一侧比在上述层间绝缘膜一侧更低。
10.根据权利要求7所述的半导体器件，上述下侧绝缘膜以从由SiC、SiCN和SiN构成的组中选择出来的材料为主要成分。
11.根据权利要求2所述的半导体器件，上述导电层是下侧布线层，上述器件还具备存在于上述下侧布线层与上述层间绝缘膜之间的高熔点金属层。
12.根据权利要求11所述的半导体器件，上述高熔点金属层还存在于上述下侧布线层与上述布线本体层之间。
13.根据权利要求11所述的半导体器件，上述高熔点金属层以从由CoW、CoWB、CoWP和CuSi构成的组中选择出来的材料为主要成分。
14.根据权利要求1所述的半导体器件，上述层间绝缘膜是多孔质的低介电系数膜，上述器件还具备存在于上述层间绝缘膜与上述势垒膜之间的、原子密度比上述层间绝缘膜更高的覆盖膜。
15.根据权利要求14所述的半导体器件，上述层间绝缘膜与上述覆盖膜以同一材料为主要成分。
16.根据权利要求1所述的半导体器件，上述势垒膜具有小于等于5nm的厚度。
17.一种半导体器件的制造方法，具备：
在设置于半导体衬底上的层间绝缘膜中形成开口部分的工序；
用包含规定的金属元素的辅助膜把上述开口部分的内表面覆盖起来的工序；
在用上述辅助膜进行覆盖的工序之后，形成以作为布线本体层材料的Cu为主要成分的主膜以便填埋上述开口部分内部的工序；
通过在填埋上述主膜的工序之前或之后进行热处理，使上述辅助膜中的上述规定的金属元素向面对上述辅助膜的上述层间绝缘膜的表面扩散，在上述开口部分内在上述层间绝缘膜上形成势垒膜的工序，上述势垒膜的主要成分为由上述规定的金属元素与上述层间绝缘膜的构成元素所构成的化合物。
18.根据权利要求17所述的方法，通过在填埋上述主膜的工序后，用上侧绝缘膜覆盖上述主膜的上侧表面，然后进行上述热处理，使上述辅助膜中的上述规定的金属元素也向上述主膜的上述上侧表面扩散，在上述上侧表面上形成以由上述规定的金属元素和上述上侧绝缘膜的构成元素所构成的化合物为主要成分的反应生成物膜。
19.根据权利要求17所述的方法，通过在填埋上述主膜的工序后，在含氧的气氛中进行上述热处理，使上述辅助膜中的上述规定的金属元素也向上述主膜的上述上侧表面扩散，在上述上侧表面上形成以上述规定的金属元素的氧化物为主要成分的反应生成物膜。
20.根据权利要求17所述的方法，上述规定的金属元素具备从由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组中选择的至少一种元素。
21.根据权利要求17所述的方法，还具备在设置于上述半导体衬底上的下侧布线层上依次形成高熔点金属层和上述层间绝缘膜的工序，上述开口部分被形成为贯通上述高熔点金属层。
22.根据权利要求17所述的方法，上述层间绝缘膜是多孔质的低介电系数膜，上述方法还具备在形成上述辅助膜和上述主膜之前，用原子密度比上述层间绝缘膜更高的覆盖膜覆盖上述开口部分的内表面的工序。
23.一种半导体器件的制造方法，具备：
在设置于半导体衬底上的层间绝缘膜中形成开口部分的工序；
形成以作为布线本体层材料的Cu为主要成分的主膜以便填埋上述开口部分内部的工序；
在填埋上述主膜的工序之后在上述主膜上形成包含规定的金属元素的辅助膜的工序；
通过在形成上述辅助膜的工序之后进行热处理，使上述辅助膜中的上述规定的金属元素向面对上述主膜的上述层间绝缘膜的表面扩散，在上述开口部分内在上述层间绝缘膜上形成以由上述规定的金属元素与上述层间绝缘膜的构成元素所构成的化合物为主要成分的势垒膜的工序。
24.根据权利要求23所述的方法，通过用上侧绝缘膜覆盖上述辅助膜，然后进行热处理，在上述主膜的上侧表面上形成以由上述规定的金属元素与上述层间绝缘膜的构成元素所构成的化合物为主要成分的反应生成物膜的工序。
25.根据权利要求23所述的方法，通过在含氧的气氛中进行上述热处理，在上述主膜的上侧表面上形成以上述规定的金属元素的氧化物为主要成分的反应生成物膜的工序。
26.根据权利要求23所述的方法，上述规定的金属元素具备从由Mn、Nb、Zr、Cr、V、Y、Tc和Re构成的组中选择的至少一种元素。
27.根据权利要求23所述的方法，还具备在设置于上述半导体衬底上的下侧布线层上依次形成高熔点金属层和上述层间绝缘膜的工序，上述开口部分被形成为贯通上述高熔点金属层。
28.根据权利要求23所述的方法，上述层间绝缘膜是多孔质的低介电系数膜，上述方法还具备在形成上述辅助膜和上述主膜之前，用原子密度比上述层间绝缘膜更高的覆盖膜覆盖上述开口部分的内表面的工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004053458 | 2004-02-27 | ||
| JP2004053458 | 2004-02-27 | ||
| JP2005027756 | 2005-02-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1697175A true CN1697175A (zh) | 2005-11-16 |
| CN100380627C CN100380627C (zh) | 2008-04-09 |
Family
ID=35349794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100521673A Active CN100380627C (zh) | 2004-02-27 | 2005-02-25 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100380627C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
| CN101866879A (zh) * | 2009-04-17 | 2010-10-20 | 日立电线株式会社 | 配线结构的制造方法及配线结构 |
| CN102222641A (zh) * | 2010-04-16 | 2011-10-19 | 台湾积体电路制造股份有限公司 | 形成铜内连线结构的金属氧化障壁层的方法 |
| CN101615608B (zh) * | 2008-06-25 | 2012-05-09 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| CN102693958A (zh) * | 2012-06-21 | 2012-09-26 | 复旦大学 | 一种采用新型扩散阻挡层的铜互连结构及其制备方法 |
| CN101681874B (zh) * | 2007-05-30 | 2013-01-02 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| CN106057775A (zh) * | 2015-04-10 | 2016-10-26 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69637333T2 (de) * | 1995-06-27 | 2008-10-02 | International Business Machines Corp. | Kupferlegierungen für Chipverbindungen und Herstellungsverfahren |
| TW476134B (en) * | 2000-02-22 | 2002-02-11 | Ibm | Method for forming dual-layer low dielectric barrier for interconnects and device formed |
| US6664185B1 (en) * | 2002-04-25 | 2003-12-16 | Advanced Micro Devices, Inc. | Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect |
-
2005
- 2005-02-25 CN CNB2005100521673A patent/CN100380627C/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681874B (zh) * | 2007-05-30 | 2013-01-02 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| CN101615608B (zh) * | 2008-06-25 | 2012-05-09 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| CN101794861A (zh) * | 2009-01-29 | 2010-08-04 | 索尼公司 | 半导体存储装置及其制造方法 |
| CN101866879A (zh) * | 2009-04-17 | 2010-10-20 | 日立电线株式会社 | 配线结构的制造方法及配线结构 |
| CN102222641A (zh) * | 2010-04-16 | 2011-10-19 | 台湾积体电路制造股份有限公司 | 形成铜内连线结构的金属氧化障壁层的方法 |
| CN102222641B (zh) * | 2010-04-16 | 2013-08-07 | 台湾积体电路制造股份有限公司 | 形成铜内连线结构的金属氧化障壁层的方法 |
| CN102693958A (zh) * | 2012-06-21 | 2012-09-26 | 复旦大学 | 一种采用新型扩散阻挡层的铜互连结构及其制备方法 |
| CN106057775A (zh) * | 2015-04-10 | 2016-10-26 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106057775B (zh) * | 2015-04-10 | 2020-08-11 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100380627C (zh) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100339972C (zh) | 半导体器件和其制造方法 | |
| CN1893070A (zh) | 有利于提高抗水性和抗氧化性的半导体器件 | |
| CN1290186C (zh) | 半导体器件及其制造方法 | |
| CN1826687A (zh) | 布线结构及其制造方法 | |
| CN1697175A (zh) | 半导体器件及其制造方法 | |
| CN1665017A (zh) | 半导体器件及其制造方法 | |
| CN1832132A (zh) | 半导体装置及其制造方法 | |
| CN1893080A (zh) | 具有mim电容器的半导体装置及其制造方法 | |
| CN1428855A (zh) | 半导体器件 | |
| CN1536660A (zh) | 半导体器件及其制造方法 | |
| CN1416170A (zh) | 半导体装置及其制造方法 | |
| CN1518075A (zh) | 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 | |
| CN1893114A (zh) | 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法 | |
| CN1452244A (zh) | 半导体器件 | |
| CN1835226A (zh) | 半导体器件及其制造方法 | |
| CN1649125A (zh) | 半导体器件的制造方法 | |
| CN1165991C (zh) | 半导体装置及其制造方法 | |
| CN1426106A (zh) | 半导体装置 | |
| CN1542958A (zh) | 半导体器件及其制造方法 | |
| CN1842904A (zh) | 半导体装置及其制造方法 | |
| CN1848407A (zh) | 半导体器件的制造方法以及半导体器件 | |
| CN1525562A (zh) | 半导体器件及其制造方法 | |
| CN1956173A (zh) | 半导体器件以及其制造方法 | |
| CN1135618C (zh) | 半导体装置及其制造方法 | |
| CN101044605A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160419 Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Semiconductor Tech. Research Center Co., Ltd. |