CN1165991C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1165991C
CN1165991C CNB001043935A CN00104393A CN1165991C CN 1165991 C CN1165991 C CN 1165991C CN B001043935 A CNB001043935 A CN B001043935A CN 00104393 A CN00104393 A CN 00104393A CN 1165991 C CN1165991 C CN 1165991C
Authority
CN
China
Prior art keywords
film
mentioned
wiring
connecting hole
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001043935A
Other languages
English (en)
Other versions
CN1267912A (zh
Inventor
及川靖
����һ
和田纯一
坚田富夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1267912A publication Critical patent/CN1267912A/zh
Application granted granted Critical
Publication of CN1165991C publication Critical patent/CN1165991C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

不会增加电阻和降低抗EM能力及引起Al凝结的在高宽比高的连接孔内形成Al镶嵌布线的技术。通过形成覆盖连接孔及布线沟(凹部)的内表面的Nb衬膜6，利用溅射在Nb衬膜6上形成不填充凹部内部的第一Al膜7，使其表面吸附氧气8，边加热Si衬底1边在包含凹部的区域上形成第二Al膜而以第一及第二Al膜7填充凹部内部，最后利用CMP去除凹部外部剩余的第一及第二Al膜7。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有在凹部(连接孔，布线沟，连接孔及与其相连接的布线沟)内填充导电膜的布线结构的半导体装置及其制造方法。
背景技术
迄今在半导体装置中采用Al布线，最近多采用以Al为主要成分的Al合金构成的Al布线。作为多层布线，使用的是在Al膜上形成TiN薄膜等的阻挡层金属膜来抑制和下层布线发生的反应以及形成反射防止膜来抑制在平板印刻工序中的光的漫反射之后，对该叠层膜利用RIE(反应离子刻蚀)进行加工而形成的叠层结构的Al布线(以下称为Al-RIE布线)。
但是，Al-RIE布线，由于存在阻挡层金属膜及反射防止膜，使Al-RIE布线的实际截面面积减小，因而有布线电阻增大的问题存在。另外，由于在RIE加工之际在布线侧壁上有RIE反应产物堆积，也会使实际的Al截面面积减小而使布线电阻增大。
迄今，作为连接上下RIE-Al布线的栓电极的形成技术是采用台阶覆盖性优异的W-CVD(钨化学汽相淀积)技术。但是，却存在W栓电极电阻高的问题及抗EM(电迁移)能力不良的问题。
EM是在电流流过Al布线之际，电子冲击Al原子造成Al原子移动的现象。与Al比较W是不容易引起EM的材料。因此，如以W栓电极连接上下Al布线，W栓电极就会成为Al原子扩散的壁垒，在Al原子流的上游侧造成Al积累，而在下游侧造成Al缺乏。Al积累及缺乏会分别成为小丘(hillock)及空洞的原因：随着小丘及空洞的进行分别会引起Al布线的短路及断条。
另一方面，作为在连接孔内形成比W电极电阻值更低的Al栓电极的技术有Al回流技术。此技术是利用Al膜的流动性，是通过对半导体衬底进行加热使Al膜填充连接孔。
此外，作为期望可降低Al的流动温度并且对高宽比高的连接孔也可填充的Al回流技术，现在已知的有在不加热情况下通过溅射形成Al膜之后，一边加热半导体衬底一边通过溅射形成Al膜的所谓两步Al回流技术。
下面讨论Al回流技术在双镶嵌(dual damascene)结构(下称DD结构)上的应用。DD结构是首先在层间绝缘膜形成连接孔及布线沟(以下统称之为凹部)，其次通过溅射形成Al膜以填充凹部，然后利用CMP(化学机械抛光)去除凹部外部剩余的Al膜而形成，具有可减少工序数及成本的优点。
在利用溅射法形成Al膜的Al回流技术中，Al膜的台阶覆盖性本来很低。因此，连接孔的底部的Al膜的膜厚很薄，半导体衬底在受到加热时会引起Al的凝结而在连接孔内部发生空洞。
为了解决这种问题，提出了在形成Al膜之前先在凹部的内表面上形成由能够抑制Al的凝结的材料所组成的薄膜(衬膜)的方案。广泛使用与Al膜反应性高的Ti膜作为衬膜。
然而，如连接孔的高宽比高，连接孔底部侧壁的Ti膜的覆盖率降低，在连接孔底部会产生Al凝结。如产生Al凝结，就会出现阻断Al的扩散通路而不能在连接孔内填充Al膜的问题。
另外，在凹部内形成作为与Al发生反应的反应产物的Al3Ti薄膜。特别是在连接孔底部形成的Al3Ti薄膜，与在W栓的场合一样，由于其作用是作为Al的扩散壁垒，会引起抗EM能力劣化的问题。
另外，由于在布线沟的内表面上形成Al3Ti薄膜而使布线沟内部的体积减小，布线电阻增加。
如上所述，通过对Al回流技术应用于DD结构的研究，为了抑制Al的凝结，提出了采用与Al膜反应性高的Al3Ti薄膜作为底膜的方案。
但是，如连接孔的高宽比高，Ti衬膜的覆盖率降低，在连接孔底部会产生Al的凝结，就会出现不能在连接孔内填充Al膜的问题。另外，也存在由于凹部内形成的Al3Ti薄膜使抗EM性能劣化及布线电阻增大的问题。
发明内容
本发明考虑到上述各点，其目的是提供一种具有即使在凹部的高宽比高的场合也能够很容易以布线层对其内部进行填充的布线结构的半导体装置及其制造方法。
为达到上述目的，本发明的半导体装置的构成包括在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜，在上述凹部内部形成的衬膜，填充在前述凹部的内部且形成在上述衬膜上的布线层，以及包含在上述布线层内部的抑制上述布线层的构成导电膜的凝结的凝结抑制材料。
本发明的半导体装置的制造方法的特征在于其构成包括在半导体衬底上形成具有凹部的层间绝缘膜的工序，在上述凹部内部形成衬膜的工序，在包含前述凹部的区域内形成第一导电膜的同时使上述第一导电膜的至少一部分中包含可抑制上述第一导电膜的凝结的凝结抑制材料的工序，以及一边对上述半导体衬底进行加热一边在包含前述凹部的区域内形成第二导电膜，同时使上述第一及第二导电膜回流填充上述凹部内的工序。
此处的衬膜和第一导电膜最好是利用冷却半导体衬底并且具有指向性的溅射法或可形成均匀表面的CVD(化学汽相淀积)法形成。
如采用像本发明这种结构的布线结构，利用本发明的半导体装置的制造方法，即使在凹部的高宽比高的场合，也可很容易地利用布线层填充凹部内部。
就是说，利用本发明的半导体装置的制造方法，是在第一导电膜中包含抑制凝结的凝结抑制材料的状态下，使第一以及第二导电膜回流，可以有效地抑制第一及第二导电膜的凝结。因此，高宽比高的凹部，具体说，在开口直径为0.18μm以下，高宽比大于7.5，可以很容易利用由第一及第二导电膜组成的布线层填充凹部内部。
附图说明
图1为示出本发明的第一实施形态的半导体装置的制造方法的工序剖视图。
图2示出在第一Al膜形成之后，直到在导入氧气的场合及不导入氧气的场合分别对连接孔以第一及第二Al膜进行填充的过程。
图3为分别示出在不导入氧气的场合及导入氧气的场合Al的凝结过程。
图4为示出可以很容易适当调整氧气导入量的氧气导入机构的典型模式图。
图5为示出在第一Al膜形成之后，利用图4的氧气导入机构的调压阀将氧气压力调整为5.0×10-4导入氧气的场合氧气压力随时间的变化图。
图6为示出在布线的宽度方向上横切布线的晶界及在布线的长度方向上横切布线的晶界的示图。
图7为示出具有三态点的布线的EM引起的空洞的发生模型图。
图8为示出布线沟内的Al晶粒的成长过程的示图。
图9为示出在第一Al膜形成一定厚度的场合，以第一Al膜塞入开口面的过程的示意图。
图10为示出本发明的第二实施形态的半导体装置的制造方法的工序剖视图。
图11为示出第二实施形态的变形例的剖视图。
图12为示出第二实施形态的另一变形例的剖视图。
图13为示出本发明的第三实施形态的半导体装置的制造方法的工序剖视图。
图14为用于说明现有的镶嵌布线问题点及本发明的相同问题点的解决方法的剖视图。
具体实施方式
下面参考附图对本发明的实施形态(以下称之为实施形态)予以说明。
第一实施形态
图1为示出本发明的第一实施形态的半导体装置的制造方法的工序剖视图。
首先，如图1(a)所示，在形成图中未示出的元件的Si衬底1上形成第一层间绝缘膜2和第一布线3。此第一布线3可以是Al布线或W布线。
其次，如同一图(a)所示，在整个表面上形成第二层间绝缘膜4将第一布线3覆盖。第二层间绝缘膜4可采用以TEOS(四乙氧基硅烷)为原料气体的等离子体CVD制作的绝缘膜或加F的低介电系数绝缘膜或SOG(旋涂玻璃)膜等绝缘膜。
其次，如图1(b)所示，在第二层间绝缘膜4上利用光刻和RIE形成对第一布线3的连接孔5a及与此连接孔5重叠的布线沟5b(以下统称之为凹部)。连接孔的开口直径为0.18μm以下，高宽比大于7.5。
下面，对于利用将装片室，衬底加热室，Ar溅射刻蚀室，Nb溅射室，第一Al溅射室，第二Al溅射室及衬底冷却室与圆片传送室连接起来的集群加工设备(cluster tool)，在真空中连续顺次形成Nb衬膜，第一Al膜及第二Al膜，使第一Al膜及第二Al膜流动(回流)而以第一及第二Al膜对连接孔5的内部进行填充的方法予以说明(图1(c)～图1(e))。在各室之间的移动通过传送室进行。
首先，为了减少后述的在第二Al膜形成时的加热工序中第二层间绝缘膜4中的气体或表面吸附气体的脱离，预先将衬底1在衬底加热室中进行加热。具体作法是利用带有静电吸盘的PBN加热器或卤素灯加热器在300～500℃的温度范围对Si衬底1进行加热。
其次，在Ar溅射刻蚀室内利用Ar溅射刻蚀将在连接孔5的底面上露出的第一布线3的表面的自然氧化膜以及形成连接孔5时附着的污染物等去除。在Ar溅射刻蚀中可采用电容耦合型及电感耦合型等的等离子体溅射装置。
另外，在与第一布线3的连接部是由W、Ti或TiN等形成的情况下，由于可以利用有机碱去除自然氧化膜及形成连接孔5时附着的污染物，所以无需进行Ar溅射刻蚀。
其次，如图1(c)所示，利用长程溅射(下面称之为LTS(long throwsputter))在第二层间绝缘膜4上形成厚度为7.5～50nm的Nb衬膜6以覆盖连接孔5的内表面(底面及侧面)。
LTS是一种与标准的溅射相比较其衬底和靶间距离长，且溅射时的气体压力低的溅射，溅射粒子具有定向性。所以，如采用LTS，在高宽比在1以上的连接孔5的深部侧面也能够形成Nb衬膜6。
因为Nb衬膜6是用来抑制其后形成的第一Al膜7的凝结，所以希望Nb衬膜6能够不偏斜地在连接孔5的内表面上形成。
但是，由于利用LTS得到的成膜形状在圆片边缘部不对称，在连接孔5的圆片中心侧的侧面上难以形成Nb衬膜6。
为了改善这种成膜形状的不对称性，调整Ar气体压力可以获得效果。例如，在Nb靶的直径大约为300mm、Nb靶和衬底间的距离为300mm的场合，将Ar压力调整为0.02～0.1Pa就有效。另外，在Nb衬膜6成膜过程中为使Si衬底1不受到加热，或是避免溅射中衬底温度上升，可对Si衬底1进行冷却。
其次，如图1(d)所示，将Si衬底1在真空中连续传送到第一Al溅射室，利用LTS形成厚度为250～600nm的第一Al膜7构成第一Al布线。凹部的开口部不要被第一Al膜塞满，第一Al膜的厚度比600nm厚即可。
此处，因为第一Al膜7成为使Al流入连接孔5的内部的扩散通路，所以第一Al膜7最好是形成为从连接孔5的开口部一直到底部的连续膜。
第一Al膜在圆片边缘部的成膜形状为非对称的，即使在连接孔5的一侧面上形成连续的厚的第一Al膜7，连接孔5的Al填充也不会受到坏影响。所以，第一Al膜7形成为高定向性对Al的填充是有效的。
于是，如果调整为Al靶的直径为300mm，靶和衬底间距离为300mm，Ar压力为0.02～0.1Pa，则可以抑制第一Al膜7的凝结。此处Si衬底1不加热或是对其进行冷却。
其次，如图1(d)所示，在第一Al膜7形成后连续向第一Al溅射室导入氧气，使第一Al膜7的表面吸附氧气8。
其次，如图1(e)所示，将Si衬底1传送到第二Al溅射室，通过在对Si衬底1，比如，一边加热到450℃，同时利用溅射在整个表面上形成厚度为50～400nm的第二Al膜而使连接孔5的内部为第一及第二Al膜9所填充。
此时，在连接孔5和第一及第二Al膜9的界面上，部分地形成作为Nb衬膜6和第一Al膜7的反应产物的AlNb合金膜10。根据本发明人的研究，AlNb合金膜10与利用Ti衬膜时生成Ti3Al膜的场合不同，由于其生成量少，可以理解不会存在增加布线电阻的问题。
另外，在第二Al膜成膜中，采用Al靶的直径为300mm，靶和衬底间距离为60mm的标准溅射器。如成膜速度与标准溅射相同，第二Al膜也可以利用LTS形成。
最后，如图1(f)所示，将连接孔5的外部剩余的第一及第二Al膜9，AlNb合金膜10以及Nb衬膜9利用CMP去除而完成以Al为主要成分的第二布线9。此第二布线9为双镶嵌布线。
根据本发明人的研究，我们新发现，如按本实施形态这样在第一Al膜7形成后将氧气导入到第一Al溅射室内，使第一Al膜7的表面吸附氧气8，则与不吸附氧气的场合相比较第一Al膜7的填充特性可得到提高。
图2示出在第一Al膜形成之后，直到在导入氧气的场合及不导入氧气的场合分别对连接孔以第一及第二Al膜进行填充的过程。
为了使第一及第二Al膜9填充在第二层间绝缘膜4上形成的连接孔5，必须维持Al在连接孔5内的流动一直到填充结束。
本实施形态所采用的Al回流法是一直首先在不加热的情况下形成第一Al膜7，其次一边加热衬底一边在真空中连续形成第二Al膜的方法。
在这种Al回流法中，为了维持Al的流动，第一Al膜7形成为连续膜，并且在第二铝膜形成的过程中，第二铝膜的一部分必须在连接孔内流动以使第一Al膜7作为扩散通路。
在第二铝膜形成的过程中，如果第一Al膜7不连续，Al的扩散通路就断绝，对连接孔5进行的Al填充就不完全。不连续的原因是由于第二铝膜形成初期的加热导致第一Al膜7的凝结。
图3为分别示出在不导入氧气的场合及导入氧气的场合Al的凝结过程。
Al的凝结是由于加热时的表面扩散及晶界扩散引起的。不形成自然氧化膜的Al表面及悬空键多的晶界的扩散系数低，加热可使Al原子活泼地移动。
在此移动中，Al力图变形成为表面能低的形状，即球形。Al从各个晶界分离，形状改变为岛状而发生凝结。
Al膜越薄越容易产生Al的凝结。在本实施形态中是利用LTS方法形成第一Al膜7。LTS与标准溅射相比较，因为溅射粒子对Si衬底1具有定向性，如图2所示，在高宽比高的连接孔5的底部侧面上也可以形成第一Al膜7。
但是，伴随着第一Al膜7的形成，可入射到连接孔5的底部的溅射粒子的进深角减小，溅射粒子的附着率减小。进深角在连接孔5的底部侧面最小，此部分的膜厚最薄。
所以，Al的凝结是从第一Al膜7最薄的连接孔5的底部侧面开始。在这一部分Al发生凝结而使第一Al膜7成为不连续膜的场合，通向连接孔5的深部的扩散通路断绝，于是出现在连接孔5的深部残留空洞的问题。
在第一Al膜7形成之后将氧气导入到第一Al溅射室内的场合，如图1(d)所示，第一Al膜7的表面吸附氧气8。吸附的氧气8可抑制Al在第一Al膜7的表面上扩散，可以抑制在第二铝膜形成时的加热引起的Al的凝结。
但是，在氧气8导入量大的场合，在第一Al膜7的表面上会形成厚的氧化膜。如形成的氧化膜很厚，第一Al膜7的形状就难于改变，对第一Al膜7的体扩散造成的流动无贡献，结果在形成第二铝膜时的热聚集中Al的流动量低下。
另外，由于在形成的厚氧化膜(Al2O3膜)上Al的润湿性不佳，在第二铝膜形成工序中，在第一Al膜7上形成的Al氧化膜上第二铝膜会凝结，有时会发生连接孔5不能填充的情况。
图4为示出可以很容易适当调整氧气导入量的氧气导入机构的典型模式图。特别是这可以防止氧气大量导入，防止生成厚的Al氧化膜的氧气导入机构的示例。
在此机构中，在不导入氧气(O2)的状态，阀21打开，阀22，23关闭。所以，在不导入氧气的状态下，通过管路24，25部分排气。
在导入氧气时，在关闭阀21的同时，打开阀22，23，将利用调压阀26预先调压的氧气导入到第一Al溅射室(室27)内。
由于在不导入氧气的场合管路下，通过24，25部分排气，在阀23打开时管路24内的氧气不会流入管路25，超过设定压力的氧气不会流入到溅射室27之内。从而就可以防止在溅射室27内导入大量的氧气而形成厚氧化膜。另外，在图中，28表示阀，29表示质量流量控制器，30表示阀。
图5为示出在第一Al膜7形成之后，在本机构中，利用调压阀26将平衡状态的氧气压力调整为5.0×10-4导入氧气的场合氧气压力随时间的变化图。从图中可知，氧气导入初期平衡状态的压力较低，之后缓慢增加而达到平衡状态的压力。
在第一Al膜7形成时，在溅射室27内的防镀板上有活性Al附着，溅射靶的表面也有活性Al表面露出。所以，在第一Al膜7形成之后，在溅射室27内部导入氧气的场合，氧气将被活性Al吸收，氧气压力达到平衡压力需要一定的时间。
氧气压力到达稳定的时间取决于溅射室27的容积，真空泵的排气能力，Al附着的防镀板的面积及其表面的活性Al的量。因此，平衡状态的氧气压力实际上并不是第一Al膜7的表面氧气吸收的唯一参数。
在表1中列出在显示图5所示的排气特性的溅射室27内对氧气压力进行种种调整而形成第一Al膜7之后20秒间导入氧气的场合的Al的填充倾向。
                                         (表1)
    高宽比                                        O2压力(Pa)
    无     1.0×10-4   3.0×10-4     5.0×10-4     1.0×10-3     1.0×10-2
    3.0     ○     ○   ○     ○     ○     ×
    3.8     ×     ○   ○     ○     ○     ×
    4.0     ×     ○   ○     ○     ○     ×
    4.5     ×     ×   ○     ○     ○     ×
    5.0     ×     ×   ○     ○     ○     ×
    6.0     ×     ×   ×     ○     ○     ×
    7.0     ×     ×   ×     ○     ○     ×
(○：完全填充    ×：填充不良)
从表1可知，随着氧气压力从1.0×10-4Pa增加的同时可填充的高宽比也增大，但如增加到1.0×10-2Pa，高宽比为3的连接孔不能完全填充。即如缓慢增加氧气压力，第一Al膜7的表面所吸附的氧气8可抑制第一Al膜7的凝结而提高填充能力。
但是，如再增加氧气压力，在第一Al膜7的表面上形成氧化膜，第一Al膜7的流动就难于产生。此外，第二Al膜和第一Al膜之间的润湿性降低，妨碍第二Al膜向连接孔的流动，填充会不完全。
所以，为了提高填充能力，如上所述，要抑制第一Al膜的凝结，但必须调整氧气压力以使流动性不降低，并且第二Al膜和第一Al膜之间的润湿性不降低。在本实施形态的场合，将平衡状态的压力调整到5.0×10-4Pa即合适。
此处说明的是利用调压阀26控制氧气压力对在第一Al膜7形成后导入的氧气量进行控制的方法，但利用调整氧气流量的方法也可以。在采用具有在本实施形态中所示的排气特性的溅射室的场合，从上述的氧气压力考虑，最好是利用可以以0.2sccm以下的流量进行控制的气体流量调节器。
在本实施形态中说明的第一Al膜7形成之后在溅射室27中导入氧气的方法对于填充开口直径在0.18μm以下深度在0.95μm以上的高宽比很高的连接孔5很有效。
但是，因为导入氧气会降低Al的流动性，所以为了填充体积大的连接孔5，会出现由于Al的流动性不足而造成填充不良的场合。
为了使这种麻烦不致出现，作为第二Al膜采用包含Cu的Al膜很有效。这种Al膜，由于包含Cu，其熔点比纯Al膜为低，流动性增加。所以，如采用包含Cu的Al膜作为第二Al膜，就可以很容易地填充体积大的连接孔5。
另外，由于在第二Al膜中所包含的Cu在Al的晶界上析出，可抑制通电时Al的晶界扩散，可提高抗电迁移的能力。在Al的晶界上析出的Cu的浓度由于第二Al膜中的Cu的浓度的增加而容易变高。
采用包含Cu的硅化物等其他杂质的Al膜也同样可以降低布线电阻。
但是，镶嵌布线，如下所述，在布线沟的深度一定的情况下布线宽度变窄时，存在布线的有效电阻率(布线电阻)增加的问题。图14示出在布线沟内形成Nb衬膜14之后，借助Al回流，CPM而形成的Al镶嵌布线15的剖视图。
如图所示，在布线沟的侧面及底面上生成作为Al和Nb的反应产物的Al3Nb16。其结果，沿布线沟的侧面和底面流动的电子会受到粒状Al3Nb的散射。
此处，因为粒状Al3Nb之间的距离存在比电子的平均自由路程为短的距离，电子的散射几率很高。所以，Al3Nb粒间的Al多半会受到电子散射的影响，与材料的固有电阻率相比实际的电阻率增加，结果布线电阻增加。
然而，根据本发明人的研究已知，如采用Al-Si(1.0wt％)-Cu(0.5wt％)作为布线材料，在Al回流时的加热工序中Al中的Si和Nb发生反应而生成硅化铌而抑制Al和Nb的生成。因此，可减小布线沟内的粒状Al3Nb16的比率从而即使镶嵌布线很细也可以实现低布线电阻。
另外，因为即使减小布线沟内的Al3Nb的量，Si和Nb的硅化物也存在，可保持密合性。所以，可以形成抗EM能力及抗SM能力不会恶化的镶嵌布线。
另外，因为Al-Si(1.0wt％)-Cu(0.5wt％)与Al-Cu(0.5wt％)相比较熔点低，回流时的流动性高，因而是填充能力高的布线材料。因此，可以说Al-Si(1.0wt％)-Cu(0.5wt％)是在布线宽度窄且高宽比高的布线沟中形成镶嵌布线的有效的布线材料。
不过，如利用本实施形态所示的方法形成第二布线9，则如图6所示，除了在布线宽度方向上横切布线的晶界31之外，有时也会出现在布线长度方向上横切布线的晶界32的场合。
形成晶界32的原因之一可认为是第一Al膜7和第二Al膜的界面的不连续性。在存在在布线长度方向上横切布线的晶界32的场合，可形成布线内部3个晶界交叉，即三态点33。三态点33会引起抗EM能力的劣化。
图7为示出具有三态点的布线的EM引起的空洞的发生模型图。EM是在布线中流过电流时电子与Al原子冲突而引起Al原子移动的现象。此Al原子的移动容易沿扩散系数小的晶界发生。
由于在三态点上沿一个晶界流过的Al原子向两个方向分叉，在三态点的位置产生原子空洞。即产生以三态点为起点的空洞34，并且如空洞34很大，则最终使布线断线。
在本实施形态中，为了回避上述的EM问题，将第一Al膜7厚度加厚很有效。图8为示出布线沟内的Al晶粒的成长过程的剖视图。在第一Al膜7很薄的场合，如图所示，即使在布线沟内最大的晶粒11在第二Al膜形成的过程中晶粒成长，也很难占据布线内部。
但是，对于高宽比(布线宽度/布线深度)低的布线沟，如使第一Al膜7膜厚加厚，则可利用第一Al膜7填充布线沟的大部分。
所以，在第一Al膜7较厚的场合，如图所示，在第二Al膜形成之后，大晶粒11会发生晶粒成长而占据布线沟内部，就可能发生第一Al膜及第二Al膜的不连续界面不保持在布线沟内的情况。
在此场合，界面不连续性造成的晶界在布线沟外形成，在下一个工序的CMP工序中可将此晶界去除。结果布线沟内的第一及第二Al膜9的晶界结构就可能竹节(bamboo)化。
在本实施形态中，第一Al膜7是利用LTS形成的。LTS是定向性高的溅射方式。然而，相对衬底表面斜向入射的溅射粒子不可能完全没有。因此，在连接孔5的开口部第一Al膜7的形状不可避免成为悬垂形状。
因此，如第一Al膜7成为厚膜，如图9所示，在第一Al膜7的形成过程中，塞住开口面的上部。特别是在高宽比高的布线沟的场合，布线沟在不完全填充的状态，布线沟的上部塞住第一Al膜7的上部。在此场合，即使其后第一Al膜7的形成继续，仅仅利用第一Al膜7不可能增加布线沟内的Al膜的膜厚。
但是，就是在第一Al膜厚膜化不塞住凹部的开口部的程度的场合，第一Al膜7的厚膜化对减少横切布线纵向方向的晶粒32也有效。其原因乃在于如在加热之前布线沟内的Al的填充量增加，则布线沟内的Al的晶粒成长在布线沟中优先之故。
另外，如第一Al膜7厚膜化，与布线沟的场合一样，连接孔的开口部由第一Al膜7封闭。在此场合，再不能使连接孔内的第一Al膜7厚膜化。
为了填充连接孔5，必须抑制连接孔5内的第一Al膜7的凝结，在连接孔5的内部最好是形成尽可能厚的第一Al膜7。
然而，在厚的第一Al膜7形成后导入氧气的场合，如图9所示，如塞住开口面，则与图1(d)的场合不同，不能使连接孔内的第一Al膜7的表面吸附氧气8。
在形成第一Al膜7之后导入氧气的场合，在未塞住连接孔5的开口面的范围内，形成尽可能厚的第一Al膜7。因此，利用Ar压力、投入功率等控制溅射粒子的定向性，加之必须调整第一Al膜7的膜厚。
另外，除了上述的横切布线的晶界32，在第一Al膜7形成后导入氧气的场合，有可能发生第一Al膜7的表面氧化而使布线电阻上升的情况。
所以，为了增加抗EM的能力和确保低的布线电阻，并且填充连接孔5，最好是在将连接孔5内的第一Al膜7最大限度厚膜化之外，至少在形成第一Al膜7之后导入填充连接孔5所必需的最低限度数量的氧气。
在本实施形态中说明的是在第一Al膜7形成之后立即将氧气导入第一Al溅射室的方法，此外，也可以在第一Al膜7形成的过程中将氧气导入第一Al溅射室。
但是，如从第一Al膜7的形成初期开始向第一Al溅射室导入氧气，有时Nb衬膜6的表面会发生氧化。如Nb衬膜6的表面发生氧化，Al和Nb的反应性会降低。
由于Al的凝结抑制只是由Al和Nb的反应过程来维持的，所以，如Al和Nb的反应性降低，凝结能力也会降低。因此，为了使Nb衬膜6不氧化，最好是在第一Al膜7形成之前不导入氧气。
另外，为了抑制第一Al膜7的凝结，可以使氧气8存在于第一Al膜7的一部分之中。因而，在第一Al膜7形成中间导入氧气，然后停止导入氧气，在第一Al膜7继续形成的场合，在第一Al膜7形成结束之后，第一Al膜7的表面不吸附氧气8。
在利用这种方法形成包含氧气8的第一Al膜7的场合，可抑制引起第一Al膜7的表面氧化的第一Al膜及第二Al膜的不连续性，并且可保持第二Al膜的润湿性。因而，可以提高填充能力，并且可以抑制结晶晶界的发生。此外，也可以使整个第一Al膜7包含氧气。
另外，在第一Al膜7的形成中间停止导入氧气并继续形成第一Al膜7的场合，在第一Al膜7形成之后对靶表面要进行清洗。
因此，在采用本实施形态中所说明的这种集群加工设备进行Al回流的场合，可在各加工室中并行处理各个加工过程。
比如，由于在将某个Si衬底1从第一Al溅射室传送到第二Al溅射室之后，马上将下一个Si衬底1从Nb溅射室传送到第一Al溅射室，所以在前面的Si衬底1上形成第二Al膜期间，可在上述下一个Si衬底1上形成第一Al膜7。
此时，如对第一Al溅射室的Al靶表面进行清洗，在上述下一个Si衬底1上的第一Al膜7的形成初期Nb衬膜6的表面可以不氧化。因而Nb衬膜6的凝结抑制能力不会降低。
另外，在本实施形态中，作为抑制第一Al膜7的凝结方法说明的是向第一Al溅射室内导入氧气的方法，不过也可以导入其他的凝结抑制材料，比如氮气，来抑制第一Al膜7的凝结。
在此场合，氮气为第一Al膜7的表面吸附，通过第一Al膜7的表面氮化可抑制Al的表面扩散，就可以抑制第一Al膜7的凝结。可是，由于与Al的氧化相比，氮化进行的缓慢，所以必须长时间大流量导入N2，与导入氧气相比其吞吐量低。因而，作为用于抑制凝结而导入的气体最好是氧气。
除此之外，还有抑制通过适当调整第一Al膜7和第二Al膜的溅射时间来使氧气被第一Al膜7的表面吸附的方法。在此场合，在各个溅射之后，表面的氧气吸附量由Si衬底1停留于其中的溅射室内的真空度决定。因此，必须控制Si衬底1依靠的溅射时间内溅射室内的真空度。
另外，在本实施形态中，是针对DD布线对本发明的应用场合进行了说明，但本发明也适用于在连接孔内填充Al膜，利用光刻工序及RIE工序对连接孔外部的Al膜进行加工而得到的Al-RIE布线。
Al-RIE布线与DD布线的场合不同，没有必要同时填充布线沟及连接孔，单用Al填充连接孔即可。因此，与DD结构的场合相比较，Al填充的凹部的高宽比小。
在上下第一Al布线及第二Al布线以W栓电极互相连接的场合，在第一Al布线上形成层间绝缘膜，之后形成相对第一Al布线的连接孔形成层间绝缘膜，接着利用W-CVD技术以W膜填充连接孔，然后利用CMP去除剩余的W膜而形成W栓。其次，在形成阻挡金属/Al/反射防止膜之后，利用光刻及RIE形成W栓电极和重叠的Al布线。
另一方面，在栓电极及第二布线如本实施形态这样通过Al回流形成的场合，在形成第一Al布线，层间绝缘膜，连接孔之后，以Al填充连接孔内部。此外，利用光刻和RIE形成连接孔和重叠的Al布线。如采用这样的方式形成，可以利用一次Al回流工序进行Al栓电极及Al布线的膜成形工序。所以，根据本实施形态，与利用上述的W栓电极的布线结构相比较，工序数可减少，制造成本可降低。
另外，如本实施形态这样，在形成Nb衬膜6之后，在利用Al回流以第一及第二Al膜9填充连接孔5的内部而形成DD布线的场合，在连接孔5内部的2个侧壁及1个底面上形成Nb衬膜6和第一及第二Al膜9。所以，在第一及第二Al膜9形成之后，在2个侧壁及1个底面上形成作为Al和Nb的反应产物的AlNb合金膜10。
因为Nb衬膜6及AlNb合金膜10的作用是补偿导电，具有提高抗EM能力的效果，所以与只在底面上形成Nb衬膜的Al-RIE布线相比较，镶嵌布线对抗EM能力有利。
但是，在Al-RIE布线中有如下的有利之处。即因为在Al布线的侧壁和层间绝缘膜的界面上不形成AlNb合金膜，在降低布线电阻方面有利。
另外，特别是在微细情况下，在高宽比高的布线沟中，  占据布线沟内的表面积的两个侧面的比例增加，从布线沟的侧面出发的Al的定向性占支配地位。结果，在垂直于Si衬底的方向上的Al(111)的定向性在布线中下降。
对此，在Al-RIE布线的场合，由于对在平坦化的层间绝缘膜上形成的Al膜进行加工而形成布线，Al膜的结晶晶粒只从一个布线底面形成。所以，在形成微细Al布线的场合，Al-RIE布线可提高定向性。
(111)定向性高的Al-RIE布线抗EM能力优异。这是因为(111)定向性高的Al膜的扩散系数大的结晶晶界减少之故。另外，如增加Nb的溅射功率，Nb取(110)定向，第二Al膜形成后的Al取(111)定向。
但是，根据本发明人的研究发现，通过对在本实施形态中所示出的第一Al膜7形成之后导入的氧气量进行至少达到所希望的填充连接孔的可能最低量的调节，在连接孔5的外部的第二层间绝缘膜4的平坦部上形成的第一Al膜7的定向性几乎不改变。
所以，即使在导入氧气的场合，通过增加在形成Nb衬膜6之际的溅射功率，可形成定向性高的第一Al膜7。据此，因为可以减少不稳定的Al晶界，所以可以形成抗EM能力提高的镶嵌布线及RIE布线。
根据本发明人的研究可以确认，Al-RIE布线及镶嵌布线的抗EM能力可达到在两者的实用方面没有问题的水平。
在本实施形态中，是对两步Al回流的场合进行说明的，但氧气，与Al膜的场合相同，在Cu的表面吸附而防止Cu的表面扩散，从而抑制Cu膜的凝结。
所以，代替第一Al膜7形成Cu膜，接着在溅射室内导入氧气之后，即使在一边加热第二Al膜一边利用溅射法形成的所谓两步回流中，与不导入氧气的场合相比较，可达到与可改善填充特性等的两步Al回流的场合同样的效果。此外，也可包含氧气及与氧气之外的凝结抑制材料。
另外，在本实施形态中，是利用溅射法形成第一Al膜7，不过也可利用LPCVD(低压化学汽相淀积)法形成。
第二实施形态
图10为示出本发明的第二实施形态的半导体装置的制造方法的工序剖视图。另外，对与图1对应的部分赋予同样的的标号，其详细说明省略。
在第一实施形态中，对于在第一Al膜7形成后导入氧气8并通过使第一Al膜7的表面吸附氧气8来抑制Al的凝结的方法进行了说明，而在本实施形态中，是对利用Nb原子作为第一Al膜7的表面的凝结抑制材料来抑制Al的凝结的方法进行说明。
首先，如图10(a)所示，在形成图中未示出的元件的Si衬底1上形成第一层间绝缘膜2，第一布线3，第二层间绝缘膜4，连接孔5，Nb衬膜6及第一Al膜7。Nb衬膜6的厚度为15nm，第一Al膜7的膜厚为400nm，两者与第一实施形态一样都是利用LTS形成。
其次，如图10(b)所示，作为抑制第一Al膜7的凝结用的凝结抑制材料，Nb2通过溅射被第一Al膜7吸附。此Nb不是连续膜，而是离散形成的不连续膜。因此，第一Al膜7的表面部分地露出。
其次，如图10(c)所示，通过一边加热Si衬底1一边形成第二Al膜来以包含Nb膜或NbAl合金膜(以下称为Nb·NbAl膜)的第一及第二Al膜9填充连接孔5的内部。此时，在Nb衬膜6和第一及第二Al膜9的界面上形成AlNb合金膜10。
最后，如图10(d)所示，通过将连接孔5外部的剩余第一及第二Al膜9，AlNb合金膜10以及Nb衬膜6利用CMP去除而完成第二布线9。
如在第一实施形态中所说明的，在利用Al回流形成第二布线9之际，覆盖连接孔5的内表面的第一Al膜7成为Al的扩散通路。于是，通过在后面工序的第二Al膜的加热溅射时Al沿扩散通路的流动来填充连接孔5的内部。因此，如在第一Al膜7加热溅射时引起凝结，则扩散通路断绝，不能对连接孔5的内部填充Al。
Al的凝结，如在第一实施形态中所说明的，引起伴随衬底加热的Al原子的表面扩散及晶界扩散。所以，如抑制Al原子的表面扩散，就可以抑制Al的凝结。
其中，如本实施形态这样，如第一Al膜7上吸附Nb，则与在第一实施形态中说明的与Al原子结合的O(氧)原子抑制Al的表面扩散一样，与Al原子结合的Nb原子抑制Al的表面扩散而抑制第一Al膜7的凝结。
在Al回流过程中，第二Al膜在沿第一Al膜7流动到连接孔5的内部的同时，也引起第一Al膜7本身的形状改变，这对流动也有贡献。
然而，在第一Al膜7上形成厚Nb膜12的场合，与在第一实施形态中形成厚的氧化膜的场合一样，第一Al膜7的形状难于改变而造成流动量不足，从而引起填充不良。
因此，作为凝结抑制膜在第一Al膜7上形成的Nb将形成为至少在连接孔5的内表面上的不连续膜，因此Nb的形成量会降低。根据本发明人的研究已知，Nb的形成量换算成为膜厚时最好是大约5nm。
第一Al膜7的凝结在膜厚最薄的部分上产生。即容易在连接孔5的底部侧面上产生。另外，LTS为定向性高的溅射，在溅射粒子中包含相对衬底的斜向分量，第一Al膜7，不可避免在连接孔5的开口部成为悬垂形状。
即连接孔5的正面宽度窄小时，就会成为溅射粒子难于进入连接孔5的底部的形状。因此，在连接孔5的底部侧面上就难以形成第一Al膜7的连续膜，从而就容易引起凝结。
与此相对，由于作为凝结抑制膜的Nb膜12成为上述的不连续膜，即使如本实施形态这样利用溅射形成Nb也没有特别的问题。
另外，也可以利用台阶覆盖性良好的CVD法使连接孔的底部侧面吸附Nb。特别是，CVD成膜的初期过程是从初始晶核开始的岛状成长，可形成能够部分露出第一Al膜7的表面的Nb膜12。
在如本实施形态这样在第一Al膜7上形成Nb膜12的场合，与不形成Nb膜12的场合比较，可以确认能够以Al填充高宽比高的连接孔5。
另外，在本实施形态的DD结构中，由于第二Al膜9中的Nb·NbAl膜12′抑制Al原子的扩散，可提高抗EM能力及抗SM能力。
在本实施形态中说明的是在第一Al膜7上吸附Nb的方法，不过使第一Al膜7的内部包含Nb膜12也可以。即也可以如图11所示，使Nb在第一Al膜7中分散来代替图10(b)的工序。
Al膜的凝结是由于Al的表面扩散和晶界扩散引起的。如图11所示，在使Nb在第一Al膜7中分散的场合，通过主要是抑制Al原子的晶界扩散来抑制Al的凝结。
并且，在此场合，因为在第一Al膜7的表面不吸附Nb也可以，所以第一Al膜7的表面可保持清洁。因此，不妨碍第一Al膜7本身的流动及第一Al膜7和第二Al膜的润湿性，可以进一步提高填充特性。
另外，如图12所示，也可以使Nb在原子级上在第一Al膜7中分散而作为凝结抑制材料。在此场合，由于在Al晶粒的晶界及表面上存在Nb13，可以抑制Al原子的表面扩散及晶界扩散。因此，可以更有效地抑制Al的凝结。
并且，在此场合，因为在第一Al膜7中存在Nb13，容易引起第一Al膜7的形状的改变，加之不会妨碍和第二Al膜的润湿性，可以提高填充特性。
如图10或图11所示，在第一Al膜7上或第一Al膜7中通过溅射吸附Nb的场合，必须具有形成第一Al膜7的溅射室及吸附Nb的溅射室两个溅射室。
然而，在形成如图12所示的内部分散Nb13的第一Al膜7的场合，如使用添加Nb的Al靶，一个溅射室就可以了，可以通过一个溅射工序形成。因此，在可以提高吞吐量的同时，还可以削减制造装置的成本。
另外，内部分散Nb13的第一Al膜7也可以利用CVD法形成。在此场合，可使用Al的原料气体及Nb的原料气体的混合气体作为原料气体。或者是在用于成膜的原料气体中包含Al。例如，也可以在使C(碳)等杂质作为凝结抑制材料残留在Al膜中的CVD条件下形成第一Al膜。
另外，在形成第一Al膜7之后，也可以利用在第一Al膜7中注入Nb离子而形成Nb13分散的第一Al膜7。
另外，在本实施形态中说明的是使用Nb作为凝结抑制膜的构成材料的场合，但并不限于这种情况。即为了抑制Al膜的凝结，也可抑制Al原子的表面，晶界及界面的扩散，比如可以采用Ta，Ti，W，C等能够抑制Al原子扩散的材料。
另外，如果合并使用在第一实施形态中说明的第一Al膜7形成后导入氧气的方法和本实施形态的方法，由于其相乘的结果，可以进一步提高Al的填充能力。
第三实施形态
图13为为示出本发明的第三实施形态的半导体装置的制造方法的工序剖视图。另外，对与图1对应的部分赋予同样的的标号，其详细说明省略。
首先，如图13(a)所示，在形成图中未示出的元件的Si衬底1上形成第一层间绝缘膜2，第一布线3，第二层间绝缘膜4，连接孔5，Nb衬膜6。Nb衬膜6的厚度为15nm，与第一实施形态一样是利用LTS形成。
其次，如图13(b)所示，利用LTS形成厚度为400nm的不包含杂质的第一Al膜(纯Al膜)7′以覆盖连接孔5的内表面。
其次，如图13(c)所示，通过一边加热Si衬底1一边形成第二Al膜来以第一及第二Al膜9填充连接孔5的内部。
此处使用包含1wt％Cu的Al合金膜作为第二Al膜。所以，第一及第二Al膜9成为纯Al膜和Al合金膜的混合膜。另外，在Nb衬膜6和第一及第二Al膜9的界面上形成AlNb合金膜10。
最后，如图13(d)所示，通过将连接孔5外部的剩余第一及第二Al膜9，AlNb合金膜10以及Nb衬膜6利用CMP去除而完成第二布线9。
在本实施形态中，利用不包含杂质的纯Al膜作为第一Al膜7。薄膜的凝结行为与该材料的熔点有关，熔点越低的材料引起凝结的温度越低。
因此，包含如铜这样的杂质的Al合金膜，与纯Al膜比较，其熔点低。所以，为了抑制第一Al膜7的凝结，最好是不使用包含Cu这样的杂质的Al合金膜，而使用不包含添加物的纯Al膜。
另一方面，包含Cu等杂质的Al膜的熔点低而流动性高。所以，对于一边利用加热溅射一边使其流动而形成的第二Al膜而言，最好是采用包含如Cu这样的可降低熔点提高流动性的添加物的Al膜。
此外，在Al膜中的Cu在回流后的降温过程中在Al结晶晶界上析出。由EM造成的Al原子的移动容易沿扩散系数小的结晶晶界及表面发生。因此，通过在Al膜中添加Cu可提高抗EM能力。
因此，如使用本实施形态的第一及第二Al膜，即使不使用凝结抑制材料，如第一Al膜7采用纯Al膜，第二Al膜使用添加Cu的Al膜，可以抑制Al的凝结。另外，在加热溅射中，Cu也在第一Al膜中扩散，最终成为Cu添加在整个第一及第二Al膜9上。结果，可以以Al填充连接孔5，并且也可确保抗EM能力。
另外，通过在形成第二Al膜之际所使用的溅射靶中添加所希望的量的Cu，并对Al中的Cu的添加量根据第一Al膜7和第二Al膜的膜厚比率自由控制。
另外，如果合并使用在第一实施形态中说明的第一Al膜7形成后导入氧气的方法和本实施形态的方法，由于其相乘的结果，可以进一步提高Al的填充能力。
此外，本发明不限于上述实施形态。例如，在上述实施形态中说明的是利用Nb膜作为衬膜的场合，但也可以使用NbN膜，TiN膜，Nb膜，Ti膜，Nb膜和在其上形成的NbN膜构成的Nb/NbN膜，或Ti膜及在其上形成的TiN膜构成的Ti/TiN膜。另外，本发明也可应用于镶嵌布线以外的接触栓。除此之外，在不脱离本发明的精神的条件下可以实现种种变形。
本发明的效果
如上所述，在第一导电膜中包含抑制其凝结的凝结抑制材料的状态下，可通过使第一及第二导电膜回流而有效地抑制第一及第二导电膜的凝结，从而可实现具有将高宽比高的凹部的内部埋入布线层的布线结构的半导体装置。

Claims (12)

1.一种半导体装置，其特征在于包括：
在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜，
在上述凹部的内壁上形成的衬膜，以及
填充在上述凹部中且形成在上述衬膜之上的布线层，
至少在上述布线层的表面和与上述衬膜的界面之外的上述布线层内部含有抑制上述布线层的构成导电膜凝结的凝结抑制材料。
2.一种半导体装置，其特征在于包括：
在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜，
在上述凹部的内壁上形成的衬膜，
填充在上述凹部中且形成在上述衬膜之上的布线层，以及
在上述衬膜和上述布线层的界面上形成的衬膜和布线层的反应层，
至少在上述布线层的表面和与上述反应层的界面之外的上述布线层内部含有抑制上述布线层的构成导电膜凝结的凝结抑制材料。
3.如权利要求1或2所述的半导体装置，其特征在于上述衬膜是由Nb，Ti，NbN或TiN构成的单层膜或叠层膜。
4.如权利要求1或2所述的半导体装置，其特征在于上述布线层的构成导电膜是由Al或Cu，或以Al或Cu为主要成分的Al合金或Cu合金组成。
5.如权利要求1或2所述的半导体装置，其特征在于上述凝结抑制材料包含从O、Nb、Ta、Ti、W和C中选择的至少一种原子。
6.如权利要求1或2所述的半导体装置，其特征在于上述凹部是布线沟，连接孔，以及连接孔和与其连接的布线沟中的至少一个。
7.一种半导体装置的制造方法，其特征在于包括：
在半导体衬底上形成具有凹部的层间绝缘膜的工序，
在上述凹部的内壁上形成衬膜的工序，
在包含前述凹部的区域内形成第一导电膜的同时使在上述凹部中形成的上述第一导电膜的至少一部分中包含可抑制上述第一导电膜凝结的凝结抑制材料的工序，以及
一边对上述半导体衬底进行加热一边在包含前述凹部的区域内形成第二导电膜，同时使上述第一及第二导电膜回流填充上述凹部内的工序。
8.如权利要求7所述的半导体装置的制造方法，其特征在于上述衬膜为Nb、Ti、NbN或TiN构成的单层膜或叠层膜。
9.如权利要求7所述的半导体装置的制造方法，其特征在于上述第一及第二导电膜是由Al或Cu，或以Al或Cu为主要成分的Al合金或Cu合金组成。
10.如权利要求7所述的半导体装置的制造方法，其特征在于上述凝结抑制材料包含从O、Nb、Ta、Ti、W和C中选择的至少一种原子。
11.如权利要求7所述的半导体装置的制造方法，其特征在于上述导电膜为Al膜，上述凝结抑制材料为氧气。
12.如权利要求7或11所述的半导体装置的制造方法，其特征在于上述凹部是布线沟，连接孔，以及连接孔和与其连接的布线沟中的至少一个。
CNB001043935A 1999-03-23 2000-03-23 半导体装置及其制造方法 Expired - Fee Related CN1165991C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07814599A JP3910752B2 (ja) 1999-03-23 1999-03-23 半導体装置の製造方法
JP078145/1999 1999-03-23

Publications (2)

Publication Number Publication Date
CN1267912A CN1267912A (zh) 2000-09-27
CN1165991C true CN1165991C (zh) 2004-09-08

Family

ID=13653734

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001043935A Expired - Fee Related CN1165991C (zh) 1999-03-23 2000-03-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US6436813B1 (zh)
EP (1) EP1039531A3 (zh)
JP (1) JP3910752B2 (zh)
KR (1) KR100408622B1 (zh)
CN (1) CN1165991C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
US6352620B2 (en) 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
JP3449333B2 (ja) * 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3480416B2 (ja) * 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US7696092B2 (en) * 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003332058A (ja) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
US20040087080A1 (en) * 2002-10-23 2004-05-06 Uwe Wellhausen Methods for producing thin layers, such as for use in integrated circuits
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
US7169706B2 (en) 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US8721846B2 (en) 2004-11-30 2014-05-13 Tokyo Electron Limited Method of forming film, film forming apparatus and storage medium
US20070142885A1 (en) * 2005-11-29 2007-06-21 Reliant Technologies, Inc. Method and Apparatus for Micro-Needle Array Electrode Treatment of Tissue
US7666787B2 (en) * 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307132A (en) 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
KR100209856B1 (ko) * 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
US5237829A (en) 1992-07-29 1993-08-24 Japan Servo Co., Ltd. Ice-making machine having thermal relay
CA2109441C (en) * 1992-10-29 1997-05-13 Yuhei Kosugi Composite microwave circuit module assembly and its connection structure
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法
FI102121B1 (fi) * 1995-04-07 1998-10-15 Lk Products Oy Radiotietoliikenteen lähetin/vastaanotin
TW367528B (en) 1996-02-02 1999-08-21 Applied Materials Inc Titanium aluminide wetting layer for aluminum contacts
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
JP3087692B2 (ja) 1997-06-13 2000-09-11 日本電気株式会社 半導体装置の製造方法
US6236271B1 (en) * 1997-09-30 2001-05-22 Conexant Systems, Inc. Multi-layer carrier module for power amplifier systems within a digital cellular telephone
US6307267B1 (en) * 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR100283494B1 (ko) 1997-12-30 2001-04-02 김동원 차세대 반도체용 구리배선의 패턴방법
JPH11266129A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 高周波半導体装置
US6573808B1 (en) * 1999-03-12 2003-06-03 Harris Broadband Wireless Access, Inc. Millimeter wave front end
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000277607A (ja) 2000-10-06
US6436813B1 (en) 2002-08-20
KR20000076927A (ko) 2000-12-26
CN1267912A (zh) 2000-09-27
US20020192946A1 (en) 2002-12-19
EP1039531A2 (en) 2000-09-27
JP3910752B2 (ja) 2007-04-25
KR100408622B1 (ko) 2003-12-06
US6768202B2 (en) 2004-07-27
EP1039531A3 (en) 2000-12-20

Similar Documents

Publication Publication Date Title
CN1165991C (zh) 半导体装置及其制造方法
CN1154170C (zh) 半导体器件及其制造方法
CN1135618C (zh) 半导体装置及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN100339972C (zh) 半导体器件和其制造方法
CN1720606A (zh) 半导体器件及其制造方法
CN1420560A (zh) 半导体器件及其制造方法
CN1665017A (zh) 半导体器件及其制造方法
CN1848407A (zh) 半导体器件的制造方法以及半导体器件
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1909215A (zh) 半导体器件
CN1835226A (zh) 半导体器件及其制造方法
CN1750284A (zh) 半导体元件及其制造方法和电子部件单元
CN1090091A (zh) 半导体器件及其制造方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
WO2000003420A2 (en) Method for forming a copper film on a substrate
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1476086A (zh) 半导体器件和半导体器件的制造方法
CN1860597A (zh) 配线结构的形成方法以及半导体装置
CN1300846C (zh) 半导体装置及其制造方法
CN1842904A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908