CN1848407A - 半导体器件的制造方法以及半导体器件 - Google Patents

半导体器件的制造方法以及半导体器件 Download PDF

Info

Publication number
CN1848407A
CN1848407A CNA2006100739216A CN200610073921A CN1848407A CN 1848407 A CN1848407 A CN 1848407A CN A2006100739216 A CNA2006100739216 A CN A2006100739216A CN 200610073921 A CN200610073921 A CN 200610073921A CN 1848407 A CN1848407 A CN 1848407A
Authority
CN
China
Prior art keywords
film
mentioned
metal film
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100739216A
Other languages
English (en)
Other versions
CN100477158C (zh
Inventor
坂田敦子
和田纯一
尾本诚一
羽多野正亮
山下创一
东和幸
中村直文
山田雅基
木下和哉
坚田富夫
莲沼正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1848407A publication Critical patent/CN1848407A/zh
Application granted granted Critical
Publication of CN100477158C publication Critical patent/CN100477158C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

Description

半导体器件的制造方法以及半导体器件
技术领域
本发明涉及半导体器件的结构及其制造方法，特别涉及含有铜膜的阻挡金属的布线结构及其制造方法。
背景技术
在半导体集成电路(LSI)的多层布线中，以使用电阻率低的铜(Cu)膜，将Cu膜埋入在形成于层间绝缘膜中的槽或接触孔中的镶嵌(damascene)布线为主流。具有布线宽度随着LSI的微小化而变细，且以降低布线间的电容为目的而使布线厚度变薄的倾向。为此，在微细镶嵌布线中，电阻率高的阻挡金属膜占布线截面积的比例对布线电阻影响很大。即，阻挡金属膜越薄镶嵌布线的电阻越低。但是，对于阻挡金属膜同时要求防止Cu原子向层间绝缘膜扩散、与Cu膜的密接性、以及与层间绝缘膜的密接性。
特别是阻挡金属膜和Cu膜的密接性对于布线抗电迁移(EM)性、抗应力迁移(SM)性非常重要。进而希望以满足上述要求的最薄的膜厚，且以在形成于层间绝缘膜的槽的底面和侧面上一样的厚度，保形地形成阻挡金属膜。
其次，针对形成薄的阻挡金属膜描述以往和现在的情况。一般地，物理气相淀积法(PVD法)的台阶覆盖性低。为此，对于用金属填埋形成在层间绝缘膜的槽和接触孔而形成的双层镶嵌结构，通过PVD法形成保形的阻挡金属膜是困难的。为此，开发了借助基板偏置引入金属离子来改善底部覆盖层，利用离子的再溅射效果来改善侧面覆盖层的离子化PVD法，并可用于形成阻挡金属膜。但是，由于布线的微细化、高缩影(aspect)化，所以虽然保证了布线电阻、阻挡性以及密接性，但充分的保形成膜在今后越来越困难。另一方面，虽然可以通过化学气相淀积法(CVD法)形成保形的阻挡金属膜，但是由于SM不良的问题，在布线工序中不能使用高温加工。为此，存在着在CVD法中在布线工序的容许温度下分解的、作为阻挡金属膜想要成膜的材料的原料气体少的问题。此外，作为极薄膜的保形成膜方法，提出了在基板表面一层一层地层叠原子层来生成薄膜的原子层沉积法(ALD法)。虽然ALD法为不适合于形成厚膜的方法，但可以形成台阶覆盖性好的极薄膜。ALD法也与CVD法一样，具有在布线工序允许的温度内难以使原料气体热分解的问题，为了低温化，提出了在分解吸附的原料气体的步骤中通过等离子体照射促进分解的方法(例如，参见专利文献1)和通过UV光照射促进分解的方法(例如，参见专利文献2、3)。
最近的层间绝缘膜，为抑制信号延迟逐渐使用低介电常数绝缘膜。低介电常数绝缘膜不仅是有机类绝缘膜，即使是无机类绝缘膜，也可大量的含有碳(C)、多孔、俘获水(H2O)等的氧化源(oxidizing species)。为此，在CVD法、ALD法中使用等离子体照射使成膜温度低温化的方法中，具有由于原料气体分解工序中的等离子体照射而将绝缘膜中的碳放出，使绝缘膜受到损害的问题。特别是，在使用含有氢(H)、氧(O)气体的等离子体的情况下，具有引起低介电常数绝缘膜的腐蚀，产生绝缘膜剥离的情况。
并且，在大量含有氧化源的低介电常数绝缘膜中，即使采用使用等离子体照射和LV光照射、辅助性地使分解温度低温化的ALD法和CVD法，也存在有在阻挡金属膜的形成时阻挡金属膜被氧化的情况。被氧化的阻挡金属膜不能抑制氧化源的透过。其结果为存在由于氧化源使全部阻挡金属膜氧化、降低了阻挡金属膜与Cu膜等的布线材料的密接性的问题。
阻挡金属膜与Cu膜的密接性，具有由材料决定的密接性和阻挡金属膜变质而随时间变化的密接性。特别是，随时间的密接性的变化不仅在制造工序中，而且在实际使用时也引起SM、EM不良等，所以非常重要。在伴随着等离子体照射、电子束照射、紫外线照射的加工工序和绝缘膜固化工序中，绝缘膜中的含有碳的分子被放出，绝缘膜受到损害，水容易吸附在结合了脱离的碳的侧面上。
在该制造工序中或实际使用中阻挡金属膜随时间而变质的原因在于，由于包含在绝缘膜中的氧化源而使阻挡金属膜氧化，降低了与Cu膜的密接性。此外，还存在由于被包含在绝缘膜中的含C的分子，使阻挡金属膜碳化(碳化物化)的情况。
由此，抑制阻挡金属膜的变质并保持密接性，在今后越来越难。此外，虽然提出了预先在界面上形成氧化物的工艺(例如，参见专利文献4)，但是由于在积极地形成氧化物的情况下，形成价数大的低密度的氧化物，所以不能得到希望的形态。
[专利文献1]：日本特开2003-297814号公报
[专利文献2]：日本特开2001-220287号公报
[专利文献3]：日本特开2002-170821号公报
[专利文献4]：日本特开2000-269213号公报
发明内容
本发明提供一种与布线材料的密接性好地形成金属膜的半导体器件的制造方法以及具备与布线材料的密接性良好的金属膜的半导体器件。
根据本发明的一个形态，提供一种半导体器件的制造方法，包括：(A)在第一基板温度下，使在表面形成有凹部的绝缘膜中和该绝缘表面的氧化源放出的工序；(B)在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。
根据本发明的其它形态，提供一种半导体器件的制造方法，包括：(A)在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；(B)在低于第一基板温度的第二基板温度下，形成第一金属膜的工序；(C)在减压氧化性气氛中对第一金属膜的至少一部分进行氧化的工序；(D)在低于第一基板温度的第三基板温度下在第一金属膜上形成第二金属膜的工序。
根据本发明的其它形态，提供一种半导体器件的制造方法，包括：(A)在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；(B)在低于第一基板温度的第二基板温度下，使原料气体附着在凹部表面上的工序；(C)排出没有附着在凹部表面上的残余的原料气体的工序；(D)使光照射在凹部的表面上，分解附着在凹部表面上的原料气体的分子，在凹部表面形成由在原料气体的成分中所包含的金属原子构成的金属膜的工序。
根据本发明的其它形态，提供一种半导体器件的制造方法，包括：(A)在基板表面附着原料气体的工序；(B)排出没有附着在基板表面的残余的原料气体的工序；(C)使光照射在基板表面上，分解附着在基板表面的上述原料气体的分子，在基板表面形成由在原料气体的成分中所包含的金属原子构成的金属膜的工序；(D)导入氮化源和氧化源中的任意一种，并进行金属膜的氮化和氧化的任意一种的工序。
根据本发明的其它形态，提供一种半导体器件，包括在基板上按照绝缘膜、金属膜、以及布线金属膜的顺序层叠的层叠结构，上述金属膜的氧化物的基于X射线衍射测定得出的衍射强度是金属膜和布线金属膜的化合物的衍射强度的10倍或以下。
根据本发明，可以提供能够形成与布线材料密接性良好的布线结构的半导体器件的制造方法以及包括与布线材料的密接性良好的金属膜的半导体器件。
附图说明
图1是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之一)。
图2是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之二)。
图3是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之三)。
图4是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之四)。
图5是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之五)。
图6是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之六)。
图7是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之七)。
图8是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之八)。
图9是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之九)。
图10是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之十)。
图11是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之十一)。
图12是用于说明根据本发明第一实施方式的半导体器件的制造方法的工序的剖面图(之十二)。
图13是表示实施本发明第一实施方式的半导体器件的制造方法的半导体制造装置的例子的示意图。
图14是表示通过现有的半导体器件的制造方法形成的氧化膜的结构的剖面结构图。
图15是表示通过本发明第一实施方式的半导体器件的制造方法形成的氧化膜的结构的剖面结构图。
图16是通过X射线衍射法解析370℃、60分钟热处理后的样品结果，图16(a)表示使用现有技术制造的样品的解析结果的曲线图；图16(b)表示在阶段温度25℃下使用第一实施方式的半导体器件制造方法制造的样品的解析结果曲线图；图16(c)表示在阶段温度-20℃下使用第一实施方式的半导体器件制造方法制造的样品的解析结果曲线图；图16(d)表示解析中使用的样品的结构的示意图。
图17是表示分别使用第一实施方式的半导体器件的制造方法和相关技术制造的钛氧化膜的EELS分析结果的曲线图。
图18是表示使用本发明第一实施方式的半导体器件的制造方法制造的半导体器件的例子的结构剖面图。
图19是表示使用第一实施方式的半导体器件的制造方法制造的布线的二次离子质量分析(SIMS)的结果的表。
图20是表示使用第一实施方式的半导体器件的制造方法制造的布线退火前的电阻率与退火后的电阻率的比的曲线图。
图21是表示Ti膜和TiOx膜的分子密度的曲线图。
图22是表示通过本发明第三实施方式的半导体器件的制造方法形成的Cu籽晶膜的例子的结构剖面图，图22(a)是利用离子化溅射法的Cu籽晶膜的形成例；图22(b)是通过CVD法的Cu籽晶膜形成例(之一)；图22(c)是通过CVD法的Cu籽晶膜形成例(之二)。
图23是表示通过本发明第三实施方式的比较例(之一)的半导体器件的制造方法形成的布线层结构的剖面结构图，图23(a)是伴随着加热的工序前的剖面结构图；图23(b)是伴随着加热的工序后的剖面结构图。
图24是表示通过本发明第三实施方式的比较例(之二)的半导体器件的制造方法形成的布线层结构的另一剖面结构图，图24(a)是伴随着加热的工序前的剖面结构图；图24(b)是伴随着加热的工序后的剖面结构图。
图25是表示通过本发明第三实施方式的半导体器件的制造方法形成的布线层结构的剖面结构图，图25(a)是伴随着加热的工序前的剖面结构图；图25(b)是伴随着加热的工序后的剖面结构图。
图26是表示本发明第四实施方式的半导体器件的制造方法的示意性流程图。
图27是说明本发明第四实施方式的半导体器件的制造方法的工序流程图(之一)。
图28是说明本发明第四实施方式的半导体器件的制造方法的工序流程图(之二)。
图29是说明本发明第四实施方式的半导体器件的制造方法的工序流程图(之三)。
图30是说明本发明第四实施方式的半导体器件的制造方法的工序流程图(之四)。
图31是说明本发明第四实施方式的半导体器件的制造方法的效果的示意图。
图32是表示现有的半导体器件的制造方法的示意性流程图。
图33是表示通过现有的半导体器件的制造方法形成的氧化膜的结构的剖面结构图。
图34是表示通过本发明第四实施方式的半导体器件的制造方法形成的氧化膜的结构的剖面结构图。
图35是说明本发明第五实施方式的半导体器件的制造方法的工序流程图。
图36是表示通过现有的半导体器件的制造方法形成的Al氧化膜的结构的剖面结构图。
图37是表示使用本发明第五实施方式的半导体器件的制造方法形成的Al氧化膜的结构的剖面结构图。
图38是表示本发明第六实施方式的半导体制造装置的结构的示意图，图38(a)是剖面图；图38(b)是俯视图。
图39是表示本发明第六实施方式的半导体制造装置的其他结构的示意图。
图40是表示本发明第六实施方式的半导体制造装置的又一结构的示意图，图40(a)是剖面结构图；图40(b)是俯视图。
图41是表示本发明第六实施方式的半导体制造装置的结构的示意图，图41(a)是进行EB照射的半导体制造装置的示意图；图41(b)是进行UV光照射的半导体制造装置的示意图。
图42是用于说明使用图41中示出的半导体制造装置的绝缘膜的固化工序的工序流程图，图42(a)是两次分割固化工序的情况下的工序流程图；图42(b)是一次进行固化工序情况下的工序流程图。
标号说明
10           基板           20         绝缘膜
30           金属膜         35         钛氧化膜
36           钽膜           50         层间绝缘膜
70           第二布线层     71         第二Cu籽晶膜
200          凹部
具体实施形态
接下来，参照附图，说明的本发明的第一至第六实施方式。在下面附图的记载中，对相同或类似的部分赋予相同或类似的标号。但是，附图仅是示意性的，应该注意厚度与平面尺寸的关系、各层的厚度比率等与实际不同情况。因此，酌情参考以下的说明可判断具体的厚度和尺寸。此外，不用说即使在各个附图之间也含有相互尺寸的关系和比率不同的部分。
此外，在下面示出的第一至第六实施方式示例性地表示使本发明的技术思想具体化的装置和方法，本发明的技术思想没有将构成部件的材质、形状、结构配置等限制在下述的情形。本发明的技术思想可以在权利要求的范围内施加各个变化。
(第一实施方式)
本发明第一实施方式的半导体器件的制造方法是使用由绝缘膜放出的气体，在与金属膜和绝缘膜的界面相接触的金属膜的表面上形成氧化物的方法。
使用图1～图12，首先说明半导体器件的制造工序。下面，说明形成双层镶嵌结构的多层布线的情况，该双层镶嵌结构的多层布线使用Cu膜作为布线材料，使用钛(Ti)膜作为阻挡金属膜，使用有机类低介电常数绝缘膜即聚丙炔醚(下面，简称为PAE)膜以及无机类低介电常数膜即含碳的硅氧化(下面，简称为SiCO)膜等作为绝缘膜。
(A)虽然图中没有示出，但是在露出与半导体基板10内的半导体元件等电连接的下层电极的第一硅氧化(SiO2)膜21上顺次形成第一PAE膜22和第二SiO2膜23，得到在图1中示出的结构剖面图。
(B)接下来，如图2所示，使用光刻技术和反应性离子蚀刻(RIE)法等，选择性地蚀刻除去第一PAE膜22和第二SiO2膜23从而形成第一布线槽201。接下来，在第二SiO2膜23的表面、第一布线槽201的侧面部以及底部形成第一Ti膜30b作为阻挡金属膜。台阶履盖性良好地形成第一Ti膜30b，得到在图3中示出的结构剖面图。
(C)如图4所示，真空连续地形成第一Cu籽晶膜41。接下来，使用电镀装置形成第一Cu镀膜42以填充第一布线槽201(图5)。接下来，为了防止由于Cu膜的自身老化等引起的膜质量随时间变化导致不均匀，预先进行大粒径化的热处理工序。此后，使用化学机械研磨(CMP)进行第一Cu镀膜42和第一Ti膜30b的平坦化，如图6所示，形成由第一Ti膜30b和第一Cu镀膜42构成的第一布线层40。
(D)接下来，如图7所示，顺次形成碳氮化硅(SiCN)膜51、SiCO膜52、第二PAE膜53、第三SiO2膜54。这里，形成SiCN膜51作为使用RIE法的工序中的阻挡膜、以及Cu防扩散膜。此外，形成第三SiO2膜54作为使用CMP法的工序中的保护膜。由SiCN膜51、SiCO膜52、第二PAE膜53以及第三SiO2膜54形成层间绝缘膜50。
(E)接下来，使用光刻技术和RIE法选择性地蚀刻除去层间绝缘膜50，形成第二布线槽202以及接触孔203。其结果，如图8所示，露出第一布线层40表面的一部分。接下来，在层间绝缘膜50的表面形成第二Ti膜30c作为阻挡金属膜。台阶覆盖特性良好地形成第二Ti膜30c，得到在图9中示出结构的剖面图。
(F)如图10所示，真空连续地形成第二Cu籽晶膜71。接下来，使用电镀装置形成第二Cu镀膜72以填充第二布线槽202和接触孔203(图11)。接下来，为了防止由于Cu膜的自身老化等引起的膜质量随时间变化导致不均匀，预先进行大粒径化的热处理工序。此后，使用CMP法进行第二Cu镀膜72和第二Ti膜30c的平坦化，如图12所示，形成由第二Ti膜30c和第二Cu镀膜72构成的第二布线层70。特别是为了形成多层布线，可以重复图7～图12的工序。
下面，说明第一实施方式的半导体器件的制造方法的例子。下面，举例说明形成图7中示出的层间绝缘膜50和图9中示出的第二Ti膜30c的情况。如图7所说明的，在第一布线层40上作为阻挡膜可以使用SiCN膜51、作为层间绝缘膜可以使用SiCO膜52和第二PAE膜53、作为使用CMP法的工序中的保护膜可以使用第三SiO2膜54。此外，也可以仅形成SiCO膜52或仅形成第二PAE膜53作为层间绝缘膜。在由多种绝缘膜构成的层间绝缘膜中至少一种绝缘膜使用高吸湿性的多孔膜的情况下，从绝缘膜中放出的氧化源变多。所谓的“多孔膜”是为了降低介电常数而含有大量的孔的膜，在使用从绝缘膜放出的气体在金属膜的表面形成氧化物的方面，使用在该膜中含有水等氧化源的、特别是相对介电常数3或其以下的绝缘膜是非常有效的。
(A)如图8所示，使用光刻技术和RIE法选择性地蚀刻除去层间绝缘膜50，形成第二布线槽202以及接触孔203。此后，例如在250℃～300℃的温度下，在真空中或者是H2气体等还原气氛中进行热处理。通过该热处理，除去在层间绝缘层50中所包含的H2O、或在第二布线槽202以及接触孔203的形成时键被切断而残留在层间绝缘膜50中碳族残留物等。此时，如果在还原气氛中进行，还可进行在接触孔203底部露出的第一布线层40表面的氧化膜的还原处理。
(B)接下来，持续真空地，在形成阻挡金属膜的、例如图13所示的离子化溅射室内，搬运基板10。并且，将基板10设置在温度至少被设定在层间绝缘膜50的脱气处理工序中的加热温度或其以下、优选被设定在室温或其以下的基座上。将基板10吸附在基座上，将基板10的温度保持为与基座相同的温度。
(C)如图9中说明的那样，通过离子化溅射法等方法，形成第二Ti膜30c。通常，在使用常规的等离子体形成第二Ti膜30c的情况下，在第二Ti膜30c的形成过程中使基板10的温度上升。为此，在第二Ti膜30c的形成过程中控制基板10的温度以使其不超过在形成第二Ti膜30c前进行的脱气处理或H2还原加热处理中的温度。例如如果在250℃下进行脱气处理或H2的还原加热处理，就控制基板10的温度使其为不超过250℃的温度，如果在300℃进行时，就控制基板10的温度使其为不超过300℃的温度。
(D)接下来，持续真空地在Cu膜形成用的处理室中搬运基板10，并将基板10冷却到室温或其以下，如图10所示，形成第二Cu籽晶膜71。第二Cu籽晶膜71只要通过PVD法、CVD法或ALD法形成为期望的膜厚、例如60nm左右的膜厚即可。接下来，将基板10移到大气中，如图11所示，通过电镀法用第二Cu镀膜72填埋接触孔203和第二布线槽202。并且，为了防止由于第二Cu镀膜72的自身老化等引起的膜质量随时间变化而导致不均匀，预先进行大粒径化的热处理工序(电镀后退火)。在真空、氮气(N2)气氛中、或者N2/H2气氛中的任何一种中，按温度150℃/时间60分钟～温度300℃/时间60分钟等的条件进行电镀后退火。显然该退火条件的最佳温度和最佳时间随着各种电镀条件而改变。最后，通过CMP法进行第二Cu镀膜72的平坦化，形成双层镶嵌结构。
下面，针对Ti膜的形成时的Ti氧化进行说明。如前所述，为了降低介电常数，低介电常数绝缘膜的孔很多。因此，在加热基板10的情况下，包含在绝缘膜孔内的水或氧等的氧化源从槽或接触孔的侧面放出。如图14(a)所示，当在溅射粒子即Ti原子不断飞过来的过程中放出氧化源时，Ti原子与氧结合形成氧化钛(TiOx)。此种情况下，由于Ti原子在不与其它Ti原子结合的状态下与氧结合，所以Ti-O原子间距离大。这是因为由于Ti粒子以原子状态或分子状态飞来，在容易发生充足氧化反应的状态下生成氧化物，所以能够形成稳定键的氧化源，且是相对价数大的氧化物的缘故。反复进行这样的成膜过程而在绝缘膜20的表面上形成的TiOx膜，就会成为Ti-O原子间隔大、分子密度低的TiOx膜(图14(b))。而且，如图14(c)所示，这种分子密度低的TiOx膜不会抑制残留在绝缘膜20中的氧化源的进一步释放，最终全部Ti膜就形成为分子密度低的TiOx膜。这种TiOx膜与Cu膜的密接性低，当在槽或接触孔中作为布线材料埋入Cu膜的情况下，在TiOx/Cu界面就会引起Cu原子的界面扩散。即，Cu布线的抗SM性降低，在布线中产生空隙。
另一方面，在以比脱气处理工序低的温度形成Ti膜的情况下，如图15(a)所示，不会从绝缘膜20中放出氧化源。因此，如图15(b)所示，形成不含TiOx等的纯Ti膜30a作为阻挡金属膜。此后，当在Ti膜形成后的绝缘膜形成工序或烧结工序等中，被加热到高于脱气处理工序的温度的情况下，释放出残留在绝缘膜20中的氧化源，与绝缘膜20接触的Ti膜30a的表面被氧化。但是，由于Ti膜30a的Ti-Ti键已经形成，所以Ti膜30a的氧化通过向Ti-Ti原子间的扩散和固溶来进行。因此，形成分子密度致密的TiOx膜(图15(c))。分子密度高的TiOx膜抑制从绝缘膜20的氧化源的放出。因此，Ti膜30a的氧化被限制在绝缘膜20与Ti膜30a的界面附近区域，可以抑制与界面远离的区域的Ti膜氧化。即，根据第一实施方式的半导体制造方法，可实现一种半导体器件，其中在与布线金属膜和绝缘膜两者都接触的金属膜中，与金属膜的与布线金属膜相接触部分的金属的原子或分子密度比较，金属膜的与绝缘膜相接触部分的金属的原子或分子密度高，并且金属密度逐渐变化。如果是图1～图12中示出的半导体器件，在与第二Cu镀膜72和层间绝缘膜50两者相接触的第二Ti膜30c中，与第二Ti膜30c的与第二Cu镀膜72相接触的部分的Ti原子或分子密度相比，第二Ti膜30c的与层间绝缘膜50相接触的部分的Ti原子或分子密度高，并且该第二Ti膜30c的Ti原子密度逐渐变化。
通过规定第一实施方式的半导体器件的制造方法的脱气处理工序和阻挡金属成膜工序的温度的上下关系，从而在将Cu膜埋入槽或接触孔中的时刻，Ti/Cu界面的Ti膜就不会被氧化。并且，在形成了能够确保良好的密接性的Ti/Cu界面后的工序中，以上述那样的分子密度差进行阻挡金属的氧化。其结果，Ti/Cu界面可以保持密接性，不会使Cu膜的抗SM性劣化。此外，分子密度高的TiOx膜不仅有效地抑制来自绝缘膜20的氧化源的放出，而且还兼具抑制Cu向绝缘膜20中扩散的效果。本发明第一实施方式的半导体器件的制造方法，特别是对于介电常数为3或其以下的绝缘膜20非常有效。
在图16(a)～(d)中示出了利用第一实施方式半导体器件的制造方法制造的样品的解析结果。图16(a)～(c)是利用X射线衍射法的2θ-θ法，比较测定使用本发明第一实施方式的制造方法制造的样品，与通过现有技术制造的样品的结果。图16(b)、图16(c)的阶段温度记录是Ti膜成膜时的阶段保持温度，而不是基板温度。横轴是测定时的2θ。纵轴是强度(Intensity)，单位是cps(countper sec)。
从图16(a)～(c)可知，由现有技术形成的样品的TiOx膜的峰值强度为2182cps。另一方面，由本发明第一实施方式的半导体制造方法形成的样品的TiOx膜的峰值强度，在阶段温度25℃时是706cps，在阶段温度为-20℃时是543cps。即，由现有技术形成的样品的TiOx膜的峰值强度比由本发明第一实施方式的半导体制造方法形成的样品的TiOx膜的峰值强度大。可以认为在现有技术中，Ti膜被成膜时被从低介电常数绝缘膜放出的氧化源所氧化，在烧结工序等的热处理工序中也不能抑制氧化源的放出，氧化进一步扩展。另一方面，在第一实施方式的半导体制造方法中，可抑制Ti膜成膜中的氧化。因此，可以认为在Ti膜成膜后的加热工序中，形成分子密度高的TiOx膜，可抑制进一步的Ti膜的氧化的扩展。此外，从图16(a)～(c)可知，在本发明第一实施方式的半导体制造方法中，由于Ti膜没有被氧化，在Ti膜与Cu膜接触的区域形成有TiCux膜。TiCux膜的峰值强度，在阶段温度为25℃时是224cps，在阶段温度为-20℃时是210cps。另一方面，在现有技术中，TiCux膜的峰值强度是108cps，是几乎与背景强度相同，不能测量的等级。从以上的结果可知，在现有技术中TiCux膜的形成量非常少，或者没有形成TiCux膜。
并且，本发明者们进行多次实验和努力研究的结果表明，在设用2θ-θ法测定的TiCux膜的峰值强度为1的情况下，当TiOx膜的峰值强度超过10时，半导体装置的可靠性劣化。通过控制形成比率以便使Ti膜大量形成为TiCux膜而不是TiOx膜，从而TiCux膜成为Cu膜与Ti膜的密接层，可以大幅度地提高Cu膜的抗SM性、抗EM性。图16(d)示出的样品的Cu膜、Ti膜以及低介电常数绝缘膜，相当于图12的第二Cu镀膜70、第二Ti膜30c以及层间绝缘膜50。因此，根据本发明第一实施方式的半导体器件，可以实现具有在基板上按绝缘膜、金属膜、以及布线金属膜的顺序层叠的层叠结构，且在层叠结构中的通过X射线衍射测定的金属膜的氧化物的衍射强度，相对于金属膜和布线金属膜的化合物的衍射强度，为10倍或其以下的半导体器件。例如可以实现如图12所示，具有在基板上按层间绝缘膜50、第二Ti膜30c、以及第二Cu镀膜70的顺序层叠的层叠结构，层叠结构中的通过X射线衍射测定法测定的Ti氧化物的衍射强度，相对于第二Ti膜30c和第二布线层70的化合物的衍射强度为10倍或其以下的半导体器件。
通过重复图1～图12中说明的工序形成多层布线，然后形成电极用Cu衬垫或Al衬垫。并且，作为最终工序进行多层退火。另外，如果是在低于或等于在真空中、或H2等还原气体气氛中的脱气处理工序中的处理温度的低温下进行第二Ti膜30c的形成，则在第二Ti膜30c的形成方法中，除PVD方法以外，也可以采用CVD法或ALD法。
通常，为了在短时间内充分地除去包含在低介电常数绝缘膜中的H2O、OH基、或游离碳族的气体，需要在脱气处理中进行350℃～400℃的加热。因此，如上述说明的方法，在以250℃～300℃进行脱气处理或H2还原加热处理的情况下，在层间绝缘膜50中，残留有与热预算差相应的H2O、OH基、或游离碳族的气体。通过由这些残留氧化源、或含有碳元素的游离基带来的与第二Ti膜30c的固相反应，在层间绝缘膜50和第二Ti膜30c的界面附近，进行第二Ti膜30c的氧化(下面，称为“Ti后氧化”)。
Ti后氧化，即使在比上述所说明的脱气处理工序中的温度上限、即300℃低的温度下也会发生。由于层间绝缘膜50中的氧化源成分的浓度梯度，即使在300℃或其以下也可以进行H2O的扩散。另外，积极地进行第二Ti膜30c的Ti后氧化的热工序也可以在形成多层布线后进行。或者，在第二Cu镀膜72的膜质稳定化处理的退火时，通过选择250℃～300℃的温度也能进行Ti后氧化。此外，在形成第二Cu镀膜72的工序前进行用于Ti后氧化的加热工序也是有效的。例如，形成第二Cu籽晶膜71的PVD法通常在室温以下进行。但是，在第二Cu籽晶膜71中使用CVD法或ALD法的情况下，通过将形成第二Cu籽晶膜71的温度设定为高于形成第二Ti膜30c的温度，就可以进行Ti后氧化。
通过Ti膜的固相扩散/固相氧化反应形成的Ti氧化源，如在Ti-O2原相图中那样，固溶氧的浓度比其他金属材料高。因此，在氧固溶区域中，Ti氧化物的重量分子密度比纯Ti的重量原子密度4.507g/cm3高。例如，氧化钛(II)(TiO)的重量分子密度为4.93g/cm3，五氧化钛(Ti3O5)的重量分子密度是4.6g/cm3。即使是在含氧达到60原子％的情况下形成的氧化钛TiO2，重量分子密度也为4.26g/cm3，为Ti原子的重量原子密度的80％或以上。由于镁(Mg)也与Ti特性相同，Mg氧化物的重量分子密度比纯Mg的重量分子密度高。使用具有这种固溶氧形态的材料作为阻挡金属膜，由于形成的氧化物的重量分子密度高，所以对于阻碍从绝缘膜放出氧化源是有效的。并且，实验结果表明，如果是具有纯金属的重量原子密度的80％或以上的重量分子密度的金属氧化物，则显然更理想。如上所述，由于在形成Cu膜和阻挡金属膜的密接部后，氧化阻挡金属膜，所以就会在包含保证与Cu膜的密接性的部分的区域的一部分上残留Ti膜，Cu膜与Ti膜的密接性不会劣化。此外，根据第一实施方式的半导体器件的制造方法，在与布线金属膜和绝缘膜两者接触的金属膜中，与金属膜的与布线金属接触的部分的金属原子或分子密度，和金属膜的与绝缘膜接触的部分的金属的原子或分子密度相比较，可以实现夹在布线金属膜和绝缘膜之间的部分的金属的原子或分子密度高的半导体器件。如果是图1～图12中示出的半导体器件，在与第二Cu镀膜72和层间绝缘膜50两者接触的第二Ti膜30c中，通过使第二Ti膜30c中的氧元素沿着膜厚方向具有浓度梯度，与第二Ti膜30c的与层间绝缘膜50接触的部分的Ti原子或分子密度和第二Ti膜30c的与第二Cu镀膜72接触的部分的Ti原子或分子密度相比较，可以实现夹在第二Cu镀膜72和层间绝缘膜50之间的部分的Ti原子或分子密度高的半导体器件。
下面示出了确认在Ti后氧化后形成在层间绝缘膜和Ti膜界面附近的Ti氧化(TiOx)膜以及Cu侧的Ti膜的O/Ti强度比的例子。首先，制造透射型电子显微镜(TEM)解析用样品。并且，进行TEM-电子能量损失分光(EELS)分析。利用第一实施方式的半导体器件的制造方法以及相关技术分别制造解析用样品。此时，使由各制造方法制造的测定样品的样品厚度相同。对于上述样品的、进行例如室温成膜的样品通过EELS分析，取得Ti强度和氧气强度，结果在观察槽侧壁时可知Cu侧的O/Ti的强度比不足0.12(约0.11左右)，比绝缘膜侧的O/Ti强度比低。此外，几乎观察不到Ti膜的体积膨胀等。由此推测特别是与Cu膜接触的Ti膜是接近于固溶O的状况的。进而，对于进行了TEM解析的样品的接触孔侧壁的Ti膜，通过同样的EELS分析，在图17中表示评价Ti强度与氧气强度的比的结果。在图17中，温度T1是通过第一实施方式的半导体器件制造方法形成阻挡金属膜时的基板温度，例如是25℃。温度T2是通过相关技术形成阻挡金属膜时的基板温度，是与脱气工序的基板温度相同或比其高的温度。如图17所示，O/Ti的强度比为0.1以下。如上所述，由于在除界面的TiOx膜以外的与Cu接触的Ti膜的膜厚几乎没有变化的区域的O/Ti强度比不足0.12，可推断出Ti在固溶氧气的状态下的O/Ti强度比不足0.12。若假设EELS的O/Ti强度比与原子数比相对应，该数值与本实施例中示出的样品的工序最高温度(400℃)时的氧固溶浓度一致。此外氧的固溶浓度如果是420℃则按O/Ti原子数比为0.123，如果是450℃则按O/Ti原子数比为0.15。
如上所述，几乎不会发生由于在Ti膜中固溶氧而引起的Ti的密度变化，与钽(Ta)膜等的氧化形态的材料不同，在TiOx膜中可以抑制由于晶界引起的大的扩散路径的增加。如上述说明的那样，在Ti后氧化工序中，虽然来自层间绝缘膜侧的氧化源的氧被包含在TiOx膜中达到Ti中的氧固溶浓度，但由于在Ti后氧化工序中在Ti膜与Cu膜的界面形成化合物，所以可确保Ti膜和Cu膜的密接性。
进而，即使成为Ti膜全部含有氧的形态，由于是在Ti膜和Cu膜的界面反应物形成之后，所以也不会产生Ti膜和Cu膜的密接性的劣化。此外，也可以在Ti膜的一部分或全部被氧化后进行形成追加Ti膜的工序。并且，也可以在Ti膜的一部分或全部被氧化后，形成氧固溶浓度低的Ta等的与Ti不同的金属膜。在密度高的Ti氧化物上形成的Ta等的金属膜，可作为与Cu膜的密接层而有效地发挥作用。该情况下，存在于Ta膜和绝缘膜之间的Ti氧化物，由于阻碍了从绝缘膜放出的H2O等的氧化源，所以可抑制Ta膜的氧化。为此，相较于单独使用Ta膜的情况，可以作为阻挡金属膜稳定地使用。图18表示形成在TiOx膜35上的Ta膜36的例子。作为固溶氧浓度高的材料，优选Ti、Mg、锆(Zr)、钒(V)等。并且，作为层叠在该Ti膜上的膜，显然可以选择难于被氧化，或者即使是氧化物与Cu密接性也良好的材料，例如可列举Ru、Pd、Pt、Au等。
此外，在本实施例中，虽然作为优选的实施方式示出了对在与绝缘膜的界面处容易固溶氧的材料(例如Ti)进行后氧化的方式，但是显然例如也可以将使用了合金靶的混合膜作为阻挡金属膜来进行成膜，在该后氧化工序中，进行氧化。例如作为合金的种类可列举TiRux、TiPdx、TiPt、TiAux等。在这些材料中，特别是在绝缘膜界面处接触的Ti容易先被氧化，所以就可以得到与上述实施例相同的效果。
下面示出了作为Ti后氧化热处理条件的优选条件。由Ti的阻挡金属膜与Cu膜反应带来的效应，除了已经描述的提高抗应力迁移性和抗电迁移性以外，还具有以下的效应。即，由于在Cu膜中，特别是在Cu晶界存在Ti原子，因此就可抑制Cu原子的扩散。但是，为了在现实的制造工序时间、例如30分钟或1小时内得到抑制Cu原子扩散的效果，热处理温度要是150℃的话就不充足，有必要进行200℃以上的热处理工序。图19中表示了用下面的方法制造的样品的进行了二次离子质量分析(SIMS)后的结果。样品的制造方法如下所述。通过离子化PVD法形成10nm的Ti膜。接下来，通过离子化PVD法形成46nm的Cu籽晶膜。进而利用铜布线用电镀(ECP)装置形成120nm的Cu膜。然后，模拟Ti后氧化的热处理工序，在图19中示出的各个温度下，在H2气体的还原气氛中进行一小时热处理。图19表示在上述样品中，从Ti/Cu界面到0.2nm的Cu膜中的Ti浓度的最大浓度。如图19所示，使热处理温度超过150℃，对于使Ti原子扩散到Cu膜中抑制Cu原子扩散是有效的。
由此，虽然为了使Ti扩散并添加在Cu膜中，优选超过150℃的热处理，但是另一方面，当在Ti/Cu界面形成充足的化合物后，就会制约该化合物中的Ti扩散，存在对Cu膜不能提供所希望的添加效果的可能性。此外，当从开始就进行高温热处理时，会添加大量的Ti，同时在Ti/Cu界面就会形成大量的化合物，也存在不能很好地取得与来自绝缘膜的后氧化平衡的可能性。
为了控制这些反应，在不会因为Ti/Cu的反应物抑制从Ti向Cu的扩散的第一阶段的温度下，进行热处理，向Cu膜中添加Ti，同时通过来自绝缘膜的氧化源形成界面氧化层，接下来，为了提高与Ti和Cu的密接性，在比产生Ti/Cu的反应的第一阶段的温度高的温度下进行热处理，这可以说是更优选的用于后氧化的加热处理。由此，不但能够有效地进行Ti扩散的控制和Ti/Cu界面的化合物层形成的调整，而且由于在绝缘膜和Ti界面在初期能够形成氧化物层，所以在其后的高温处理时，还具有可以通过该氧化物层控制O的供给这样的效果。
但是，在通过Ti膜的氧化的扩展而得到如上述示出的TiOx膜的有利特性的反面，当在高温下进行热处理时，Ti膜和Cu膜的反应就会过剩，就会增大镶嵌布线的电阻。图20示出了模拟镶嵌布线的样品的、退火后的电阻率相对于退火前的电阻率的比的例子。图20中示出的电阻率的变动的样品，通过离子化PVD法分别形成10nm的阻挡金属膜和100nm的Cu膜后，在氢/氩加热气氛中进行退火。图20中用黑点示出的电阻率比是阻挡金属膜为Ti的例子。图20中用白点示出的电阻率比是阻挡金属膜为Ta的例子。如图20所示，在退火温度超过450℃的情况下，退火后的电阻率就会增大。因此，在不使电阻率增大的温度或以下进行Ti后氧化，并产生Ti膜与Cu膜的反应以及Ti原子向Cu膜中的扩散。例如，如果退火温度达到400℃左右，虽然在Cu膜中Ti原子按约1E20原子/cm3的程度扩散，但是布线的电阻也不会增大。通过如上所述适宜地选择Ti后氧化的退火温度，就能根据Ti膜和Cu膜的反应得到各种效果。再有，上述的退火温度是示例的温度，Ti后氧化的退火温度并不局限于上述退火温度。
为了降低布线间的接触电阻，与下层布线接触的部位的阻挡金属膜的氧化物中的氧浓度越低越理想。如已经描述的那样，由于从层间绝缘膜放出的氧化源，阻挡金属膜被氧化。通过使阻挡金属膜的成膜工序的温度、作为前期处理的来自层间绝缘膜的脱气处理最佳化，就可以使与下层布线接触的部位的阻挡金属膜的氧化物中的氧浓度，比与绝缘膜接触的部位的阻挡金属膜的氧化物中的氧浓度低。其结果，能够不会降低与绝缘膜接触的部位的阻挡性地，降低布线间的接触电阻。
例如，在阻挡金属膜的成膜工序前(参照图8)，作为前期处理，在200℃～350℃的真空中，进行10～600秒的热处理。通过控制由于该热处理而从层间绝缘膜放出的氧化源的量，就可以在此后的阻挡金属膜的成膜时，使在下层布线表面成膜的阻挡金属膜的氧化物中的氧浓度比在与绝缘膜接触的部分成膜的阻挡金属膜的氧化物中的氧浓度小。即，在图12中示出的第二Ti膜30c的氧化物的氧浓度，与第一布线层40接触的部位比与层间绝缘膜50接触的部位低。
图21表示Ti膜和TiOx膜的分子密度。如图21所示，在与Ti3O5膜相比TiOx膜中的氧含量小的情况下，TiOx膜的分子密度比Ti膜的分子密度大。即，氧相对于Ti的原子比为5/3或以下的TiOx膜的阻挡性比Ti膜高。因此，优选使将第二Ti膜30c氧化后的氧化膜中的氧相对于Ti的原子比为5/3或以下。
在第一实施方式的半导体器件的制造方法的说明中，虽然示出了以PVD法、CVD法或ALD法的任意一种形成第二Cu籽晶膜71的情况，但也可以在通过PVD法形成第二Cu籽晶膜71后，利用CVD法或ALD法填埋接触孔203以及第二布线槽202的一部分或全部。进而，也可以利用CVD法或ALD法在第二Ti膜30c形成后进行第二Cu籽晶膜71的形成，或者还可以直接进行填埋工序。此外显然也可以在形成第二Ti膜30c后直接通过电镀法进行填埋工序。
此外，在第一实施方式的半导体器件的制造方法中，通过在以阻挡金属膜为主要结构的Ti膜中导入氧，使分子密度在阻挡金属膜厚度方向变化。这种情况下，通常会产生应力梯度而引起膜剥离。但是根据本发明第一实施方式的半导体器件的制造方法可知，由于调整了脱气处理工序的温度和Ti形成工序的温度，使得越是接近绝缘膜的Ti膜则分子密度越低，越接近Cu侧则分子密度逐渐变高，所以应力梯度被缓和，不会有阻挡金属从绝缘膜或Cu剥离的问题。
(第二实施方式)
本发明第二实施方式的半导体器件的制造方法，是通过从绝缘膜放出的气体以外的物质使具有固溶氧的特性均金属膜氧化的方法。下面，说明第二实施方式的半导体器件的制造方法的例子。在以下，以图8示出的在层间绝缘膜50上作为金属膜30形成第二Ti膜30c的情况为例子进行说明。
(A)利用与在第一实施方式中所说明的工序相同的工序，在例如250℃～300℃的温度下，在真空或H2气体等还原气氛中进行基板10的脱气处理。其结果，残存在层间绝缘膜50中的碳类的残留物被除去。同时，进行在接触孔203底部露出的第一布线层40表面的氧化膜的还原处理。
(B)接下来，保持真空地在基板10上形成阻挡金属膜。例如，运送到如图13所示的离子化溅射室内。然后，将基板10运送到温度被设定为至少是层间绝缘膜50的脱气处理工序中的加热温度或以下、优选设定为室温或以下的基座上，将基板10的温度保持为与基座相同的温度。接下来，如图9所示，通过离子化溅射法形成第二Ti膜30。
(C)接下来，将氩(Ar)气、氮(N2)气以及O2气或H2O导入离子化溅射室中，以使图13中示出的离子化溅射室内的压力，成为比进行第二Ti膜30c形成的真空度例如0.5×10-5Pa高的压力，例如1×10-5Pa，并保持60秒时间，然后进行排气。其结果，在第二Ti膜30c的表面形成Ti氧化物。然后，将基板10冷却到与形成第二Ti膜30c时相同的温度，进一步追加淀积第二Ti膜30c以便达到最终所期望的膜厚。此时优选使离子化溅射室内的压力与形成Ti氧化物之前形成第二Ti膜30c时的压力相同。在氧化第二Ti膜30c时的压力与大气压相同的情况下，不能控制第二Ti膜30c的氧化状态。因此，在将基板10置于大气中而后再返回离子化溅射室内的情况下，不能实现将氧固溶到第二Ti膜30c的状态。
如上所说明的那样，根据第二实施方式的半导体器件的制造方法，在形成原子密度高的第二Ti膜30c的过程中，通过使第二Ti膜30c的表面氧化，进而形成分子密度高的Ti氧化物，可以防止由于从层间绝缘膜50放出的H2O等的氧化源，使全部第二Ti膜30c氧化的情况。因此，作为与Cu膜的界面附近的第二Ti膜30c，可以残留与Cu膜密接性良好的纯Ti膜。进而，通过进行在第一实施方式中说明的Ti后氧化工序，就能够促进第二Ti膜30c和层间绝缘膜50的界面附近的Ti氧化。其结果，在第二Ti膜30c中形成Ti氧化物，抑制氧化源从层间绝缘膜50向Cu膜扩散。即，更有效地确保作为与Cu膜的密接层的阻挡金属膜功能。其它的实质上与第一实施方式相同，省略重复记载。
此外，如上述说明的那样，根据第二实施方式的半导体器件的制造方法，说明了在形成原子密度高的第二Ti膜30c的过程中，使第二Ti膜30c氧化，进而形成原子密度高的Ti氧化物的情况，如图18所示，即使在形成了第二Ti膜30c后，形成氧固溶浓度低的Ta膜36那样的不同种类的金属，使用于与Cu膜的密接层，也是有效的。此时，下层的原子密度高的TiOx层抑制H2O等的扩散，由此可以防止Ta膜36的氧化，比单层地使用Ta膜36的情况能够改善布线可靠性。进而，作为层叠在该第二Ti膜30c上的膜，采用难以被氧化，或者即使是氧化物与Cu的密接性也良好的材料也非常有效，可列列举例如Ru、Pd、Pt、Au等。
(第三实施方式)
本发明第三实施方式的半导体器件的制造方法，包含：在第一基板温度下，使在表面形成有槽以及接触孔等的凹部的绝缘膜中和表面的吸附气体放出的工序；在低于第一基板温度的第二基板温度下形成金属膜的工序；在金属膜上以至少凹部的一部分不被填埋的状态形成布线金属膜的工序；以及在高于第二基板温度的第三基板温度下加热，利用残留在绝缘膜中的氧化源使金属膜的至少一部分氧化，同时在金属膜与布线金属膜的界面形成反应层的工序。
例如，如图8所示，形成第二布线槽202以及接触孔203。此后，在例如250℃～300℃的温度下，在真空或H2气体等还原气氛中进行热处理。通过该热处理，除去包含在层间绝缘膜50中的H2O等的一部分。此时，如果在还原气氛中进行，还可进行在接触孔底部露出的第一布线层40表面的氧化膜的还原处理。
接下来，继续保持真空，在基板10的表面上，使用图13中示出的离子化溅射法、采用了光照射的ALD法，台阶覆盖性良好地形成Ti膜作为阻挡金属膜。此时，基板温度至少在层间绝缘膜50的脱气处理工序的加热温度或以下。
接下来，继续保持真空，在Ti膜上作为布线金属膜形成Cu膜。此时，Cu膜只要使用离子化溅射法或CVD法形成即可，但是至少也可以如图22的成膜例子中所示出的那样，以第二布线槽202和接触孔203的一部分未用第二Cu籽晶膜71填充的状态形成。
接下来，在例如250～380℃范围内加热基板，利用残留在层间绝缘膜50中的H2O等的氧化源使与层间绝缘膜50接触的第二Ti膜30c氧化，同时在第二Cu籽晶膜71和第二Ti膜30c的界面形成CuTi化合物。该加热工序也可以在形成第二Cu籽晶膜71后在真空中连续地进行，也可以在大气开放后进行。此外，加热温度最好是与除去包含在层间绝缘膜50中的H2O等的一部分的加热温度或后面工序的加热温度相同。
接下来，使用以先前所形成的第二Cu籽晶膜71为籽晶膜的电镀等的Cu填充方法，将没有用Cu膜填充的第二布线槽202和接触孔203，如图11所示的那样完全填充。接下来，通过CMP法除去第二Cu镀膜72、第二Cu籽晶膜71和第二Ti膜30c，完成双层布线。
通常，当在Cu籽晶膜上形成Cu镀膜的情况下，为了增大结晶粒径大多进行热处理。但是，当阻挡金属膜和Cu膜的密接性低时，如图23所示，在加热工序后，接触孔203内的Cu膜收缩，产生空隙。这是由于在接触孔203上的第二布线槽202内所形成的Cu膜的体积大，产生牵引接触孔203内的Cu膜的应力的缘故。另外，如图24所示，在通过CMP法除去Cu膜和电阻金属膜而形成了布线形状的情况下，在与宽度大的布线相连接的接触孔203中，由于层间绝缘膜形成时的加热或溅射工序中的加热，在接触孔内也会产生空隙。
但是，在根据本发明第三实施方式的半导体器件的制造方法中，由于在完全电镀填充布线槽和接触孔之前以Cu籽晶这样的薄膜状态加热基板，因此不会由于应力而产生空隙。特别是，即使在用Cu膜填充接触孔203的图22(c)的情况下，由于在接触孔203上的布线槽202内填充的Cu膜的体积小，所以牵引接触孔203内的Cu膜的应力就小。因此，热处理时，引起阻挡金属膜即Ti膜与Cu膜的反应，在Ti膜与Cu膜的界面形成化合物层。由于该化合物层成为Ti膜和Cu膜的密接层，所以可得到强密接力，即使在后面的受到应力的加热工序中，也不会形成空隙。此外，由于在形成化合物层的同时在绝缘膜与Ti膜的界面形成原子密度高的氧化膜，所以就可以进一步抑制由绝缘膜放出氧化源，抑制Ti膜的进一步氧化。此外，如在第一实施方式中说明的那样，由于在Cu籽晶这种薄膜状态下的加热时，在Ti膜与绝缘膜的界面上同时还形成分子密度高的氧化膜，所以显然可抑制由于后面的加热工序中的氧化源的扩散而引起的缺陷。
此外，优选调整溅射条件以使利用离子化溅射法形成的第二Cu籽晶膜71成为保形形状。但是，根据条件，如图25(a)所示，有时在接触孔203的开口部和第二布线槽202的开口部产生突出形状的突起的情况。这种突出形状突起，在后面的电镀工序中会阻碍电镀液的进入，进而会阻塞第二布线槽202和接触孔203的开口部，具有在布线内和接口内残留空隙的问题。但是，当如本发明第三实施方式的半导体器件的制造方法那样在形成第二Cu籽晶膜71后进行热处理时，第二Cu籽晶膜71，由于表面能量下降而成为稳定的形状，从而进行表面扩散以使表面积减少。即，如图25(b)所示，可以使突出形状的突起平坦化，成为更加接近于保形的形状。特别是，若第二Cu籽晶膜71形成后在真空中连续进行热处理，则该效果更明显。因此，根据本发明实施方式3的半导体器件的制造方法，能够不阻碍电镀液进入第二布线槽202和接触孔203地，解决空隙产生的问题。
此外，在使用电镀法在槽或接触孔中填充Cu膜的情况下，在用电镀法形成的Cu膜中较多地含有O2和H2O等这样的氧化源。另一方面，通过离子化溅射法形成的Cu籽晶膜和通过CVD法形成的Cu籽晶膜由于是在残留杂物少的减压下形成的，所以氧化源少。但是，在氧化源少的Cu籽晶膜上通过电镀法形成Cu膜的情况下，存在在电镀工序后的加热工序中通过电镀法形成的Cu膜中的氧化源透过薄的籽晶Cu膜，使阻挡金属膜氧化的情况。如上所述，氧化了的阻挡金属膜与Cu膜的密接性降低，可靠性降低。此种情况下，如图22(b)所示，如果使用CVD法使接触孔203侧壁的第二Cu籽晶膜71加厚，或者如图22(c)所示，使用CVD法用第二Cu籽晶膜71填充整个接触孔203，就可以减少来自填充接触孔203的第二Cu镀膜72的氧化源的影响。即，可以抑制接触孔203中的第二Ti膜30c的氧化。特别是，使用CVD法用第二Cu籽晶膜72完全填充接触孔203情况下的效果明显(图22(c))。因此，由于没有降低接触孔203中的Cu膜与阻挡金属膜的密接性，即使在后面的加热工序中产生牵引接触孔203内Cu膜的应力，也不会产生空隙。
(第四实施方式)
本发明第四实施方式的半导体器件的制造方法，包含：在第一基板的温度下，使在表面形成有槽以及接触孔等的凹部的绝缘膜中和表面的氧化源吸附气体放出的工序；在低于第一基板温度的第二基板温度下，使原料气体附着在凹部表面上的工序；在排出没有附着在凹部表面上的残余原料气体后，对凹部表面照射光并对附着在凹部表面上的原料气体的分子进行分解，在凹部表面上形成由原料气体成分中所包含的金属原子构成的金属膜的工序。
例如，如图26(a)所示，调整压力和流量将作为原料气体的四氯化钛(TiCl4)气体导入进行薄膜形成工序的处理室内时，使TiCl4分子被同样地吸附在绝缘膜20的表面上。另外，在采用低介电常数的绝缘膜作为绝缘膜20的情况下，为了降低介电常数在绝缘膜20中含有很多孔。并且，在绝缘膜20中残留有在大气开放时吸收的水和氧这样的氧化源。因此，在为了分解附着在绝缘膜20表面上的TiCl4分子而加热绝缘膜20的情况下，吸附气体从凹部200的侧面等放出。其结果，分解TiCl4分子而形成的金属膜30即钛(Ti)膜和从绝缘膜20中放出的氧化源结合，Ti膜的特性劣化。因此，在形成金属膜30前，进行使绝缘膜20中的氧化源放出的工序。并且，在形成金属膜30的工序中，需要保证绝缘膜20的温度低于使氧化源放出的工序中的温度。如图26(b)所示，根据利用照射光111的光能量来促进吸附分子的分解的方法，保证绝缘膜20的温度降低。
图27表示在本发明第四实施方式的半导体器件的制造方法中可以使用的半导体制造装置的剖面结构。图27中示出的半导体制造装置包括处理室100和光源110，并与省略图示的气体供给系统和排气系统连接。处理室100包括设置基板10的基座101、透光窗102、遮蔽透光窗102的可开闭遮蔽板103、以及将气体导入到处理室100中的气体导入部104。透过了透光窗102的来自光源的照射光111照射到基板10上。再有，按照要求，照射光111被遮蔽板103遮蔽。处理室100与具备基板搬运机构的搬运室(省略图示)连接，在处理室100内的成膜工序前或成膜工序后，利用与搬运室连接的其它处理室，在真空中连续地进行基板10的其它处理。
下面，使用图27～图30说明使用图27中示出的半导体制造装置的半导体器件的制造方法的例子。再有，下面描述的半导体器件的制造方法是一个例子，显然包括其变形例，可通过除此之外的各种半导体器件的制造方法来实现。下面，说明在绝缘膜20的表面作为金属膜30形成Ti膜的半导体器件的制造方法。
(A)在与搬运室连接的其它处理室(图示略)中进行250℃～300℃左右的加热，进行吸附在绝缘膜20的吸附气体的脱气处理。此时，如果在绝缘膜20的下层配置Cu布线，在接触孔底表面露出Cu布线，通过导入H2进行脱气处理，可以同时进行Cu布线表面的H2还原处理。或者，可以在脱气处理前后进行Cu布线表面的H2还原处理。
(B)接下来，如图27所示，将基板20在持续保持真空下从搬送室搬送到基座101上。此时，将基板10的温度设定得至少比在脱气处理中的基板10的温度低。例如将基板10的温度设定为150℃～200℃
(C)接下来，如图28所示，在关闭遮蔽板103的状态下通过气体导入部104将作为Ti膜的原料气体的TiCl4气体从气体供给系统导入。由于TiCl4的沸点是136.4℃，所以只要将基板10的温度设定在TiCl4的沸点或以上，就能够不会在基板10上冷凝地作为TiCl4分子层吸附在绝缘膜20的表面上。此外，由于TiCl4在常温下是液体，在省略图示的气化器内使TiCl4气化，使用Ar气体、N2气体、氦(He)、H2气等的载体气体导入到处理室100内。
(D)在将TiCl4气体向处理室100内导入规定时间后，如图29所示，在关闭遮蔽板103的状态下，停止导入TiCl4气体。接下来，排出残留在处理室100内的TiCl4气体。
(E)如图30所示，打开遮蔽板103，使来自光源110的光透过透光窗102，照射到基板10上。利用照射光111的能量，使吸附在绝缘膜20表面的TiCl4分子分解，在绝缘膜20上形成Ti的薄膜层。在该阶段也可以导入H2气体这样的反应性气体。在作为反应性气体导入H2气体的情况下，被照射光111照射的H2气体解离并成为活性氢基(H*)，可进一步促进TiCl4分子分解。
通过以上工序，在绝缘膜20的表面形成Ti原子层。然后重复上述工序，形成所期望膜厚的Ti膜。作为低介电常数绝缘膜20，可以使用PAE膜、SiCO膜等。
再有，例如在具备使基座101的位置在处理室100内上下运动这种的机构的情况下，在排出原料气体的残留成分的工序中，也可以将基座101的高度调低以提高排气效率。此外，在图27～图30中，虽然示出了从一个气体导入部104导入原料气体的例子，但是为了使处理室100内的原料气体的均匀性更好，也可以包括多个气体导入部104。此外，也可以将原料气体从气体导入部104导入到遮蔽板103的内部，从设置在遮挡板103的与基板10相面对的部分的多个孔将原料气体导入到处理室100内。结果，原料气体分子吸附在绝缘膜20的表面均匀化，可以提高成膜的膜厚的均匀性。
照射光的波长，只要对应原料气体分子的光吸收性进行选择即可。例如，在使用受激准分子灯的情况下，根据用于受激准分子灯的气体的种类，如下所述选择照射光111的波长。即，选择Ar受激准分子：126nm、氪(Kr)受激准分子：146nm、氙(Xe)受激准分子：172nm、氯化氪(KrCl)受激准分子：222nm、氯化氙(XeCl)受激准分子：308nm等的单波长的受激准分子灯。在使用水银灯的情况下，可以选择包含185nm和254nm的多个波长的光。照射光111的照射能量和照射时间根据形成在基板10上接触孔和布线槽的尺寸比来调整。
在上述说明中使用的TiCl4分子的标准生成焓由以下的式(1)以及式(2)表示：
    …(1)
标准生成焓ΔHf°＝763kJ/mol         …(2)
从式(1)以及式(2)可知，TiCl4每一个分子的的标准生成焓是1.27×10-15J。由于在TiCl4分子中具有四个Ti-Cl键，一个Ti-Cl键的键解离能量是3.17-16J。用于得到Ti-Cl键的键解离能量的光的波长是627nm或以下。此外，TiCl4分子的光吸收波长在280nm和232nm具有极大值。因此，如果作为照射光111采用627nm或以下且TiCl4分子的极大吸收波长附近的波长的光，就可以有效地分解TiCl4分子。在从受激准分子灯选择照射光111的情况下，可以选择Xe受激准分子(波长172nm)、KrCl受激准分子(波长222nm)、XeCl受激准分子(波长308nm)。此外，也可以使用185nm和254nm的波长的水银灯作为照射光111。此外，也可以不需要窄波长频带的光源，使用宽波长频带的光源。此外，通过加热、电子束照射、UV光照射等对前体进行固化(烧结、重合或缩合)而形成最近的低介电常数绝缘膜。在对这种低介电常数绝缘膜进一步照射UV光的情况下，有时内部的应该结合着的结合键被切断，根据情况的不同会导致介电常数增加。在这种情况下，只要对应所使用的绝缘膜的性质，选择不会对绝缘膜产生影响的波长即可。特别是因为由UV光照射实现的固化(通常称为UV处理)，其能量限制在一定区域，所以可以仅进行特定的且必要的结合键的解离。此种情况下，即使进行长时间UV光照射，也不会引起不必要的分解，低介电常数绝缘膜的性质不会变化。因此，只要使在第四实施方式中所用的光的波长与低介电常数绝缘膜的UV固化的波长一致，就不会对绝缘膜造成损害。
但是，由于在图26(a)的凹部200的底部，与其它绝缘膜20表面相比照射光111难以到达，所以TiCl4分子的分解速度慢。因此，有时候通过照射光111即使经过了绝缘膜20表面上的TiCl4分子分解所必要的时间后，在凹部200的底部还不能充分进行TiCl4分子分解。因此，调整照射光111的强度以及照射时间，以使得在因为照射光111难于照射而分解最花费时间的凹部200的底部结束分解。然后，如图26(b)所示，钛(Ti)原子被同样地吸附在绝缘膜20的表面上。图31表示出将照射时间设定为在凹部200的绝缘膜20的表面附近的区域R中的TiCl4分子分解所需要的时间的例子。如图31所示，即使在区域R和绝缘膜20表面上的TiCl4分子分解后，在凹部200底部也不能充分进行TiCl4分子的分解。
在图32(a)～图32(c)中示出了通过一边导入原料气体TiCl4一边利用照射照射光111的光CVD法形成Ti膜的例子。如图32(a)所示，在一边导入原料气体TiCl4一边照射照射光111的光CVD法中，加速了凹部200的开口的TiCl4的分解速度，延缓了底部TiCl4的分解速度。因此，首先在凹部200的开口厚厚地形成Ti膜，就难于将原料气体TiCl4引入到底部。其结果，如图32(b)以及图32(c)所示，存在Ti膜的台阶覆盖性降低，且在凹部200的开口形成过多含有作为杂质的Cl原子的膜的问题。此外，由于一边使原料气体流动一边照射照射光111，就会存在在透过照射光111的透光窗102的处理室100侧的表面上附着Ti膜等，使照射光111的强度缓慢降低的问题。
另一方面，如使用图27～图30说明的那样，在本发明第四实施方式的半导体器件的制造方法中，由于利用ALD法按原子层单位形成Ti膜，所以可以解决光CVD法中成为问题的由于在凹部200的开口和底部中的原料气体的分解速度的差引起的台阶覆盖性的降低，可以极佳形成保形的Ti膜。此外，如使用图27～图30说明的那样，通过各个工序分别进行照射光111的照射和原料气体的导入。为此，在TiCl4气体的导入时用遮蔽板103覆盖透光窗102，不存在在透光窗附着Ti膜的问题。
此外，如上所述，利用照射光111的光能量促进吸附分子分解的方法，确保了基板10的温度很低。为了在吸湿性高的低介电常数的绝缘膜20上形成Ti膜作为阻挡金属膜，如在图27中所述，将基板10的温度设定得比脱气处理下的基板10的温度还要低来形成Ti膜是重要的。原因是在使基板10的温度高于脱气处理温度而形成Ti膜的情况下，一边使吸附在绝缘膜20中的、在脱气处理工序中未放出的氧化源被放出，一边形成Ti膜。其结果，如后述会产生Ti膜氧化等的影响。为了在形成Ti膜时减少从绝缘膜20放出的氧化源，在降低Ti膜形成温度的同时，在形成Ti膜前进行将基板10的温度提高到形成Ti膜的温度以上的加热处理是有效的。通过该加热处理，在Ti膜形成时除去包含在绝缘膜20中的氧化源。假设即使在不能完全除去包含在绝缘膜20中的氧化源的情况下，也可以使Ti膜形成时的氧化源的放出量减少。
对于使用了第四实施方式的Ti膜形成时的Ti氧化，在图33中示出。如图33(a)所示，若在TiCl4分子的分解过程中放出氧化源，则Ti原子与氧(O)结合形成氧化钛(TiOx)。即，按照与在第一实施方式中利用图14所说明的同样的机理，成为分子密度低的TiOx膜(图33(b))，如图33(c)所示，氧化源可通过TiOx膜到达Cu膜，Cu膜被氧化，Cu布线的抗SM性劣化。
另一方面，在低于脱气处理工序的温度下形成Ti膜的情况下，如图34(b)所示，形成纯Ti膜30a作为阻挡金属膜。即，根据与在第一实施方式中利用图15所说明的同样的机理，在Ti膜30a形成后的绝缘膜形成工序或烧结工序等中，形成分子密度高的TiOx膜35(图34(c))，Cu布线的抗SM性不会劣化。
如前所述，作为低介电常数绝缘膜可以使用SiCO等的无机类绝缘膜或PAE等有机类绝缘膜。此外，作为蚀刻工序中的停止材料，可以使用SiCN膜或氮化硅(SiN)膜。原料气体的吸附量根据绝缘膜的种类而不同。这是由于根据绝缘膜的种类最表面原子的终端基不同的缘故。例如，产生以CH3基作为终端情况下表现疏水性，以OH基作为终端情况下表示亲水性等的吸附性质的不同。为此，在层叠多个种类的绝缘膜形成一个层间绝缘膜的双层镶嵌结构中，在种类不同的绝缘膜上形成的阻挡金属膜的膜厚中就会产生偏差。此种情况下，预先进行光照射来对绝缘膜表面进行改性是有效的。例如，如果通过特定的光能量解离并除去CH3基，则终端基变为OH基，即使在多个种类绝缘膜表面形成金属膜的情况下，也可以使原料气体的吸附状态相同。如果使之成为容易吸附状态而导入原料气体，则可以抑制由于绝缘膜的种类不同而产生的金属膜的膜厚的偏差。
此外，在层间绝缘膜中形成凹部200时，存在抗蚀剂膜的残渣或在蚀刻工序中附属产生的次要生成物被残留在基板10上，妨碍凹部200的底部的导通的情况。由于这种残留物含有碳(C)和氟(F)，所以也可插入在通入O2、H2、H2O、氨气(NH3)等分解性气体的同时进行光照射，除去残留物的步骤。此外，也可以进行一边通入O2、H2、H2O、NH3等分解性气体一边进行光照射，进行抗蚀剂的除去。
在上述说明中，虽然说明的是形成Ti膜的例子，但在希望形成氮化钛(TiN)膜的情况下，在图30的工序中导入N2气或NH3气等反应性气体。在导入NH3气的情况下，受到光照射的NH3气体可解离成为活性氮化氢自由基(NH*)，并在分解TiCl4分子的同时使Ti氮化而形成TiN膜。此外，可以使用四(二甲基氨基)钛(TDMAT；(Ti[N(CH3)2]4))、四(乙烷氨基)钛(TEMAT(Ti[N(C2H5CH3)2]4))等的原料气体形成TiN膜。此外，在第四实施方式中，虽然针对使用无机化合物TiCl4作为原料气体的例子进行说明，但是也可以使用四溴化钛(TiBr4)、四碘化钛(TiI4)或有机化合物的原料气体。
虽然在上述说明中说明的是形成Ti膜作为阻挡金属膜的例子，但是也可以使用同样的成膜方法形成在Ti膜上形成的作为电镀膜的籽晶的Cu膜。此种情况下，也可以使用六氟乙酰基丙酮铜(I)三甲基乙烯基硅烷加合物/三甲基乙烯基硅烷添加(Cu(hfac)TMVS)等的有机金属气体作为原料气体。此时，可以将形成Ti膜的处理室和形成Cu膜的处理室分开，也可以在同一处理室中切换原料气体来形成。此外，可以在通过本发明第四实施方式的半导体器件的制造方法形成Cu的几个原子层后，切换为现有的CVD法形成Cu膜。在通过CVD法在不同种的金属上形成Cu膜的情况下，在不同种金属表面需要用于生长Cu的核，在该核密度低时，存在不能形成均匀的Cu膜的问题。如果使用本发明第四实施方式的半导体器件的制造方法，在Ti上以几个原子层形成Cu层，即使使用成膜速度快的CVD法也能生长均匀的Cu膜。此外，通过初始的光照射促进Ti膜和Cu膜的结合，所以在Ti/Cu界面的密接性方面好。
(第五实施方式)
本发明第五实施方式的半导体器件的制造方法，不是形成在第一至第四实施方式中示出的Cu多层布线中使用的作为阻挡金属膜的Ti膜，而是形成在存储元件的电容等中所使用的高介电常数膜即氧化铝(Al2O3)膜的方法。下面，针对使用图27中示出的半导体制造装置在基板上形成Al2O3膜的方法进行说明。下面，针对使用三甲基铝(TMA；(Al(CH3)3)作为原料气体的情况进行说明。
首先，与使用图27～图30说明的方法相同，在基板10的表面上形成铝(Al)膜。即，从搬送室将基板10搬送到基座101上。接下来，关闭透光窗102的遮蔽板103，将TMA气体导入处理室100内。由于TMA在常温下是液体，所以使其气化，使用Ar气、N气、He气、H气等的运载气体将其导入到处理室100内。并且，将基板10调整为TMA气不冷凝的温度，使TMA分子吸附在基板10上。接下来，停止原料气体的导入并排出处理室100内的TMA气。然后，打开遮蔽板103使照射光111照射到基板10上，在基板10的表面形成Al薄膜。
接下来，如图35所示，将O2、H2O等的氧化源导入处理室100内使形成在基板10上的Al膜氧化形成Al2O3膜。或者，也可以在多次重复图27～图30中所说明的工序来形成期望膜厚的Al膜后，进行图35中示出的Al膜的氧化工序。此外，也可以在氧化工序中通过氧化源的导入来进行氧化，也可以进行光照射，使氧化源解离从而形成氧基，通过氧基提高氧化效率。此外，也可以将基板10搬送到其它处理室来进行该氧化工序。或者也可以开放大气使用其它装置进行氧化工序。
通过由Al膜形成后的加热进行的氧化，在Al膜的表面形成高密度的Al2O3膜是公知的。但是，由于Al是低熔点金属，所以当形成非常薄的Al膜时，即使在比较低的温度下，Al膜也会在基板10上凝结，并分离为岛状，所以难于形成连续的Al膜。因此，在通过如CVD法和ALD法这样在原料气体分解上需要加热基板的成膜方法来形成Al极薄膜后，使其氧化形成原子密度高的Al2O3膜是困难的。因此，正在研究使用一边通入氧化源，一边分解吸附气体的ALD法、以及利用含有氧的原料气体形成Al2O3膜的ALD法。但是，由于在分解过程中，是在Al原子不与其它Al原子结合的(没有束缚)状态下使Al原子与氧结合，所以如图36(a)和图36(b)所示，Al-O原子间距离变大。因此，如图36(c)所示，形成分子密度低的Al2O3膜。分子密度低的Al2O3膜大量含有悬空键，存在漏电流大等问题。“悬空键”是由与键合无关的电子占据的未结合键。
与此相对，根据本发明第五实施方式的半导体器件的制造方法，如图37(a)和图37(b)所示，由于通过光能量使吸附分子分解，所以不必使基板10为高温，就可以一边抑制Al膜37的凝结一边形成Al原子层。并且，如图37(c)所示，由于在形成Al膜37后一边承受Al膜37的Al-Al键的自应力一边进行Al膜37的氧化，所以可以形成分子密度高的致密的Al2O3膜。
此外，虽然这里针对Al2O3膜的形成进行说明，但是为了进一步降低漏电流也可以添加称为铪(Hf)的杂质。此种情况下，也可将含有铪的气体与原料气体一同导入。
再有，虽然在上述说明中针对使用TMA的例子进行说明，但是也可以使用二甲基氢化铝(DMAH；(Al(CH3)2H)、二甲基乙基胺氢化物(DMEAA；(AlH3·N(CH3)(C2H5))等的原料气体。此外，也可以适用于Al以外的其它金属氧化膜的形成中，并且也可以通过在形成金属膜后，导入氮化源进行金属膜的氮化，由此形成金属氮化膜。其它的实际上与第一实施方式相同，省略重复的记载。
(第六实施方式)
在图38(a)以及图38(b)中示出本发明第六实施方式的半导体制造装置。图38(a)以及图38(b)中示出的半导体制造装置可以适用于在第一～第四实施方式中说明的半导体器件的制造方法中。
如前所述，为了抑制信号延迟而使用的低介电常数绝缘膜含有很多孔，吸湿性高。因此，低介电常数绝缘膜中含有的H2O等的氧化源，会因金属膜形成时的加热而放出。虽然为了减少放出气体对金属膜等的影响，而在金属膜形成前进行脱气处理，但是伴随着绝缘膜的低介电常数化，放出气体量具有增加的倾向，使用于脱气处理的加热时间逐步变长。如果提高脱气处理中的加热温度则可以缩短加热时间。但是，若在阻挡金属膜等的金属膜形成前以高温加热基板，就会存在在形成于基板上的Cu布线上产生空隙的问题。另一方面，当在低温中进行绝缘膜的脱气处理时则需要花费时间，降低生产量。
如前面在第一～四实施方式中示出的那样，控制来自低介电常数绝缘膜的脱气是非常重要的，为了进行充分的控制，需要改善生产量或使脱气与高温加热同样地高效率。
下面，示出了在脱气处理中改善生产量的例子。利用在图38(a)和图38(b)中示出的半导体制造装置，就可以提高在金属膜形成前进行的脱气处理的生产量。
图38(a)中示出的半导体制造装置，包括连接有多个加热板210a～210j的、可上下移动的支撑体150a，和可以旋转动作的拾取机构230。在拾取机构230安装有顶销240。此外，在加热板210a～210j上开设有供顶销240通过的孔。在加热板210a～210j上可以分别配置基板10。下面，使用图38(b)说明将基板10配置在加热板210a上的方法。图38(b)是半导体制造装置的加热板210的部分的俯视图。
(A)如图38(b)所示，拾取机构230移动到加热板210a的下面的位置A。并且，调整支撑体150a在上下方向的位置以便通过开设在加热板210a上的孔使顶销240的前端从加热板210a上表面突出。
(B)基板10，用搬送机械手220从省略图示的搬送室中搬送来。将被搬送来的基板10置于顶销240的前端上。
(C)接下来通过将支撑体150a向上方移动，使得顶销240的前端比加热板210a的上表面低，将基板10配置在加热板210a上。
(D)接下来，拾取机构230旋转移动到位置B。
此后，将支撑体150a向上方移动，与上述说明的方法相同地，将基板配置在加热板210b～210j上。另外，结束处理后，进行与上述说明的方法相反的动作，将基板10搬送到搬送室。接着在具有要进行处理的基板的情况下，将其放置在处理结束并基板已被取出的加热板210a～210j上，只要反复进行这样的操作，就不会使加热板210a～210j的数量增加达到超过必要以上。在图38(a)中，虽然示出了加热板数量为10个的例子，但是显然加热板的数量并不局限于10个。
在以上说明的图38(a)中示出的半导体制造装置，可以作为与设备组连接的多个处理室中的一个来使用。并且，可以在由图38(a)示出的半导体制造装置进行的处理前或处理后，在与搬送室连接的其它处理室中保持真空地进行其它处理。例如，在利用图38(a)示出的半导体制造装置除去、降低在绝缘膜中所包含的氧化源后，通过搬送室将基板移动到其它处理室中并进行Cu布线表面的氧化膜的除去处理。接下来，在其它处理室中形成阻挡金属膜，并在其它处理室中形成Cu膜，这样的连续的加工是可能的。
通过使用图38(a)中示出的半导体制造装置，可以提高脱气处理的生产量。在脱气处理中需要长时间，且以多片基板为单位开展工序的半导体器件的制造方法的情况下，在利用设备组的处理室只能时基板一片一片地进行脱气处理的半导体制造装置中，脱气处理的时间就变得非常长。例如，考虑在绝缘膜的脱气处理中需要10分钟的情况。在由其它处理室处理的工序中，设脱气处理工序之后的处理时间长的工序(下面称为“第二处理工序”)的处理时间为72秒。此种情况下，脱气处理工序和第二处理工序的处理时间的差，就成为在其它处理室中等待基板结束脱气处理的时间。若设处理室之间的搬送花费的时间为20秒，则连续进行25片基板脱气处理就需要约4小时36分。如果使用图38中示出的半导体制造装置，在一个处理室内同时进行多个基板的脱气处理，就可以大幅度缩短处理时间。再有，与设置多个仅可处理一片基板的处理室相比，可以将装置整体的装置空间抑制为很小。
工业上还要求将图38中示出的半导体器件所具有的加热板210a～210j的数量设为所需的最低限度，并且使装置成本最小化。例如，将加热板210a～210j的数量，设为以如下方法所得的数，即，用第二处理工序的处理时间除脱气处理所需时间，将所得到的值的小数点进位而得到的数。只要准备由上述计算所得到的数量的加热板，就能将其他工序因等待脱气处理的结束而停止的时间抑制在最小。即，当设脱气处理的时间为t1，第二处理工序的时间为t2时，图38中示出的半导体制造装置的加热板数量，只要设为将t1÷t2的小数点进位后的整数的个数。若按照上述例子计算，由于600秒÷72秒＝83，因此加热板数只要设为9片即可。此种情况下，以25片基板为处理单位进行脱气处理的情况下的处理时间大约为1小时6分钟。
为了使设置在加热板210a～210j上的基板10的升温速度提高从而提高脱气效率，也可以在加热板210a～210j安装静电夹具机构并进行温度控制。此外，为了更好地进行热传导，可以导入He气、H2气、Ar气、N2气等从而提高基板10的升温速度和温度均匀性。或者，也可以通过卤素灯照射来加热基板10。
再有，通过将H2等的还原气体、或利用微波放电等使还原气体活性化后的原子团气体导入脱气处理的处理室内，可以还原除去Cu布线表面的氧化膜。其结果，可以削减在其它处理室中进行的还原处理。但是，在长时间的脱气处理中，为了按每个加热板210a～210j进行基板10的搬送，就会伴随有该处理室与搬送室的隔离阀的开闭。因此，由于H2等的还原气体流入搬送室中，一方面搬送室的真空度下降，另一方面，还原气体通过搬送室混入到其它处理室中还会引起污染其它处理室等问题。为此，在导入还原气体的情况下，只要在为了搬送基板而打开隔离阀时停止还原气体的导入即可。此外，即使在不导入还原气体等的情况下，由于从基板中放出的气体和用于热传导而导入的气体等，也会使脱气处理用的处理室的真空度变低。因此，会引起在隔离阀开闭时气体通过搬送室混入污染其它处理室等问题。此种情况下，只要控制全部设备组使得在隔离阀开闭时不打开与其它处理室隔离阀即可。
在图38中针对上下重叠设置多个加热板210a～210j的半导体制造装置进行了说明。此外，图39中示出的半导体制造装置也可以适用于脱气处理的工序。图39中示出的半导体制造装置是在可以旋转的支撑体150b上以放射线状设置加热板211a～211f的结构。加热板211a～211f具有可以上下移动的顶销241。可以在加热板211a～211f上分别设置基板。图39示出了在加热板211a～211f上分别设置基板10a、10b的例子。下面作为图39中示出的半导体制造装置的动作例子，说明将基板10c配置在加热板211上的情况。通过搬送用机械手220a从省略图示的搬送室搬送来的基板10c，设置在从加热板211c的上表面突出的顶销241的前端上。此后，降下顶销241，将基板10c配置在加热板211c上。
此后，使支撑体150b旋转，将基板顺次设置在加热板211d～211f上。比外，在结束了处理后，进行与上述说明的方法相反的动作来搬出基板。接着在具有要进行处理的基板的情况下，将基板配置在已经搬出了基板的加热板211a～211f上，只要反复进行这样的操作，就不会使加热板211a～211f的数量增加达到超出需要的程度。此外，如果使加热板211a～211f构成彼此真空隔离的结构，就可以避免因在配置在加热板211a～211f上的各基板的脱气处理中产生的脱气引起的、对其它基板的污染，并且可以避免由于搬送室的脱气导致的污染。如图39所示，通过开闭狭缝阀门310，就可以防止由于搬送室300的脱气而导致的污染。狭缝阀门310在从搬送室300向加热板211a～211f搬送基板时打开，在脱气处理工序时关闭。
此外，如果将加热板211a～211f之间真空地隔开，则在为了对一个加热板上的基板进行的氧化源的还原处理而导入H2气等情况下，可以避免由于H2气等对其它加热板上的基板和搬送室的污染。图39中示出的半导体制造装置与图38(a)中示出的半导体制造装置相同，可以作为与设备组连接的一个处理室来使用。此外，在图39中虽然示出了加热板的数量是6的例子，但是显然加热板的数量并不局限于6。
在图38(a)和图39中，说明了包括多个加热板的半导体制造装置的例子。下面说明用一个加热机构可对多个基板加热处理的半导体制造装置的例子。图40(a)中示出的半导体制造装置，包括处理室100c、在内部设置有分别支撑多个基板10的多个石英皿403的石英管400、分别以管状包围在石英管400的周围的加热器401以及高频施加用线圈402。与使用多个加热板的情况不同，在使用图40(a)中示出的半导体制造装置的情况下，使用一个加热器401对多个基板统一进行脱气处理。但是，即使在统一处理多个基板的情况下，也与使用多个加热板的情况相同，也可以对每个基板进行搬送。例如，如图40(a)所示，可以使用搬送用机械手220b进行基板10的搬送。但是，在使用搬送用机械手220b进行基板10的搬送的情况下，如图40(b)所示，石英管400具有开口部，石英管400的一部分没有被加热器401包围。在这种存在有未被加热器401包围的部分的情况下，石英管400内的热均匀性降低。为此，需要进行使基板10旋转等，保证基板10的面内温度的热均匀性的设计。此外，通过将脱气处理时的气体压力设在几百Pa以上，可以改善基板10的面内温度的均匀性。
接下来，说明可以通过使用加热板和加热器的加热方法以外的脱气处理方法实行高效率的脱气处理的半导体制造装置的例子。下面，说明利用μ波，有效地使包含在绝缘膜中的水分子放出的半导体制造装置。水分子是一个氧原子与两个氢原子结合的结构。并且，在氧原子与氢原子结合时，由于氢原子中的电子偏向于氧原子方向，所以结合部附近的极性，氧原子侧是正，氢原子是负。其结果，一边使氢原子侧具有正的极性，氧原子侧具有负的极性，一边使整个水分子保持中性。另一方面，通常电波一边在正方向和负方向交替改变极性(振动)，一边在空间中前进。因此，μ波击中氧原子与氢原子的结合部，这意味着正/负两个方向的电能交替作用在结合部。此时，首先，当正方向的能量作用到水分子的结合部时，此前在分散的方向上进行热运动的水分子，由于具有负极性的氧原子被沿着μ波的方向牵引，而一同变换方向。接下来，当在结合部作用负方向的能量时，这次由于具有正极性的氢原子被牵引，所以水分子再一次一同进行方向转换。由于产生如以上说明的水分子和μ波的特征，进而能从绝缘膜中仅放出水分子。即，当由电波振荡器放出的μ波击中绝缘膜时，在绝缘膜中所包含的水分子由于水分子的运动而被加热(感应加热)。其结果，可以从绝缘膜仅使水分子放出。此外，优选μ波照射在真空中进行。并且，为了防止电弧放电的可能性，优选在不露出金属膜的状态进行。使用的μ波的功率等的参数根据所使用的绝缘膜来选择。
此外，进行脱气处理的处理室具有下述问题：含有脱气处理后的气体成分的副产物附着在处理室内成为形成垃圾的原因，另外加热处理时的温度控制困难。在脱气处理时从绝缘膜放出的气体，除H2O等的氧化源外，多数是含有在使用RIE法的工序中产生的C、F等的气体。为了清洗附着在处理室内的副产物，将处理室在大气中开放进行维护需要花费时间，使生产性降低。为此，如果使用含有氧、氢的气体等的离子体或原子团进行去除，就可以在短时间内完成处理室清洗。即，在进行脱气处理的处理室中，优选具有清洁机构。例如，如同40(a)所示，只要在石英管400的周围设置可以施加高频功率的高频施加用线圈402，就可以通过一边导入氧和氢一边施加高频功率，可以在石英管400内产生等离子体。因此，就不需要伴随着大气的开放进行维护。
此外，对于吸湿性高的绝缘膜，在蒸汽压高的有机溶液中置换、干燥绝缘膜中的吸附水的方法也是有效的。例如，通过在基板上滴上甲醇或乙醇进行清洗、干燥以减少包含在绝缘膜中的水分子。此后，通过进行脱气处理，可以实现脱气处理的高效率化。
下面，作为有效的表面改性方法，对进行EB照射和UV光照射的方法进行说明。进行EB照射和UV光照射的处理室与包括基板搬送机构的搬送室连接，也可以在EB照射和UV光照射的处理前或处理后，在与搬送室连接的其他处理室内真空连续地进行其他处理。例如，在进行EB照射和UV光照射的处理室内进行除去或降低吸附在层间绝缘膜的吸附气体后，通过搬送室将基板移动到其他处理室内，进行下层Cu布线表面的氧化膜的除去处理。接下来，在其他处理室内形成阻挡金属膜，并且也可以在其他处理室内进行形成Cu膜的连续加工。
图41(a)表示出能够在形成阻挡金属膜或Cu膜的处理室中在保持真空下搬送基板的、具备EB照射功能的半导体制造装置的结构剖面。图41(a)中示出的半导体制造装置，由具备配置基板10的加热板210和对基板10照射EB的电子束发生源500的处理室100d构成。
在图41(b)中示出了能进行UV光照射的半导体制造装置的例子。图41(b)所示的半导体制造装置，由具备配置基板10的加热板210的处理室100d和通过设置在处理室100d上表面的透光窗610并对基板10照射UV光的UV光发生源600构成。
如第四实施方式中说明的，按照绝缘膜的种类最表面原子的终端基不同。例如，产生在以CH3基为终端的情况下显示疏水性，如果以OH基为终端则显示亲水性等的吸附性质的不同。为此，在阻挡金属膜形成前进行EB照射、UV照射的情况下，就可以除去表面的CH3基等。由此，与阻挡金属膜的结合就变得容易，就可以改善密接性。此外，可以在重合不完全的绝缘膜中，确实地进行重合，可以除去膜中不需要的气体成分。
图42(a)和图42(b)表示进行EB照射、UV光照射等的表面改性处理和脱气处理的情况下的工序流程。EB照射、UV光照射工序是与绝缘膜的处理工序同样的工序。为此，当多次进行EB照射、UV光照射工序时，固化工序的进展就会超过需要，就会存在使绝缘膜的介电常数上升的可能性。为此，如图42(a)所示，优选将绝缘膜固化所必需的能量和照射时间，在形成绝缘膜工序后和形成阻挡金属膜工序前分配。或者，如图42(b)所示，也可以改变工序流程以使绝缘膜的固化工序兼为阻挡金属膜形成前的脱气处理的促进工序。
如以上说明的，根据本发明第六实施方式的半导体制造装置，吸温性高的低介电常数绝缘膜的脱气处理的工序为长时间的情况下，可以抑制生产率的降低，再有，可以进行高效率的脱气处理。
(其他实施方式)
如上所述，虽然根据第一至第六实施方式对本发明进行了记载，但是成为公开的一部分的论述以及附图不应理解为是对本发明的限制。从该公开中本领域技术人员可以知晓各种替换实施方式、实施例以及运用技术。
例如，在已经描述的第一至第六实施方式的说明中，虽然事例性地说明了形成Ti和Ti氮化物、Al和Al氧化物的情况，但是以下的应用当然也是可以的。例如，作为布线层和绝缘膜之间的金属膜，也可以是钽(Ta)、钨(W)、铪(Hf)、锌(Zn)、镁(Mg)、铬(Zr)、钒(V)等。特别是，即使在实施方式中也记述了在IIa、IIIa、IVa、Va族金属中优选Mg、Zr、V等。
并且，在第四、第五实施方式中，如果改变原料气体和其他导入气体，就可以在硅(Si)、Ta、W、Hf、Zn、铷(Ru)等或者它们的氧化物、氮化物的成膜中应用。
如上所述，显然本发明包含这里没有记载的各种实施方式。因此，本发明的技术范围仅由上述说明中的恰当的权利要求的范围的相关的发明特定事项来决定。

Claims (20)

1.一种半导体器件的制造方法，其特征在于，包括：
在第一基板温度下，使在表面形成有凹部的绝缘膜中和该绝缘膜表面的氧化源放出的工序；
在低于上述第一基板温度的第二基板温度下，在上述绝缘膜上形成金属膜的工序；
在形成上述金属膜后，利用残留在上述绝缘膜中的氧化源，使上述金属膜的至少一部分氧化的工序。
2.根据权利要求1记载的半导体器件的制造方法，其特征在于，使上述金属膜氧化的工序包含加热上述金属膜的工序。
3.根据权利要求2记载的半导体器件的制造方法，其特征在于，进一步包括以至少上述凹部的一部分没有被填埋的状态在上述金属膜上形成布线金属膜的工序；
在加热上述金属膜的工序中，在上述金属膜和上述布线金属膜的界面，形成上述金属膜与上述布线金属膜的化合物。
4.根据权利要求3记载的半导体器件的制造方法，其特征在于，形成上述金属膜的工序和形成上述布线金属膜的工序是真空连续工序。
5.根据权利要求1记载的半导体器件的制造方法，其特征在于，使上述金属膜氧化的工序包括：
在第一加热温度下加热上述金属膜的第一加热工序；
在高于上述第一加热温度的第二加热温度下加热上述金属膜的第二加热工序。
6.根据权利要求1记载的半导体器件的制造方法，其特征在于，使上述氧化源放出的工序和形成上述金属膜的工序是真空连续工序。
7.根据权利要求1记载的半导体器件的制造方法，其特征在于，进一步包含在上述金属膜的氧化后，在上述金属膜上形成阻挡金属膜的工序。
8.根据权利要求7记载的半导体器件的制造方法，其特征在于，上述金属膜和上述阻挡金属膜由同种或不同种的金属构成。
9.一种半导体器件的制造方法，其特征在于，包括：
在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；
在低于上述第一基板温度的第二基板温度下，形成第一金属膜的工序；
在减压氧化性气氛中氧化上述第一金属膜的至少一部分的工序；
在低于上述第一基板温度的第三基板温度下在上述第一金属膜上形成第二金属膜的工序。
10.根据权利要求9记载的半导体器件的制造方法，其特征在于，使上述第一金属膜氧化的工序包括加热上述第一金属膜的工序。
11.根据权利要求9记载的半导体器件的制造方法，其特征在于，对上述绝缘膜进行热处理的工序和形成上述第一金属膜的工序是真空连续工序。
12.根据权利要求9记载的半导体器件制造方法，其特征在于，对上述绝缘膜进行热处理的工序包含使该绝缘膜中以及该绝缘膜表面的氧化源放出的工序。
13.根据权利要求12记载的半导体器件的制造方法，其特征在于，进一步包括在形成上述第二金属膜后，利用残留在上述绝缘膜中的氧化源使上述第一金属膜的至少一部分氧化的工序。
14.根据权利要求9记载的半导体器件的制造方法，其特征在于：上述第一金属膜和上述第二金属膜由同种或不同种的金属构成。
15.一种半导体器件的制造方法，其特征在于，包括：
在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；
在低于上述第一基板温度的第二基板温度下，使原料气体附着在上述凹部表面的工序；
排出没有附着在上述凹部表面的残余的上述原料气体的工序；
将光照射到上述凹部的表面，分解附着在上述凹部表面的上述原料气体的分子，在上述凹部表面形成由在上述原料气体的成分中所包含的金属原子构成的金属膜的工序。
16.根据权利要求15的半导体器件的制造方法，其特征在于，在照射上述光时，导入与上述原料气体反应的气体。
17.一种半导体器件的制造方法，其特征在于，包括：
使原料气体附着在基板表面的工序；
排出没有附着在上述基板表面的残余的上述原料气体的工序；
将光照射到上述基板，分解附着在上述基板表面的上述原料气体的分子，在上述基板表面形成由在上述原料气体的成分中所包含的金属原子构成的金属膜的工序；
导入氮化源和氧化源中的任意一种，进行上述金属膜的氮化和氧化的任意一种的工序。
18.根据权利要求17的半导体器件的制造方法，其特征在于，在照射上述光时，导入与上述原料气体反应的气体。
19.一种半导体器件，其特征在于，具备在基板上将绝缘膜、金属膜、以及布线金属膜按照该顺序层叠的层叠结构，
上述金属膜的氧化源的根据X射线衍射测定得出的衍射强度是上述金属膜和上述布线金属膜的化合物的衍射强度的10倍或以下。
20.根据权利要求19的半导体器件，其特征在于，进一步具备配置在上述基板和上述绝缘膜之间的、在形成在上述绝缘膜的孔下与上述金属膜连接的下层布线层，在与上述下层布线层接触的部位的上述金属膜的氧化物中的氧浓度，比与上述绝缘膜接触的部位的上述金属膜的氧化物中的氧浓度低。
CNB2006100739216A 2005-01-21 2006-01-23 半导体器件的制造方法以及半导体器件 Active CN100477158C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005014453 2005-01-21
JP014453/2005 2005-01-21
JP009978/2006 2006-01-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101256289A Division CN101350340B (zh) 2005-01-21 2006-01-23 半导体器件的制造方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN1848407A true CN1848407A (zh) 2006-10-18
CN100477158C CN100477158C (zh) 2009-04-08

Family

ID=37034383

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006100739216A Active CN100477158C (zh) 2005-01-21 2006-01-23 半导体器件的制造方法以及半导体器件
CN2008101256289A Active CN101350340B (zh) 2005-01-21 2006-01-23 半导体器件的制造方法以及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008101256289A Active CN101350340B (zh) 2005-01-21 2006-01-23 半导体器件的制造方法以及半导体器件

Country Status (3)

Country Link
US (5) US7351656B2 (zh)
JP (2) JP4676015B2 (zh)
CN (2) CN100477158C (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294851B2 (en) * 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
KR100800495B1 (ko) * 2007-02-27 2008-02-04 삼성전자주식회사 반도체 장치의 제조방법
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
KR101412144B1 (ko) * 2007-11-26 2014-06-26 삼성전자 주식회사 금속 배선의 제조 방법 및 이를 이용한 이미지 센서의 제조방법
JP2009187898A (ja) * 2008-02-08 2009-08-20 Seiko Epson Corp 有機ｅｌ装置及びその製造方法
JP5380901B2 (ja) * 2008-05-12 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5582727B2 (ja) 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
JP5502339B2 (ja) * 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5025679B2 (ja) * 2009-03-27 2012-09-12 株式会社東芝 半導体装置
PT104865A (pt) * 2009-12-09 2011-06-09 Univ Aveiro Barreira metálica de magnésio contra a difusão de oxigénio aplicada a dispositivos de microelectrónica
JP5963456B2 (ja) 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP5703105B2 (ja) * 2011-04-15 2015-04-15 株式会社東芝 半導体装置及びその製造方法
US8853831B2 (en) 2012-03-29 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
JP5981206B2 (ja) 2012-04-20 2016-08-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
KR101950349B1 (ko) * 2012-12-26 2019-02-20 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
US8802560B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an semiconductor interconnect structure
KR102165267B1 (ko) * 2013-11-18 2020-10-13 삼성전자 주식회사 Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9899325B2 (en) * 2014-08-07 2018-02-20 Infineon Technologies Ag Device and method for manufacturing a device with a barrier layer
FI126794B (en) * 2014-12-22 2017-05-31 Picosun Oy Photo-assisted coating process
FI126970B (en) * 2014-12-22 2017-08-31 Picosun Oy Atomic layer cultivation in which the first and second species of source materials are present simultaneously
KR102324826B1 (ko) * 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR102389819B1 (ko) * 2015-06-17 2022-04-22 삼성전자주식회사 반도체 소자의 제조 방법
KR102491577B1 (ko) * 2015-09-23 2023-01-25 삼성전자주식회사 유전 층을 갖는 반도체 소자 형성 방법 및 관련된 시스템
US9536780B1 (en) * 2016-04-15 2017-01-03 International Business Machines Corporation Method and apparatus for single chamber treatment
US9831174B1 (en) * 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect
JP6868455B2 (ja) 2016-06-02 2021-05-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP6865632B2 (ja) * 2017-05-09 2021-04-28 東京エレクトロン株式会社 基板洗浄装置および基板洗浄方法
JP2019062142A (ja) * 2017-09-28 2019-04-18 東京エレクトロン株式会社 選択成膜方法および半導体装置の製造方法
US10727118B2 (en) * 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and pre-clean apparatus for semiconductor device
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
US11380536B2 (en) * 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
CN114446185B (zh) * 2020-10-30 2023-07-18 合肥鑫晟光电科技有限公司 一种驱动背板、其制作方法及显示面板

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062318A (en) * 1976-11-19 1977-12-13 Rca Corporation Apparatus for chemical vapor deposition
US4295896A (en) * 1979-03-12 1981-10-20 Massachusetts Institute Of Technology Method for making metal alloy compositions and composition
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
JPS62104438U (zh) * 1985-12-23 1987-07-03
US4855160A (en) * 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for passivating wafer
US5215588A (en) 1992-01-17 1993-06-01 Amtech Systems, Inc. Photo-CVD system
US5404894A (en) * 1992-05-20 1995-04-11 Tokyo Electron Kabushiki Kaisha Conveyor apparatus
US5697749A (en) * 1992-07-17 1997-12-16 Tokyo Electron Kabushiki Kaisha Wafer processing apparatus
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
TW318321B (zh) * 1995-07-14 1997-10-21 Matsushita Electric Ind Co Ltd
JP3947761B2 (ja) * 1996-09-26 2007-07-25 株式会社日立国際電気 基板処理装置、基板搬送機および基板処理方法
JPH10125782A (ja) 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
NL1005102C2 (nl) * 1997-01-27 1998-07-29 Advanced Semiconductor Mat Inrichting voor het behandelen van halfgeleiderschijven.
JPH10233444A (ja) * 1997-02-19 1998-09-02 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10242274A (ja) * 1997-02-27 1998-09-11 Sony Corp 多層配線基板の製造方法
JPH10256372A (ja) 1997-03-17 1998-09-25 Sony Corp 半導体装置の製造方法
CH692741A5 (de) * 1997-07-08 2002-10-15 Unaxis Trading Ltd C O Balzers Verfahren zur Herstellung in Vakuum oberflächenbehandelter Werkstücke und Vakuumbehandlungsanlage zu dessen Durchführung
TW589391B (en) * 1997-07-08 2004-06-01 Unaxis Trading Ag Process for vacuum treating workpieces, and corresponding process equipment
US20030049372A1 (en) * 1997-08-11 2003-03-13 Cook Robert C. High rate deposition at low pressures in a small batch reactor
JP2000124307A (ja) 1998-10-19 2000-04-28 Sony Corp 金属系膜の形成方法および電子装置の製造方法
JP3329290B2 (ja) * 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
WO2000036640A1 (fr) * 1998-12-16 2000-06-22 Tokyo Electron Limited Procede de formation d'une couche mince
US6204178B1 (en) * 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
JP3974284B2 (ja) 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
JP4021601B2 (ja) * 1999-10-29 2007-12-12 株式会社東芝 スパッタ装置および成膜方法
US6136702A (en) 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2001196453A (ja) 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
JP4776054B2 (ja) 2000-02-04 2011-09-21 株式会社デンソー 原子層成長による薄膜形成方法
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
US7060132B2 (en) * 2000-04-14 2006-06-13 Asm International N.V. Method and apparatus of growing a thin film
JP2001338988A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP2002170821A (ja) 2000-11-30 2002-06-14 Sony Corp 膜の形成方法
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
US7014709B1 (en) * 2001-01-19 2006-03-21 Novellus Systems, Inc. Thin layer metal chemical vapor deposition
JP4696373B2 (ja) * 2001-02-20 2011-06-08 東京エレクトロン株式会社 処理システム及び被処理体の搬送方法
KR100396891B1 (ko) * 2001-03-21 2003-09-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20040173948A1 (en) * 2002-09-19 2004-09-09 Pandelisev Kiril A. Process and apparatus for silicon boat, silicon tubing and other silicon based member fabrication
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
JP3937892B2 (ja) 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
JP4285946B2 (ja) 2002-06-06 2009-06-24 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100497748B1 (ko) * 2002-09-17 2005-06-29 주식회사 무한 반도체소자 제조용 원자층 증착 장치 및 원자층 증착 방법
JP2004119754A (ja) * 2002-09-27 2004-04-15 Seiko Epson Corp 配線、配線の製造方法、半導体装置及びその製造方法
JP2004134617A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 配線の製造方法、半導体装置及びその製造方法
KR100483594B1 (ko) * 2002-12-27 2005-04-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP2004296620A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置の製造方法
US6972055B2 (en) * 2003-03-28 2005-12-06 Finens Corporation Continuous flow deposition system
JP4219215B2 (ja) * 2003-05-30 2009-02-04 株式会社ルネサステクノロジ 電子デバイスの製造方法
KR100555543B1 (ko) 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20060137609A1 (en) * 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
EP1824960A2 (en) * 2004-11-22 2007-08-29 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US20080257260A9 (en) * 2005-09-30 2008-10-23 Applied Materials, Inc. Batch wafer handling system
WO2012139006A2 (en) * 2011-04-07 2012-10-11 Veeco Instruments Inc. Metal-organic vapor phase epitaxy system and process

Also Published As

Publication number Publication date
CN101350340A (zh) 2009-01-21
US20080090410A1 (en) 2008-04-17
CN101350340B (zh) 2013-09-18
CN100477158C (zh) 2009-04-08
JP2010010700A (ja) 2010-01-14
US7994054B2 (en) 2011-08-09
US20060214305A1 (en) 2006-09-28
JP2010272898A (ja) 2010-12-02
US7791202B2 (en) 2010-09-07
US7351656B2 (en) 2008-04-01
JP4676015B2 (ja) 2011-04-27
US20080122102A1 (en) 2008-05-29
US20080261398A1 (en) 2008-10-23
US8148274B2 (en) 2012-04-03
JP4734467B2 (ja) 2011-07-27
US20120152168A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN1848407A (zh) 半导体器件的制造方法以及半导体器件
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1788336A (zh) 隔离膜的形成方法及电极膜的形成方法
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
CN1311533C (zh) 制造半导体器件的方法和设备
CN1806315A (zh) Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
TWI464790B (zh) Film forming method and substrate processing device
CN101075577A (zh) 半导体装置的制造方法
JP4473824B2 (ja) 半導体装置の製造方法
CN1106685C (zh) 杂质的导入方法及其装置和半导体器件的制造方法
CN1777694A (zh) 利用等离子体cvd的成膜方法以及装置
CN1860596A (zh) 电子器件材料的制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1638061A (zh) 形成介电薄膜的方法
CN1525562A (zh) 半导体器件及其制造方法
CN1976003A (zh) 半导体装置的制造方法及基板处理系统
CN1957108A (zh) 低k纳米多孔膜的多阶段固化方法
CN1165991C (zh) 半导体装置及其制造方法
US20140103529A1 (en) Semiconductor device manufacturing method, semiconductor device, semiconductor device manufacturing apparatus and storage medium
CN1842904A (zh) 半导体装置及其制造方法
TW200828441A (en) Apparatus and method for processing substrate, method of manufacturing semiconductor device, and recording medium
CN1871696A (zh) 绝缘膜的形成方法及其形成系统、半导体装置的制造方法
CN101038873A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220105

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right