TW318321B - - Google Patents

Download PDF

Info

Publication number
TW318321B
TW318321B TW085108468A TW85108468A TW318321B TW 318321 B TW318321 B TW 318321B TW 085108468 A TW085108468 A TW 085108468A TW 85108468 A TW85108468 A TW 85108468A TW 318321 B TW318321 B TW 318321B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor device
aluminum
oxide film
item
Prior art date
Application number
TW085108468A
Other languages
English (en)
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW318321B publication Critical patent/TW318321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

^18321 A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明 ( / ) 1 1 C 產 業 上 之 利 用 領 域 1 1 I 本 發 明 係 有 關 一 種 實 装 於 電 路 基 板 之 半 導 體 裝 置 之 電 1 1 極 構 造 體 及 其 形 方 法 及 半 導 體 裝 置 之 實 装 體 0 詳 言 之 請 先 1 1 t 本 發 明 係 有 關 . 種 面 朝 下 之 狀 態 實 装 於 電 路 基 板 之 半 閲 讀 1 背 1 導 體 裝 置 的 電 極 構 造 體 ， 其 形 成 方 法 9 Μ 及 半 等 體 装 置 之 面 之 1 注 1 實 裝 體 〇 意 事 1 項 I 再 填 1 裝 1 r 習 用 技 術 之 說 明 ] 本 頁 迄 今 為 止 在 將 半 導 體 基 板 實 装 於 電 路 基 板 上 時 多 1 I 係 利 用 焊 接 〇 然 而 近 年 由 於 半 導 體 裝 置 之 封 装 體 小 型 化 1 1 I 且 接 壤 1*·^^ 端 子 之 數 巨 增 加 以 致 接 堉 端 子 間 之 間 隔 窄 因 1 1 此 以 習 用 之 焊 接 技 術 因 應 正 逐 漸 Μ 得 困 難 0 訂 1 是 業 界 曾 提 案 一 種 將 半 導 體 装 置 植 設 於 電 路 基 板 1 I 上 將 實 裝 面 積 小 型 化 而 謀 求 有 效 使 用 電 路 基 板 之 方 法 1 1 I 0 其 中 Μ 下 所 述 之 實 装 方 法 由 於 半 導 體 装 置 與 電 路 基 1 1 板 接 續 後 之 機 械 強 度 強 且 可 一 次 接 續 因 此 被 視 為 是 有 線 1 效 之 方 法 ( 例 如 9 曰 經 B P 公 司 t 1 9 9 1 年 3 月 2 7 曰 I 發 行 之 Γ 微 電 子 — 封 裝 — 手 冊 J ) 0 此 — 實 装 方 法 f 係 在 1 1 將 半 導 體 装 置 接 續 於 電 路 基 板 時 1 先 製 作 具 有 ： 在 鋁 電 極 1 1 上 預 先 形 成 密 接 金 屬 或 擴 散 防 止 金 屬 之 蒸 鍍 膜 1 再 於 其 上 1 1 以 電 鍍 法 形 成 由 焊 料 所 構 成 之 突 起 電 路 的 電 極 構 造 體 之 半 1 I 導 體 装 置 將 該 半 導 體 裝 置 VX 面 朝 下 之 狀 態 積 載 於 電 路 基 1 1 板 9 再 予 加 熱 於 高 溫 t 藉 此 將 4- 焊 料 ( 突 起 電 極 ) 與 電 路 基 1 1 1 1 1 本紙張尺度適用中圉國家標準（CNS ) A4规格（210X297公釐） 318S21 Α7 Β7 經濟部中央揉準局貝工消費合作社印製 五、發明説明（7) 板之端子電極熔接。 然而，根據上述突起電極之形成方法，由於電極構造 複雜，因此需要許多過程。因此，最近提案的是利用導線 接合技術*在半導體装置之鋁電極上簡單地形成突起電極 的方法（例如日本特開昭49 — 52973號）。 K下，茲佐以圖面將習用半導體裝置之電極構造體及 形成方法以及半導體裝置之實裝體的一例說明之。圖3係 習用半導體裝置之電極構造體的斷面圖，圖4係習用半導 體裝置之實裝體的斷面圖。 如圖3所示，在I C基板1 0上形成有鋁電極1 1。 又，I C基板1 0上，K被覆鋁電極1 1之周緣部的方式 ，形成有被動膜1 3。又，鋁電極1 1上，Μ導線接合法、 · 形成有突起電極1 2。 如圖4所示，具有上述突起電極1 2之半導體裝置， 係以面朝下之狀態，Κ突起電極1 2抵接於電路基板1 4 之端子電極1 5上的方式，進行位置配合，而積載於電路 基板1 4上。藉由Μ熱壓接或超音波熔接等將突起電極1 2熔接於端子電極1 5上，可獲得半導體裝置之實装體。 ί發明之解決手段] 然而，具有上述電極體之半導體裝置及其實裝體，却 有以下之問題。 具體言之，由於鋁電極露出於突起電極之周圍，因此 -5- ^ΐτ------.^ (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公釐） 經濟部中央標準局員工消費合作社印裂 A7 _B7_ 五、發明説明（々） ，露出之雩極，在_存在有水分1場会L，於較短之時間内， 锅舍溶出，而有半導體装置與電路基板之電氣導通消失之 危險性。又，為了提高接合部之信賴性，業界曾嘗試在半 導體装置與電路基板之間隙間，充填絕緣性樹脂，但在此 一場合下，_絕緣性樹J旨中之氯等等的雜質離子，會加速鋁 雷極：>腐_，而有使半導體装置與電路基板之電氣導通更 為消失之危險性。又，為了謀求輕量化及低成本化，在使 用玻璃環氧基板等之樹脂基板的場合，一般上，由於水分 易於通過樹脂基板，且樹脂基板中存在有多量之雜質離子 ，因此，鋁電極腐鈾之問題，更形深刻。 本發明係為解決習用技術中之上述課題開發而成者， 其目的係在提供一種可將半導體装置與電路基板容易且高 信賴性地接續之半導體裝置的電極構造體，其形成方法及 半導體装置之實裝體及半導體装置。’ 〔課題之解決手段〕 為了達成上述目的，本發明半導體装置之電極構造體 ，係屬一種.M ffi朝下之吠鳆，實裝於電路基板半導體裝置 之電極搆造；其特徵係在： 備有形成於上述半導體裝置之鋁電極上的突起電極， Μ及在上述突起電極之周圍露出的鋁電極之，表面形咦的腐 、蝕防it用鋁氧it膜。 根據上述半導體裝置之電極搆造體的構成，在將半導 -6- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） ---------^------1T------.it (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央橾準局負工消費合作杜印裝 五、發明説明（ t ) Γ 體裝置實装於電路基板之場合 9 水 分 或 雜 質 離 子 不 會 造 成 1 1 I 鋁 電 極 之 腐 蝕 〇 1 1 I 又 於 上 述 本 發 明 半 導 體 装 置 之 電 極 構 造 體 的 構 成 中 請 1 1 * 腐 蝕 防 止 用 鋁 氧 化 膜 最 好 是 在 鋁 電 極 表 面— 之 然 氧 ib 閲 讀 背 1 1 膜 上 又 形 成 氧 化 膜 而 成 0 面 之 注 1 1 另 外 於上述本發明半導體裝置之電極構造體的構成 意 事 1 I 中 ， 鋁 氧 化 膜 之 厚 度 宜 為 鋁 電 極 厚 度 之 5 2 0 % 0 根 再 填 1 據 此 —* 較 佳 例 可 獲 得 實 用 之 半 導 體 裝 置 之 電 極 構 造 體 0 % 本 1 裝 1 具 體 言 之 當 鋁 氧 化 膜 之 厚 度 較 鋁 電 極 之 厚 度 的 5 % 為 薄 1 I 時 極 難 緻 密 地 形 成 鋁 氧 化 膜 因 此 不 具 實 用 性 〇 又 當 1 1 鋁 氧 化 膜 之 厚 度 較 鋁 電 極 之 厚 度 的 2 0 % 為 厚 之 場 合 鋁 1 1 電 極 部 之 電 阻 值 會 爱 得 過 大 並 非 實 用 〇 訂 I 又 於 上 述 本 發 明 半 導 體 装 置 之 電 極 構 造 體 的 構 成 中 1 I ♦ 鋁氧化膜之厚度宜為 0 0 5 0 2 U m A 根 據 此 一 1 1 較 佳 例 可 獲 得 實 用 之 半 導 體 装 置 的 電 極 構 造 體 〇 這 是 因 1 1 為 一 般 之 鋁 電 極 的 厚 度 為 1 U m 程 度 因 此 拫 據 此 一 線 I 較 佳 例 可 獲 得 鋁 電 極 厚 度 的 5 2 0 % 之 厚 度 的 鋁 氧 化 1 I 膜 所 致 〇 1 1 又 於 上 述 本 發 明 半 導 am 體 装 置 之 電 極 構 造 體 的 構 成 中 1 1 9 突起電極宜由 A υ 所 構 成 0 根 據 此 __. 較 佳 例 在 半 導 體 1 I 裝置之鋁電極上形成氧化膜的過程中 突 起 電 極 之 表 面 不 1 1 會 氧 化 * 因 此 t 對 於 而 後 之 接 合 過 程 而 言 較 佳 0 、·3^ 11 是 因 為 1 1 > 當突起電極之表面氧化時 1 7- 其 與 接 合 層 間 會 介 在 有 氧 化 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 經濟部中央揉準局貝工消费合作社印製 318321 A7 B7 五、發明説明（< ) 膜，使得電氣之導通無法達成所致。 另，本發明半導體裝置之電極構造體的形成方法，係 κ面朝下之狀態實装於電路基板之半導體装置的電極構造 體之形成方法；其特徵係在： 在上述半導體装置之鋁電極上形成突起電極，在上述 突_起電極之周園露出的鋁電-極.之直面上_，_形成_篇止用 鋁氧化膜。 根據此一半導體裝置之電極構造體的形成方法，可獲 得铝電極之表面形成有腐蝕防止用鋁氧化膜的半導體装置 。如此，在將半導體裝置實裝於電路基板之場合，水分或 雜質離子不會造成鋁電極之腐蝕。 又，於上述本發明半導體装置之電極搆造體的形成方 法中，突起電極宜使用A u導線K導線接合法形成。根據 此一導線接合法之突起電極的形成，例如係以下述方式達 成。首先，將直徑約為2 5 «m之A u導線的前端，K熱 能熔融，製作A u球。而後，將A u導線前端之A u球， 置於鋁電極上，在1 5 0 °C之溫度下賦與約5 0 g之壓力 ，藉此，將A u導線之前端的A u球，壓接於鋁電極之上 。最後，將A u導線朝上方拉上，經由以上之過程，由A u所搆成之突起電極，形成於鋁電極之上。根據此一較佳 之例，可在半導體裝置之鋁電極（一般性電極材料）上直 接形成突起電極，因此，可容易地在泛用之半導體装置上 容易地形成突起電極。 -8 - 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 裝 訂 線 (請先閾讀背面之注意事項再填寫本頁) A7 B7 經濟部中央橾準局貝工消費合作社印袈 五、發明説明（ y ) 1 又 ， 於 上 述 本 發 明 半 導 體 裝 置 之 電 極 構 造 體 的 形 成 方 1 1 I 法 中 9 鋁 氧 化 膜 宜 藉 由 將 突 起 電 極 形 成 後 之 半 導 體 裝 置 暴 1 ! 露 於 局 溫 狀 態 而 形 成 0 根 據 此 —> 較 佳 之 例 可 將 鋁 氧 化 膜 /—V 請 先 1 1 在 短 時 間 有 效 率 地 形 成 0 又 於 此 一 場 合 下 高 溫 狀 態 之 閲 讀 1 I 溫 度 範 圍 宜 在 2 〇 0 3 〇 0 °c 0 根 據 此 —- 較 佳 例 由 於 面 之 1 1 係 不 會 造 成 内 部 配 線 之 斷 線 等 等 的 對 於 半 導 體 装 置 本 身 沒 意 事 1 有 不 良 影 響 之 溫 度 因 此 可 將 鋁 氧 化 膜 短 時 間 有 效 率 地 形 再 Λ | 成 0 此 場 合 下 宜 在 以 2 〇 〇 3 0 0 °C 之 溫 度 範 圍 形 寫 本 頁 裝 1 成 突 起 電 極 之 \ W 2S 程 同 時 形 成 0 根 據 此 一 較 佳 例 可 謀 求 半 '—✓ 1 I 導 體 装 置 之 電 極 構 造 體 的 形 成 過 程 之 簡 略 化 0 1 1 I 又 於 上 逑 本 發 明 半 導 體 装 置 之 電 極 構 造 體 的 形 成 方 1 1 法 中 銘 氧 化 膜 宜 突 起 電 極 形 成 後 的 半 導 體 裝 置 浸 漬 於 訂 1 過碲酸銨或過1氧化氧中而形成 0 根 據 此 — 較 佳 m 可將鋁 1 I 氧 化 膜 短 時 間 高 效 率 地 形 成 〇 1 1 I 再 者 本 發 明 半 等 體 裝 置 之 實 裝 體 的 構 成 係 備 有 ： 1 1 線 1 具 有 端 子 電 極 之 電 路 基 板 >λ 及 面 朝 下 之 狀 態 實 裝 於 上 述 電 路 基 板 之 半 導 體 裝 置 的 實 裝 體 其 特 徵 係 在 I 具 有 上 逑 半 導 體 裝 置 之 鋁 電 極 上 形 成 的 突 起 電 極 Μ 1 1 | 及 在 上 述 突 起 電 極 之 周 圍 露 出 的 鋁 電 極 之 表 面 所 形 成 的 腐 1 1 衰虫 防 止 用 鋁 氧 化 膜 之 電 極 構 造 體 係 介 Μ 接 合 層 電 接 m •••Λ 於 1 1 上 逑 電 路 基 板 上 之 上 述 端 子 電 極 者 0 1 I 根據上述半導體装置之實装體的構成 水 分 或 雑 質 離 1 I 子 不 會 造 成 鋁 電 極 之 腐 触 Λ 如 此 並 4m? 热 半 導 體 装 置 與 電 路 1 1 - 9- 1 1 1 本紙張尺度適用中國國家揉準（CNS) A4規格（21〇x297公釐） 經濟部中央揉準局工消費合作社印製 Α7 Β7 五、發明説明（1 ) 基板的電氣導通喪失之危險性，因此可獲得信賴性高之半 導體装置。 又，於本發明半導體裝置之實装體的構成中，電路基 板宜由含有有機系材料之基板所構成。根據此一較佳例， 可發揮以下之作用效果。亦即，最近，為了謀求輕量化及 低成本化，作為電路基板，有使用玻璃環氧樹脂基板及紙 酚基板等含有機糸材料之基板的傾向，此等基板水分易於 通過，且此基板中多量存在有雜質離子。然而，突起電極 之周圍所露出的鋁電極之表面形成有腐蝕防止用鋁氧化膜 ，因此，水分或雜質離子不會造成鋁電極腐蝕。是K，根 據此一較佳例，不只可謀求半導體装置之輕量化、低成本 化，也可防止鋁電極之腐蝕。 又，於上述本發明半導體装置之實裝體的構成，腐蝕 防止用之鋁氯化膜，亘在鋁電極表面之自然氧化膜上又形 成氧化膜而成。 另外，於本發明半導體装置之簧裝體的搆成中，接合 層宜由導電性接著劑所構成。導電性接著劑係由對接著有 貢獻之有機物结合劑及對電氣導通有貢獻之導電性填充劑 混合而成。作為有機物结合劑’係使用環氧樹脂、聚醯亞 胺樹脂等，作為導電性填充劑，係使用體積平均粒徑2〜 5 w m之A g 、C u 、A u 、P d 、N i等。作為有機物 结合劑使用環氧樹脂之場合，導電性填充劑之含量係6 Ο 〜7 0重量％，係使用胺糸、酚糸之硬化_ °又’作為有 -1 0 _ 本紙張尺度適用中國國家標準（CNS ) Α4规格（21〇><297公釐） ----------餐— (請先閲讀背面之注意事項再填寫本頁) 訂 線 ^18321 A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明 ( $ ) 1 機 物 结 合 劑 » 使 用 聚 醢 亞 胺 樹 脂 之 場 合 1 等 電 性 填 充 劑 之 1 1 I 含 量 係 6 〇 9 〇 重 量 % f 硬 化 溫 度 約 2 0 0 V 0 根 據 此 1 1 I 較 佳 例 i 起 因 於 半 導 體 装 置 與 電 路 基 板 之 物 性 值 ( 特 別 請 先 1 1 是 熱 膨 脹 係 數 ) 的 不 整 合 之 對 於 接 合 部 的 熱 應 力 獲 得 媛 和 聞 讀 背 1 1 > 可 獲 得 高 信 賴 性 之 半 導 體 裝 置 的 實 裝 體 〇 這 是 因 為 Sj 之 1 注 1 般 而 言 ) 導 電 性 接 著 劑 與 焊 料 等 之 Μ m 材 料 相 較 較 為 柔 軟 意 事 1 項 1 » 因 此 具 有 優 異 之 Μ 力 緩 和 能 力 所 致 0 再 ά. 1 又 於 上 述 本 發 明 半 導 體 裝 置 之 實 裝 體 的 構 成 中 接 寫 本 頁 % 1 合 層 亘 由 焊 科 所 構 成 0 根 據 此 一 較 佳 例 可 在 與 半 導 體 装 1 I 置 外 之 零 件 (例 如 片 狀 電 阻 或 片 狀 電 容 器 等 ) 的 實 装 相 1 I 同 之 過 程 中 實 装 半 導 體 装 置 0 如 此 與 半 導 體 裝 置 Μ 外 1 1 之 零 件 — 起 半 導 體 裝 置 也 由 軟 熔 焊 接 過 程 同 時 —- 次 實 装 訂 1 J 因 此 可 將 過 程 簡 略 化 0 1 I 再 者 於 上 述 本 發 明 半 導 體 装 置 之 實 装 體 的 構 成 中 9 1 1 1 半 導 體 裝 置 與 電 路 基 板 之 間 隙 宜 由 絕 緣 性 樹 脂 所 充 填 0 作 1 1 為 絕 緣 性 樹 脂 可 擧 的 實 例 是 環 氧 樹 脂 0 根 據 此 一 較 佳 例 線 1 可 保 護 半 導 體 裝 置 之 接 合 部 或 半 導 體 裝 置 本 身 特 別 是 1 可 排 除 高 濕 度 環 境 下 水 分 之 響 ( 接 合 部 之 劣 化 或 半 導 體 1 1 1 装 置 之 故 障 ) 0 1 1 又 於 上 述 本 發 明 半 導 體 裝 置 之 簧 裝 體 的 構 成 中 鋁 1 1 氧 化 膜 之 厚 度 宜 為 鋁 電 極 厚 度 之 5 2 〇 % 0 1 I 另 t 於 上 述 本 發 明 半 導 體 装 置 之 實 裝 體 的 構 成 中 ) 鋁 1 1 氧 化 膜 之 厚 度 宜 為 0 • 0 5 〇 * 2 U m 0 1 1 - 11 - 1 1 1 本紙張尺度遑用中國國家標準（CNS ) A4洗格（210X297公嫠） A7 B7 經濟部中央橾準局貝工消費合作社印製 五、發明説明（ ί ) 1. 再 者 t 於 上 述 本 發 明 半 導 體 裝 置 之 實 装 體 的 構 成 中 9 1 1 I 突 起 電 極 宜 為 A U 〇 1 1 又 本 發 明 半 導 體 装 置 之 構 成 9 係 屬 一 種 實 装 於 電 路 請 i 1 | 閲 I 基 板 之 半 導 體 裝 置 f 其 特 徵 係 在 ： 讀 1 背 1 餚 有 ： 鋁 電 極 > 形 成 於 該 鋁 電 極 上 之 突 起 電 極 > Μ 及 面 之 1 注 1 在 上 述 突 起 電 極 之 周 園 露 出 的 鋁 電 極 之 表 面 所 形 成 之 腐 蝕 意 事 1 項 | 防 止 用 鋁 氧 化 膜 〇 4 I 寫 本 裝 頁 1 厂 發 明 之 實 施 形 態 J 1 I 以 下 茲 利 用 實 施 之 形 態 將 本 發 明 進 一 步 具 體 說 明 0 1 1 I 圖 1 係 本 發 明 半 導 體 裝 置 之 電 極 構 造 體 的 霣 施 形 態 之 1 1 斷 面 圖 圖 2 係 本 發 明 半 導 體 裝 置 的 實 裝 體 之 斷 面 圖 〇 訂 1 如 圖 1 所 示 I C 基 板 1 之 上 形 成 有 鋁 電 極 2 0 又 1 1 t I C 基 板 1 上 Μ 被 覆 鋁 電 極 2 周 緣 部 之 方 式 形 成 有 1 1 I 由 S i 〇 Z 所 構 成 之 被 動 膜 5 〇 又 鋁 電 極 2 上 由 導 線 1 1 接合法形成有突起電極 3 0 又 鋁 電 極 2 上 在 露 出 於 突 線 1 起 電 極 3 之 周 圍 的 表 面 形 成 有 鋁 氧 化 膜 4 0 若 依 此 — 方 1 1 式 在 露 出 於 突 起 電 極 3 之 周 圍 的 鋁 電 極 2 之 表 面 形 成 鋁 氧 1 1 I 化 膜 4 > 在 將 半 導 體 装 置 實 裝 於 電 路 基 板 之 場 合 水 分 或 1 1 雜 質 離 子 不 會 導 致 鋁 電 極 2 之 腐 蝕 0 利 用 導 線 接 合 法 之 突 1 1 起 電 極 3 的 形 成 » 一 般 係 在 1 5 0 °0 左 右 之 較 低 的 溫 度 下 1 1 實 施 ♦ 且 即 使 是 具 有 1 0 0 個 程 度 之 鋁 電 極 2 的 I C 基 板 1 1 1 1 y 也 只 是 在 1 0 秒 程 度 之 極 短 時 間 經 過 1 5 0 °c 左 右 之 1 1 - 12 - 1 1 1 本紙張尺度適用中國國家揉準（CNS ) A4说格（210X297公釐） 318321 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明 ( ) 1 熱 經 歷 0 因 此 > 在 導 線 接 合 中 t 形 成 於 鋁 電 極 2 表 面 之 自 1 1 I 然 氧 化 膜 係 極 薄 至 約 0 • 〇 1 U m > 且 為 多 狀 孔 * 不 至 I 1 於 引 起 鋁 電 極 2 之 腐 鈾 〇 y—v 請 先 1 1 鋁 氧 化 膜 4 之 厚 度 宜 為 鋁 電 極 2 厚 度 之 5 2 〇 % 、 閲 1 背 1 0 一 般 之 半 導 體 裝 置 鋁 電 極 2 的 膜 厚 約 1 U m 程 度 此 面 之 1 1 一 場 合 下 > 鋁 氧 化 膜 4 之 厚 度 約 0 • 1 U m 程 度 即 可 〇 又 意 事 1 項 | 鋁 氧 化 膜 4 若 為 緻 密 ( 無 針 孔 之 狀 態 ) 1 鋁 氧 化 膜 4 之 再 ik | 厚 度 更 薄 也 可 > 為 約 〇 • 〇 5 U m 程 度 即 可 0 當 鋁 氧 化 膜 寫 本 頁 1 4 厚 度 較 鋁 電 極 2 之 厚 度 的 5 % ( 0 * 〇 5 U m ) 為 薄 之 . ·»«_✓ 1 I 場 合 極 難 將 鋁 氧 化 膜 4 緻 密 地 形 成 因 此 並 不 實 用 〇 又 1 1 I 1 當 鋁 氧 化 膜 4 之 厚 度 較 鋁 電 極 2 之 厚 度 的 2 〇 % ( 〇 • 1 1 2 U m ) 為 厚 之 場 合 鋁 電 極 部 之 電 阻 值 會 變 得 過 大 並 訂 1 不 實 用 0 1 I 鋁 氧 化 膜 4 例 如 可 將 形 成 突 起 電 極 3 後 之 I C 基 板 1 1 I 1 在 空 氣 中 暴 露 於 高 溫 狀 能 ( 例 如 2 0 0 ◦C ) 而 形 成 0 亦 1 1 即 鋁 氧 化 膜 4 可 藉 熱 氧 化 法 形 成 η 若 依 此 一 方 式 形 成 熱 線 1 氧 化 法 r 可 有 效 地 將 鋁 氧 化 膜 4 短 時 間 有 效 率 地 形 成 0 此 I 一 場 合 下 ♦ 局 溫 狀 態 之 溫 度 車G 圍 宜 為 2 〇 0 3 0 〇 °c 0 1 1 1 突 起 電 極 3 宜 由 A U 所 構 成 0 突 起 電 極 3 若 由 A U 所 1 1 形 成 » 在 鋁 電 極 2 上 形 成 氧 化 膜 之 過 程 中 突 起 電 極 3 之 1 1 表 面 不 會 氧 化 ， 因 此 t 對 於 而 後 之 接 合 過 程 較 為 方 便 0 這 1 I 是 因 為 ♦ 田 突 起 電 極 3 的 表 面 被 氧 化 > 會 造 成 與 接 合 層 間 1 1 介 在 有 氧 化 膜 t 而 M. 法 獲 得 電 氣 導 通 所 致 0 此 一 場 合 下 t 1 1 - 13 - 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4说格（210X29*7公釐） 經濟部中央揉準局貝工消费合作杜印製 A 7 B7_ 五、發明説明（lJ ) 若將突起電極3使用A u導線由導線接合法形成，如本實 施形態，可在鋁電極（一般之電極材科）2上直接形成突 起電極3，因此可在泛用之半導體裝置上容易地形成突起 電極。突起電極一股係藉鍍敷法形成，此一場合下，係在 鋁電極上形成密接層或擴散防止層等之薄膜，並在其上形 成突起電極，因此需要複雜之過程或裝置。 於此，茲就利用導線接合法之突起電極3的形成*簡 單說明之。首先，將直徑約25 wm之Au導線的前端， K熱能熔融之，製成Au球。而後，將Au導線前端之A u球置於鋁電極2上，在1 5 0 °C之溫度下施加約5 0 g 之壓力，而將Au導線之前端的Au球壓接於鋁電極2上 。最後，將Au導線朝上方拉上。經由K上之過程，鋁電 極2上形成由Au所搆成之突起電極3。又，藉由將該導 線接合時之加熱溫度設定於上述高溫狀態（2 0 0〜3 0 0 ^ )，在鋁電極2上形成突起電極3之同時，可在突起 電極3周圍所露出之鋁電極2的表面，亦形成鋁氧化膜4 。依此一方式，將突起電極3 ·之形成與鋁氧化膜4之形成 同時進行的話，可謀求半導體装置之電極構造體的形成過 程之藺略化。 半導體裝置之實装體的製作方法，係如下所述。如圖 2所示，首先，在具有上述搆造之半導體装置的突起電極 3之前端部，將作為接合層之導體電性接著劑8，Μ轉印 法或印刷法塗布。其次，將半導體装置以面朝下之狀態> -1 4 - 本纸張尺度適用中國國家標準（CNS )八4坑格（210X297公釐） ^11^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貞工消费合作社印製 A7 _______B7__ 五、發明説明（心） W突起電極3抵接於電路基板6之端子電極7上的方式， 進行位置配合，而將半導體装置積載於電路基板6。其次 '若W此〜吠態硬化導電性接著劑8，可實現I C基板1 與電路基板6之電氣接續。最後，藉由在I c基板1與電 $ S ® 6之間隙中充填環氧澍脂等之絕緣性樹脂9，可實 現半導體裝置之實裝體。依此一方式，若在I C基板1與 電路基板6之間隙充填絕緣性樹脂9，可保護I C基板1 之接合部或I C基板1本身。特別是可排除在高溫度之環 境下的水分之影響（接合部之劣化或半導體装置之故障） 。於此一半導體裝置之實裝體中，係使用上述I C基板1 ’亦即在突起電極3之周圍露出的表面上形成有鋁氧化膜 4之I C基板1 ，因此，水分或雜質離子不會造成鋁電極 2之腐蝕。如此’並無I c基板1與電路基板β之電氣導 通喪失之危險性，因此’可獲得高信賴性之半導體裝置的 實装體。再者，作為電路基板6 ,可使用玻璃環氧樹脂基 板般之水分易於通過’且多量含有雜質離子之有機系樹脂 基板，因此’可謀求半導體裝置之輕量化、小型化。作為 务爸緣性樹脂9 ，一般使用之環氧澍脂，澍脂中之氫氧基與 金屬表囬之氧化物之間會生成氫鍵，可強力地接著於金屬 表面。是Μ ’若採用如本實施形態般之在突起電極3的周 圍露出之鋁電極2的表面，形成鋁氧化膜4之構成的話， 絕緣性樹脂9與鋁電極2之界面的密接力會提高，因此， 可進一步提高絕緣性樹脂9所達成之封止效果。 -15- 本纸張纽適用中8111家料（<^)戌4胁（210\297公着） ----------^------ΐτ------.^ (讀先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局負工消費合作社印製 A7 B7 五、發明説明（/4) 依上逑方式若使用導電性接著劑8作接合層的話，起 因於I C基板1與電路基板6之物性值（特別是熱膨脹係 數）的不整合之對於接合部的熱應力會獲得緩和，可獲得 高信賴性之半導體裝置的實裝體。這是因為，一般而言， 導電性接著劑與焊料等之無機材料相比較為柔軟，因此具 有優異之應力緩和能力。又，導電性接著劑，係對接著有 貢獻之有機物結合劑與對電氣導通之導電性填充劑混合而 成。作為有機物结合劑*可使用環氧樹脂、聚醯亞胺樹脂 ，作為導電性填充劑，係使用體積平均粒徑2〜5 «m之 As、Cu、Au、Pd、Ν ί等。作為有機物结合劑使 用環氧樹脂之場合，導電性填充劑之含量係6 0〜7 0重 量％，使用胺系、酚系之硬化劑。又，作為有機物结合酬 使用聚_亞胺樹脂之場合，導電性填充劑之含量為6 0〜 9 0重量％，硬化溫度係約2 0 0 °C。 又，於本實施例中，係藉導線接合法形成突起電極3 ，但不一定受此法之限制。若是在鋁電極2上直接形成突 起電極3的方法，可以無電解鍍敷等之方法形成。 又，於本實拖例中，ί系為接合層之導電性接著劑8係 藉轉印法或印刷法形成於突起電極3之上，但不限於此一 構成，也可預先在電路基板6之端子電極7上預先成形接 合層。 再者，於本實施例中，作為接合層係使用導電性接著 劑8，但不受該導電性接著劑8之限制*也可為焊料等之 -1 6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----------1------ir------.^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 _______B7_______— 五、發明説明（it) 的註,可Ji(與 其他接合材枓。特別是作為接合劑使用焊科的ώ 半導體裝置Κ外之零件（例如片狀電阻或片狀電容器等） 的實装相同之過程，實裝半導體裝置。如此，與半導體裝 置Κ外之零件一起，半導體装置也可以軟熔焊接之過程一 次即完成實裝，因此，可將過程簡略化。 又，於本實施例中，鋁氧化膜4係藉熱氯化法形成’ 但不受此方法之限制。若為將鋁電極2之表面氧化的方法 ，也可將形成突起電極3後之半導體裝置浸濱於過硫酸銨 或過氧化氫中形成鋁氧化膜4。 又，於本實施例中，係取以面朝下之狀態實裝於電路 基板之半導體裝置為例進行說明，但不受此一形態之限制 ’在使用其他實装方法之場合，本發明亦屬有效。 [發明之效果] 如上所說明，根據本發明半導體裝置之電極構造，在 將半導體裝置實裝於電路基板之場合，紹電極不會因水分 或雜質離子腐蝕。 又’根據本發明半導體装置之電極構造的形成方法， 可獲得鋁電極之表面形成有鋁氧化膜之半導體装置。如此 ’在將半導體裝置實装於電路基板之場合，水分或雜質離 子不會造成鋁電極之腐蝕。 又’根據本發明半導體裝置之簧裝體，水分或雜質離 子不會造成鋁電極之腐蝕。如此，並無半導體装置與電路 -1 7- 本&張从適用中國國家料（[叫八4規格（21(}父297公釐)" ~ ----------^------II------^ (請先W讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作杜印製 31S321 A7 _B7_ 五、發明説明（（Ο 基板之電氣等通喪失之危險性，因此可獲得極安定且信賴 性高之半導體裝置的實装體。 〔圖面之簡單說明〕 圖1係本發明半専體装置的實裝體的一個實施例之斷 面圖。 圖2係本發明半導體裝置的簧裝體的一個實施例之斷 面圖。 圖3係習用技術之半導體裝置的電極構造之斷面圖。 圖4係習用技術之半導體裝置的實装體之斷面圖。 〔符號之說明] 1 半導體裝置之1C基板 2 鋁電極 3 突起電極 4 鋁氧化膜 5 被動膜 6 電路基板 7 端子電極 8 導電性接著劑之接合層 9 絕緣性樹脂 10 半導體裝置之1C基板 11 鋁電極 -1 8 ~ 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） -----------^------ΪΤ------10 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（4 ) 12 突起電極 13 被動膜 14 電路基板 15 端子電極 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消費合作社印装 -19- 本紙張尺度適用中國國家標準（CNS ) A4洗格（210X297公釐）

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標準局員工消费合作社印製 六、申請專利範圍 1 I 1 ♦ — 種 半 導 體 裝 置 之 電 極 構 造 體 9 係 鼷 — 種 以 面 朝 1 1 I 下 之 狀 態 » 實 裝 於 電 路 基 板 的 半 導 體 裝 置 之 電 極 構 造 9 其 1 1 | 特 激 係 在 ： 請 it 1 1 閲 備 有 形 成 於 上 述 半 導 體 装 置 之 鋁 電 極 上 的 突 起 電 極 > 讀 背 1 1 VX 及 在 上 述 突 起 電 極 之 周 圍 露 出 的 鋁 電 極 之 表 面 所 形 成 的 ιδ 之 注 1 I 腐 蝕 防 止 用 鋁 氧 化 膜 〇 事 1 1 項 1 2 * 依 申 請 專 利 範 圍 第 1 項 所 述 之 半 導 體 裝 置 之 電 極 再 填 1 寫 裝 1 構 造 體 其 中 該 腐 蝕 防 止 用 鋁 氣 化 膜 係 在 鋁 電 極 表 面 之 本 頁 白 然 氧 化 膜 上 又 形 成 氧 化 膜 而 成 0 1 I 3 依 串 請 專 利 範 圍 第 1 項 所 述 半 導 體 裝 置 之 電 極 構 1 [ 造 體 其 中 該 鋁 氧 化 膜 之 厚 度 為 鋁 電 極 厚 度 之 5 2 0 1 1 訂 % 0 1 4 依 串 請 專 利 範 圍 第 1 項 所 述 之 半 導 體 裝 置 之 電 極 1 1 構 造 體 其 中 該 鋁 氧 化 膜 之 厚 度 為 0 0 5 0 2 U m 1 1 0 1 線 5 依 請 專 利 範 圍 第 1 項 所 述 之 半 導 體 裝 置 之 電 極 構 造 體 其 中 該 突 起 電 極 係 由 A U 所 搆 成 〇 1 1 6 一 種 半 導 體 裝 置 之 電 極 搆 造 體 之 形 成 方 法 係 以 Γ I 面 朝 下 之 狀 態 實 装 於 電 路 基 板 的 半 導 體 裝 置 之 電 極 構 造 體 1 1 1 之 形 成 方 法 其 特 徵 係 在 : 1 在 上 述 半 導 體 裝 置 之 鋁 電 極 上 形 成 突 起 電 極 > 在 上 述 1 1 突 起 電 極 之 周 圍 露 出 的 鋁 電 極 之 表 面 上 t 形 成 腐 蝕 防 止 用 1 I 鋁 氧 化 膜 0 - 1 - 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4洗格（210X297公釐） 六、申請專利範圍 經濟部中央標準局員工消費合作社印製 極導 極形 極 ο 電 3 電成 子基 Μ 腐於 之 電以 電極 電 2 之 ~ 之形。端路 ，的績 置 之線 之電 之在 置 ο 置極成有電 極成接 装 置導 置起 置係 裝 ο。 装電形具述 電形電 體 裝U裝突 装圍 體 2 成體起而：上 起所層 導 體 Α 體將 體範 導 Μ 形導突中有於 突面合 半 等用 導由。導度 半在時半將氫備裝 的表接 之 半使 半藉成半溫 之係同之係化係實：成之以 述 之係 之係形之之 述膜程述膜氧，態在形極介 所 述極 述膜而述態 所化過所化過體狀係上電係。項 所電 所化態所狀 項氧之項氧或装之徵極鋁，者 2 項起 項氧狀項溫 8 鋁極 6 鋁銨實下特電的體極 1 6 突 6 鋁溫 8 高 第該電第該酸之朝其鋁出造電第2-第該 第該高第該 圍中起園.中硫置面.，之露構子圍 _ 圍中 圍中於圍中 範其突範其過装 Κ 體置圍極端範 範其 範其露範其 利，成利-於體及裝装周電述利 利- 利，暴利， 專法形專法濱導 Μ 實體之之上專 專法 專法置專法 請方圍請方浸半，的導極膜之請 譆方。請方裝請.方。申成範申成置種板置半電化上申 申成成申成體申成 Ρ 依形度依形装 一基裝述起氧板依 依形形依形導依形 ο . 之溫‘之體.路體上突鋁基- . 之法 · 之半.之 00 體之 1 體導'2 電導有 述用路 3 7 體合 8 體之 9 體 3 1 造 Ρ 1 造半 1.之半具上止電 1 造接 造後 造~ 構 ο 構的 極之 在防述 構紱 構成. 構0極 ο 極後 電板 及ti上 ---------^------,玎------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 318321 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 r、申請專利範圍 實装體•，其中該電路基板係由含有有機糸材料之基板所構 成0 14.依申請專利範圍第12項所述之半導體装置之 實装體，其中該腐蝕防止用之鋁氧化膜，係在鋁電極表面 之自然氧化膜上又形成氧化膜而成。 15·依申請專利範圍第12項所述之半導體裝置之 實裝體，其中該接合層係由導電性接著劑所構成。 16.依申請專利範圍第12項所述之半導體裝置之 實裝體，其中該接合層係由焊料所構成。 i 7 ·依申請專利範圍第1 2項所述之半等體裝置之 實裝體，其中該半導體裝置與電路基板之間隙係由絕緣性 樹脂所充填。 1 8 ·依申請專利範圍第1 2項所述之半導體装置之 實裝體，其中該鋁氧化膜之厚度為鋁電極厚度之5〜2〇%。 1 9 ·依申請專利範圍第1 2項所述之半導體装置之 實装體，其中該鋁氧化膜之厚度為0 . 05〜0 · 2wm Ο 20 *依申請專利範圍第1 2項所述之半導體裝置之 簧装體，其中該突起電極為Au。 2 1; · —種半導體裝置，偽屬一種實装於電路基板之 y 半導體裝置，·其特徵係在： 餚有：鋁電極 > 形成於該鋁電極上之突起電極，以及 J! ---------^-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） ABCD 經濟部中央標準局員工消費合作社印製 申請專利範圍 在上述突起電極之周圍露出的鋁電極之表面所形成之腐蝕 防止用鋁氧化膜。 -4- ---------^------、訂------01 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW085108468A 1995-07-14 1996-07-12 TW318321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17838695 1995-07-14

Publications (1)

Publication Number Publication Date
TW318321B true TW318321B (zh) 1997-10-21

Family

ID=16047590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108468A TW318321B (zh) 1995-07-14 1996-07-12

Country Status (8)

Country Link
US (2) US6387794B2 (zh)
EP (1) EP0753890B1 (zh)
KR (1) KR100236448B1 (zh)
CN (1) CN1107979C (zh)
DE (1) DE69602686T2 (zh)
MY (1) MY118453A (zh)
SG (1) SG54349A1 (zh)
TW (1) TW318321B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562686B (zh) * 2012-08-24 2016-12-11 Ngk Spark Plug Co
US9538650B2 (en) 2012-08-24 2017-01-03 Ngk Spark Plug Co., Ltd. Wiring board having an opening with an angled surface

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3030271B2 (ja) 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
EP0890981B1 (en) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Enhanced underfill adhesion of flip chips
JP3421548B2 (ja) * 1997-09-10 2003-06-30 富士通株式会社 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
US7084716B2 (en) * 2001-04-10 2006-08-01 Picosecond Pulse Labs Ultrafast sampler with coaxial transition
US6900710B2 (en) 2001-04-10 2005-05-31 Picosecond Pulse Labs Ultrafast sampler with non-parallel shockline
US20030116346A1 (en) * 2001-12-21 2003-06-26 Forster James Allam Low cost area array probe for circuits having solder-ball contacts are manufactured using a wire bonding machine
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US7358834B1 (en) 2002-08-29 2008-04-15 Picosecond Pulse Labs Transmission line voltage controlled nonlinear signal processors
US7646095B2 (en) * 2003-09-30 2010-01-12 Panasonic Corporation Semiconductor device
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2007053130A (ja) * 2005-08-15 2007-03-01 Matsushita Electric Ind Co Ltd 接合構造および接合方法
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7612629B2 (en) 2006-05-26 2009-11-03 Picosecond Pulse Labs Biased nonlinear transmission line comb generators
US20080005204A1 (en) * 2006-06-30 2008-01-03 Scientific-Atlanta, Inc. Systems and Methods for Applying Retention Rules
US7700475B1 (en) 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US8570239B2 (en) 2008-10-10 2013-10-29 LHC2 Inc. Spiraling surface antenna
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5303489B2 (ja) * 2010-02-16 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
CN102672340B (zh) * 2012-05-29 2014-08-06 李光 直接在铝材上进行金丝球超声波焊接工艺
CN108109980A (zh) * 2017-12-01 2018-06-01 中芯长电半导体（江阴）有限公司 芯片尺寸封装结构及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629669A (en) 1968-11-25 1971-12-21 Gen Motors Corp Passivated wire-bonded semiconductor device
JPS4952973A (zh) 1972-09-22 1974-05-23
US4258382A (en) 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure
JPS5827334A (ja) * 1981-08-11 1983-02-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS5833848A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体装置
JPS58184728A (ja) * 1982-04-22 1983-10-28 Tdk Corp 半導体素子とその製造法
JPS58197736A (ja) 1982-05-13 1983-11-17 Nec Corp 半導体装置
JPS59161852A (ja) 1983-03-04 1984-09-12 Nec Corp 半導体装置
JPS63236339A (ja) 1987-03-24 1988-10-03 Nec Corp 半導体集積回路装置
JPS63269541A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体装置
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH0221622A (ja) 1988-07-08 1990-01-24 Nec Corp 半導体装置
JPH0682704B2 (ja) 1989-06-27 1994-10-19 株式会社東芝 半導体装置
JPH0360035A (ja) * 1989-07-27 1991-03-15 Nec Corp 半導体装置
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH03191527A (ja) 1989-12-20 1991-08-21 Nec Corp 半導体素子の電極構造
JPH03208354A (ja) * 1990-01-10 1991-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH03295247A (ja) * 1990-04-12 1991-12-26 Fujitsu Ltd 半導体装置の製造方法
JP2563652B2 (ja) 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JPH04124880A (ja) 1990-09-17 1992-04-24 Hitachi Ltd 半導体式圧力センサ
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH04214642A (ja) 1990-12-12 1992-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2731040B2 (ja) 1991-02-05 1998-03-25 三菱電機株式会社 半導体装置の製造方法
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP2687856B2 (ja) * 1993-12-17 1997-12-08 日本電気株式会社 バンプの製造方法及び製造装置
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562686B (zh) * 2012-08-24 2016-12-11 Ngk Spark Plug Co
US9538650B2 (en) 2012-08-24 2017-01-03 Ngk Spark Plug Co., Ltd. Wiring board having an opening with an angled surface

Also Published As

Publication number Publication date
KR970008446A (ko) 1997-02-24
EP0753890B1 (en) 1999-06-02
DE69602686D1 (de) 1999-07-08
DE69602686T2 (de) 1999-10-21
MY118453A (en) 2004-11-30
US6387794B2 (en) 2002-05-14
CN1147150A (zh) 1997-04-09
KR100236448B1 (ko) 1999-12-15
US20020081830A1 (en) 2002-06-27
CN1107979C (zh) 2003-05-07
EP0753890A2 (en) 1997-01-15
EP0753890A3 (en) 1997-03-05
US6603207B2 (en) 2003-08-05
SG54349A1 (en) 1998-11-16
US20010014523A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
TW318321B (zh)
TW445551B (en) Semiconductor device, its manufacture, circuit board, and electronic apparatus
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
TW390004B (en) Device for storing semiconductor chip and method for making the same
TW454276B (en) Semiconductor device and its manufacturing method thereof
TW451370B (en) Semiconductor device and manufacturing method thereof
TW434763B (en) Semiconductor device having external connecting terminals and process for manufacturing the device
TW519861B (en) Packaging substrate for electronic elements and electronic device having packaged structure
TW464992B (en) Semiconductor device and method of producing the same
JP2013197531A (ja) 半導体装置およびその製造方法
TWI221663B (en) Semiconductor device
JP2013197531A5 (zh)
TW456008B (en) Flip chip packaging process with no-flow underfill method
JP5195061B2 (ja) 導電性接着剤およびそれを用いた部材の接続方法
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JPH04137641A (ja) 半導体装置
JP2000269269A (ja) 半導体実装用基板と半導体装置および半導体装置の製造方法
WO1998004000A1 (en) Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JP2016195292A (ja) 半導体装置およびその製造方法
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
JPH07263493A (ja) チップマウント方法
JP3012809B2 (ja) 半導体装置の電極構造体の形成方法