JP2563652B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2563652B2
JP2563652B2 JP2188449A JP18844990A JP2563652B2 JP 2563652 B2 JP2563652 B2 JP 2563652B2 JP 2188449 A JP2188449 A JP 2188449A JP 18844990 A JP18844990 A JP 18844990A JP 2563652 B2 JP2563652 B2 JP 2563652B2
Authority
JP
Japan
Prior art keywords
film
electrode pad
barrier metal
metal film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2188449A
Other languages
English (en)
Other versions
JPH0474432A (en
Inventor
勲 馬場
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP2188449A priority Critical patent/JP2563652B2/ja
Publication of JPH0474432A publication Critical patent/JPH0474432A/ja
Application granted granted Critical
Publication of JP2563652B2 publication Critical patent/JP2563652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48507Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置及びその製造方法、特にその電
極パッド部に関わる。
(従来の技術) 従来、ワイヤボンディングによってパッケージの配線
と接続される半導体装置の電極パッド部は第4図(d)
に示すように構成されている。
この図において、401はシリコン(Si)基板上に形成
された酸化膜(SiO2)、402は電極パッド、403はパッシ
ベーション膜である。
電極パッド402は酸化膜401上に被着されており、例え
ばAl(アルミニウム)あるいはAl−Si合金膜よりなって
いる。
パッシベーション膜は、例えばPSG(Phospho−Silica
te Glass)により構成され、ワイヤボンディングが行わ
れる部分を除く電極パッド402上及び酸化膜401の表面に
被着されており、その表面保護が図られている。
このような構造は第4図(a)〜同図(d)に示す手
順で形成される。
まず、酸化膜401上にAlあるいはAl−Siをスパッタ法
にて約8000Åの厚さで蒸着した後、写真蝕刻法により第
4図(a)に示すように電極パッド401を形成する。な
お、その際には電極パッド401に繋がる配線部も同時に
形成される。
次に、酸化膜401及び電極パッド402上にCVD法等によ
ってPSGを約10000Åの厚さで堆積し、第4図(b)に示
すようなパッシベーション膜404を形成する。
そして、第4図(c)に示すようにパッシベーション
膜404上に厚さ約1.5μmにフォトレジスト膜405を塗布
してパターニングを施し、これをマスクとしてパッシベ
ーション膜404をエッチングする。これにより、パッシ
ベーション膜403は電極パッド402上のみに開口を有する
こととなり、この開口部では電極パッド402が露出す
る。その後、フォトレジスト膜405を除去することによ
り第4図(d)に示すような状態となる。
ワイヤボンディングは、このような状態の素子の電極
パッド402の露出部に対して施される。これにより配線
処理後、樹脂封止が行われてパッケージが形成され、こ
のパッケージによって電極パッド402等の腐食防止が図
られるようになっている。
しかしながら、プラスチック樹脂製のパッケージに素
子が収納される場合、パッドのAlがCl(塩素)等のハロ
ゲンイオン、Na(ナトリウム)等のアルカリイオン、SO
4 -等の酸性イオンと反応し、パッドコロージョン等の不
良を起こすことが、プラスチックパッケージ等の耐湿性
試験にて判明している。
上記したように、コロージョンの原因の一つにClイオ
ンがあるが、このときの反応は次の通りである。
Al+3Cl-→AlCl3+3e- AlCl3+3H2O→Al(OH)+3HClAl(OH)+Cl- →Al(OH)2Cl+OH- HCl→H++Cl- OH-+H+→H2O ここでAl(OH)2Clは可溶性の塩であるため、腐食が
進行し、素子の不良や短命化を招くこととなる。
また、通常、電極パッドの大きさは約100μmであ
るが、電極パッド数の増大やチップサイズの縮小のため
に、パッドサイズを小さくする傾向にあるが、パッドが
Al−Si−Cu系合金の場合、パッドが小さくなることによ
り、ボンディングにおけるAu(金)ワイヤでの位置合せ
面積が減り、ボンディング強度が落ち易くなるという問
題がある。
その上、Al−Si−Cu系の電極パッドの場合、Cu等の析
出、酸化等が、ボンディング部のAuボールとパッド表面
とのAu−Al合金層生成を妨害するため、ボンディング強
度の低下がより顕著に現れる。
そこで電極パッド用合金材料からCuを除けばその問題
が解決されると考えられる。しかし、Cuを電極パッド用
合金材料に添加している理由は、Al配線のエレクトロマ
イグレーション対策であり、このCuは配線の微細化、チ
ップの消費電力増大対策上、必要不可欠のものである。
したがって、Cuを電極パッド用合金材料から除くこと
なく、このCu等の析出、酸化等に伴うボンディング強度
の低下を防止する対策が必要とされる。
(発明が解決しようとする課題) 上記したように従来の半導体装置においては、パッド
のAlがCl等のハロゲンイオン、Na等のアルカリイオン、
SO4 -等の酸性イオンと反応し、パッドコロージョン等の
不良を起こすという問題があるとともに、パッドの小形
化に伴ってAuワイヤでのボンディング位置合せ面積が減
り、ボンディング強度が落ち易くなるという問題があ
る。
本発明は上記従来技術の有する問題点に鑑みてなされ
たもので、その目的とするところは、電極パッドがパッ
ドコロージョン等に繋がる化学反応を起こすことの防止
化が図られるとともに、Al−Si−Cu系の電極パッドの場
合、Cu等の析出、酸化等によるボンディング強度の低下
を防止することができる半導体装置を提供することにあ
る。
〔発明の構成〕
(課題を解決するための手段) 本発明に係る半導体装置によれば、 表面に障壁金属膜を被覆した電極パッドと、 障壁金属膜を突き抜けて電極パッド及び障壁金属膜に
接続されたボンディングワイヤとを備えたことを特徴と
する。
本発明に係る半導体装置の製造方法によれば、 酸化膜上に電極パッドを形成する工程と、 酸化膜及び電極パッド上に絶縁保護膜を堆積し、その
上にレジスト膜によるパターニングを施して絶縁保護膜
を選択的に除去することにより、絶縁保護膜における電
極パッド上の部分を開口させる工程と、 電極パッド及びレジスト膜上に障壁金属膜を堆積する
工程と、 レジスト膜を剥離することにより障壁金属膜における
レジスト膜上の部分を除去する工程と、 障壁金属膜を突き抜けて、ボンディングワイヤを電極
パッド及び障壁金属膜に接続する工程とを含むことを特
徴とする。
(作 用) 本発明によれば、電極パッドが障壁金属膜によって覆
われることによりCl等のハロゲンイオン、Na等のアルカ
リイオン、SO4 -等の酸性イオンに触れることが阻止され
るため、パッドコロージョン等の原因となるこれらイオ
ンとAlとの化学反応が防止される。
また、電極パッドの金属がAl−Si−Cu系の場合でも、
障壁金属膜によってそのCuの析出・酸化が阻止されるた
め、これが原因のボンディング強度の低下を防止するこ
とができる。
さらに、ボンディングワイヤは、障壁金属膜を突き抜
けて電極パッドと合金層を作るべく反応して障壁金属膜
及び電極パッドと接続されるので、ボンディングワイヤ
と電極パッドとが確実に接合して接続強度及び導通性が
向上し、接合部の周囲は障壁金属膜で覆われているた
め、当該部分の耐腐食性も確保することができる。
(実施例) 以下に本発明の実施例について図面を参照しつつ説明
する。
まず第1図(e)において、101はシリコン基板上に
形成された酸化膜(SiO2)、102は電極パッド、103はパ
ッシベーション膜である。
電極パッド102はパッシベーション膜103で覆われてい
ないその露出面が全域に亘って障壁金属膜104で覆われ
ている。
この障壁金属膜104に使われる金属としては、耐腐食
性があり且つAlとAuとの反応を妨げないものが良く、例
えばPd(パラジウム)、Pt(プラチナ)、Ti(チタン)
等が適する。
また、障壁金属膜104の厚さは、ボンディングの際
に、Auボール材(ワイヤ)が容易に突抜けられる程度が
良く、例えば約500Å程度とされる。
このような半導体装置は第1図(a)〜同図(e)に
示すような工程により形成されるものであり、以下、こ
の製造方法について説明する。
まず、酸化膜101上にAlあるはAl−Siを約8000Åほど
スパッタ法にて蒸着した後、写真蝕刻法により第1図
(a)に示すように電極パッド101を形成する。
次に酸化膜101及び電極パッド102上にCDV法等によっ
てPSGを約10000Å堆積し、第1図(b)に示すようなパ
ッシベーション膜105を形成する。
そして、パッシベーション膜105上に約1.5μmほどの
フォトレジスト膜106を塗布してこれをパターニング
し、このレジスト膜106をマスクとしてパッシベーショ
ン膜105をエッチングし、その電極パッド102上のみ開口
させて第1図(c)に示すように電極パッド102を露出
させる。
その後、レジスト膜106を残したまま、例えばPdをス
パッタ法により約500Å蒸着する。このスパッタリング
の際には、 Pdが、第1図中、素子表面から見て略々垂直上方から
飛散してくるため、Pdはその飛散方向に対して直角をな
す素子上の表面のみに蒸着する。したがって、パッシベ
ーション膜103及びフォトレジスト膜106における電極パ
ッド104上の開口部内壁面はPdの飛散方向と略々平行に
なっているため、Pdはその壁面には堆積せず、電極パッ
ド102の表面及びレジスト膜106の表面のみに堆積する。
その結果、第1図(d)に示すように金属膜104,107が
形成される。
最後に、レジスト膜106を剥離することにより、レジ
スト膜106上の金属膜107を除去する。これにより、第1
図(e)に示すように電極パッド102のみ障壁金属膜104
で覆われた素子が形成される。
ワイヤボンディングは、このような状態となった素子
に対し電極パッド102の障壁金属膜104で覆われている部
分に施される。
このボンディングにより、Auボール材(ワイヤ)が障
壁金属膜104を突抜けてAlとの合金層を作るべく反応
し、結果として第2図に示すような状態が得られる。
この図において、201はAuワイヤ、202はそのパッド10
2と接合されたボール部分、203はボール部分202の周囲
に残された障壁金属膜である。ボール部分202と電極パ
ッド102との接触部にはAlとAuとの合金層が形成され、
確実に両者102,202は接合し、電極パッド102表面におけ
るその接合部の周囲は障壁金属膜203で覆われているた
めにその対腐食性が確保される。
以下にこのような本実施例の半導体装置による効果に
ついて従来の問題点と対比しつつ詳細に説明する。
まず、従来のパッドではAlが露出しているために、
プラスチックパッケージ等の耐湿性試験にてAlのコロー
ジョンが発生しパッド不良が起きていた。
本実施例では、このように腐食し易いAl面を障壁金属
膜で覆い、Alの腐食を防いでいる。
このような本実施例と従来素子との比較試験を行った
ところ下表のような結果が得られた。なお、評価サンプ
ルとしては28ピンのSOPを用い、評価方法はPCT(Pressu
re Cooker Test)を採用している。
この表に示すように、障壁金属膜の無い従来の素子
(Pd膜無し)では200時間を経過すると不良が出始め、
以降、不良が続出しており、寿命が来たものと推定でき
る。
これに対し、障壁金属膜の有る本実施例の素子(Pd膜
有り)では100時間経過時に1つ不良が出ているが以降
は300時間まで不良が出ておらず、この100時間経過時の
不良発生は単発的なものと推定できる。そして400時間
経過時に不良が出始め、以降500時間経過時には全てが
不良となったため、このときが寿命と考えられる。
よって、従来素子が200時間で不良が出始めたのに対
し、本実施例の素子では400時間で不良が出始め、寿命
が倍に延びており、Pd膜の効果が確認できる。
従来のボンディングパッド構造、つまりボンディン
グ部のパッドが露出している構造では、パッドのメタル
がAl−Si−Cu系の場合、Cu等の析出・酸化等がボンディ
ングワイヤのボールとパッド表面とのAu−Al合金層を形
成しにくくしており、これがボンディング強度の低下を
招いていた。このボンディング強度の低下はパッドが小
さくなると顕著に現れる。
これに対し、本実施例のボンディング構造によれば、
パッドの上に障壁金属膜を設けることにより、そのボン
ディング強度の低下を防いでいる。
第3図は従来素子・本実施例素子各々25個の素子につ
いてボンディング部分の引張り強度を試験した結果を示
すヒストグラムで、同図(a)は従来の素子のもの、同
図(b)は本実施例の素子のものである。このヒストグ
ラムの縦軸は引張り強度、横軸は素子の個数であって、
引張り強度に対する素子の個数として示したものであ
る。
まず、第3図(a)を見ると、最低値が90グラム、最
高値が120グラムであり、主に100グラム近辺に集中し、
平均値が100.6グラム、標準偏差が8.0という結果が出て
いる。
次に、第3図(b)を見ると、最低値が100グラム、
最高値が125グラムで、主に120グラム近辺に集中し、平
均値が118.5グラム、標準偏差が7.6と出ている。
よって、平均値だけを見ても明らかに本実施例装置の
方が従来装置よりも引張り強度が強い、つまり強いボン
ディング強度を確保しており、標準偏差を見ると強度が
高い値で収まり、ボンディング強度に関してもPd膜の効
果が確認できる。
〔発明の効果〕
以上説明したように本発明によれば、電極パッドが障
壁金属膜によりCl等のハロゲンイオン、Na等のアルカリ
イオン、SO4 -等の酸性イオンに触れることが阻止される
ため、パッドコロージョン等の原因となるこれらイオン
とAlとの化学反応が防止される。これにより、電極パッ
ドの腐食による短命化が防止される。
また、電極パッドの金属がAl−Si−Cu系の場合でも、
障壁金属膜によってそのCuの析出・酸化が阻止されるた
め、これが原因のボンディング強度の低下を防止するこ
とができる。よって、その分、ボンディング強度を犠牲
にすることなしに電極パッドの小型化を図ることがで
き、高集積化の一助となる。
さらに、ボンディングワイヤは、障壁金属膜を突き抜
けて電極パッドと合金層を作るべく反応して障壁金属膜
及び電極パッドと接続されるので、ボンディングワイヤ
と電極パッドとが確実に接合して接続強度及び導通性が
向上し、接合部の周囲は障壁金属膜で覆われているた
め、当該部分の耐腐食性も確保することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る半導体装置の工程別断
面図、第2図はそのボンディング構造を示す断面図、第
3図は従来のボンディング構造を持つ素子及び第2図に
示す素子について引張り強度の試験を行った結果を示す
ヒストグラム、第4図は従来の半導体装置の工程別断面
図である。 101……シリコン基板上の酸化膜、102……電極パッド、
103……パッシベーション膜、104……障壁金属膜。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に障壁金属膜を被覆した電極パッド
    と、 前記障壁金属膜を突き抜けて前記電極パッド及び前記障
    壁金属膜に接続されたボンディングワイヤとを備えたこ
    とを特徴とする半導体装置。
  2. 【請求項2】酸化膜上に電極パッドを形成する工程と、 前記酸化膜及び電極パッド上に絶縁保護膜を堆積し、そ
    の上にレジスト膜によるパターニングを施して前記絶縁
    保護膜を選択的に除去することにより、前記絶縁保護膜
    における前記電極パッド上の部分を開口させる工程と、 前記電極パッド及び前記レジスト膜上に障壁金属膜を堆
    積する工程と、 前記レジスト膜を剥離することにより前記障壁金属膜に
    おける前記レジスト膜上の部分を除去する工程と、 前記障壁金属膜を突き抜けて、ボンディングワイヤを前
    記電極パッド及び前記障壁金属膜に接続する工程とを含
    むことを特徴とする半導体装置の製造方法。
JP2188449A 1990-07-17 1990-07-17 半導体装置及びその製造方法 Expired - Fee Related JP2563652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2188449A JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2188449A JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法
US07/731,482 US5172212A (en) 1990-07-17 1991-07-17 Semiconductor having an improved electrode pad

Publications (2)

Publication Number Publication Date
JPH0474432A JPH0474432A (en) 1992-03-09
JP2563652B2 true JP2563652B2 (ja) 1996-12-11

Family

ID=16223891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2188449A Expired - Fee Related JP2563652B2 (ja) 1990-07-17 1990-07-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5172212A (ja)
JP (1) JP2563652B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5414090A (en) * 1993-11-02 1995-05-09 Texaco Inc. Lubricant ashless antiwear-antioxidant additive
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드
TW318321B (ja) 1995-07-14 1997-10-21 Matsushita Electric Ind Co Ltd
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
KR100233995B1 (ko) * 1996-12-11 1999-12-15 전주범 박막형 광로 조절장치 모듈의 제조 방법
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
JP3603296B2 (ja) * 1997-11-11 2004-12-22 ソニー株式会社 半導体装置の製造方法
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、cmp装置、及びcmp方法
JP2001217242A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US7192867B1 (en) * 2002-06-26 2007-03-20 Cypress Semiconductor Corporation Protection of low-k dielectric in a passivation level
KR100478483B1 (ko) * 2002-10-02 2005-03-28 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP4615189B2 (ja) 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding
US7495335B2 (en) * 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
US8421227B2 (en) 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
DE102006044691B4 (de) * 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
WO2008078268A1 (en) * 2006-12-27 2008-07-03 Nxp B.V. Semiconductor component with inertly encapsulated metal surface layers
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7585754B2 (en) * 2008-01-10 2009-09-08 Winbond Electronics Corp. Method of forming bonding pad opening
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
JP5978587B2 (ja) * 2011-10-13 2016-08-24 日立化成株式会社 半導体パッケージ及びその製造方法
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
US8916463B2 (en) * 2012-09-06 2014-12-23 International Business Machines Corporation Wire bond splash containment
US9343422B2 (en) * 2014-03-31 2016-05-17 Freescale Semiconductor, Inc. Structure for aluminum pad metal under ball bond
JP6501044B1 (ja) * 2017-07-07 2019-04-17 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
KR20190017266A (ko) 2017-08-10 2019-02-20 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143785A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Semiconductor device
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS5787147A (en) * 1980-11-20 1982-05-31 Toshiba Corp Semiconductor device and manufacture thereof
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01215030A (en) * 1988-02-24 1989-08-29 Hitachi Ltd Resin seal type semiconductor device

Also Published As

Publication number Publication date
US5172212A (en) 1992-12-15
JPH0474432A (en) 1992-03-09

Similar Documents

Publication Publication Date Title
JP2563652B2 (ja) 半導体装置及びその製造方法
US7262126B2 (en) Sealing and protecting integrated circuit bonding pads
US6779711B2 (en) Self-aligned corrosion stop for copper C4 and wirebond
US6451681B1 (en) Method of forming copper interconnection utilizing aluminum capping film
US7151312B2 (en) Semiconductor device and method of manufacturing the same
US7244635B2 (en) Semiconductor device and method of manufacturing the same
US6924554B2 (en) Wirebond structure and method to connect to a microelectronic die
KR101339517B1 (ko) 알루미늄 구리 본드 패드를 위한 캡 층
US7521801B2 (en) Semiconductor device
US8049343B2 (en) Semiconductor device and method of manufacturing the same
JP2004517498A (ja) 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
JP3365495B2 (ja) 半導体装置およびその製造方法
US20020160607A1 (en) Electrode pad in semiconductor device and method of producing the same
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JPH05218021A (ja) 半導体装置
EP0339871A2 (en) Corrosion tolerant bonding pad and method of fabricating same
JP4740536B2 (ja) 半導体装置およびその製造方法
JPH07201909A (ja) 半導体装置
JPH0828365B2 (ja) 半導体装置のバンプ電極の形成方法
JP2001015546A (ja) 半導体装置及びその製造方法
JPH0821585B2 (ja) 半導体装置の製造方法
JPH0823008A (ja) 半導体装置の接続用パッド構造
JP2000188304A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees