DE19548046C2 - Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von für eine Flip-Chip- Montage geeigneten Kontakten von elektrischen Bauelementen nach dem Oberbegriff des Patentanspruchs 1.

Durch die EP 0 534 251 A1 ist ein Oberflächenwellenfilter bekannt, das zum Schutz sei­ ner auf ein Substrat aufgebrachten aktiven Filterelemente, wie Interdigitalwandler, elek­ trische Leiterbahnen und dergl., eine kappenförmige Abdeckung aufweist. Bei Montage dieses Filters auf der Leiterplatte entfällt folglich eine zusätzliche Filterverpackung.

Die EP 0 475 139 A2 Spalte 1, zweiter Absatz beschreibt eine allerdings als nachteilig bewertete Möglichkeit zur Passivierung von Oberflächenwellen-Vorrichtungen, bei der zwar die Filter und ihre Anschlußelemente mit einer Passivierungsschicht bedeckt sind, jedoch der externe Zugang zu den Anschlußelementen (Bus Bars) Löcher in der Passi­ vierungsschicht erfordert, durch welche Feuchtigkeit und Verunreinigungen in das Filterinnere eindringen können. Der Vorschlag nach dieser EP umgeht diese Gefahren durch kapazitive Kopplung der externen Anschlüsse mit den durch die Passivierungs­ schicht geschützten Anschlußelementen, d. h. die Passivierungsschicht ist lochfrei.

Durch die GB 2171850 A ist ein Oberflächenwellen-Bauteil, insbesondere Filter, bekannt mit einer Leiterplatte, bestehend aus einer Metallplatte und einer auf diese Metallplatte aufgebrachten dielektrischen Schicht, auf der wiederum die extern kontaktierbaren Lei­ terbahnen angeordnet sind. Das eigentliche Filter besteht aus einem blättchenförmigen Oberflächenwellen-Element, das seine interdigitalen Strukturen, wie Wandler und dergl., auf der zur dielektrischen Schicht gekehrten Oberfläche trägt. Die Anschlußleisten des Filters sind dabei über elektrisch leitende Klebschichten mit den Leiterbahnen in elek­ trisch leitender dichter Verbindung.

Interner Stand der Technik ist schließlich eine Verkapselung für elektronische Bauele­ mente mit einer Kappe, die auf einem Substrat angeordnete Bauelemente-Strukturen verschließt und als eine auf das Substrat aufgebrachte Abdeckung ausgebildet ist, die in Bereichen der Bauelemente-Strukturen Ausnehmungen zur Aufnahme dieser Strukturen besitzt. Eine solche Verkapselung schützt die Bauelemente-Strukturen gegen Um­ welteinflüsse, so daß derart verkapselte elektronische Bauelemente ohne ein weiteres Gehäuse unmittelbar weiter verwendbar sind.

Mit zunehmender Miniaturisierung werden Bauelemente angestrebt, die ein minimales Gehäusevolumen beanspruchen und eine niedrige Bauhöhe besitzen. Derartige Anfor­ derungen stellen sich beispielsweise bei der Anwendung von elektronischen Bauelemen­ ten in Chipkarten, wie beispielsweise Telefonkarten oder Kreditkarten. Bauelemente mit einer gemäß oben erläuterter Verkapselung erfüllen diese Anforderungen optimal. Dies gilt insbesondere dann, wenn sie in einer Flip-Chip-Montage geeigneten Ausgestaltung realisiert sind.

Bisher werden für eine Flip-Chip-Montage geeignete Bauelemente in einem Gehäuse, insbesondere einem Keramikgehäuse, montiert. Dabei müssen an den Anschlußflächen - Pads - des Bauelementesystems selektiv lötfähige Schichten mit Höckern - Bumps - vorgesehen werden, so daß dazu eine Reihe von Prozeßschritten erforderlich sind, die insbesondere für OFW-Bauelemente sehr problematisch sind, weil wegen sich überlap­ pender flächiger Fingerstrukturen die Wahrscheinlichkeit von Kurzschlüssen größer wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das ohne Beeinträchtigung von Bauelemente-Strukturen die Herstellung von lötfähigen Schichten ermöglicht, die sich bei Flip-Chip-Montage als Kontakte eignen.

Diese Aufgabe wird beim Verfahren der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruches 1 gelöst.

Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels gemäß den Figuren der Zeichnung näher erläutert. Es zeigt:

Fig. 1 eine schematische Darstellung eines nach dem erfindungsgemäßen Ver­ fahren hergestellten OFW-Bauelements; und

Fig. 2 eine schematische Teildarstellung des Bauelements nach Fig. 1 in Auf­ sicht.

Gemäß Fig. 1 besteht ein OFW-Bauelement grundsätzlich aus einem piezoelektrischen Substrat 1 und darauf vorgesehenen elektrisch leitenden Strukturen 3, wobei es sich beispielsweise um Elektrodenfinger von Interdigitalwandlern, Resonatoren oder Reflek­ toren handeln kann. Wie anhand der EP 0 534 251 A1 und des internen Standes der Technik beschrieben ist, sind die elektrisch leitenden Strukturen 3 durch eine Kappe 2 abgedeckt, welche die Strukturen gegen Umwelteinflüsse schützt. Dieses Element ist mit der Abdeckung 2 und dem Substrat 1 als "Gehäuse" unmittelbar weiter verwendbar.

Erfindungsgemäß ist nun vorgesehen für eine Flip-Chip-Montage geeignete Kontakte für die elektrische Kontaktierung der lei­ tenden Strukturen 3 herzustellen. Wie aus Fig. 1 schematisch ersichtlich, ist in der Abdeckung 2 ein Fenster 6 vorgesehen, durch das hindurch eine lötfähige Schicht 4 aufgebracht wird, welche mit einer (nicht dargestellten) Anschlußfläche (Pad) der elektrisch leitenden Strukturen 3 in Kontakt steht. Die lötfähige Schicht 4 liegt dabei auch auf Teilen der Abdeckung 2 auf, wie dies aus Fig. 2 ersichtlich ist. Bei der lötfähi­ gen Schicht 4 kann es sich beispielsweise um eine Chrom/Chromkupfer/Kupfer/Gold-Schicht handeln.

Zur Herstellung von lötfähigen Schichten kann gemäß einer Ausführungsform der Erfindung zunächst eine Schicht aus löt­ fähigem Material ganzflächig, d. h. auch auf die gesamte Abdeckung 2 aufgedampft werden, die sodann so strukturiert wird, daß sich einzelne lötfähige Schichten 4 ergeben, die jeweils mit Pads der elektrisch leitenden Strukturen 3 in Kontakt stehen.

Gemäß einer anderen Ausführungsform können die elektrisch lötfähigen Schichten 4 auch durch Masken aufgedampft werden, welche die Schichtabmessungen festlegen.

Nach der Herstellung der lötfähigen Schichten werden in die Fenster 6 mit den lötfähigen Schichten 4 in Kontakt tretende Bumps 7 eingebracht und mit den Schichten 4 verlötet. Über diese Bumps 7 kann das Bauelement in einer elektrischen Schaltung montiert werden.

Das erfindungsgemäße Verfahren bietet den Vorteil, daß die lötfähigen Schichten 4 und die Bumps 7 erst nach der Aufbrin­ gung der die Bauelementestrukturen gegen Umwelteinflüsse schützenden Abdeckung 2 hergestellt werden. Daher können die Bauelementestrukturen durch sich aus den Verfahrensschritten bei der Herstellung der lötfähigen Schichten und der Bumps ergebenden Einflusse nicht mehr beeinträchtigt werden. Ein weiterer Vorteil ist darin zu sehen, daß die lötfähigen Schichten großflächig hergestellt werden können und ihre Ab­ messungen daher groß gegen die der (nicht dargestellten) Pads sein können.

Um die Strukturierung einer ganzflächig aufgedampften Schicht 4 zu vermeiden, können die Fenster 6 in der Abdeckung 2 so gestaltet sein, daß sie als Masken für die leitfähigen Schich­ ten 4 wirken und gleichzeitig an ihren Rändern nicht bedampft werden.

Claims (6)

1. Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen, insbeson­ dere von mit akustischen Oberflächenwellen arbeitenden Bau­ elementen (OFW-Bauelemente), bei denen auf einem Substrat (1) vorgesehene elektrisch leitende Strukturen (3) durch eine kappenförmige Abdeckung (2) dicht gegen Umwelteinflüsse ver­ kapselt sind, dadurch gekennzeichnet, daß nach der Herstellung der Abdeckung (2) lötfähige Schichten (4) aufgebracht werden, die durch Fenster (6) in der Abdeckung (2) hindurch mit Anschlußflächen (Pads) der elektrisch lei­ tenden Strukturen (3) in Kontakt stehen.

2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß zunächst eine Schicht aus lötfähigem Material ganzflächig aufgedampft wird und daß die ganzflächige Schicht so strukturiert wird, daß sich einzelne lötfähige Schichten (4) ergeben, die jeweils mit Pads der elektrisch leitenden Strukturen (3) in Kontakt stehen.

3. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß elektrisch leitfähige Schichten (4) durch Masken aufgedampft werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Abmessungen der elektrisch leitfähigen Schichten (4) groß gegen die Abmessungen der Pads der leiten­ den Strukturen (3) sind.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in die Fenster (6) in der Abdeckung (2) mit den lötfähigen Schichten (4) in Kontakt tretende Bumps (7) eingebracht werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine lötfähige Schicht ganzflächig auf die Abdeckung (2) aufgedampft und die Fenster (6) in der Abdeckung (2) als Masken gestaltet werden, so daß die elektrisch leitfähigen Schichten (4) aufgebracht und gleichzeitig die Fenster (6) an ihren Rändern nicht bedampft werden.