DE102005029453B4 - Chipbauelement mit verbesserter thermischer Beständigkeit - Google Patents

Chipbauelement mit verbesserter thermischer Beständigkeit Download PDF

Info

Publication number
DE102005029453B4
DE102005029453B4 DE102005029453.7A DE102005029453A DE102005029453B4 DE 102005029453 B4 DE102005029453 B4 DE 102005029453B4 DE 102005029453 A DE102005029453 A DE 102005029453A DE 102005029453 B4 DE102005029453 B4 DE 102005029453B4
Authority
DE
Germany
Prior art keywords
substrate
carrier
chip component
elastic layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005029453.7A
Other languages
English (en)
Other versions
DE102005029453A1 (de
Inventor
Dr. Feiertag Gregor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to DE102005029453.7A priority Critical patent/DE102005029453B4/de
Publication of DE102005029453A1 publication Critical patent/DE102005029453A1/de
Application granted granted Critical
Publication of DE102005029453B4 publication Critical patent/DE102005029453B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02834Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Chip-Bauelement- mit einem kristallinen oder keramischen Substrat (SU),- mit metallischen aktiven Bauelementstrukturen (BS) auf dem Substrat,- mit Anschlussflächen (AF), die mit den Bauelementstrukturen elektrisch leitend verbunden sind,- mit einer unter den Anschlussflächen auf dem Substrat angeordneten elastischen Schicht (ES).

Description

  • Mikroelektrische und mikroelektromechanische Bauelemente können mittels Flip-Chip-Anordnung über Bumps elektrisch mit einem Träger verbunden werden. Der Träger stellt die elektrische Verbindung zwischen dem Chip und einer Leiterplatte her. Er kann außerdem einen Teil einer hermetischen Abdichtung des auf seiner Oberfläche Bauelementstrukturen tragenden Chip darstellen und im Inneren einen Hohlraum für die Bauelementstrukturen ausbilden. Ein solcher Hohlraum ist insbesondere für SAW-Bauelemente, FBAR-Filter und MEMS-Bauelemente erforderlich, da deren Bauelementstrukturen empfindlich gegenüber einer mechanischen Einwirkung oder Belastung reagieren.
  • In Flip-Chip-Bauweise montierte Chipbauelemente können jedoch insbesondere bei Temperaturwechseln Probleme bereiten, da das Substrat und der Träger üblicherweise unterschiedliche thermische Ausdehnungskoeffizienten aufweisen. Aufgrund der starren mechanischen Verbindung zwischen Substrat und Träger über die Bumps führen solche unterschiedlichen thermischen Ausdehnungen zum Entstehen von Rissen, insbesondere in den Bump-Verbindungen. Es existieren jedoch viele Anwendungen, insbesondere in der Automobiltechnik, die sehr hohe Anforderungen an die Temperaturwechselbeständigkeit stellen.
  • Mit akustischen Wellen arbeitende Bauelemente, die in Flip-Chip-Bauweise mit Trägern verbunden sind und die teilweise über Abdeckungen hermetisch verschlossen werden können, sind beispielsweise aus den internationalen Anmeldungen WO 2003/058810 A1 oder WO 2004/019490 A1 bekannt. Allen diesen Bauelementen ist die genannte Problematik gemein, die derzeit durch Verwendung ausreichend großer Bump-Durchmesser von z.B. momentan ca. 100µm minimiert wird. Über die großen Bumps besteht eine gewisse Möglichkeit, thermische Verspannungen innerhalb der Bumps durch Verformungen auszugleichen. In Lötbumps treten bei Temperaturwechseln Verformungen auf, die zu Rissen in den Bumps führen können.
  • Für Bauelemente, die deren Bauelementstrukturen für eine fehlerfreie Funktion keinen Hohlraum zwischen Chip und Träger benötigen, kann diese Gefahr durch Ausfüllen des Hohlraums mit einem Polymermaterial reduziert werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Chip-Bauelement anzugeben, mit dem das Auftreten thermomechanischer Verspannungen, insbesondere bei Flip-Chip-Verlötungen mit einem Träger, minimiert werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch ein Chip-Bauelement mit dem Merkmal von Anspruch 1 gelöst. Vorteilhaft Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
  • Es wird ein Chip-Bauelement vorgeschlagen, dessen metallische Bauelementstrukturen auf einem kristallinen oder keramischen Substrat angeordnet sind. Anschlussflächen auf dem Chip, über die elektrische und insbesondere auch mechanische Kontaktierungen mit der Außenwelt vorgenommen werden, beispielsweise in Flip-Chip-Bauweise, sind elektrisch leitend mit den Bauelementstrukturen verbunden und auf einer elastischen Schicht angeordnet. Auf diese Weise wird ein Chip-Bauelement erhalten, dessen Anschlussflächen auf einer elastischen und damit verformbaren Oberflächen aufsitzen, wobei durch die Verformung der elastischen Schicht eine zu große mechanischen Verspannung im Aufbau vermieden wird. Das so ausgebildete Chip-Bauelement ist daher wesentlich verspannungsärmer als bekannte Bauelemente ohne diese elastische Schicht.
  • Ein solches Chip-Bauelement ist hervorragend zur Montage mittels Flip-Chip-Technik auf einem Träger geeignet. Dabei werden die Anschlussflächen auf der Oberfläche des Substrats und entsprechende Kontaktflächen auf der Oberfläche des Trägers vorgesehen und einander so gegenübergestellt, dass sie direkt oder mit Hilfe von Verbindungsmitteln, wie beispielsweise Bumps oder anderweitige Verbindungen, elektrisch leitend miteinander verbunden werden können. Zusammen mit dieser elektrisch leitenden Verbindung kann auch eine mechanische Verbindung über diese Kontaktstelle erfolgen, die das Substrat mechanisch auf dem Träger festhält.
  • Die Verbindung zwischen Kontaktflächen und Anschlussflächen kann beispielsweise über Lotkugeln oder Bumps erfolgen. Mit der elastischen Schicht ist es nun jedoch auch möglich, auf den durch die Bumps vorgegebenen Sicherheitsabstand zwischen Substrat und Träger zu verzichten und die Verbindung mit einem Minimalabstand über eine Lotschicht, durch direktes Verschweißen von Anschlussflächen und Kontaktflächen oder durch einen einfachen Druckkontakt, bei dem Anschlussflächen und Kontaktflächen direkt gegeneinandergedrückt werden, zu verbinden.
  • Über die Dicke der elastischen Schicht wird der Abstand zwischen Substratoberfläche und ihr gegenüberliegender Trägeroberfläche bestimmt. Die Dicke der elastischen Schicht wird daher insbesondere größer als die Höhe der Bauelementstrukturen auf der Oberfläche des Substrats gewählt. Eine geeignete Schichtdicke liegt dabei im Bereich von 1 bis 50 µm. Diese Dicke ist ausreichend, nach Verbindung des Substrats mit dem Träger einen für die Höhe der Bauelementstrukturen ausreichenden Hohlraum zwischen Träger und Substrat zu schaffen.
  • Die Anschlussflächen liegen auf der elastischen Schicht auf und damit auf einem Niveau, das über dem der Bauelementstrukturen liegt. Die elektrischen Zuleitungen zu den Anschlussflächen müssen diesen Niveauunterschied überwinden. Vorteilhaft ist es daher, die Kanten der elastischen Schicht zumindest im Bereich der Zuleitungen schräg ansteigen zu lassen, sodass ein einfaches und sicheres Aufbringen der Zuleitungen möglich ist. Dabei gilt, dass die Sicherheit der Zuleitung mit einer möglichst flach ansteigenden Kante der elastischen Schicht optimal ist. Nachteilig an einer zu flach ansteigenden Schichtkante ist jedoch der dafür erforderliche Platzbedarf, der allerdings erst bei hohen Schichtdicken der elastischen Schicht ins Gewicht fällt. Eine optimale Lösung wägt diese beiden Gesichtspunkte gegeneinander ab.
  • Die elastische Schicht ist strukturiert und liegt nur im Bereich außerhalb der aktiven Bauelementstrukturen auf dem Substrat und im Wesentlichen nur auf den Oberflächenbereichen des Substrats auf, auf denen ihr eine besondere Funktion zukommt. Solche Funktionen sind neben dem Ausgleich von thermischen Verspannungen beim Verlöten des Substrats mit dem Träger und der vorteilhaften Niveauerhöhung der Anschlussflächen zur Erleichterung der Verbindung noch weitere Einsatzgebiete, die insbesondere die elektrisch isolierenden und damit dielektrischen Eigenschaften der elastischen Schicht ausnutzen.
  • Möglich ist es beispielsweise, Überkreuzungen von Leiterbahnen zu realisieren, indem am Kreuzungspunkt über einer auf dem Substrat aufgebrachten Leiterbahn ein Schichtbereich der elastischen Schicht angeordnet wird und über der elastischen Schicht eine die untere Leiterbahn kreuzende obere Leiterbahn angeordnet wird. Auf diese Weise ist es möglich, die Anordnung von Leiterbahnen auf der Substratoberfläche zu vereinfachen und insbesondere die Anzahl der Anschlussflächen zu reduzieren, da ein Design mit Leiterbahnüberkreuzungen einen wesentlich geringeren Flächenbedarf hat als ein Design ohne Leiterbahnkreuzungen. Es gelingt damit ein Verbinden unterschiedlicher Bauelementstrukturen, die auf gleichem Potential und gleichem Niveau liegen und die somit nur eine gemeinsame Anschlussfläche benötigen. Auch eine direktere Leiterbahnführung auf dem Chip ist mit Hilfe von Leiterbahnüberkreuzungen möglich. Mit dem Einsatz der elastischen Schicht als elektrisch isolierende Schicht zwischen sich kreuzenden Leiterbahnen wird daher das Design wesentlich vereinfacht und der Flächenbedarf für die elektrischen Zuleitungen und Anschlussflächen erheblich reduziert.
  • Die dielektrischen Eigenschaften der elastischen Schicht können auch dazu genutzt werden, zwischen den durch die elastische Schicht voneinander getrennten Metallisierungen eine bestimmte Kapazität einzustellen. Dies kann so erfolgen, dass der damit erhaltene Kondensator eine Bauelementfunktion erfüllt und beispielsweise zum Anpassen an eine äußere Schaltungsumgebung eingesetzt wird. Des Weiteren ist es möglich, die Zuleitungen auf der elastischen Schicht in einer gewünschten Länge zu realisieren, die einer gewünschten Induktivität entspricht. Dadurch gelingt es, ein weiteres passives Bauelement auf der Substratoberfläche zu erzeugen.
  • Ein elastisches Material, das zum Herstellen der elastischen Schicht geeignet ist, weist beispielsweise ein Elastizitätsmodul unter 100 MPa auf. Damit ist gewährleistet, dass die aufgrund thermischer Verspannung auftretenden Kräfte von der elastischen Schicht aufgenommen werden können, indem diese sich verformt. Allgemein wird das Material so ausgewählt, dass das E-Modul des Materials geringer ist als das E-Modul der zu schützenden Bauelementstrukturen, Zuleitungen, Lotverbindungen oder sonstige Bauelementstrukturen, die geschützt werden sollen. Je nach deren Beschaffenheit kann das E-Modul der elastischen Schicht auch höher und vorteilhaft auch geringer eingestellt werden.
  • Ein ausreichend niedriges E-Modul weisen organische oder siliziumorganische Polymere auf, beispielsweise Reaktionsharze oder Silikonmaterialien wie Polysilane und Polysiloxane. Vorteilhaft ist es, wenn die elastische Schicht im flüssigen Zustand auf das Substrat aufgebracht und anschließend strukturiert wird.
  • Vorteilhaft ist es, wenn das Ausgangsmaterial für die elastische Schicht direkt fotostrukturierbar ist. Dazu ist das Material vorzugsweise lichtempfindlich eingestellt, wobei durch Bestrahlung bei der Fotostrukturierung die Abtragsgeschwindigkeit im bestrahlten Bereich gegenüber dem übrigen Schichtbereich herauf- oder herabgesetzt werden kann. Dies entspricht einer Ausbildung des Materials als negativ oder positiv arbeitender Fotoresist.
  • Eine Fotostrukturierung durch lichtoptische Methoden und anschließende Entwicklung mittels eines Nassätzverfahrens oder eines Trockenätzprozesses hat weiterhin den Vorteil, dass das Entwicklungsverfahren mit einer gewünschten Selektivität eingestellt werden kann. Je geringer die Selektivität zwischen bestrahlten und nicht bestrahlten Schichtbereichen der elastischen Schicht eingestellt ist, desto flacher werden die Strukturkanten bei der Entwicklung. Durch Optimierung des Verfahrens kann so ein gewünschtes Kantenprofil eingestellt werden.
  • Möglich ist auch, eine Polymerschicht aus einem für die elastische Schicht geeigneten Material direkt furch Laserablation zu strukturieren, oder eine Polymerschicht direkt strukturiert aufzubringen, z.B. durch Sieb- oder Schablonendruck.
  • Geeignete Materialien für die elastische Schicht erfüllen vorzugsweise weitere Anforderungen, um den Verbleib der elastischen Schicht auf der Substratoberfläche und damit auf dem Bauelement zu ermöglichen. Wegen des direkten Kontakts mit der elastischen Schicht mit elektrischen Leiterbahnen sind darin möglichst wenig oder keine korrosionsunterstützenden Inhaltstoffe wie insbesondere die E-Korrosion fördernde Salze mehr enthalten. Das Material ist außerdem hydrolysestabil und zeigt eine geringe oder gar keine Wasseraufnahme. Des Weiteren ist das Material der elastischen Schicht alterungsstabil und thermisch ausreichend beständig, um zumindest das Aufbringverfahren für die auf der elastischen Schicht angeordneten Metallisierungen unbeschadet zu überstehen.. Auch ist es vorteilhaft, wenn das Material für die elastische Schicht, insbesondere beim Aushärten, keinen zu großen Volumenschwund erzeugt, welches selbst wiederum Verspannungen auf dem Bauelement erzeugen könnte.
  • Gut geeignete Materialien für die elastische Schicht sind beispielsweise aus lichtempfindlich eingestellten Epoxydharzen sowie aus Siloxanen ausgewählt.
  • Die elastische Schicht kann bei allen Chip-Bauelementen eingesetzt werden, die aus starren und insbesondere kristallinen oder keramischen Substraten aufgebaut sind. Solche Substrate können halbleitende oder piezokeramische Materialien umfassen. Dementsprechend kann das Bauelement ein Halbleiterbauelement, ein mit akustischen Wellen arbeitendes Bauelement wie beispielsweise ein SAW-Bauelement oder ein FBAR-Resonatoren umfassendes Bauelement oder allgemein ein mikroelektromechanisches MEMS-Bauelement sein. Vorteilhaft ist das Bauelement ein solches, welches auf der Oberfläche empfindliche Bauelementstrukturen trägt oder welches gegen eine mechanische Belastung der Substratoberfläche empfindlich ist.
  • Ein SAW-Bauelement weist aktive Bauelementstrukturen auf, die beispielsweise ausgewählt sind aus Interdigitalwandlern und Reflektoren. Diese aktiven Strukturen sind auf den Oberflächenbereichen eines piezoelektrischen Substrats angeordnet, die der Erzeugung, Weiterleitung und Rückwandlung akustischer Oberflächenwellen dienen. Dementsprechend sind die aktiven Bauelementstrukturen von SAW-Bauelementen sehr empfindlich gegen Massenbelastungen und auch gegen Verspannungen. FBAR-Resonator-Bauelemente arbeiten mit akustischen Volumenwellen und sind ebenfalls gegen mechanische Belastungen des piezoelektrischen Materials im akustisch aktiven Bereich empfindliche, da diese die Resonanzfrequenz der Resonatoren bestimmt bzw. verändern kann. FBAR-Resonatoren sind üblicherweise als Schichtaufbauten auf Substraten aufgebaut, indem dort schichtweise und alternierend Elektroden und piezoelektrisches Material übereinander erzeugt und geeignet strukturiert wird. Auch FBAR-Resonatoren werden durch Flip-Chip-Anordnungen auf geeigneten Trägern elektrisch kontaktiert, wobei die zur Verbindung mit dem Träger genutzten Anschlussflächen üblicherweise auf dem Substrat des FBAR-Resonators, beispielsweise auf einem Siliziumsubstrat, angeordnet sind.
  • MEMS-Bauelemente sind ebenfalls üblicherweise auf oder aus kristallinen Substraten aufgebaut und besitzen zumindest eine bewegliche mikromechanische Komponente, über die die Funktion des MEMS-Bauelements gewährleistet wird. Auch MEMS-Bauelemente können mit Flip-Chip-Anordnungen auf Trägern befestigt werden, um den mechanisch empfindlichen mikromechanischen Aufbau des MEMS-Bauelements auf diese Weise zwischen Substrat und Träger zu schützen.
  • Auch Halbleiterbauelemente können empfindlich gegenüber Verspannungen sein, sodass auch dort die elastische Schicht eine Verbesserung des thermomechanischen Verhaltens von Halbleiterbauelementen erbringt.
  • Eine erfindungsgemäße elastische Schicht kann bei SAW-Bauelementen einen weiteren Zweck erfüllen, indem sie zur Herstellung von akustischen Dämpfungsstrukturen verwendet wird. Dazu wird die elastische Schicht so strukturiert, dass die als Dämpfungsstrukturen fungierenden Schichtbereiche außerhalb des akustischen Pfads in Verlängerung der Ausbreitungsrichtung der akustischen Oberflächenwelle angeordnet sind. Mit den Dämpfungsstrukturen wird eine unerwünschte Reflexion von den akustischen Pfad verlassenden Oberflächenwellen zurück in den akustischen Pfad vermieden. Solche Reflexionen können insbesondere an Bauelementstrukturen oder an Substratkanten erfolgen und das Nutzsignal stören.
  • Elektrische Leiterbahnen oder Zuleitungen, die direkt auf der elastischen Schicht angeordnet sind, können bei Temperaturwechseln, insbesondere nach dem Verlöten des Substrats mit dem Träger, durch elastische Verformung der elastischen Schicht einer erhöhten Zugspannung ausgesetzt sein. Bei anisotropen Substraten, wie dies beispielsweise piezoelektrische Materialien in der Regel darstellen, können weitere Verspannungen durch unterschiedliche thermische Ausdehnung entlang unterschiedlicher Richtungen relativ zu den Kristallachsen entstehen. Um diese Spannungen zu reduzieren, werden Zuleitungen und Leiterbahnen, die auf der elastischen Schicht angeordnet sind, vorzugsweise quer zu der Richtung in der Ebene angeordnet, entlang der der Unterschied der thermischen Ausdehnung von Substrat und Träger am größten ist.
  • Eine weitere Möglichkeit zur Reduzierung von Zugspannungen in Leiterbahnen auf der elastischen Schicht besteht darin, Zuleitungen und Leiterbahnen mit einer gewissen Dehnungsreserve auszustatten, die eine zu hohe auftretende Zugspannung reduziert bzw. ein Abreißen der Leiterbahn oder Zuleitung verhindert. Eine solche Dehnungsreserve kann in einfacher Weise durch eine nicht lineare Anordnung der Leiterbahn erfolgen, so dass deren Verlauf z. B. mindestens einen Kreisbogen oder einen Knick mit stumpfem Winkel umfasst.
  • Die elastische Schicht kann weiterhin dazu verwendet werden, als Abstandshalter zwischen Substrat und Träger zu dienen. Der Abstand kann beispielsweise durch das Niveau der elektrischen Anschlussfläche über dem Substratniveau definiert sein. Möglich ist es auch, den Abstandshalter in einem von der Anschlussfläche verschiedenen Bereich als separate Abstandsstruktur aus der elastischen Schicht zu strukturieren. Auf einer solchen Abstandsstruktur kann der Träger aufliegen.
  • In weiterer Ausgestaltung kann die Abstandsstruktur eine Rahmenstruktur sein, die beispielsweise die Bauelementstrukturen ringförmig umschließt. Beim Verbinden von Substrat und Träger unter Inkontaktbringen der Rahmenstruktur mit dem Träger wird so ein geschlossener Hohlraum innerhalb der Rahmenstruktur gebildet, der zur Versiegelung der Bauelementstrukturen genutzt werden kann. Dabei ist es möglich, die Rahmenstruktur zum Verschweißen oder zum Verkleben von Träger und Substrat zu nutzen.
  • In allen Fällen ist es jedoch erforderlich, einen ausreichenden Hohlraum für die Bauelementstrukturen zu garantieren, der das Verbleiben eines Freiraums zwischen den Bauelementstrukturen auf dem Substrat und der Trägeroberfläche gewährleistet. Dabei ist es allerdings möglich, Anschlussflächen auch auf der Trägerseite auf einer elastischen Schicht anzuordnen, die beim Verbinden dann direkt in Kontakt mit entsprechenden Anschlussflächen auf dem Substrat treten.
  • Ein mit Hilfe der Rahmenstruktur geschlossener oder annähernd geschlossener Hohlraum kann durch weitere Maßnahmen vollständig abgedichtet werden. Dazu kann beispielsweise über die Rückseite des Substrats eine Abdeckung aufgebracht werden, die das Substrat (den Chip) überlappt und im Überlappungsbereich mit dem Träger dicht abschließt. Eine solche Abdeckung kann beispielsweise eine Folie sein, beispielsweise eine Kunststofffolie, eine Metallfolie oder eine mehrschichtige Folie, die Kunststoff- und/oder Metallschichten umfassen kann. Vorzugsweise wird eine solche Abdeckschicht auflaminiert. Möglich ist es jedoch auch, die Abdeckschicht durch Abscheidung direkt auf der Rückseite des Substrats bzw. der Oberfläche des Trägers zu erzeugen. Möglich ist es auch, die Abdeckung als Glob-Top-Abdeckung vorzusehen, bei der ein flüssiges Polymer bzw. eine flüssige Abdeckmasse auf die Oberfläche aufgebracht wird, die verbleibende Spalte oder Lücken zwischen Substrat und Träger dicht verschließt. Auf diese Weise kann ein mechanischer Schutz und ein Verschluss der Bauelementstrukturen gewährleistet werden.
  • Im Folgenden wird das Chipbauelement in Form von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Diese sind schematisch und nicht maßstabsgetreu ausgeführt und dienen allein der Veranschaulichung des Ausführungsbeispiels.
    • 1 zeigt ein Chipbauelement mit einer elastischen Schicht unter der Anschlussfläche im schematischen Querschnitt und in der Draufsicht,
    • 2 zeigt ein mit einem Träger verbundenes Chipbauelement,
    • 3 zeigt Bauelementstrukturen und Leiterbahnen eines SAW-Bauelements mit Leiterbahn-Überkreuzungen,
    • 4 zeigt die Oberfläche eines SAW-Bauelements mit Dämpfungsstrukturen,
    • 5 zeigt ein Bauelement mit Bauelementstrukturen und einer Rahmenstruktur in der Draufsicht bzw. im schematischen Querschnitt,
    • 6 zeigt ausgewählte Verfahrensstufen bei der Herstellung der elastischen Schicht und der darauf aufgebrachten Metallisierung,
    • 7 zeigt ein Chipbauelement mit einer Abdeckung im schematischen Querschnitt.
  • 1 zeigt ein Chipbauelement, welches beispielsweise als SAW-Bauelement auf einem piezoelektrischen Substrat SU ausgebildet ist. Das Chipbauelement umfasst Bauelementstrukturen BS, die in der 1a nur schematisch angedeutet sind. Außerhalb des Bereichs für die aktiven Bauelementstrukturen BS sind bestimmte Oberflächenbereiche des Substrats mit einer elastischen Schicht ES belegt, die schräg ansteigende Kanten aufweist. Auf der Oberfläche der elastischen Schicht sind Anschlussflächen AF angeordnet. Eine Zuleitung ZL verbindet eine mit den Bauelementstrukturen BS elektrisch verbundene Metallisierung auf der Oberfläche des Substrats mit der Anschlussfläche auf der Oberfläche der elastischen Schicht. Die Zuleitung ZL verläuft dabei über die schräge Kante der elastischen Schicht ES. Die Anschlussflächen liegen damit auf einem Niveau, welches über der Oberkante der Bauelementstrukturen BS liegt.
  • 1b zeigt eine beispielhafte Anordnung von Bauelementstrukturen und elastischer Schicht in der Draufsicht. Darin zeigt sich, dass die Bauelementstrukturen BS nicht von der elastischen Schicht ES bedeckt sind, die beispielsweise nur im Bereich der Anschlussfläche und der dazugehörigen Zuleitung angeordnet ist. Als Bauelementstruktur ist hier ein Interdigitalwandler eines SAW-Bauelements schematisch angedeutet.
  • 2 zeigt ein Chipbauelement, dessen Substrat mittels einer elektrisch leitenden Verbindungen, hier mittels Bumps mit einem Träger TR elektrisch und mechanisch verbunden ist. Die Anschlussflächen AF dienen zum Herstellen eines Lötkontakts und sind daher entsprechend ausgebildet. Den Anschlussflächen AF entsprechende Kontaktflächen KF auf der Oberseite des Trägers TR sind spiegelbildlich zu den Anschlussflächen angeordnet, sodass sie direkt oder mittels Bumps miteinander verbunden werden können. Aufgrund des geometrisch höheren Niveaus der Anschlussflächen gegenüber der Oberkante der Bauelementstrukturen verbleibt nach dem Auflöten des Trägers über den Bauelementstrukturen BS ein Hohlraum HR, in dem die Bauelementstrukturen BS sicher gegen mechanische Einwirkungen geschützt sind.
  • Ein Träger TR umfasst vorzugsweise mehrere Keramikschichten. Auf der Unterseite des Trägers sind Lötkontakte LK des Bauelements angeordnet. Diese sind über Durchkontaktierungen DK mit den metallischen Kontaktflächen auf der Oberseite des Trägers verbunden. Auf diesen sitzen hier die Bumps, die wiederum den elektrischen Kontakt zu den Anschlussflächen AF und damit zu elektrisch leitenden Bauelementstrukturen BS des Substrats SU herstellen. Vorzugsweise sind die Durchkontaktierungen der einzelnen keramischen Schichten gegeneinander versetzt. Zwischen je zwei keramischen Schichten ist dann eine Metallisierungsebene vorgesehen, die zusätzliche Verschaltungsstrukturen und vorteilhaft auch passive Bauelementstrukturen umfassen kann. So können in jeder Metallisierungsebene passive Schaltungsstrukturen, ausgewählt aus Kapazitäten, Induktivitäten oder Widerständen in Form von strukturierten metallischen Flächen und/oder Leiterabschnitten ausgebildet sein. Diese integrierten passiven Schaltungselemente können Bauelementfunktionen unterstützen, zur Anpassung des Bauelements an eine äußere Schaltungsumgebung dienen oder bestimmte Spezifikationen des Bauelements gewährleisten.
  • Träger mit integrierten Schaltungsstrukturen sind vorzugsweise aus LTCC-Keramik oder HTCC-Keramik ausgebildet. Non shrinkage LTCC-Materialien sind besonders verzugsarm und können sogar ohne den beim Sintern der Keramik üblicherweise in Kauf zu nehmenden Shrink erhalten werden.
  • 3 zeigt anhand eines als DMS-Filterspur ausgebildeten SAW-Bauelements bzw. anhand der die DMS-Spur bildenden Metallisierung einen zusätzlichen Einsatzzweck der elastischen Schicht zur elektrischen Isolierung und Leiterbahn-Überkreuzungen. Die dargestellte DMS-Spur besteht aus drei Interdigitalwandlern IDT1 bis IDT3, die nebeneinander zwischen zwei Reflektoren REF1 und REF2 in einer akustischen Spur angeordnet sind. Jeder der Interdigitalwandler IDT weist zwei elektrische Anschlüsse auf, wobei zumindest je ein Anschluss der äußeren Interdigitalwandler IDT1 und IDT3 mit Masse verbunden ist.
  • In dieser Ausführung sind die auf gleichem bzw. auf Massepotenzial liegenden Anschlüsse durch elektrische Verbindungsleistungen miteinander verbunden. Die Verbindungsleitungen sind dabei so geführt, dass Überkreuzungen mit signalführenden Leiterbahnen stattfinden, mit denen die Interdigitalwandler angeschlossen sind. Im dargestellten Ausführungsbeispiel, bei dem der mittlere Interdigitalwandler IDT2 einen symmetrischen Eingang besitzt, sind vier Leiterbahn-Kreuzungen LK1. bis LK4 realisiert. Im Bereich jeder Leiterbahn-Kreuzung ist zwischen den sich kreuzenden Leiterbahnen ein Schichtbereich der elastischen Schicht ES angeordnet. Die verbleibenden elektrischen Anschlüsse der äußeren Interdigitalwandler IDT1 und IDT3 sind mit Anschlussflächen AF1 und AF3 verbunden, die ebenfalls auf einem Schichtbereich der elastischen Schicht angeordnet sind. Ebenso die beiden symmetrischen Anschlüsse des mittleren Interdigitalwandlers IDT2 mit den Anschlussflächen AF2 und AF2', die über einem Schichtbereich der elastischen Schicht ES angeordnet sind. Sämtliche Masseanschlüsse sind über entsprechende Zuleitungen miteinander verbunden und an eine gemeinsame Anschlussfläche AFM angeschlossen, die ebenfalls über einer elastischen Schicht angeordnet ist.
  • 4 zeigt in schematischer Draufsicht als Ausführungsbeispiel ein SAW-Bauelement, bei dem Schichtbereiche der elastischen Schicht als Dämpfungsstrukturen strukturiert sind. Als Bauelementstrukturen sind hier zwei Interdigitalwandler dargestellt, die in einer akustischen Spur nebeneinander angeordnet sind. Die Dämpfungsstrukturen sind außerhalb der akustischen Spur zur akustischen Dämpfung von akustischen Oberflächenwellen angeordnet, um deren Reflexion in die akustische Spur zurück zu verhindern. In dieser Ausführung sind Dichte und E-Modul der Dämpfungsstruktur DS bzw. der elastischen Schicht so ausgewählt, dass eine geeignete akustische Impedanz der Dämpfungsstruktur DS resultiert. Eine geeignete akustische Impedanz ermöglicht ein einfaches Übertreten der akustischen Welle aus dem Substrat in die Dämpfungsstruktur, in der sie eine hohe akustische Dämpfung erfährt.
  • 5 zeigt eine weitere Ausgestaltung eines Chipbauelements, bei der nicht näher definierte Bauelementstrukturen BS auf der Oberfläche des Substrats SU ringförmig geschlossen von einer Rahmenstruktur RS umgeben sind, die ebenfalls aus dem Material der elastischen Schicht strukturiert ist. Die Rahmenstruktur kann allein aus dem Material der elastischen Schicht bestehen. Möglich ist es jedoch auch, auf der Rahmenstruktur RS eine Metallisierung vorzusehen. Auch unterhalb der Rahmenstruktur können Metallisierungen und insbesondere Leiterbahnen verlaufen.
  • 5a zeigt das Bauelement in der Draufsicht, 5b dagegen im schematischen Querschnitt, bei dem das Substrat mit einem Träger TR verbunden ist. Die Oberfläche der Rahmenstruktur RS dient dabei als Auflage des Trägers TR. Die elektrische und mechanische Verbindung zwischen Träger und Bauelementstrukturen wird über Lötkontakte, beispielsweise über Bumps BU, zwischen den Anschlussflächen AF und den Kontaktflächen KF herstellt. Da die elastische Schicht ES und die Rahmenstruktur aus einer gemeinsamen elastischen Schicht strukturiert sind und somit auf gleichem geometrischen Niveau über der Substratoberfläche liegen, ist hier auf Seiten des Trägers TR im Bereich gegenüber den Bauelementstrukturen eine Vertiefung vorgesehen, in der die Kontaktflächen KF angeordnet sind. Wird beispielsweise ein mehrschichtiger Träger TR eingesetzt, beispielsweise eine mehrlagige Keramik mit zwischen den keramischen Teilschichten liegenden Metallisierungsebenen, so kann die Vertiefung in einfacher Weise durch entsprechende Entfernung der obersten Lage des Mehrlagenträgers erhalten werden. Ist die oberste Lage eine dielektrische Schicht, so wird durch entsprechende Strukturierung dieser obersten Schicht die erste Metallisierungsebene des Trägers TR freigelegt, aus der Kontaktflächen KF strukturiert sind. Auf diese Weise wird ein zur Aufnahme der Bauelementstrukturen ausreichender Hohlraum zwischen Substrat und Träger geschaffen.
  • In einer Variante dieses Bauelements erfolgt die mechanische Verbindung zwischen Substrat SU und Träger TR über die Rahmenstruktur und ihren Gegenpart auf der Oberfläche des Trägers. Dazu kann die Rahmenstruktur beispielsweise mit dem Träger verschweißt oder verklebt werden. In diesem Fall ist es möglich, die elektrische Verbindung zwischen Anschlussflächen und Kontaktflächen mit geringerer mechanischer Festigkeit auszuführen. Die Verbindung kann mit einer dünnen Lotschicht erfolgen. Möglich ist es jedoch auch, bei entsprechender Dimensionierung und exakter Bemessung der Höhe der Rahmenstruktur und des Gegenparts auf dem Träger nur einen Druckkontakt zwischen Anschlussflächen und Kontaktflächen herzustellen, ohne diesen mit einer Lötstelle zu fixieren. Auf diese Weise wird ein Lötvorgang eingespart, wobei gleichzeitig mit dem Verschweißen oder Verkleben eine hermetische Abdichtung des Hohlraums innerhalb der Rahmenstruktur zwischen Substrat und Träger möglich ist. Da in diesem Fall kein Bump nötig ist und so nicht zur Gesamthöhe des Bauelements beiträgt, wird auf diese Weise ein aus Träger TR und darauf aufgebrachtem Substrat SU bestehendes Gesamtbauelement mit einer verringerten Gesamthöhe erhalten.
  • 6 zeigt anhand mehrerer schematischer Querschnitte durch ein Bauelement verschiedene Verfahrensstufen bei der Herstellung von auf einer elastischen Schicht angeordneten Anschlussflächen. Auf dem Substrat werden wie bisher auch die Bauelementstrukturen BS hergestellt, beispielsweise in Form einer strukturierten Metallisierung. Elektrisch mit den Bauelementstrukturen sind erste Zuleitungen ZL1 verbunden, die am Ende flächig verbreitert sein können.
  • 6a zeigt das Substrat mit den Bauelementstrukturen und den ebenfalls auf der Oberfläche des Substrats SU aufgebrachten ersten Zuleitungen ZL1.
  • Im nächsten Schritt wird ganzflächig eine elastische Schicht ES aufgebracht, beispielsweise durch Aufschleudern, Aufsprühen, Aufstreichen oder durch Auflaminieren. einer entsprechenden elastischen Folie. Die Aufbringung erfolgt so, dass eine möglichst plane Oberfläche der elastischen Schicht ES verbleibt. 6b zeigt die Anordnung nach dieser Verfahrensstufe.
  • Im nächsten Schritt wird die elastische Schicht ES strukturiert. Dazu wird vorzugsweise ein fotolithographisches Verfahren eingesetzt, bei dem beispielsweise verbleibende Schichtbereiche der elastischen Schicht durch Bestrahlung gegenüber einem Entwicklungsverfahren unlöslich gemacht werden. Die Belichtung kann dabei über eine Fotomaske erfolgen oder durch scannendes Laserschreiben vorgenommen werden.
  • Die Entwicklung, also die Entfernung des nicht belichteten und daher besser löslichen Bereichs der elastischen Schicht, kann beispielsweise durch ein nasses Entwicklungsverfahren erfolgen. Die Selektivität zwischen belichteten und nicht belichteten Schichtbereichen der elastischen Schicht ist so eingestellt, dass auch der belichtete Bereich der elastischen Schicht eine gewisse, allerdings gegenüber der des unbelichteten Bereichs verringerte Ätzrate aufweist. Dies führt dazu, dass, wie in 6c dargestellt, die herausgebildeten Schichtbereiche der elastischen Schicht ES schräge Kanten erhalten. Die Strukturierung erfolgt so, dass die schrägen Kanten in der Nähe der ersten Zuleitungen ZL1 enden (s. 6c).
  • 6d: Im nächsten Schritt werden nun die auf der elastischen Schicht ES liegenden Anschlussflächen und zweite Zuleitungen zur Überbrückung des Niveauunterschieds erzeugt. Dazu kann ein Metallisierungsverfahren verwendet werden, welches ähnlich dem der direkt auf der Substratoberfläche aufsitzenden Bauelementstrukturen ist. Da diese zweite Metallisierung jedoch keinen fest sitzenden Kontakt mit der Substratoberfläche bewerkstelligen muss, kann diese einfacher und beispielsweise auch im Wesentlichen aus einer Schicht bestehend hergestellt werden.
  • Anschlussflächen und erste Zuleitungen können daher beispielsweise durch Abhebetechnik aus einer aluminiumhaltigen Schicht herausstrukturiert werden. Zur Herstellung einer Lötbarkeit werden diese abschließend noch mit einer lötbaren Schicht versehen, beispielsweise mit einer dünnen Goldschicht. Selbstverständlich ist es auch möglich, die auf der elastischen Schicht aufsitzende Metallisierung aus anderen Materialien und gegebenenfalls mehrschichtig aufzubauen. Die Strukturierung erfolgt dabei jedoch stets so, dass die zweiten Zuleitungen mit den ersten Zuleitungen elektrischen Kontakt erhalten. Nur so ist eine sichere Kontaktierung der Bauelementstrukturen über die Anschlussflächen AF möglich.
  • 7 zeigt ein Chip Bauelement mit einer Abdeckung AD über dem Substrat, die umlaufend mit der Oberfläche des Trägers TR abschließt. Die Abdeckung kann eine auflaminierte gegebenenfalls mehrschichtige Folie sein, die auch eine Metallschicht umfassen oder nur aus einer Metallfolie besteht. Möglich ist auch, eine starre Abdeckung vorzusehen und dicht mit dem Träger zu verbinden, z.B. durch Kleben oder Löten. Eine weitere Möglichkeit besteht darin, die Abdeckung mittels Dick- oder Dünnschichttechnik direkt auf die Rückseite des Substrats aufzubringen, z.B. Aufsputtern einer Grundmetallisierung und galvanische oder stromlose Verstärkung. Die Abdeckung schließt des Bauelement dicht ab und kann gleichzeitig auch noch eine elektromagnetische Abschirmung bewirken.
  • Die Erfindung ist sie nicht auf den im Beispiel genannten Bauelementtyp beschränkt. Ähnlich vorteilhaft sind auch andere Bauelementtypen und entsprechend andere Bauelementstrukturen möglich. Stets wird dabei aber die thermische Spannung durch die elastische Schicht verringert.

Claims (19)

  1. Chip-Bauelement - mit einem kristallinen oder keramischen Substrat (SU), - mit metallischen aktiven Bauelementstrukturen (BS) auf dem Substrat, - mit Anschlussflächen (AF), die mit den Bauelementstrukturen elektrisch leitend verbunden sind, - mit einer unter den Anschlussflächen auf dem Substrat angeordneten elastischen Schicht (ES).
  2. Chip-Bauelement nach Anspruch 1, bei dem das Substrat auf einem Träger (TR) so aufsitzt, dass die Anschlussflächen (AF) diesen entsprechenden Kontaktflächen (KF) auf der Oberfläche des Trägers gegenüberstehen und mit diesen direkt oder mit Hilfe eines Verbindungsmittels (BU) elektrisch leitend verbunden sind.
  3. Chip-Bauelement nach Anspruch 2, bei dem das Verbindungsmittel eine Lotschicht, eine Lotkugel oder einen Bump (BU) umfasst.
  4. Chip-Bauelement nach einem der Ansprüche 1 bis 3, bei dem die elastische Schicht (ES) eine Schicht eines Polymers umfasst.
  5. Chip-Bauelement nach einem der Ansprüche 1 bis 4, bei dem die elastische Schicht (ES) eine schräg ansteigende Kante aufweist, über die Zuleitungen verlaufen, die die Bauelementstrukturen (BS) mit den Anschlussflächen (AF) verbinden.
  6. Chip-Bauelement nach einem der Ansprüche 1 bis 5, bei dem die elastische Schicht (ES) eine Dicke von 1 bis 50µm aufweist.
  7. Chip-Bauelement nach einem der Ansprüche 1 bis 6, bei dem die elastische Schicht (ES) dielektrisch ist und bei dem auf dem Substrat (SU) unterhalb der elastischen Schicht eine Leiterbahn verläuft, die die Zuleitung oder die Anschlussfläche (AF) kreuzt.
  8. Chip-Bauelement nach einem der Ansprüche 1 bis 7, bei dem weiteren Leiterbahnen vorgesehen sind, die sich kreuzen, wobei zumindest im Kreuzungspunkt ein Schichtbereich der elastischen Schicht (ES) vorgesehen ist.
  9. Chip-Bauelement nach einem der Ansprüche 1 bis 8, ausgebildet auf einem piezoelektrischen Substrat (SU) als mit Oberflächenwellen arbeitenden SAW Bauelement, bei dem die Bauelementstrukturen (BS) Interdigitalwandler (IDT) und Reflektoren (REF) umfassen.
  10. Chip-Bauelement nach Anspruch 9, bei dem die elastische Schicht (ES) außerhalb des von Bauelementstrukturen (BS) belegten aktiven Bereichs angeordnet ist und Dämpfungsstrukturen (DS) gegen reflektierte Oberflächenwellen ausbildet.
  11. Chip-Bauelement nach Anspruch 9 oder 10, bei dem das piezoelektrische Substrat (SU) bezüglich des thermischen Ausdehnungskoeffizienten anisotrop ist und bei dem die Zuleitung (ZL) für die Anschlussfläche (AF) quer zu der Kristallachse mit dem größten thermischen Ausdehnungskoeffizienten ausgerichtet ist.
  12. Chip-Bauelement nach einem der Ansprüche 1 bis 11, bei dem die Zuleitung (ZL) über der elastischen Schicht (ES) nicht linear ausgerichtet ist und zumindest einen Kreisbogen beinhaltet.
  13. Chip-Bauelement nach einem der Ansprüche 2 bis 12, bei dem aus der elastischen Schicht (ES) eine Rahmenstruktur (RS) ausgebildet ist, die die Bauelementstrukturen (BS) auf dem Substrat (SU) ringförmig umschließt, bei dem der Träger (TR) auf der Rahmenstruktur so aufliegt, dass zwischen Träger und Substrat ein die Bauelementstrukturen einschließender Hohlraum (HR) verbleibt.
  14. Chip-Bauelement nach einem der Ansprüche 2 bis 13, bei dem das Substrat (SU) auf der vom Träger (TR) weg weisenden Rückseite mit einer Folie (AD) abgedeckt ist, die das Substrat umlaufend mit der Oberfläche des Trägers abschließt.
  15. Chip-Bauelement nach einem der Ansprüche 2 bis 14, bei dem der Träger und das Substrat (SU) auf der vom Träger (TR) weg weisenden Rückseite mit einer Globtop Abdeckung versehen ist, die das Substrat zum Träger hin abdichtet.
  16. Chip-Bauelement nach einem der Ansprüche 1 bis 15, bei dem zwischen einer ersten Metallisierung auf dem Substrat (SU) und einer zweiten Metallisierung auf einem Schichtbereich der elastischen Schicht (ES) eine Kapazität ausgebildet ist, die als ein Anpassungselement des Chip-Bauelements verwendet wird.
  17. Chip-Bauelement nach einem der Ansprüche 2 bis 16, bei dem die Anschlussflächen (AF) auf dem Substrat (SU) mit den entsprechenden Kontaktflächen (KF) auf der Oberfläche des Trägers (TR) direkt elektrisch leitend verbunden sind durch Druckkontakt oder durch Verschweißen.
  18. Chip-Bauelement nach einem der Ansprüche 2 bis 17, bei dem das Substrat (SU) mit dem Träger (TR) verklebt ist.
  19. Chip-Bauelement nach einem der Ansprüche 2 bis 18, - bei dem der Träger (TR) mehrlagig ausgebildet ist, - wobei zumindest zwei Metallisierungsebenen vorgesehen sind, wobei zwischen jeweils zwei Metallisierungsebenen eine dielektrische Schicht angeordnet ist, - wobei in den Metallisierungsebenen zu Leiterbahnen, metallischen Flächen, Widerständen oder Induktivitäten strukturierte Metallisierungen vorgesehen sind, - wobei je zwei oder mehr Metallisierungsebenen über Durchkontaktierungen miteinander verbunden sind, - wobei der Träger eine Mehrlagenkeramik oder ein Mehrschichtlaminat ist.
DE102005029453.7A 2005-06-24 2005-06-24 Chipbauelement mit verbesserter thermischer Beständigkeit Active DE102005029453B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005029453.7A DE102005029453B4 (de) 2005-06-24 2005-06-24 Chipbauelement mit verbesserter thermischer Beständigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005029453.7A DE102005029453B4 (de) 2005-06-24 2005-06-24 Chipbauelement mit verbesserter thermischer Beständigkeit

Publications (2)

Publication Number Publication Date
DE102005029453A1 DE102005029453A1 (de) 2006-12-28
DE102005029453B4 true DE102005029453B4 (de) 2022-03-17

Family

ID=37513585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005029453.7A Active DE102005029453B4 (de) 2005-06-24 2005-06-24 Chipbauelement mit verbesserter thermischer Beständigkeit

Country Status (1)

Country Link
DE (1) DE102005029453B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020288B4 (de) * 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058810A1 (de) 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
WO2004019490A1 (de) 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058810A1 (de) 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
WO2004019490A1 (de) 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung

Also Published As

Publication number Publication date
DE102005029453A1 (de) 2006-12-28

Similar Documents

Publication Publication Date Title
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE102007058951B4 (de) MEMS Package
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
WO2004044980A2 (de) Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
WO2012079927A1 (de) Gehäustes elektrisches bauelement
DE10239317A1 (de) Resonator und Bauelement mit hermetischer Verkapselung
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE112006002957T5 (de) Verfahren zum Herstellen eines Oberflächenwellenbauelements und Oberflächenwellenbauelement
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
DE102004039229B4 (de) Bauelement-Anordnung mit einem Trägersubstrat
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
EP0868744A1 (de) Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
DE102011102266A1 (de) Anordnung mit einem MEMS-Bauelement und Verfahren zur Herstellung
DE102014118214B4 (de) Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE102005029453B4 (de) Chipbauelement mit verbesserter thermischer Beständigkeit
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
WO2009130279A1 (de) Filterchip mit unterschiedlichen leitschichten und verfahren zur herstellung
DE102010032506A1 (de) Modul und Herstellungsverfahren
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE10256945A1 (de) Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120301

R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final