CN1105397C - 适于倒装法组装的电气元件触极的制作方法 - Google Patents

适于倒装法组装的电气元件触极的制作方法 Download PDF

Info

Publication number
CN1105397C
CN1105397C CN96199161A CN96199161A CN1105397C CN 1105397 C CN1105397 C CN 1105397C CN 96199161 A CN96199161 A CN 96199161A CN 96199161 A CN96199161 A CN 96199161A CN 1105397 C CN1105397 C CN 1105397C
Authority
CN
China
Prior art keywords
layer
cover layer
window
conductive structure
solderable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96199161A
Other languages
English (en)
Other versions
CN1205800A (zh
Inventor
W·帕尔
A·斯特尔兹尔
H·克吕格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN1205800A publication Critical patent/CN1205800A/zh
Application granted granted Critical
Publication of CN1105397C publication Critical patent/CN1105397C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

用于制作适于倒装法组装的OFW元件触极的方法，在OFW元件的基底(1)上设置的导电结构(3)用一个覆盖层(2)封住，在制作完成覆盖层(2)之后，敷上与导电结构(3)的焊盘接触连接的可焊接层(4)。

Description

适于倒装法组装的电气元件触极的制作方法
技术领域
本发明涉及适于倒装法组装的电气元件触极的制作方法。
背景技术
在较早期的德国专利登记P 444 15 411.9中描述了一种电子元件的封装，该封装个有封住基底上的元件结构的密封罩，其中该罩由一个设置在基底上的覆盖层构成，它在元件结构区域内具有容纳这些元件结构的凹槽。这样的一种封装保护元件结构不受环境影响，因此这样封装的电子元件不需要另外的外壳而可直接投入使用。
随着元件趋于更小型化，要求最小的外壳体积和具有低矮的结构高度。这种要求适用于例如电子元件用于芯片卡比如电话卡或食用卡。具有根据上述较早期的德国专利登记的封装的元件极好地满足了这些要求。它还特别适于，实现在一种适于倒装法组装的结构中。
至今适于倒装法组装的元件安装在一种特别是陶瓷的外壳内。在此在元件系统的连接面(焊盘Pad)处必须有选择地设置具有隆起(Bump)的可焊接层，于是为此需要一系列工艺步骤，这些步骤特别是对于OFW元件是十分棘手的，因为由于相互重叠的平面指状结构短路的可能性会增大。
发明内容
本发明的任务在于，提出一种可适于倒装法组装的触极而不妨碍元件结构的制作可焊接层的方法。
为此，根据本发明的一个方面，通过了一种用于制作适于倒装法组装的电气元件触极的方法，特别是用声表面波工作的元件，在它的基底上设置的导电结构由一个在元件结构区域内具有能容纳此结构的凹槽的、罩形覆盖层紧密地封住而不受环境影响，其中在覆盖层内设置了一个窗口，在此窗口内设置导电结构的连接面，其中，制作覆盖层之后，敷上与连接面接触的可焊接层，其中，首先整个平面蒸镀上一层由焊接材料构成的层，整个平面层这样结构化，产生各个分别与导电结构的焊盘相接触的可焊接层。
根据本发明的再一个方面，通过了一种用于制作在适于倒装法组装的电气元件触极的方法，特别是用声表面波工作的元件，在它的基底上设置的导电结构由一个在元件结构区域内具有能容纳此结构的凹槽、罩形覆盖层紧密地封住而不受环境影响，其中在覆盖层内设置了一个窗口，在此窗口内设置在导电结构的连接面，其中，在制作覆盖层之后，敷上与连接面接触的可焊接层，为此经掩模蒸镀可导电层。
优选地在上述方法中，可导电层的尺寸大于导电结构的焊盘尺寸。
优选地在上述方法中，在覆盖层中的窗口内放入与可焊接层接触的隆起。
根据本发明的方法的优点在于，敷上保护元件结构防止环境影响的保护覆盖层之后，再制作可焊接层和隆起。因此通过这种方法步骤在制作可焊接层和隆起的过程中使元件结构不受任何损害影响。另一个优点在于，可以大面积制作焊接层，而且它的大小可以大于焊盘(未示出)。
本发明依据一实施例借助附图进一步予以解释。
附图说明
图1根据本发明制作OFW元件的方法的示意图；和
图2根据图1的元件的部分俯视示意图。
具体实施方式
根据图1一个OFW元件通常由一个压电基底1及在其上面设置的导电结构3构成，其中涉及比如叉指式变换器、谐振器或反射器的指状电极。就像在开始所述的较早期的德国专利登录中所描述的，导电结构3被覆盖层3盖住，保护结构不受环境影响，而有覆盖层2和基底1作为“外壳”的元件可以直接投入使用。
根据本发明在此设计适于倒装法组装的触极用于制作与导电结构3的电气接触。如图1所示可清楚看到，覆盖层2上设置了一个窗口6，通过它敷上可焊接层4，它与导电结构3的连接面(焊盘Pad)(未示出)接触。如图2清楚地示出，可焊接层4在此也放在覆盖层2的部分上。可焊接层4可以比如是一个铬/铬铜/铜/金的薄层。
可以根据本发明的一个实施形式来制作可焊接层，首先可以在整个平面上构成一层可焊接材料，即在整个覆盖层2上蒸发此种材料，然后使其这样结构化，使产生各个分别与导电结构3的焊盘相接触的可焊接层4。
根据另一种实施形式电气可焊接层4也可以通过掩模蒸发确定层的尺寸。
制作可焊接层之后，在窗口6中放入与可焊接层4相接触的隆起7，并与层4焊在一起。经这些隆起7可将元件装配在电路内。
为了避免整个面积所蒸镀的层4的结构化，在覆盖层2中的窗口6可以这样构造，把它用作导电层4的掩膜且同时不在它的边缘蒸镀。

Claims (4)

1.用于制作适于倒装法组装的电气元件触极的方法，特别是用声表面波工作的元件，在它的基底(1)上设置的导电结构(3)由一个在元件结构区域内具有能容纳此结构的凹槽的、罩形覆盖层(2)紧密地封住而不受环境影响，其中在覆盖层内设置了一个窗口(6)，在此窗口内可连接导电结构(3)的连接面，
-其中，制作覆盖层(2)之后，敷上与上述连接面接触的可焊接层(4)，
-其中，首先整个平面蒸镀上一层由焊接材料构成的层，和
-其中，整个平面层这样结构化，和
-其中，产生各个分别与导电结构(3)的焊盘相接触的可焊接层(4)。
2.用于制作在适于倒装法组装的电气元件触极的方法，特别是用声表面波工作的元件，在它的基底(1)上设置的导电结构(3)由一个在元件结构区域内具有能容纳此结构的凹槽、罩形覆盖层(2)紧密地封住而不受环境影响，其中在覆盖层内设置了一个窗口(6)，在此窗口内可连接在导电结构(3)的连接面，
-其中，制作覆盖层(2)之后，敷上与上述连接面接触的可焊接层(4)，
-其中，为此经掩模蒸镀可导电层(4)。
3.根据权利要求1或2的方法，
其中，可导电层(4)的尺寸大于导电结构(3)的焊盘尺寸。
4.根据权利要求1或2的方法，
其中，在覆盖层(2)中的窗口内放入与可焊接层(4)接触的隆起(7)。
CN96199161A 1995-12-21 1996-12-16 适于倒装法组装的电气元件触极的制作方法 Expired - Lifetime CN1105397C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19548046A DE19548046C2 (de) 1995-12-21 1995-12-21 Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
DE19548046.5 1995-12-21

Publications (2)

Publication Number Publication Date
CN1205800A CN1205800A (zh) 1999-01-20
CN1105397C true CN1105397C (zh) 2003-04-09

Family

ID=7780957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96199161A Expired - Lifetime CN1105397C (zh) 1995-12-21 1996-12-16 适于倒装法组装的电气元件触极的制作方法

Country Status (8)

Country Link
US (1) US6057222A (zh)
EP (1) EP0868744A1 (zh)
JP (1) JP4413278B2 (zh)
KR (1) KR100445569B1 (zh)
CN (1) CN1105397C (zh)
CA (1) CA2241037A1 (zh)
DE (1) DE19548046C2 (zh)
WO (1) WO1997023904A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19806550B4 (de) * 1998-02-17 2004-07-22 Epcos Ag Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
DE19822794C1 (de) 1998-05-20 2000-03-09 Siemens Matsushita Components Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10302298A1 (de) 2003-01-22 2004-08-05 Henkel Kgaa Hitzehärtbare, thermisch expandierbare Zusammensetzung mit hohem Expansionsgrad
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
JP4585419B2 (ja) 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172212A (en) * 1990-07-17 1992-12-15 Kabushiki Kaisha Toshiba Semiconductor having an improved electrode pad
EP0590780A1 (en) * 1992-08-28 1994-04-06 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer
EP0645807A1 (en) * 1993-04-08 1995-03-29 Citizen Watch Co. Ltd. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172756A (ja) * 1983-03-22 1984-09-29 Nec Corp 半導体装置
GB2171850B (en) * 1985-02-22 1988-05-18 Racal Mesl Ltd Mounting surface acoustic wave components
JPS62173814A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子搭載ユニツト
EP0475139A3 (en) * 1990-09-04 1992-03-25 Motorola, Inc. Method and apparatus for saw device passivation
JPH0590872A (ja) * 1991-09-27 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
JP2718854B2 (ja) * 1992-06-10 1998-02-25 株式会社東芝 半導体装置
DE4302171A1 (de) * 1993-01-22 1994-07-28 Be & We Beschaeftigungs Und We Verfahren zur Herstellung von Oberflächenwellenbauelementen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172212A (en) * 1990-07-17 1992-12-15 Kabushiki Kaisha Toshiba Semiconductor having an improved electrode pad
EP0590780A1 (en) * 1992-08-28 1994-04-06 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer
EP0645807A1 (en) * 1993-04-08 1995-03-29 Citizen Watch Co. Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO1997023904A1 (de) 1997-07-03
JP4413278B2 (ja) 2010-02-10
CN1205800A (zh) 1999-01-20
KR100445569B1 (ko) 2004-10-15
EP0868744A1 (de) 1998-10-07
DE19548046A1 (de) 1997-06-26
CA2241037A1 (en) 1997-07-03
KR19990072096A (ko) 1999-09-27
US6057222A (en) 2000-05-02
JP2000502238A (ja) 2000-02-22
DE19548046C2 (de) 1998-01-15

Similar Documents

Publication Publication Date Title
CN1105397C (zh) 适于倒装法组装的电气元件触极的制作方法
US7518201B2 (en) Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method
EP0866553B1 (en) Surface-acoustic-wave device
US20030146677A1 (en) Surface acoustic wave device
CN1220057A (zh) 电子部件,尤其是利用声表面波工作的电子部件－ofw部件
KR20010067344A (ko) 전자 부품 및 그 조립 방법
KR100455058B1 (ko) 전자회로장치가 밀봉된 전자부품 및 그 제조방법
CN1171322C (zh) 电子器件、尤其是以声表面波工作的ofw器件及其制造方法
US6519822B1 (en) Method for producing an electronic component
KR100663142B1 (ko) 탄성 표면파 장치
CN1146105C (zh) 利用声表面工作的表面波元件
KR20180031713A (ko) 탄성파 장치
JP2002334954A (ja) 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
JPH0818390A (ja) 弾性表面波装置
JP2002537669A (ja) 導電接着剤を用いてベースに結合される表面弾性波素子
KR19990072152A (ko) 표면 음파로 동작하는 전기 소자 및 제조 방법
JP3546506B2 (ja) 電子部品およびその製造方法
JP3728813B2 (ja) 電子部品
JP2002217221A (ja) 電子装置の製造方法
JP2004135092A (ja) 表面実装型ｓａｗデバイス
CN116318008A (zh) 具有密封空气谐振腔的半封装结构、模组及电子设备
JP2002217220A (ja) 電子装置の製造方法
CN116366016A (zh) 声表面波器件的电极焊盘、封装结构以及制作方法
JP2002329806A (ja) 電気回路部品
JP2011228359A (ja) 弾性波デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030409

EXPY Termination of patent right or utility model