JP2718854B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2718854B2
JP2718854B2 JP4150798A JP15079892A JP2718854B2 JP 2718854 B2 JP2718854 B2 JP 2718854B2 JP 4150798 A JP4150798 A JP 4150798A JP 15079892 A JP15079892 A JP 15079892A JP 2718854 B2 JP2718854 B2 JP 2718854B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode pad
opening
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4150798A
Other languages
English (en)
Other versions
JPH05343468A (ja
Inventor
誠一 平田
章人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4150798A priority Critical patent/JP2718854B2/ja
Priority to US08/073,510 priority patent/US5329068A/en
Publication of JPH05343468A publication Critical patent/JPH05343468A/ja
Application granted granted Critical
Publication of JP2718854B2 publication Critical patent/JP2718854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に係わ
り、特に電極パッドの近傍にクラックが発生することを
防止できる半導体装置に関する。
【０００２】
【従来の技術】図６は、従来の半導体装置を示す平面図
である。半導体基板１１の上には能動素子領域１２およ
び複数の電極パッド１３が設けられている。これら電極
パッド１３は前記能動素子領域１２の周囲近傍に位置し
ており、各電極パッド１３はそれぞれ信号配線１４によ
り能動素子領域１２と電気的に接続されている。前記電
極パッド１３はＩＬＢ（Inner Lead Bonding）により図
示せぬパッケ−ジの端子に接続されている。このパッケ
−ジの端子により、前記能動素子領域１２に電源電圧が
供給され、入出力の信号が送られている。
【０００３】ところで、前記能動素子領域１２内に設け
られる能動素子が微細化されるに従い、能動素子領域１
２内の集積度が向上される。これに伴い、多数の信号配
線が必要とされ、多数の電極パッドが必要とされる。
【０００４】図７は、多数の電極パッドを有する従来の
半導体装置を示すものであり、図６と同一部分には同一
符号を付し、異なる部分についてのみ説明する。能動素
子領域１５内に設けられている能動素子の数は、図６に
示す能動素子領域１２内に設けられている能動素子のそ
れより多い。このため、信号配線１４および電極パッド
１３それぞれの数も多く形成されている。
【０００５】図８は、図７に示す８−８線に沿った拡大
断面図である。半導体基板１１の上には第１の絶縁膜１
６が設けられており、この第１の絶縁膜１６の上には電
極パッド１３が設けられている。この電極パッド１３お
よび第１の絶縁膜１６の上には開口部１７ａを有する第
２の絶縁膜１７が設けられており、この開口部１７ａは
電極パッド１３の上に位置している。
【０００６】
【発明が解決しようとする課題】ところで、図７に示す
ように、多数の電極パッド１３が形成されると、各電極
パッド１３間の間隔が狭くなる。これにより、図８に示
すように、ＩＬＢの際に第１、第２の絶縁膜１６、１７
に加わるストレスが大きくなる。このため、電極パッド
１３の下および電極パッド１３間にクラック１８、１９
が発生することがある。この結果、このクラック１８、
１９の内に水が入り込むことにより、電気的なリ−クを
起こすことがある。また、クラック１８、１９の内に入
り込んだ水により、電極パッド１３が腐食することがあ
る。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、電極パッド間の間隔が
狭くても、電極パッドの近傍にクラックが発生すること
のない半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上に設けられた第１の絶縁
膜と、前記第１の絶縁膜の上に設けられ、前記半導体基
板に設けられた能動素子と電気的に接続された電極パッ
ドと、前記電極パッドの上に設けられた第２の絶縁膜
と、前記第２の絶縁膜に設けられた第１の開口部と、前
記第１の開口部内および前記第２の絶縁膜の上に設けら
れたバンプと、前記第２の絶縁膜に設けられ且つ前記電
極パッドを露出させるための第２の開口部とを具備する
ことを特徴としている。
【０００９】また、半導体基板の上に設けられた第１の
絶縁膜と、前記第１の絶縁膜の上に設けられ、前記半導
体基板に設けられた能動素子と電気的に接続された電極
パッドと、前記電極パッドの上に設けられた第２の絶縁
膜と、前記第２の絶縁膜に設けられた第１の開口部と、
前記第１の開口部内および前記第２の絶縁膜の上に設け
られたバンプと、前記第２の絶縁膜及び前記電極パッド
に連通して設けられ、前記第１の絶縁膜を露出させるた
めの第２の開口部とを具備している。 さらに、能動素子
を有する半導体基板と、前記半導体基板の上に設けられ
た第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、
前記能動素子と電気的に接続された電極パッドと、前記
電極パッドの上に設けられた第２の絶縁膜と、前記第２
の絶縁膜に設けられた第１の開口部と、前記第１の開口
部内および前記第２の絶縁膜の上に設けられたバンプ
と、前記第２の絶縁膜に設けられ且つ前記電極パッドを
露出させるための複数の第２の開口部とを具備してい
る。 前記第２の開口部は、前記電極パッドに連通して形
成され前記第１の絶縁膜を露出させる。 また、能動素子
を有する半導体基板と、前記半導体基板の上に設けられ
た第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、
前記能動素子と電気的に接続された電極パッドと、前記
電極パッドの上に設けられた第２の絶縁膜と、前記第２
の絶縁膜に設けられた第１の開口部と、前記第１の開口
部内および前記第２の絶縁膜の上に設けられたバンプ
と、前記第２の絶縁膜に設けられ、前記電極パッドを露
出させることにより前記電極パッドに生ずる歪を緩和す
るための第２の開口部とを具備している。 前記第２の開
口部は複数個形成されている。
【００１０】
【作用】この発明は、ＩＬＢの際、バンプに荷重がかか
ることにより、電極パッドに大きな応力が加わり、この
応力により電極パッドに歪が発生するが、第２の絶縁膜
に第２の開口部を設けることにより、電極パッドを露出
させているため、この露出している部分における電極パ
ッドが変形することにより、歪が緩和される。したがっ
て、電極パッド近傍における第１および第２の絶縁膜に
クラックが発生することがない。
【００１１】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【００１２】図１は、この発明の第１の実施例による半
導体装置における電極パッド部を示す平面図であり、図
２は、図１に示す２−２線に沿った断面図であり、図３
は、図１に示す３−３線に沿った断面図である。
【００１３】図２に示すように、図示せぬ半導体基板の
上には絶縁膜２１が設けられ、この絶縁膜２１の上には
Ａｌ電極パッド２２が設けられる。このＡｌ電極パッド
２２は、図１に示すように、前記半導体基板の上に設け
られた図示せぬ能動素子と信号配線２７によって電気的
に接続されている。前記Ａｌ電極パッド２２、信号配線
２７および絶縁膜２１の上には保護膜２３が堆積され
る。この保護膜２３の上には図示せぬ第１のレジスト膜
が設けられる。この第１のレジスト膜をマスクとしてエ
ッチングされることにより、前記保護膜２３には第１の
開口部２３ａおよび図３に示す第２の開口部２３ｂが設
けられる。この第１および第２の開口部２３ａ、２３ｂ
により前記Ａｌ電極パッド２２が露出される。
【００１４】この後、前記第１のレジスト膜は除去さ
れ、前記第１、第２の開口部２３ａ、２３ｂの内および
保護膜２３の上には図２に示すバリアメタル層２４が堆
積される。このバリアメタル層２４の上には図示せぬ第
２のレジスト膜が設けられる。この第２のレジスト膜を
マスクとして例えば電気メッキを行うことにより、前記
バリアメタル層２４の上には図１、図２に示すＡｕバン
プ２５が形成される。このＡｕバンプ２５は第１の開口
部２３ａの上に位置している。この後、前記第２のレジ
スト膜は除去される。次に、前記Ａｕバンプ２５をマス
クとしてバリアメタル層２４がエッチングされる。これ
により、図３に示すように、第２の開口部２３ｂにおい
て前記Ａｌ電極パッド２２が露出される。この後、Ａｕ
バンプ２５はＩＬＢにより図示せぬリ−ドと電気的に接
続される。
【００１５】上記のように製造された図１に示すＡｌ電
極パッド部は、前記保護膜２３に第１および第２の開口
部２３ａ、２３ｂが設けられており、この第２の開口部
２３ｂにおいてはＡｌ電極パッド２２が露出している。
前記第１の開口部２３ａの内および保護膜２３の上には
バリアメタル層２４が設けられており、このバリアメタ
ル層２４の上にはＡｕバンプ２５が設けられている。
【００１６】上記実施例によれば、ＩＬＢの際、Ａｕバ
ンプ２５に荷重がかかることにより、バリアメタル層２
４を介してＡｌ電極パッド２２に大きな応力が加わる。
この応力によりＡｌ電極パッド２２には歪が発生する。
この歪を緩和するために、第２の開口部２３ｂによって
露出している部分におけるＡｌ電極パッド２２は変形す
る。この結果、歪が緩和されることにより、Ａｌ電極パ
ッド２２の下およびＡｌ電極パッド２２間における絶縁
膜２１および保護膜２３にクラックが発生することを防
止できる。したがって、クラックの内に水が入り込むこ
とにより、電気的なリ−クを起こすことがない。また、
クラックの内に入り込んだ水により、Ａｌ電極パッド２
２が腐食することがない。図１、図２および図４は、こ
の発明の第２の実施例を示すものであり、第１の実施例
と同一部分には同一符号を付し、異なる部分についての
み説明する。
【００１７】図４に示すように、Ａｕバンプ２５をマス
クとして、バリアメタル層２４がエッチングされるとと
もに、第２の開口部２３ｂにおいて露出しているＡｌ電
極パッド２２がエッチングされる。
【００１８】上記第２の実施例においても第１の実施例
と同様の効果を得ることができ、しかも、第２の開口部
２３ｂにおいて露出しているＡｌ電極パッド２２を除去
しているため、Ａｌ電極パッド２２がさらに変形しやす
くなり、より歪を緩和する効果がある。
【００１９】図５は、この発明の第３の実施例による半
導体装置における電極パッド部を示す平面図であり、図
１と同一部分には同一符号を付し、異なる部分について
のみ説明する。
【００２０】第１のレジスト膜をマスクとしてエッチン
グされることにより、保護膜２３には第１の開口部２３
ａ、及び複数の第２の開口部２３ｂ〜２３ｄが設けられ
る。この第１の開口部２３ａ、及び複数の第２の開口部
２３ｂ〜２３ｄにより前記Ａｌ電極パッド２２が露出さ
れる。
【００２１】この後、Ａｕバンプ２５をマスクとしてバ
リアメタル層２４がエッチングされる。これにより、複
数の第２の開口部２３ｂ〜２３ｄにおいて前記Ａｌ電極
パッド２２が露出される。
【００２２】上記第３の実施例においても第１の実施例
と同様の効果を得ることができ、しかも、複数の第２の
開口部２３ｂ、２３ｃ、２３ｄを設けているため、さら
に歪を緩和する効果がある。
【００２３】尚、上記第３の実施例では、Ａｕバンプ２
５をマスクとしてバリアメタル層２４をエッチングして
いるが、Ａｕバンプ２５をマスクとしてバリアメタル層
２４をエッチングするとともに、複数の第２の開口部２
３ｂ〜２３ｄにおいて露出しているＡｌ電極パッド２２
をエッチングすることも可能である。また、保護膜２３
に複数の第２の開口部２３ｂ〜２３ｄを設けているが、
さらに開口部を信号配線２７近傍に設けることも可能で
ある。
【００２４】
【発明の効果】以上説明したようにこの発明によれば、
第２の絶縁膜に電極パッドを露出させるための第２の開
口部を設けている。したがって、電極パッド間の間隔が
狭くても、電極パッドの近傍にクラックが発生すること
を防止できる。
【図面の簡単な説明】
【図１】この発明の第１、第２の実施例による半導体装
置における電極パッド部を示す平面図。
【図２】この発明の第１、第２の実施例を示すものであ
り、図１に示す２−２線に沿った断面図。
【図３】この発明の第１の実施例を示すものであり、図
１に示す３−３線に沿った断面図。
【図４】この発明の第２の実施例を示すものであり、図
１に示す４−４線に沿った断面図。
【図５】この発明の第３の実施例による半導体装置にお
ける電極パッド部を示す平面図。
【図６】従来の半導体装置を示す平面図。
【図７】他の従来の半導体装置を示す平面図。
【図８】図７に示す８−８線に沿った拡大断面図。
【符号の説明】
21…絶縁膜、22…Ａｌ電極パッド、23…保護膜、23a …
第１の開口部、23b 、23c 、23d …第２の開口部、24…
バリアメタル層、25…Ａｕバンプ、27…信号配線。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の上に設けられた第１の絶縁
    膜と、 前記第１の絶縁膜の上に設けられ、前記半導体基板に設
    けられた能動素子と電気的に接続された電極パッドと、 前記電極パッドの上に設けられた第２の絶縁膜と、 前記第２の絶縁膜に設けられた第１の開口部と、 前記第１の開口部内および前記第２の絶縁膜の上に設け
    られたバンプと、 前記第２の絶縁膜に設けられ且つ前記電極パッドを露出
    させるための第２の開口部と、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 半導体基板の上に設けられた第１の絶縁
    膜と、 前記第１の絶縁膜の上に設けられ、前記半導体基板に設
    けられた能動素子と電気的に接続された電極パッドと、 前記電極パッドの上に設けられた第２の絶縁膜と、 前記第２の絶縁膜に設けられた第１の開口部と、 前記第１の開口部内および前記第２の絶縁膜の上に設け
    られたバンプと、前記第２の絶縁膜及び前記電極パッドに連通して設けら
    れ、前記第１の絶縁膜を露出させるための第２の開口部
    と、 を具備することを特徴とする半導体装置。
  3. 【請求項３】 能動素子を有する半導体基板と、 前記半導体基板の上に設けられた第１の絶縁膜と、 前記第１の絶縁膜の上に設けられ、前記能動素子と電気
    的に接続された電極パッドと、 前記電極パッドの上に設けられた第２の絶縁膜と、 前記第２の絶縁膜に設けられた第１の開口部と、 前記第１の開口部内および前記第２の絶縁膜の上に設け
    られたバンプと、 前記第２の絶縁膜に設けられ且つ前記電極パッドを露出
    させるための複数の第２の開口部と、 を具備することを特徴とする半導体装置。
  4. 【請求項４】 前記第２の開口部は、前記電極パッドに
    連通して形成され前記第１の絶縁膜を露出させることを
    特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 能動素子を有する半導体基板と、 前記半導体基板の上に設けられた第１の絶縁膜と、 前記第１の絶縁膜の上に設けられ、前記能動素子と電気
    的に接続された電極パッドと、 前記電極パッドの上に設けられた第２の絶縁膜と、 前記第２の絶縁膜に設けられた第１の開口部と、 前記第１の開口部内および前記第２の絶縁膜の上に設け
    られたバンプと、 前記第２の絶縁膜に設けられ、前記電極パッドを露出さ
    せることにより前記電極パッドに生ずる歪を緩和するた
    めの第２の開口部と、 を具備することを特徴とする半導体装置。
  6. 【請求項６】 前記第２の開口部が複数あることを特徴
    とする請求項５記載の半導体装置。
JP4150798A 1992-06-10 1992-06-10 半導体装置 Expired - Fee Related JP2718854B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4150798A JP2718854B2 (ja) 1992-06-10 1992-06-10 半導体装置
US08/073,510 US5329068A (en) 1992-06-10 1993-06-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4150798A JP2718854B2 (ja) 1992-06-10 1992-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH05343468A JPH05343468A (ja) 1993-12-24
JP2718854B2 true JP2718854B2 (ja) 1998-02-25

Family

ID=15504666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4150798A Expired - Fee Related JP2718854B2 (ja) 1992-06-10 1992-06-10 半導体装置

Country Status (2)

Country Link
US (1) US5329068A (ja)
JP (1) JP2718854B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5486657A (en) * 1994-06-09 1996-01-23 Dell Usa, L.P. Beveled edge circuit board with channeled connector pads
US5644475A (en) * 1994-09-30 1997-07-01 Allen-Bradley Company, Inc. Solder mask for a finger connector on a single in-line package module
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
US6653572B2 (en) * 2001-02-07 2003-11-25 The Furukawa Electric Co., Ltd. Multilayer circuit board
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
EP1519411A3 (en) 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2011165938A (ja) * 2010-02-10 2011-08-25 Denso Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461077A (en) * 1982-10-04 1984-07-24 General Electric Ceramics, Inc. Method for preparing ceramic articles having raised, selectively metallized electrical contact points
GB8625486D0 (en) * 1986-10-24 1986-11-26 British Telecomm Optical signal modulation device
JP2607906B2 (ja) * 1988-03-11 1997-05-07 三菱電線工業株式会社 回路基板
JPH0614596B2 (ja) * 1988-03-31 1994-02-23 日本碍子株式会社 セラミック多層配線基板の製造法
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures

Also Published As

Publication number Publication date
US5329068A (en) 1994-07-12
JPH05343468A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3287346B2 (ja) 半導体装置
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
JPH07183325A (ja) 円形の被露出領域を有するボンディング・パッドとその方法
JP2718854B2 (ja) 半導体装置
JPH04196552A (ja) 半導体装置およびその製造方法
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
EP0177251B1 (en) A semiconductor device having a reliable bonding pad structure
JP2674567B2 (ja) 半導体装置
JP4065876B2 (ja) パッド下の集積半導体構造
JP2004022653A (ja) 半導体装置
JP2001094228A (ja) 半導体装置の実装構造
JP3087819B2 (ja) はんだバンプ実装用端子電極形成方法
JPH0629296A (ja) バンプパッドを備える半導体装置
JP2559102B2 (ja) 半導体装置
JPH0536696A (ja) 半導体装置およびその製造方法
JPS63111651A (ja) 半導体装置
KR950000868B1 (ko) 반도체장치 및 그 제조방법
JPH0511661B2 (ja)
JP2806538B2 (ja) 集積回路装置
JP2994167B2 (ja) 半導体装置
JP2755032B2 (ja) 半導体装置
JP2596246B2 (ja) 半導体集積回路装置
KR20030016914A (ko) 반도체 장치의 솔더 범프 구조체 및 그 형성 방법
JPS59112638A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees