KR950000868B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950000868B1
KR950000868B1 KR1019910023176A KR910023176A KR950000868B1 KR 950000868 B1 KR950000868 B1 KR 950000868B1 KR 1019910023176 A KR1019910023176 A KR 1019910023176A KR 910023176 A KR910023176 A KR 910023176A KR 950000868 B1 KR950000868 B1 KR 950000868B1
Authority
KR
South Korea
Prior art keywords
electrode pad
semiconductor device
opening
electrode
external circuit
Prior art date
Application number
KR1019910023176A
Other languages
English (en)
Other versions
KR920013688A (ko
Inventor
세이이치 히라타
아키토 요시다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2402804A external-priority patent/JPH04216631A/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920013688A publication Critical patent/KR920013688A/ko
Application granted granted Critical
Publication of KR950000868B1 publication Critical patent/KR950000868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법
제 1 도는 본 발명의 제 1 실시예에 따른 반도체장치의 단면도.
제 2 도는 제 1 도의 내부리드를 생략한 반도체장치의 투시평면도.
제 3 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정 단면도.
제 4 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정 단면도.
제 5 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정 단면도.
제 6 도는 본 발명의 제 1 실시예에 따른 반도체장치의 따른 제조공정 단면도.
제 7 도는 본 발명에 따른 범프구조의 반도체장치의 평면도.
제 8 도는 본 발명의 제 2 실시예에 따른 반도체장치의 단면도.
제 9 도는 제 8 도의 본딩와이어를 생략한 반도체장치의 투시평면도.
제 10 도는 본 발명의 제 3 실시예에 따른 반도체장치의 투시평면도.
제 11 도는 본 발명의 제 3 실시예에 따른 반도체장치의 투시평면도.
제 12 도는 본 발명의 제 3 실시예에 따른 반도체장치의 투시평면도.
제 13 도는 본 발명의 제 4 실시예에 따른 반도체장치의 투시평면도.
제 14 도는 종래의 반도체장치의 단면도.
제 15 도는 제 14 도의 내부리드를 생략한 반도체장치의 투시평면도.
제 16 도는 종래의 본딩시의 작용을 설명하기 위한 반도체장치의 단면도.
제 17 도는 종래의 본딩시의 작용을 설명하기 위한 반도체장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체장치 2 : 전극패드
3,4 : 균열(크랙) 5 : 신호선
6 : 외부회로 접속수단연결용 개구(범프연결용 개구)
7 : 범프 8 : 배리어메탈
9 : 보호막 10 : 반도체소자
11 : 반도체기판 12 : 절연막
14 : 노출개구 15 : 내부리드
16 : 본딩와이어 17,18 : 레지스트막
[산업상의 이용분야]
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 ILB나 와이어본딩등을 실시할 대에 전극패드에 가해지는 힘을 풀어줄 수 있는 반도체장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
통상, LSI나 IC등의 반도체장치는 외부단자를 갖추고 있고, 반도체장치내의 반도체소자는 상기 외부단자에 의해 외부회로와 전기적으로 접속되어 있다. 상기 외부단자는 테이프캐리어의 외부리드를 이용하고자 하면, 리드프레임의 리드나 그밖의 수단 등을 이용한다. 상기 외부리드는 테이프캐리어의 내부리드와 연결되고, 내부리드는 반도체장치의 내부회로와 전기적으로 접속되도록 반도체장치의 표면에 형성되어 있는 전극 패드에 접속되며, 상기 리드프레임의 리드는 본딩와이어를 매개해 전극패드에 전극적으로 접속되어 있다. 따라서, 반도체장치가 최종적으로 수지등에 의해 피복ㆍ보호되더라도, 전극패드가 장시간 노출된 상태로 방치된다. 그런데, 전극패드의 재료는 대부분이 알루미늄 혹은 그의 합금으로 이루어지기 때문에 내습성이 나쁘며 부식되기 쉬운 결점이 있다. 이 때문에 종래에 절연보호막(이하, 보호막이라 칭함)을 표면에 형성하였지만, 전극패드는 내부리드 등의 외부회로 접속수단과 접속되지 않으면 안되기 때문에 필요에 따라 전극 패드부분의 보호막을 부분적으로 제거해서 이를 노출시킨 다음 외부회로 접속수단을 접속시키고 있었다. 이와 같이 보호막을 제거하는 방법도 여러 가지인 바, 일반적으로는 제조공정의 용이성을 고려해서 전극패드보다 큰 면적을 제거하는, 소위 외측제거방식이 수행되고 있지만, 이 방법에서는 전극패드가 노출되기 때문에 보호막의 역할이 거의 없어진다. 이 때문에, 전극패드를 필요한 부분만 부분적으로 노출시키는 내측제거방식이 수행되고 있고, 이로부터 전극패드가 충분히 보호되기 때문에 반도체장치의 특성을 열화시키는 것과 같은 문제가 없어지게 된다.
이하, 종래의 내측제거방식에 따른 반도체장치를 제 14 도 내지 제 17 도를 참조하여 설명한다.
본 발명에 따른 반도체장치로서 예시한 제 7 도와 같이, 특히 범프구조를 갖춘 반도체장치(1)는 반도체소자(10)와, 이 반도체소자(10)의 외주에 설치된 복수의 전극패드(2)를 갖추고, 상기 반도체소자(10)와 상기 전극패드(2)간은 신호선(5)에 의해 연결되어 있다.
제 14 도는 종래의 반도체장치의 전극패드 부분의 단면도로서, 상기 전극패드(2)는, 예컨대 ILB(Inner Lead Bonding)등에 의해 테이프캐리어의 내부리드(15)에 연결되는 것으로, 전극패드(2)와 내부리드(15)사이에서 신호의 교환과 전원전압의 공급이 수행되도록 되어 있다. 상기 ILB는 전극패드와 내부리드간을 범프로 연결하는 기술을 뜻한다.
이어, 종래의 반도체장치의 전극패드의 구조에 대해서 제 14 도 및 제 15 도를 참조하여 설명한다.
제 15 도는 제 14 도의 내부리드(15)를 제거한 투시평면도로서, 반도체장치(1)의 실리콘등의 반도체기판(11)상에 절연막(12)을 매개해서 전극패드(2)가 설치되고, 이 전극패드(2)는 보호막(9)으로 덮여 있다. 상기 보호막(9)에는 범프연결용 개구(6; 開口)가 형성되고, 상기 전극패드(2)상에 상기 범프연결용 개구(6)를 통해 범프(7)가 설치되는 바, 상기 범프(7)는 내부리드(15)와 전극패드(2)를 접속하는 것이고, 전극패드(2)와 범프(7)간에는 배리어메탈(8)이 설치되어 있다.
이상이 전극패드에 범프를 설치하고, 이 범프와 테이프캐리어의 내부리드를 접속하는 예에 관한 것이지만, 전극패드에 알루미늄이나 금등이 세선을 설치하는 와이어본딩법도 있다. 세선, 즉 본딩와이어의 타단은 리드프레임에 접속되고, 리드프레임에 형성된 단자는 반도체장치의 외부단자로 된다.
상기한 방식에 있어서, ILB장치에 의해 테이프캐리어의 내부리드(15)가 가열되고, 가압되면, 이에 가해지는 힘이 범프(7)에 전달되고, 상기 내부리드(15)로부터 범프(7)에 가해지는 힘은 배리어메탈(8)을 통해 전극패드(2)에 전달된다. 이 전극패드(2)에 전달되는 힘은 전극패드(2)의 모든 방향으로 전달되지만, 전극패드(2)의 측면 및 상면은 보호막(9)에 의한 힘의 전달이 저지되고, 주로 아래쪽으로 힘이 집중된다. 그리고, 상기 힘은 절연막(12)을 통해 반도체기판(11)측에 전달된다(제 17 도). 이 경우, 예컨대 제 16 도와 같이 인접한 전극패드(2)간의 간격이 좁으면, 상기 전극패드(2)에 가해지는 힘이 커지게 되고, 이 힘이 전극패드(2)의 아래쪽 절연막(12)에 균열(4)을 발생시키거나 각 전극패드(2)간에 균열(3)을 발생시킨다. 이상과 같은 본딩시의 힘이 작용이 제 16 도 및 제 17 도의 반도체장치의 단면도에 설명되어 있다.
이와 같이, 절연막(12)에 균열(3,4)이 발생하면, 상기 균열에 수분이 침입해서 전극패드(2)가 부식되어 전극패드(2)와 내부리드(15)간에 신호를 교환할 수 없는 경우가 발생하고, 또한 상기 균열에 침입한 수분에 의해 인접한 전극패드간에 전기적 누설이 발생한다. 상기 전극패드(2)로부터 절연막(12)을 통해 기판(11)에 전달되는 힘은 상기한 바와 같은 ILB에 있어서 내부리드(15)로부터 범프(7)에 가해지는 힘뿐만 아니라 리드프레임에 접속되는 본딩와이어로부터의 힘도 존재한다. 와이어본딩법은 반도체기판상의 전극패드와 리드프레임 등에 형성된 외부회로 접속단자간을 캐필라리(caillary)나 웨지(wedge)등의 본딩장치를 이용해서 본딩와이어등으로 접속하는 것인 바, 접속되는 금속끼리를 가압하고 열 또는 초음파진동 또는 양방법을 사용하여 접합하는 것으로, 결국 절연막에 전달되는 힘은 존재하게 된다.
이상과 같이, 전극패드를 보호막으로부터 노출시키는 방법으로서 외측제거방식에 대신하여 상기한 도면에서 설명한 내측제거방식을 채용하여도 본딩시에 가해지는 힘이 아래의 절연막에 집중되어 이 절연막에 균열을 발생시켜 파손시킨다는 결점이 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, ILB나 와이어본딩 등을 수행할 때에 절연막에 균열이 발생하지 않도록 하는 반도체장치 및 그 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 반도체기판을 피복시키는 절연보호막의 전극패드 주변 부분에 노출개구를 형성하고, 상기 전극패드의 측면을 외부에 노출시키는 것을 특징으로 한다.
본 발명에 따른 반도체장치는, 반도체소자가 형성된 반도체기판과, 이 반도체기판상에 형성된 절연막, 이 절연막상에 형성되어 상기 반도체소자와는 신호선에 의해 전기적으로 접속된 전극패드, 상기 반도체기판을 피복하되 상기 전극패드의 표면을 부분적으로 노출시키는 외부회로 접속수단연결용 개구와 상기 전극패드의 주변 부분에 형성되어 상기 전극패드의 측면을 외부에 노출시키는 노출개구를 갖춘 절연보호막 및, 상기 전극패드에 상기 외부회로 접속수단연결용 개구를 매개해 접속되는 외부회로 접속수단을 구비하여 구성된 것을 제 1 특징으로 한다.
여기서, 상기 외부회로 접속수단으로는 본딩와이어를 이용함이 가능하다.
또한, 반도체소자가 형성된 반도체기판과, 상기 반도체기판상에 형성된 절연보호막, 이 절연막상에 형성되고 상기 반도체소자와는 신호선에 의해 전기적으로 접속된 전극패드, 상기 반도체기판을 피복하고 상기 전극패드의 표면을 부분적으로 노출시킨 범프연결용 개구와 상기 전극패드의 주변에 형성되어 상기 전극패드의 측면을 외부에 노출시키는 노출개구를 갖춘 절연보호막, 상기 전극패드의 상기 범프연결용 개구를 매개해 형성된 범프 및, 이 범프에 접속된 내부리드를 구비하여 구성된 것을 제 2 특징으로 한다.
여기서, 상기 전극패드는 알루미늄 또는 그 합금으로 이루어져 상기 범프와는 배리어메탈을 매개해 상기 내부리드와 접속되어 있다. 또, 상기 노출개구는 상기 산호선이 형성되어 있는 부분을 제외하고 전극패드의 주변 부분을 에워사는 것이 가능하다. 또, 상기 노출개구는 상기 전극패드의 주변 부분을 완전하게 에워싸거나 상기 전극패드의 주변 부분을 에워싸도록 복수로 분할하는 것이 가능하다. 도, 상기 반도체기판상에는 복수의 상기 전극패드가 나란히 배치되어 있고, 상기 노출개구는 상기 전극패드의 주변 부분에 있어서, 인접하는 상기 전극패드와 마주보는 각 벽에만 형성시킬 수 있다. 또, 상기 반도체기판상에는 각변에 따라 복수의 상기 전극패드가 나란히 배치되어 있고, 상기 노출개구는 상기 나란히 배치되어 있는 전극패드간에 1개씩 형성시킬 수 있다. 또, 상기 노출개구의 길이는 상기 전극패드의 인접하는 전극패드와 마주보는 변보다도 길고, 상기 노출개구는 상기 전극패드의 마주보는 변에서 돌출되어 있다.
또한, 본 발명에 따른 반도체장치의 제조방법은, 반도체소자가 형성된 반도체기판상에 절연막을 형성하는 공정과, 이 절연막상에 상기 반도체소자와는 신호선에 의해 전기적으로 접속된 전극패드를 형성하는 공정, 상기 반도체기판을 피복하는 절연보호막을 형성하는 공정, 상기 전극패드의 표면을 부분적으로 노출시키는 외부회로 접속수단연결용 개구와 상기 전극패드의 주변 부분에 상기 전극패드의 측면을 외부에 노출시키는 노출개구를 동일의 에칭처리로 형성하는 공정, 및 상기 전극패드에 상기 외부회로 접속수단연결용 개구를 매개해 접속된 외부회로 접속수단을 설치하는 공정을 구비하여 이루어진 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 보호막의 노출개구를 형성함으로써 전극패드의 측면을 노출시킬 수 있기 때문에, ILB를 사용하여 범프를 매개로 내부리드를 전극패드에 연결하는 경우 또는 전극패드에 와이어본딩을 수행하는 경우 등에서 전극패드에 가해지는 힘을 전극패드의 변형에 의해 풀어줄 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
먼저, 제 1 도 내지 제 7 도를 참조하여 본 발명의 1실시예에 따른 반도체장치에 대해 설명한다.
제 1 도는 범프구조의 반도체장치의 단면도, 제 2 도는 그 내부리드를 생략한 투시평면도, 제 3 도 내지 제 5 도는 그 제조공정 단면도, 제 6 도는 따른 방법에 의한 반도체장치의 제조공정 단면도, 제 7 도는 본 발명에 따른 반도체장치의 평면도이다.
제 7 도에 나타낸 바와 같이, 본 발명에 따른 반도체장치는 반도체기판에 형성된 반도체소자(10)와 이 반도체소자(10)의 외주에 복수개 설치된 전극패드(2)를 갖추고 있으며, 전극패드(2)와 반도체소자(10)간은 신호선(5)에 의해 연결되어 있다.
그리고, 실리콘 반도체기판(11)에는 SiO2등으로 이루어진 절연막(12)이 형성되어 있고, 절연막(12)은 상기한 바와 같이 SiO2로 이루어진, 예컨대 필드산화막인 경우도 있다. 이 경우는 전극패드에 연결되는 신호선이 구성하는 배선이 반도체기판상의 제 1 배선층으로서 형성되지만, 이 신호선이 구성하는 배선이나 전극 패드는 상기한 바와 같이 제 1 배선층으로 형성하는 것에 한정되는 것은 아니다. 예컨대, BPSG나 불산의 과포화용액으로부터 석출된 LPDSiO2등을 층간절연막으로 이용하여 제 2 및 제 3 또는 그 이상의 배선층을 형성하고, 그 최상층을 전극패드에 연결하는 신호선이 구성하는 배선으로 하는 것도 가능하다.
또한, 절연막(12)상에 형성되는 전극패드(2)는 알루미늄이나 그 합금을 이용하고 있는데, 동일재료로 이루어진 신호선(5)과 접속되어 있다(제 2 도). 기판(11)상에는 전극패드(2)나 신호선(5)등을 보호하도록 보호막(9)이 피복되어 있으되, 이는 예컨대 아래에 SiN막을 형성한 PSG/SiN복합막으로 이루어지고, 전극패드(2)상의 소정 영역(여기에서의 거의 중앙부)에 개구(6)를 갖추고 있다. 이 개구(6)는 외부회로 접속선을 전극패드(2)에 접속시키고자 하는 것으로, 알루미늄 등으로 이루어진 전극패드(2)를 보호하고 그 내습성 등을 유지해야 할 필요가 있기 때문에 가능하면 작게 하는 것이 바람직하다. 본 실시예에서는 이 개구(6)가 범프연결용 개구로 된다. 범프(7)는 상기 개구(6)를 매개해 전극패드(2)에 접속되는 것으로서, 통상 금으로 이루어져 있다. 다라서, 전극패드(2)의 알루미늄 혹은 알루미늄합금이 상기 금과 접촉하면, 전자이동(Electro-migration)등에 의해 알루미늄이 확산되어 단선의 원인으로 된다.
여기서 이 확산을 방지하기 위해 양자간에는 배리어메탈(8)을 개재시키는 바, 상기 베리어메탈(8)은, 예컨대 Pb/Ni/Ti복합금속막 등과 같은 복수의 금속막으로 구성되어 있다. 그리고, 상기 범프(7)에는 ILB에 의해 테이프캐리어의 내부리드(15)가 접속되어 있고, 보호막(9)에는 신호선(5) 부분을 제외하고 전극패드(2)의 주위를 에워싸도록 노출개구(14)가 형성되어 잇다. 결국, 전극패드(2)의 측면이 노출되어 있다. 양자를 접합하는 방법으로서는 통상 양자의 위치를 일치시킨 후 ILB장치를 이용해서 가압 및 가열을 수행한다. 접합하는 방법으로서는, 통상 양자의 위치를 일치시킨 후 ILB장치를 이용해서 가압 및 가열을 수행한다. 이 장치가 범프(7)를 가압하면, 그 힘은 상부로부터 전극패드(2)에 전달되는데, 전극패드(2)의 측면이 상기와 같이 노출되어 있기 때문에 힘이 가해지면 전극패드(2)는 그 측면으로부터 바깥쪽으로 변형된다. 그리고 그 힘이 측면으로부터 바깥쪽으로 풀려져서 아래의 절연막(12)에 전달되는 힘이 적어지게 된다. 따라서, 상기 절연막(12)에 생기는 균열을 현저하게 감소시킬 수 있게 된다.
상기 베리어메탈(8)은 반드시 설치할 필요는 없다. 예컨대, 금속패드(2) 부분에 MoSi2나 TiSi2등의 실리사이드를 이용하면, 이들의 범프(7)의 금에는 확산되지 않기 때문에 배리어메탈은 필요하지 않게 된다. 상기 보호막(9)은 PSG/SiN복합막에 한정되지 않고, SiN/PSG복합막이나 단층 PSG막으로도 되며, 더욱이 불산의 포화용액으로부터 석출된 LPSiO2막을 포함한 복합막을 이용하는 것도 가능하다.
다음, 제 3 도 내지 제 5 도를 참조하여 본 실시예에 따른 반도체장치의 제조방법에 대해 설명한다.
먼저, 반도체기판(11)에 형성된 절연막(12)상에 상기 기판(11)내의 반도체소자와 신호선을 매개해 접속해 알루미늄 혹은 그 합금으로 이루어진 복수의 전극패드(2)를 패턴형성한 후, 반도체기판(11)에 SiN막 및 그 위에 PSG막을 순차CVD법 등으로 퇴적시켜 PSG/SiN복합막으로 이루어진 보호막(9)을 형성한다. 보호막(9)은 전극패드(2)도 피복하고 있다. 이러한 보호막(9)에 형성되는 범프연결용 개구(6) 및 노출개구(14)는 PEP(Photo Engravement Process)에 의해 형성된다.
즉, 상기 보호막(9)을 레지스트막(17)으로 피복하고, 이 레지스트막(17)에 대해 전극패드(2)의 거의 중앙 부분 및 그 주변부분을 에칭 등으로 개구한다(제 3 도). 그리고, 통상의 에칭기술을 이용하여 노출되어 있는 보호막(9)을 CDE(Chemical Dry Etching)등으로 에칭제거하여 상기 범프연결용 개구(6)와 노출개구(14)를 동시에 형성한다. 이 노출개구(14)를 형성함으로써 전극패드(2)의 측면이 노출된다. 그 후, 레지스트막(17)을 제거한 다음 전극패드(2) 및 그 주변을 포함하는 보호막(9)상에 배리어메탈(8)을 형성한다. 이 배리어메탈(8)은, 예컨대 전극패드(2)와 직접 접하는 제 1 층에 Ti막, 제 2 층에 Ni막, 그리고 금의 범프와 접하게 될 제 3 층에는 Pd막을 적층하여 형성한다(제 4 도). 그후, 다시 반도체기판(11)상에 레지스트막(18)을 형성하여 배리어메탈(8)을 피복하고, 범프연결용 개구(6) 및 그 주변에 개구를 형성한다. 이 상태에서의 금의 전기도금을 수행하면, 그 개구내에는 금이 퇴적되어 금범퍼(7)가 배리어메탈(8)상에 형성되다. 그 후 레지스트막(18)을 제거하면, 베리어메탈(8)은 범프(7)부분 이외에서 노출된게 된다.
계속해서, 상기 범퍼(7)를 마스크로 이용해서 배리어메탈(8)을 습식에칭 등으로 선택적으로 에칭제거한다. 제 1 도에는 도시되지 않았지만, 이 에칭에서의 에칭액에 의해 알루미늄 혹은 그 합금을 재료로 하는 측면이 노출된 전극패드(2)가 근소하게 에칭되므로, 전극패드(2)의 측면은 극히 조금이지만, 보호막(9)의 노출개구(14)에 의해 내측으로 후퇴한다. 상기 전극패드의 에칭을 조금이라도 피하고자 할 경우에는 알루미늄 등의 전극패드 재료를 에칭하지 않는 에칭액을 이용하면 된다. 또한, 에칭기술의 하나로서 CDE를 이용해서 배리어메탈을 에칭해도 된다. 이와 같이 함으로써 범프구조의 반도체장치(1)가 형성된다(제 5 도). 이상의 방법에 의하면, 범프연결용 개구(6)와 노출개구(14)를 동일 레지스트막을 이용해서 동시에 형성함으로써 제조공정이 용이하게 된다. 그러나, 제 6 도의 제조공정도에 나타낸 바와 같이, 범프연결용 개구(6)와 노출개구(14)는 각각 별개의 레지스트막(17, 18)을 사용해서 별개의 공정으로 수행할 수도 있다.
상기 반도체장치에 테이프캐리어의 내부리드(15)를 설치하는 경우에, ILB로 반도체장치의 전극패드(2)에 상기 내부리드(15)를 집합한다. 이때, ILB장치에 의해 내부리드(15)로부터 범프(7)에 힘이 가해지게 되는바, 이 힘은 전극패드(2)의 거의 중앙에 전달되고, 이 중앙부에 힘이 가해지면, 전극패드(2)는 아래쪽이 凸형태로 되도록 변형된다.
그러나, 전극패드(2)의 측면은 외부에 노출되어 있기 때문에, 전극패드(2)는 주위의 보호막(9)등에 구속되는 일없이 자유롭게 변형되어 전극패드(2)에 가해지는 힘을 풀어줄 수 있게 된다. 즉, 제 14 도와 같이, 전극패드(2)가 보호막(9)에 의해 구속되면, 전극패드(2)의 거의 중앙부에 힘이 가해진 경우, 전극패드(2)가 자유롭게 변형될 수 없다. 이 때문에, 전극패드(2)에 가해지는 힘이 그대로 절연막(12)에 전달되어 절연막(12)에 균열이 발생한다.
다음에, 제 8 도 및 제 9 도를 참조하여 제 2 실시예를 설명한다.
제 8 도는 본딩와이어(16)를 갖춘 반도체장치의 단면도, 제 9 도는 그 본딩와이어(16)를 생략한 투시평면도로서, 상기한 실시예에서는 테이프 캐리어의 내부리드(14) 및 외부리드를 외부회로 접속수단으로서 이용했지만, 여기에서는 리드프레임 및 이에 접속되는 본딩와이어(16)를 외부회로 접속수단으로 하고 있다. 이 와이어본딩법에서는, 금이나 알루미늄등의 세선이 와이어로서 직접 전극패드에 접속되기 때문에, 범프(7)를 형성할 필요는 없다. 반도체소자를 형성한 실리콘반도체기판(11)에 SiO2등의 절연막(12)을 형성하고, 그 위에 반도체소자와 신호선(5)을 매개해 전기적으로 접속되는 전극패드(2)를 설치한 다음, 절연막(12)과 전극패드(2)를 보호막(9)으로 피복한다. 보호막(9)에는 전극패드(2)의 거의 중심부에 해당되는 위치에 외부회로 접속용 개구(6)가 형성되고, 전극패드(2)의 주변부에 해당하는 위치에 노출개구(14)가 형성되어 있어 전극패드(2)의 중심부 부근 및 측면이 노출되어 있다. 여기까지의 구성은 제 1 도 및 제 2 도에 나타낸 범프구조의 반도체장치와 같다. 그후, 알루미늄 등의 세선을 본딩와이어(16)로 이용하여 이 본딩와이어(16)를 캐필라리 등을 이용해서 노출되어 있는 전극패드(2)의 거의 중앙부에 접속시킨다. 여기에서 수행되는 와이어 본딩시의 인가압력에 의해 전극패드(2)가 위로부터 눌려지게 되어도, 그 힘은 전극패드(2)의 변형에 의해 측면방향으로 전달되기 때문에, 종래에 아래의 절연막(12)에 손상을 주려고 했던 힘은 상기 절연막(12)에 많이 전달되지 않는다.
다음에, 제 10 도 내지 제 12 도를 참조하여 제 3 실시예를 설명한다.
상기한 실시예에서는 보호막(9)에 형성된 전극패드(2)의 측면을 외부로 노출하기 위한 노출개구(14)가 전극패드(2)의 신호선(5) 부분을 제외한 주변부를 에워싸도록 형성되어 있다. 즉, 신호선(5) 부근에는 노출개구(14)가 형성되지 않는다. 이것은 범프(7)를 형성하는 공정에 있어서, 알루미늄계의 전극패드(2)와 금범프(7)간에 배리어메탈(8)을 형성하는데, 상기한 바와 같이 배리어메탈(8)이 불필요한 부분을 습식에칭등으로 에칭 제거할 때, 신호선(5) 부분에 노출개구(14)가 있으면, 신호선(5)의 알루미늄 혹은 그 합금도 동시에 에칭제거되어 버릴 염려가 있기 때문이다.
그러나, 제 10 도에 나타낸 바와 같이 전극패드(2)의 모든 주위에 노출개구(14)를 형성하면, 본딩시의 힘이 전극패드(2)이 각 전극패드(2)의 각 측면으로 균일하게 분산되어 특정 부분에 무리한 힘이 가해지지 않기 때문에 이러한 구성은 반도체장치의 양호한 특성을 유지하는데 필요하다.
여기서, 이와 같은 형상의 개구(14)를 이용하는 경우에는 상기한 바와 같은 배리어메탈(8)의 존재는 좋지 않기 때문에, 제 2 실시예와 같이 본딩와이어를 직접 전극패드(2)에 접속하는 본딩와이어(16)를 갖춘 구조의 반도체 장치에 적용하거나, 신호선(5)으로서 MoSi2나 TiSi2등과 같이 에칭에 내성이 있는 재료를 이용한 반도체 장치에 적용하면 된다.
그러나, 본래 보호막(패시베이션막)은 반도체 장치의 내습성을 유지하여 그 제반특성을 유지하기 위하여 형성되는 것이기 때문에, 부식되기 쉬운 알루미늄 등을 노출하는 것은 필요한 만큼만 최소한으로 그쳐야만 한다. 따라서, 제 11 도에 나타낸 바와 같이, 전극패드(2)의 각 주변에 하나로 연결된 개구로 하지 않고 각 변마다 적당한 길이의 개구(14)를 복수개 형성하여 선택적으로 전극패드(2)의 측면을 노출시킬 수도 있다. 물론, 본딩시의 힘을 피하는 작용을 유지하는 것은 필요조건이므로, 그 점을 주의하면 내습성을 충분히 유지하면서 본딩시에 가해지는 힘을 분산시킬 수 있게 된다. 이 경우에도, 본딩법이나 신호선(5)의 재료를 적절하게 선택하면, 신호선(5)이 있는 전극패드(2)의 주변에도 노출개구(14)를 설치하는 것이 가능하다.
제 12 도는, 특히 균열이 발생하기 쉬운 장소에 노출개구(14)를 한정시킨 것이다. 반도체장치의 고밀도, 고집적화가 진행됨에 따라 전극패드(2)간은 점점 좁아지고 있다. 현재, 예컨대 서로 이웃하는 2개의 전극패드(2) 및 그 사이의 거리는 100㎛정도로 되어 있지만, 그 간격은 80㎛, 60㎛으로 점점 좁아지고 있으며, 이에 따라 전극패드(2)간이 14㎛으로부터 6㎛정도로 더불어 좁아지고 있다. 다라서, 종래와 같이 노출개구(14)가 없으면, 본딩시의 응력이 전극패드(2)간의 절연막(12)에 미치는 영향이 한층 커지게 된다. 그 점에서, 본 제 12 도와 같이 보호막(9)에 형성된 노출개구(14)를 그 응력의 영향이 크게 정렬된 전극패드(2)가 서로 마주보는 변에 따라 형성된다. 결국, 노출개구(14)는 도면에 나타낸 전극패드(2)의 좌우의 변에 따라 형성된다. 그리고, 전극패드(2)가 상기 노출개구(14) 방향으로 충분히 변형될 수 있도록, 노출개구(14)는 전극패드(2)의 변보다 길어져서 전극패드(2)의 측면을 크게 노출시킨다.
다음에, 제 13 도를 참조하여 제 4 실시예를 설명한다.
제 12 도와 같이, 전극패드(2)의 양옆에 1쌍의 대응되는 노출개구(14)를 형성하면, 전극패드(2)가 정렬된 경우, 이 전극패드(2)간에는 평행으로 2개의 노출개구(14)가 형성되는 것으로 된다. 상기한 바와 같이 반도체장치의 고밀도, 고집적화에 따라서 전극패드(2)간의 거리는 짧아지게 되어야만 하기 때문에, 보호막(9)의 노출개구(14)를 전극패드(2)간에 2개 형성하는 것은 제조상 대단히 어렵다. 그 점에서, 본 실시예에서는 전극패드(2)간에는 1개의 노출개구(14)만을 배치한다. 이 개구도 상기 실시예와 동일하게 노출개구(14)의 길이를 전극패드(2)의 1변보다 길게 해서 노출개구(14)를 전극패드(2)의 상하의 변에서 돌출시켜 전극패드(2)의 변형을 용이하게 한다. 여기서, 전극패드(2)의 측면을 효과적으로 노출시키는 것이 가능하다면, 전극패드(2)간의 노출개구(14)는 1개이거나 2개이거나 같으며, 수가 적은 쪽이 형성하기 쉬운 이점은 있다.
제 13 도의 경우, 전극패드(2)간을 좁게 하는 것뿐만 아니라, 전극패드가 정렬되어 있는 방향의 전극패드(2)의 폭(이하, 패드폭으로 칭함)도 작게 해서 고밀도화를 도모하고 있다. 그러나, 도면의 상하 방향의 폭은 전극패드(2)가 그 상하 방향에 병행하지는 않기 때문에 고밀도화에 각별한 영향을 주지는 않는다. 그 점에서, 도면에 나타낸 상하 방향은 종래의 크기를 가능한 한 유지해서 ILB나 와이어본딩이 실시되기 쉽도록 되어 있다. 따라서, 상하 방향의 패드폭이 50㎛정도이고, 전극패드가 정렬되어 있는 방향의 패드폭이 25㎛ 이하로도 되기 때문에 본 실시예에서는 전극패드(2)의 형상이 거의 장방향으로 된다.
한편, 본 발명이 적용되는 반도체장치의 반도체재료는 Si 및 GaAs등 기존의 어떠한 재료도 이용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 보호막에 형성된 노출개구에 의해 전극패드의 측면이 외부로 노출되기 때문에 ILB에 의해 범프를 매개해 테이프캐리어의 내부리드를 전극패드에 접합하는 경우나 와이어본딩법에 의해 본딩와이어를 전극패드에 접합하는 경우 등에서 전극패드에 가해지는 힘을 전극패드의 변형에 의해 전극패드의 측면방향으로 풀어줄 수 있게 된다. 이 때문에, 전극패드로부터 아래의 절연막측에 힘이 집중되는 일이 없으므로 상기 절연막 중앙에서의 균열의 발생을 효과적으로 방지할 수 있게 된다.

Claims (11)

  1. 반도체소자(10)가 형성된 반도체기판(11)과, 이 반도체기판(11)상에 형성된 절연막(12), 이 절연막(12)상에 형성되어 상기 반도체소자(10)와는 신호선(5)에 의해 전기적으로 접속된 전극패드(2), 상기 반도체기판(11)을 피복하되 상기 전극패드(2)의 표면을 부분적으로 노출시키는 외부회로 접속수단연결용 개구(6) 및 상기 전극패드(2)의 주변 부분에 형성되어 상기 전극패드(2)의 측면을 외부에 노출시키는 노출개구(14)를 갖춘 절연보호막(9) 및, 상기 전극패드(2)에 상기 외부회로 접속수단연결용 개구(6)를 매개해 접속되는 외부회로 접속수단을 구비하여 구성된 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 외부회로 접속수단이 본딩와이어(16)인 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 외부회로 접속수단이 상기 외부회로 접속수단 연결용 개구(6)를 매개해서 상기 전극패드(2)상에 형성된 범프(7)와, 이 범프(7)에 접속된 내부리드(15)인 것을 특징으로 하는 반도체장치.
  4. 제 3 항에 있어서, 상기 전극패드(2)는 알루미늄 또는그 합금으로 이루어지면서 상기 범프(7)와는 배리어메탈(8)을 매개해 상기 내부리드(15)와 접속되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서, 상기 노출개구(14)는 상기 신호선(5)이 형성되어 있는 부분을 제외하고 상기 전극패드(2)의 주변 부분을 에워싸고 있는 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서, 상기 노출개구(14)는 상기 전극패드(2)의 주변 부분을 완전하게 에워싸고 있는 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서, 상기 노출개구(14)는 상기 전극패드(2)의 주변 부분을 에워싸도록 복수로 분할되어 형성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제 1 항에 있어서, 상기 반도체기판(11)상에는 복수의 상기 전극패드(2)가 나란히 배치되어 있고, 상기 노출개구(14)는 상기 전극패드(2)의 주변 부분에 있어 인접한 상기 전극패드(2)와 마주보는 각 변에 형성되어 있는 것을 특징으로 하는 반도체장치.
  9. 제 1 항에 있어서, 상기 반도체기판(11)상에는 각 변에 다라 복수의 상기 전극패드(2)가 나란히 배치되어 있고, 상기 노출개구(14)는 상기 나란히 배치되어 있는 전극패드(2)간에 1개씩 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 8 항 또는 제 9 항 중 어느 한 항에 있어서, 상기 노출개구(14)의 길이는 상기 전극패드(2)가 인접하는 따른 전극패드(2)와 마주보는 변보다도 길어서 상기 노출개구(14)는 상기 전극패드(2)간의 마주보는 변에서 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  11. 반도체소자(10)가 형성된 반도체기판(11)상에 절연막(12)을 형성하는 공정과, 이 절연막(12)상에 상기 반도체소자(10)와는 신호선(5)에 의해 전기적으로 접속되는 전극패드(2)를 형성하는 공정, 상기 반도체기판(11)을 피복하는 절연보호막(9)을 형성하는 공정, 상기 전극패드(2)의 표면을 부분적으로 노출시키는 외부회로 접속수단연결용 개구(6)를 형성하는 공정, 상기 전극패드(2)의 주변 부분에 상기 전극패드(2)의 측면을 외부에 노출시키는 노출개구(14)를 형성하는 공정 및, 상기 전극패드(2)에 상기 외부회로 접속수단연결용 개구(6)를 매개해 접속되는 외부회로 접속수단(7,15; 16)을 설치하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
KR1019910023176A 1990-12-17 1991-12-17 반도체장치 및 그 제조방법 KR950000868B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2402804A JPH04216631A (ja) 1990-12-17 1990-12-17 半導体装置及びその製造方法
JP90-402804 1990-12-17
JP40448390 1990-12-20
JP90-404483 1990-12-20

Publications (2)

Publication Number Publication Date
KR920013688A KR920013688A (ko) 1992-07-29
KR950000868B1 true KR950000868B1 (ko) 1995-02-02

Family

ID=26582903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023176A KR950000868B1 (ko) 1990-12-17 1991-12-17 반도체장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950000868B1 (ko)

Also Published As

Publication number Publication date
KR920013688A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
US5707894A (en) Bonding pad structure and method thereof
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
JP3387083B2 (ja) 半導体装置及びその製造方法
US7755205B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
KR100290193B1 (ko) 반도체장치및그제조방법
JP3616444B2 (ja) 半導体装置
JP4775007B2 (ja) 半導体装置及びその製造方法
JPS6149819B2 (ko)
US7393772B2 (en) Wirebond structure and method to connect to a microelectronic die
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
US6818539B1 (en) Semiconductor devices and methods of fabricating the same
JP2718854B2 (ja) 半導体装置
US7112881B2 (en) Semiconductor device
KR950000868B1 (ko) 반도체장치 및 그 제조방법
JP3281591B2 (ja) 半導体装置およびその製造方法
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JPH0536696A (ja) 半導体装置およびその製造方法
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JP3087819B2 (ja) はんだバンプ実装用端子電極形成方法
JPH08330310A (ja) 半導体装置
JP2806538B2 (ja) 集積回路装置
JPH04324958A (ja) 半導体装置
JPH08167634A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee