JPH04216631A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04216631A JPH04216631A JP2402804A JP40280490A JPH04216631A JP H04216631 A JPH04216631 A JP H04216631A JP 2402804 A JP2402804 A JP 2402804A JP 40280490 A JP40280490 A JP 40280490A JP H04216631 A JPH04216631 A JP H04216631A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- conductive layer
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に半導体チップのバンプ構造に関する
。
造方法に関し、特に半導体チップのバンプ構造に関する
。
【０００２】
【従来の技術】従来のワイヤボンディングに変わる新し
いボンディング技術としてＴＡＢ（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ） 技術が使用されている
。かかるＴＡＢ技術ではフィルムリードと半導体チップ
のパッドとを接続するために、パッド上にバンプを形成
することが不可欠である。
いボンディング技術としてＴＡＢ（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ） 技術が使用されている
。かかるＴＡＢ技術ではフィルムリードと半導体チップ
のパッドとを接続するために、パッド上にバンプを形成
することが不可欠である。
【０００３】従来のバンプの形成工程を図７（Ａ）〜図
７（Ｄ）の工程別断面図を参照して説明する。
７（Ｄ）の工程別断面図を参照して説明する。
【０００４】図７（Ａ）は、素子が形成されたシリコン
基板１上のバンプが形成されるべき部分に、シリコン酸
化膜（ＳｉＯ２ ）２が第１絶縁膜として形成され、こ
のシリコン酸化膜上にアルミニウムまたはアルミニウム
合金のパッド（電極）３及び配線８（図示せず）が導電
層として形成され、パッド３のバンプが形成されるべき
部分をマスクしてケイリン酸ガラス膜及びシリコン窒化
膜（ＰＳＧ／Ｓｉ３ Ｎ４ ）からなる絶縁膜（保護膜
）４を第２絶縁膜として形成した状態を示している。
基板１上のバンプが形成されるべき部分に、シリコン酸
化膜（ＳｉＯ２ ）２が第１絶縁膜として形成され、こ
のシリコン酸化膜上にアルミニウムまたはアルミニウム
合金のパッド（電極）３及び配線８（図示せず）が導電
層として形成され、パッド３のバンプが形成されるべき
部分をマスクしてケイリン酸ガラス膜及びシリコン窒化
膜（ＰＳＧ／Ｓｉ３ Ｎ４ ）からなる絶縁膜（保護膜
）４を第２絶縁膜として形成した状態を示している。
【０００５】次に、多層金属膜構成のバリアメタル層５
を被着する。例えば、第１層としてチタン（Ｔｉ）、第
２層としてニッケル（Ｎｉ）、パラジウム（Ｐｄ）をス
パッタ法により形成する。
を被着する。例えば、第１層としてチタン（Ｔｉ）、第
２層としてニッケル（Ｎｉ）、パラジウム（Ｐｄ）をス
パッタ法により形成する。
【０００６】このバリアメタル５にフォトリソグラフィ
工程とメッキ処理工程によりバンプを形成する。すなわ
ち、バリアメタル５にフォトレジスト６を厚く塗布し（
図７（Ｂ））、露光を行って図示しないガラスマスク上
のメッキパターンをフォトレジスト６に転写する。この
フォトレジスト６を現像してメッキすべき部分のフォト
レジストを除去する。バリアメタル５の第二層をウェー
ハ側の電極として電解メッキ法により、例えば金（Ａｕ
）メッキを行ってバンプ７を形成する（図７（Ｃ））。
工程とメッキ処理工程によりバンプを形成する。すなわ
ち、バリアメタル５にフォトレジスト６を厚く塗布し（
図７（Ｂ））、露光を行って図示しないガラスマスク上
のメッキパターンをフォトレジスト６に転写する。この
フォトレジスト６を現像してメッキすべき部分のフォト
レジストを除去する。バリアメタル５の第二層をウェー
ハ側の電極として電解メッキ法により、例えば金（Ａｕ
）メッキを行ってバンプ７を形成する（図７（Ｃ））。
【０００７】次に、フォトレジスト６を溶剤によって除
去し、金バンプをエッチングマスクとして、露出してい
るバリアメタル５をエッチングして除去する（図７（Ｄ
））。この後、ウェーハはチップに切断される。
去し、金バンプをエッチングマスクとして、露出してい
るバリアメタル５をエッチングして除去する（図７（Ｄ
））。この後、ウェーハはチップに切断される。
【０００８】こうして集積回路チップに形成されたバン
プとＴＡＢテープのリードとの接続はボンディングツー
ルによって行われる。
プとＴＡＢテープのリードとの接続はボンディングツー
ルによって行われる。
【０００９】第８図はボンディングを説明するための図
であり、第７図と対応する部分には同一符号を付し、か
かる部分の説明は省略する。
であり、第７図と対応する部分には同一符号を付し、か
かる部分の説明は省略する。
【００１０】同図において、図示しないボンディング装
置によって駆動されるボンディングツール５１は加熱さ
れており、ＴＡＢテープのリード５０とバンプ７の位置
合せが終了すると、リード５０上から下降し、リード５
０を押し下げてリード５０とバンプ７を接触させる。更
に、リード５０とバンプ７は加熱圧着により接合される
。接合が終了すると、ボンディングツール５１は元の位
置に上昇する。
置によって駆動されるボンディングツール５１は加熱さ
れており、ＴＡＢテープのリード５０とバンプ７の位置
合せが終了すると、リード５０上から下降し、リード５
０を押し下げてリード５０とバンプ７を接触させる。更
に、リード５０とバンプ７は加熱圧着により接合される
。接合が終了すると、ボンディングツール５１は元の位
置に上昇する。
【００１１】チップとリードのボンディングが終了した
後、チップ及びリード全体に保護樹脂が塗布されるので
、バリアメタル５、バンプ７の酸化等は抑制される。
後、チップ及びリード全体に保護樹脂が塗布されるので
、バリアメタル５、バンプ７の酸化等は抑制される。
【００１２】このようにして、集積回路チップとＴＡＢ
テープのリードとが接続される。
テープのリードとが接続される。
【００１３】
【発明が解決しようとする課題】しかしながら、ボンデ
ィングツール５１の加圧は、バンプ７及びバリアメタル
５を介してアルミ電極３を押し広げるように作用する。 このアルミ電極はシリコン酸化膜２と絶縁膜４間に挟持
されているので、加圧によって応力が両絶縁膜を広げる
ように作用し、図８の５２、５３に示すように、絶縁被
膜にクラックが発生する場合がある。
ィングツール５１の加圧は、バンプ７及びバリアメタル
５を介してアルミ電極３を押し広げるように作用する。 このアルミ電極はシリコン酸化膜２と絶縁膜４間に挟持
されているので、加圧によって応力が両絶縁膜を広げる
ように作用し、図８の５２、５３に示すように、絶縁被
膜にクラックが発生する場合がある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明にかかる半導体装置においては、素子形成後
の半導体基板上に形成された第１絶縁膜と、上記第１絶
縁膜上に所定のパターンで形成された電極及び配線とな
る導電層と、上記導電層の電極上に形成されたバンプと
を有する半導体装置において、上記第１絶縁膜及び上記
導電層上に上記導電層の電極部分において電極よりも広
く開口したパターンで形成された第２絶縁膜と、該開口
によって露出した導電層の上面及び側面の全てを被覆す
るバリアメタルとを備えることを特徴としている。
に、本発明にかかる半導体装置においては、素子形成後
の半導体基板上に形成された第１絶縁膜と、上記第１絶
縁膜上に所定のパターンで形成された電極及び配線とな
る導電層と、上記導電層の電極上に形成されたバンプと
を有する半導体装置において、上記第１絶縁膜及び上記
導電層上に上記導電層の電極部分において電極よりも広
く開口したパターンで形成された第２絶縁膜と、該開口
によって露出した導電層の上面及び側面の全てを被覆す
るバリアメタルとを備えることを特徴としている。
【００１５】また、本発明にかかる半導体装置の製造方
法においては、素子形成後の半導体基板上に第１絶縁膜
を形成する工程と、上記第１絶縁膜上に電極及び配線と
なる導電層を所定のパターンで形成する工程と、上記導
電層の上に上記導電層の電極部分で電極よりも広く開口
する開口部を有する第２絶縁膜を形成する工程と、上記
開口部における上記導電層を全て被覆し得るパターンで
上記開口部上にバリアメタルを形成する工程と、上記バ
リアメタルで被覆された上記導電層の電極上にバンプを
形成する工程と、を備えたことを特徴とする。
法においては、素子形成後の半導体基板上に第１絶縁膜
を形成する工程と、上記第１絶縁膜上に電極及び配線と
なる導電層を所定のパターンで形成する工程と、上記導
電層の上に上記導電層の電極部分で電極よりも広く開口
する開口部を有する第２絶縁膜を形成する工程と、上記
開口部における上記導電層を全て被覆し得るパターンで
上記開口部上にバリアメタルを形成する工程と、上記バ
リアメタルで被覆された上記導電層の電極上にバンプを
形成する工程と、を備えたことを特徴とする。
【００１６】
【作用】第２絶縁膜は、バンプが形成される導電層の電
極部分で電極より広く開口するので従来の如く第２絶縁
膜がバンプと電極間に挟持されず、ボンディングの際に
バンプを介して電極に印加される力が第２絶縁膜に作用
せず、加圧に起因するバンプ近傍の絶縁層へのクラック
の発生が減少する。
極部分で電極より広く開口するので従来の如く第２絶縁
膜がバンプと電極間に挟持されず、ボンディングの際に
バンプを介して電極に印加される力が第２絶縁膜に作用
せず、加圧に起因するバンプ近傍の絶縁層へのクラック
の発生が減少する。
【００１７】また、バリアメタルは第２絶縁層が開口し
た部分で、第２絶縁層に代わって露出した導電層の電極
及び配線を被覆して導電層がエッチングされるのを防止
すると共に一種の保護膜として機能する。
た部分で、第２絶縁層に代わって露出した導電層の電極
及び配線を被覆して導電層がエッチングされるのを防止
すると共に一種の保護膜として機能する。
【００１８】
【実施例】以下、図１〜図６を参照して本発明について
説明する。各図において第７図と対応する部分には同一
符号を付している。
説明する。各図において第７図と対応する部分には同一
符号を付している。
【００１９】図１（Ａ）は本発明にかかる実施例の集積
回路チップの平面図、図１（Ｂ）はそのＡ−Ａ′方向に
おける断面図である。この実施例においては、図１（Ａ
）に点線で示されるアルミまたはアルミ合金等の電極で
形成されたパッド３の面積よりも第２絶縁膜たる絶縁膜
４の開口部分の面積が大きく設定されており、絶縁膜４
はパッド３全体を被覆していない。また、パッド３及び
パッド３に接続される配線８の上面及び側面は共に絶縁
膜４の開口部分においてバリアメタル５ａによって全部
被覆されており、露出していない。
回路チップの平面図、図１（Ｂ）はそのＡ−Ａ′方向に
おける断面図である。この実施例においては、図１（Ａ
）に点線で示されるアルミまたはアルミ合金等の電極で
形成されたパッド３の面積よりも第２絶縁膜たる絶縁膜
４の開口部分の面積が大きく設定されており、絶縁膜４
はパッド３全体を被覆していない。また、パッド３及び
パッド３に接続される配線８の上面及び側面は共に絶縁
膜４の開口部分においてバリアメタル５ａによって全部
被覆されており、露出していない。
【００２０】従って、バンプ７とパッド３間には絶縁膜
４が介在せず、従来のバンプ７とパッド３間によって挟
持される絶縁膜４の構造は存在しない。
４が介在せず、従来のバンプ７とパッド３間によって挟
持される絶縁膜４の構造は存在しない。
【００２１】このようにバンプを形成する過程について
図２及び図３を参照して説明する。
図２及び図３を参照して説明する。
【００２２】図２は、図１（Ａ）のＢ−Ｂ′方向の工程
別断面図であり、断面方向は図７と対応している。図３
は、図１（Ａ）のＡ−Ａ′方向の工程別断面図である。
別断面図であり、断面方向は図７と対応している。図３
は、図１（Ａ）のＡ−Ａ′方向の工程別断面図である。
【００２３】図２（Ａ）及び図３（Ａ）は、素子が形成
されたシリコン基板１上のバンプが形成されるべき部分
に、シリコン酸化膜（ＳｉＯ２ ）２が第１絶縁膜とし
て形成され、このシリコン酸化膜上にアルミニウムまた
はアルミニウム合金のパッド（電極）３及び配線８（図
示せず）が導電層として形成され、パッド３のバンプが
形成されるべき部分をマスクしてケイリン酸ガラス膜及
びシリコン窒化膜（ＰＳＧ／Ｓｉ３ Ｎ４ ）からなる
絶縁膜（保護膜）４を第２絶縁膜として、パッド３部分
においてパッド３から離れた位置まで絶縁膜４を広く開
口するように形成した状態を示している。
されたシリコン基板１上のバンプが形成されるべき部分
に、シリコン酸化膜（ＳｉＯ２ ）２が第１絶縁膜とし
て形成され、このシリコン酸化膜上にアルミニウムまた
はアルミニウム合金のパッド（電極）３及び配線８（図
示せず）が導電層として形成され、パッド３のバンプが
形成されるべき部分をマスクしてケイリン酸ガラス膜及
びシリコン窒化膜（ＰＳＧ／Ｓｉ３ Ｎ４ ）からなる
絶縁膜（保護膜）４を第２絶縁膜として、パッド３部分
においてパッド３から離れた位置まで絶縁膜４を広く開
口するように形成した状態を示している。
【００２４】次に、多層金属膜構成のバリアメタル層を
被着する。第１層５ａとして、例えば、チタン（Ｔｉ）
をスパッタ法により形成する（図２（Ｂ）及び図３（Ｂ
））。
被着する。第１層５ａとして、例えば、チタン（Ｔｉ）
をスパッタ法により形成する（図２（Ｂ）及び図３（Ｂ
））。
【００２５】この第１層の金属膜５ａの内、絶縁膜４の
開口部に形成されたパッド３及びパッド３と接続する配
線８を被覆している部分のみを残す。このため、バリア
メタルの第１層５ａにフォトレジストを塗布し、第１金
属膜５ａをエッチングするための露光を行って図示しな
いガラスマスク上のエッチングパターンをフォトレジス
トに転写し、現像してパッド３及び接続配線８をマスク
する。絶縁膜４の開口部以外の第１金属膜バリアメタル
５ａをエッチングして除去し、残っているレジストパタ
ーンを溶剤で除去する。
開口部に形成されたパッド３及びパッド３と接続する配
線８を被覆している部分のみを残す。このため、バリア
メタルの第１層５ａにフォトレジストを塗布し、第１金
属膜５ａをエッチングするための露光を行って図示しな
いガラスマスク上のエッチングパターンをフォトレジス
トに転写し、現像してパッド３及び接続配線８をマスク
する。絶縁膜４の開口部以外の第１金属膜バリアメタル
５ａをエッチングして除去し、残っているレジストパタ
ーンを溶剤で除去する。
【００２６】次いで、バリアメタルの第２金属膜５ｂと
して、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）等を、例
えば、スパッタ法により形成する（図２（Ｃ）及び図３
（Ｃ））。
して、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）等を、例
えば、スパッタ法により形成する（図２（Ｃ）及び図３
（Ｃ））。
【００２７】バリアメタル５ｂにフォトレジスト６を厚
く塗布し、図示しないガラスマスク上のメッキパターン
をフォトレジスト６に転写する。このフォトレジスト６
を現像してメッキすべき部分のフォトレジストを除去す
る。バリアメタルの第２金属膜５ｂをウェーハ側の電極
として電解メッキ法により、例えば金（Ａｕ）メッキを
行ってバンプ７を形成する（図２（Ｄ）及び図３（Ｄ）
）。
く塗布し、図示しないガラスマスク上のメッキパターン
をフォトレジスト６に転写する。このフォトレジスト６
を現像してメッキすべき部分のフォトレジストを除去す
る。バリアメタルの第２金属膜５ｂをウェーハ側の電極
として電解メッキ法により、例えば金（Ａｕ）メッキを
行ってバンプ７を形成する（図２（Ｄ）及び図３（Ｄ）
）。
【００２８】次に、バンプをエッチングマスクとして、
第２金属膜５ｂに対するエッチングレートの高いエッチ
ング溶液で第２金属膜５ｂを選択的にエッチングし、除
去する。
第２金属膜５ｂに対するエッチングレートの高いエッチ
ング溶液で第２金属膜５ｂを選択的にエッチングし、除
去する。
【００２９】こうすると、絶縁膜４の開口部分において
パッド３及び配線８の導電層を被覆する共に（５ａ）、
パッド３とバンプを接合する（５ａ及び５ｂ）バリアメ
タルが形成される（図２（Ｅ）及び図３（Ｅ））。
パッド３及び配線８の導電層を被覆する共に（５ａ）、
パッド３とバンプを接合する（５ａ及び５ｂ）バリアメ
タルが形成される（図２（Ｅ）及び図３（Ｅ））。
【００３０】上記工程において、バリアメタルの第１金
属膜５ａによってパッド３部分を被覆するのはウェーハ
全体からバリアメタルの第２金属膜５ｂを除去する工程
（例えば、図２（Ｅ）及び図３（Ｅ）、図７（Ｄ））に
おいて、アルミニウム合金等からなるパッド３及び配線
８がエッチングされるのを防止するためである。また、
バリアメタル５ａは湿気等に対する導電層のいわゆる保
護膜としても機能する。こうして、本発明によれば、バ
ンプ以外の部分のバリアメタルを全部除去する従来のバ
ンプ形成工程に対し、バリアメタルの第１層をエッチン
グするための工程を従来の工程に追加するだけで、バン
プ近傍の絶縁膜開口部分がバリアメタルによって被覆さ
れた構成を得ることが可能になる。
属膜５ａによってパッド３部分を被覆するのはウェーハ
全体からバリアメタルの第２金属膜５ｂを除去する工程
（例えば、図２（Ｅ）及び図３（Ｅ）、図７（Ｄ））に
おいて、アルミニウム合金等からなるパッド３及び配線
８がエッチングされるのを防止するためである。また、
バリアメタル５ａは湿気等に対する導電層のいわゆる保
護膜としても機能する。こうして、本発明によれば、バ
ンプ以外の部分のバリアメタルを全部除去する従来のバ
ンプ形成工程に対し、バリアメタルの第１層をエッチン
グするための工程を従来の工程に追加するだけで、バン
プ近傍の絶縁膜開口部分がバリアメタルによって被覆さ
れた構成を得ることが可能になる。
【００３１】図４は、バリアメタル５ａの他の被着例を
示しており、絶縁層４の開口部分の縁の外側にまでバリ
アメタル５ａが被覆されている。
示しており、絶縁層４の開口部分の縁の外側にまでバリ
アメタル５ａが被覆されている。
【００３２】こうすると、より耐湿性に優れたデバイス
を得ることが可能となる。
を得ることが可能となる。
【００３３】図５は、本発明の他の実施例であり、絶縁
開口部に複数のパッドを設けて、各パッド上にバンプを
形成している。パッド３及び配線８は金属膜５ａによっ
て被覆され、隣接する金属膜５ａ同士は短絡を防ぐため
一定の間隔があけられている。 このようにすると、
従来の絶縁被膜４がパッド毎に開口される構造（図７（
Ｄ））に比して、パッド同士の間隔を短くすることが可
能となり、少ない面積により多くのパッドを形成するこ
とが可能となる利点がある。
開口部に複数のパッドを設けて、各パッド上にバンプを
形成している。パッド３及び配線８は金属膜５ａによっ
て被覆され、隣接する金属膜５ａ同士は短絡を防ぐため
一定の間隔があけられている。 このようにすると、
従来の絶縁被膜４がパッド毎に開口される構造（図７（
Ｄ））に比して、パッド同士の間隔を短くすることが可
能となり、少ない面積により多くのパッドを形成するこ
とが可能となる利点がある。
【００３４】図６は、図５（Ｂ）のパッド同士の間に絶
縁層４を介在させた例を示している。こうすると、隣接
するバリアメタル５ａ相互間の絶縁性を向上させること
が可能である。
縁層４を介在させた例を示している。こうすると、隣接
するバリアメタル５ａ相互間の絶縁性を向上させること
が可能である。
【００３５】
【発明の効果】以上説明したように本発明の半導体装置
及びその製造方法によれば、パッド形成部分の絶縁層を
パッド面よりも広く開口し、この開口部分で露出するパ
ッド及びパッドに接続される配線の上面及び側面の全部
をバリアメタルで覆うようにしたので、パッドとバンプ
間に絶縁膜を挟持する構造を回避出来、ボンディングの
際の絶縁膜へのクラックの発生を減少することが可能と
なる。また、複数のパッドをより近接して配置すること
も可能となる利点がある。
及びその製造方法によれば、パッド形成部分の絶縁層を
パッド面よりも広く開口し、この開口部分で露出するパ
ッド及びパッドに接続される配線の上面及び側面の全部
をバリアメタルで覆うようにしたので、パッドとバンプ
間に絶縁膜を挟持する構造を回避出来、ボンディングの
際の絶縁膜へのクラックの発生を減少することが可能と
なる。また、複数のパッドをより近接して配置すること
も可能となる利点がある。
【図１】本発明の第一実施例を示す構造図。
【図２】本発明の第一実施例の工程別断面図（図１のＡ
−Ａ′方向）。
−Ａ′方向）。
【図３】本発明の第一実施例の工程別断面図（図１のＢ
−Ｂ′方向）。
−Ｂ′方向）。
【図４】本発明の第二実施例を示す構造図。
【図５】本発明の第三実施例を示す構造図。
【図６】本発明の第四実施例を示す断面図。
【図７】従来の方法を示す工程別断面図。
【図８】従来方法の問題点を示す説明図。
１ シリコン基板
２ シリコン酸化膜
３ パッド（アルミニウム電極）
４ 絶縁膜
５ バリアメタル
６ フォトレジスト
７ バンプ
８ 配線
Claims (6)
- 【請求項１】素子形成後の半導体基板上に形成された第
１絶縁膜と、前記第１絶縁膜上に所定のパターンで形成
された電極及び配線となる導電層と、前記導電層の電極
上に形成されたバンプとを有する半導体装置において、
前記第１絶縁膜及び前記導電層上に前記導電層の電極部
分において電極よりも広く開口したパターンで形成され
た第２絶縁膜と、該開口によって露出した導電層の上面
及び側面の全てを被覆するバリアメタル層とを備えるこ
とを特徴とする半導体装置。 - 【請求項２】前記バリアメタル層は、前記電極よりも大
きくかつ前記第２絶縁膜の開口よりも小さいパターンで
形成されることを特徴とする請求項１記載の半導体装置
。 - 【請求項３】前記バリアメタル層は、前記第２絶縁膜の
開口の縁を含むパターンで形成されることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】前記第２絶縁膜の開口部分には複数の電極
が形成され、前記バリアメタル層は各電極毎に形成され
かつ隣接するバリアメタル層同士が接触しないパターン
で形成されることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】素子形成後の半導体基板上に第１絶縁膜を
形成する工程と、前記第１絶縁膜上に電極及び配線とな
る導電層を所定のパターンで形成する工程と、前記導電
層の上に前記導電層の電極部分で電極よりも広く開口す
る開口部を有する第２絶縁膜を形成する工程と、前記開
口部における前記導電層を全て被覆し得るパターンで前
記開口部上にバリアメタルを形成する工程と、前記バリ
アメタルで被覆された前記導電層の電極上にバンプを形
成する工程と、を備えたことを特徴とする半導体装置の
製造方法。 - 【請求項６】素子形成後の半導体基板上に第１絶縁膜を
形成する工程と、前記第１絶縁膜上に電極及び配線とな
る導電層を所定のパターンで形成する工程と、前記導電
層の上に前記導電層の電極部分で電極よりも広く開口す
る開口部を有する第２絶縁膜を形成する工程と、前記開
口部における前記導電層を全て被覆し得るパターンで前
記開口部上に第１金属膜を形成する工程と、前記第２絶
縁膜及び前記第１金属膜上に第２金属膜を被覆する工程
と、前記第１及び第２金属膜によって被覆された前記導
電層の電極上にバンプを形成する工程と、前記バンプを
マスクとして前記第２金属膜を選択的にエッチングする
工程とを備えたことを特徴とする半導体装置の製造方法
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402804A JPH04216631A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置及びその製造方法 |
| KR1019910023176A KR950000868B1 (ko) | 1990-12-17 | 1991-12-17 | 반도체장치 및 그 제조방법 |
| US07/920,304 US5291374A (en) | 1990-12-17 | 1991-12-17 | Semiconductor device having an opening and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402804A JPH04216631A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216631A true JPH04216631A (ja) | 1992-08-06 |
Family
ID=18512594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2402804A Pending JPH04216631A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216631A (ja) |
-
1990
- 1990-12-17 JP JP2402804A patent/JPH04216631A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH04216631A (ja) | 半導体装置及びその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPS6322464B2 (ja) | ||
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP6836615B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0974099A (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| KR100523298B1 (ko) | 금 범프가 형성된 반도체 칩과 그 제조방법 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| US20060211232A1 (en) | Method for Manufacturing Gold Bumps | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 |