KR100523298B1 - 금 범프가 형성된 반도체 칩과 그 제조방법 - Google Patents

금 범프가 형성된 반도체 칩과 그 제조방법 Download PDF

Info

Publication number
KR100523298B1
KR100523298B1 KR1019980040976A KR19980040976A KR100523298B1 KR 100523298 B1 KR100523298 B1 KR 100523298B1 KR 1019980040976 A KR1019980040976 A KR 1019980040976A KR 19980040976 A KR19980040976 A KR 19980040976A KR 100523298 B1 KR100523298 B1 KR 100523298B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor chip
aluminum pad
palladium
forming
Prior art date
Application number
KR1019980040976A
Other languages
English (en)
Other versions
KR20000021727A (ko
Inventor
권용환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980040976A priority Critical patent/KR100523298B1/ko
Publication of KR20000021727A publication Critical patent/KR20000021727A/ko
Application granted granted Critical
Publication of KR100523298B1 publication Critical patent/KR100523298B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process

Abstract

본 발명은 반도체 칩이 실장 수단에 직접 부착되기에 적합하도록 알루미늄 패드의 상부에 금 범프가 형성된 반도체 칩과 그 제조 방법에 관한 것으로서, 반도체 칩은 알루미늄 패드가 형성된 반도체 칩, 반도체 칩의 주표면에 형성된 패시베이션층, 알루미늄 패드와 접합되도록 티타늄텅스텐(TiW)층과 팔라듐(PD)층이 적층되어 형성된 확산 장벽층, 및 확산 장벽층의 상부에 형성된 금 범프를 갖는 것을 특징으로 하며, 그 제조방법은 ⒜알루미늄 패드가 주표면에 형성된 반도체 칩을 준비하는 단계, ⒝알루미늄 패드가 노출되는 부분을 갖도록 하여 반도체 칩의 주표면 전체에 패시베이션막을 형성하는 단계, ⒞반도체 칩의 주표면 전체에 TiW층과 팔라듐층을 차례로 형성하는 단계, ⒟포토레지스트막을 반도체 칩의 전면에 형성하고 사진 식각을 진행하여 알루미늄 패드의 상부에 팔라듐층을 노출시킨 후 팔라듐층의 상부에 금 범프를 형성하는 단계, ⒠포토레지스트막을 식각하여 제거하는 단계, 및 ⒡팔라듐층과 TiW층을 알루미늄 패드 상부 영역만 남아 있도록 식각하는 단계를 포함하는 것을 특징으로 한다. 금 범프의 하부에 위치한 팔라듐층과 TiW층은 과수 및 왕수에 대한 식각에 의해 금 범프 하부로 들어가는 측면 식각량이 종래의 Ti층과 니켈층 및 팔라듐층보다 크지 않아 약 50㎛ 이하의 미세 피치로 형성된 알루미늄 패드를 갖는 칩에 적용할 수 있는 전단력을 가질 수 있다.

Description

금 범프가 형성된 반도체 칩과 그 제조방법{Semiconductor chip having Au bump and manufacturing method thereof}
본 발명은 반도체 칩의 범프 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩이 실장 수단에 직접 부착되기에 적합하도록 알루미늄 패드의 상부에 금 범프가 형성된 반도체 칩과 그 제조 방법에 관한 것이다.
고기능과 고밀도 실장에 대한 요구가 더욱 가속화됨에 따라 이에 부응하기 위하여 플립 칩(flip chip) 접속 기술을 이용한 패키지와 소위 칩 스케일 패키지(CSP; Chip Scale Package) 또는 칩 사이즈 패키지(Chip Size Package)라 불리는 형태의 패키지가 등장하게 되었으며, 최근 들어 그 응용범위가 더욱 확대되고 있는 실정이다. 더불어 베어 칩(bare chip)을 인쇄회로기판(Printed Circuit Board)에 금속 개재물인 범프를 이용하여 직접 접속하는 형태인 DCA(Direct Chip Attach)나 MCM(Multi Chip Module)과 같은 모듈도 속속 등장하고 있다.
플립 칩 기술을 적용하기 위해서는 우선 베어 칩의 알루미늄 패드 위에 기판과의 접속단자로 연결시킬 수 있는 금속 매개물로서 범프(bump)가 형성되어 있어야 한다. 이러한 범프를 형성하는 방법으로는 증기 증착(evaporation)법, 전기 도금(electroplating)법, 무전해 도금법, 스크린 프린팅(screen printing)법 및 전사법 등이 있고, 각 공정의 장단점에 따라 선택되고 있으며, 가장 일반적인 방법으로 현재 전기 도금법이 많이 사용되고 있다.
알루미늄 패드 위에 범프를 형성하기 위해서는 범프를 형성하기 전에 알루미늄 패드 위에 충분한 접착력 및 산화막 형성을 방지하기 위한 일련의 금속막을 적층하는 것이 필요하여, 이를 BLM(Ball Limiting Metallurgy) 또는 UBM(Under Bump Metal, 이하 "확산 장벽층"이라 한다)이라 한다. UBM을 적층하는 방법으로 전기 도금법 또는 증착법이 많이 이용되고 있다. UBM은 크게 접착층 또는 장벽층, 젖음성이 좋게 하는 젖음층과 산화를 막기 위한 산화막층으로 구성된다.
도 1은 종래 기술에 따른 금 범프 형성 방법에 따라 반도체 칩 상에 범프가 형성된 상태를 나타낸 단면도이다.
도 1을 참조하면, 반도체 칩(31)에는 알루미늄 패드(32)가 형성되어 있으며, 알루미늄 패드(32)의 소정 영역을 제외한 반도체 칩(31)의 상면 전체에 실리콘 산화막(SiO2) 또는 질화 실리콘막(Si3N4)으로 패시베이션층(passivation layer;33)이 형성되어 반도체 칩(31)을 보호하고 있다.
그리고, 알루미늄 패드 위에는 티타늄층(34)과 니켈층(35) 및 팔라듐층(36)이 차례로 적층되어 있으며, 이 3개의 층을 일컬어 UBM이라 한다. 티타늄층(34)은 실리콘 질화막 및 알루미늄과의 밀착성이 우수하여 접합이 잘 이루어지도록 하기 위해 형성되고, 니켈층(35)은 전기 도금을 위한 전도막과 확산 방지 역할을 하기 위해 형성되며, 팔라듐층(36)은 금속의 산화보호막 역할을 하기 위해 형성된다.
그러나, 상기와 같은 구조를 갖게 될 경우에는 알루미늄 패드가 미세피치를 갖고 있을 경우 범프를 제조하는 과정에서 불량이 발생될 수 있다. UBM을 구성하는 티타늄층과 니켈층 및 팔라듐층은 금 범프가 형성되기 전에는 반도체 칩의 상면 전체에 걸쳐 형성되어 있다가 금 범프가 형성된 이후에 식각되는데, 이때 알루미늄 패드의 피치가 미세하여 범프 밑으로 들어가는 측면 식각량이 많아서 범프를 지탱하는 면적이 크게 감소된다. 약 50㎛ 이하의 패드 피치를 갖는 제품에 있어서는 상기 구조를 갖는 반도체 칩의 적용이 어렵다. 더욱이 범프 표면 변색 등으로 2차 식각이 이루어질 경우에는 니켈 및 팔라듐의 추가적인 측면 식각량이 더욱 많아져 범프를 지탱하는 면적이 더욱 크게 감소되어 범프 전단력이 크게 감소된다. 이는 후속으로 이어지는 공정에서 불량 발생의 요인이다.
따라서 본 발명의 목적은 알루미늄 패드의 미세피치화에 적용되어 결합력과 견고성을 유지할 수 있는 범프가 형성된 반도체 칩과 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 금 범프가 형성된 반도체 칩은,
알루미늄 패드가 형성된 반도체 칩, 반도체 칩의 주표면에 형성된 패시베이션층, 알루미늄 패드와 접합되도록 티타늄텅스텐(TiW)층과 팔라듐층이 적층되어 형성된 확산 장벽층, 및 확산 장벽층의 상부에 형성된 금 범프를 갖는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 금 범프가 형성된 반도체 칩의 그 제조 방법은,
⒜알루미늄 패드가 주표면에 형성된 반도체 칩을 준비하는 단계;
⒝알루미늄 패드가 노출되는 부분을 갖도록 하여 반도체 칩의 주표면 전체에 패시베이션막을 형성하는 단계;
⒞반도체 칩의 주표면 전체에 TiW층과 팔라듐층을 차례로 형성하는 단계;
⒟포토레지스트막을 반도체 칩의 전면에 형성하고 사진 식각을 진행하여 알루미늄 패드의 상부에 팔라듐층을 노출시킨 후 팔라듐층의 상부에 금 범프를 형성하는 단계;
⒠포토레지스트막을 식각하여 제거하는 단계; 및
⒡팔라듐층과 티타늄텅스텐층을 알루미늄 패드 상부 영역만 남아 있도록 식각하는 단계;
를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 금 범프가 형성된 반도체 칩과 그 제조방법을 보다 상세하게 설명하고자 한다.
도 2내지 도 5는 본 발명에 따른 금 범프 형성 방법의 공정도이다.
도 2를 참조하면, 먼저 주표면에 소정의 집적회로가 형성되어 그와 연결된 알루미늄 패드(12)가 형성되어 있는 반도체 칩(11)을 준비한다.
그리고, 반도체 칩(11)의 주표면은 알루미늄 패드(12)의 소정 영역이 노출되도록 하여 패시베이션층(13)으로 보호되고 있다. 이 패시베이션층(13)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)으로 형성된다.
준비된 알루미늄 패드(12)가 형성된 반도체 칩(11)의 주표면 전체, 즉 패시베이션층(13)의 상부와 알루미늄 패드(12)의 노출된 부분에까지 티타늄텅스텐층(14)을 형성하고, 그 위에 다시 팔라듐층(15)을 형성한다. 알루미늄 패드(12)위에 적층되는 티타늄텅스텐층(14)은 패시베이션층(13)을 구성하는 실리콘 산화막이나 실리콘 질화막과 알루미늄 패드(12)의 알루미늄과 밀착성이 우수하고 전기전도성 또한 우수한 물질이다. 그리고, 팔라듐층(15)은 전기전도성 및 산화방지 효과가 우수한 물질이다. 여기서, 티타늄텅스텐층(14)과 팔라듐층(15)은 확산 장벽층이 된다.
도 3을 참조하면, 티타늄텅스텐층(14)과 팔라듐층(15)으로 구성되는 확산 장벽층이 형성된 다음에는 포토레지스트층(16)을 팔라듐층(15) 위에 전체적으로 형성한다. 그리고, 사진식각 공정에 의해 알루미늄 패드(12)의 상부에 대응되는 영역을 개방시키고, 그 개방된 영역에 금 도금 공정을 통하여 금 범프(17)를 형성한다.
도 4를 참조하면, 금 범프(17)가 형성되고 나면 포토레지스트층(도 3의 16)을 제거한다. 포토레지스트층이 제거되면 팔라듐층(15) 위에 금 범프(17)만 남게 된다.
도 5를 참조하면, 금 범프(17)를 형성한 후에 티타늄텅스텐층(14)과 팔라듐층(15)을 알루미늄 패드(12)의 상부 영역만이 남도록 식각하여 제거한다. 노출된 팔라듐층(15)을 왕수를 이용하여 습식 식각(wet etching) 방법으로 제거하고 이어서 티타늄텅스텐층(14)을 50℃의 과수로서 습식 식각을 행하여 제거한다.
이와 같이 제조되는 금 범프(17)가 형성된 반도체 칩(11)은 알루미늄 패드(12)의 소정 부분이 노출되도록 패시베이션층(13)이 형성되어 있고, 알루미늄 패드(12)의 상부에 티타늄텅스텐층(14)과 팔라듐층(15)으로 구성되는 UBM이 형성되어 있으며, 팔라듐층(15)의 상부에 금 범프(17)가 형성된 구조를 갖는다.
이상과 같은 본 발명에 의한 금 범프를 갖는 반도체 칩과 그 제조방법에 따르면, 금 범프의 하부에 위치한 팔라듐층과 티타늄텅스텐층은 과수 및 왕수에 대한 식각에 의해 금 범프 하부로 들어가는 측면 식각량이 종래의 티타늄층과 니켈층 및 팔라듐층보다 크지 않다. 따라서 금 범프를 지탱하는 티타늄텅스텐층과 팔라듐층의 면적이 크게 줄지 않으므로 약 50㎛ 이하의 미세 피치로 알루미늄 패드를 갖는 칩에 적용될 수 있는 금 범프의 전단력을 가질 수 있다. 그리고, 티타늄텅스텐층과 팔라듐층으로 이루어지는 UBM은 2층 구조를 갖고 있기 때문에 금속 증착 공정의 비용 절감을 할 수 있는 이점(利點)이 있다.
도 1은 종래 기술에 따른 금 범프 형성 방법에 따라 반도체 칩 상에 범프가 형성된 상태를 나타낸 단면도,
도 2내지 도 5는 본 발명에 따른 금 범프 형성 방법의 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11,31; 반도체 칩 12,32; 알루미늄 패드
13,33; 패시베이션층 14; 티타늄텅스텐(TiW)층
15,36; 팔라듐(Pd)층 16; 포토레지스트(photo resist)층
17,37; 금 범프(Au bump) 34; 티타늄(Ti)층
35; 니켈(Ni)층

Claims (2)

  1. ⒜알루미늄 패드가 주표면에 형성된 반도체 칩을 준비하는 단계;
    ⒝알루미늄 패드가 노출되는 부분을 갖도록 하여 반도체 칩의 주표면 전체에 패시베이션막을 형성하는 단계;
    ⒞반도체 칩의 주표면 전체에 TiW층과 팔라듐층을 차례로 형성하는 단계;
    ⒟포토레지스트막을 반도체 칩의 전면에 형성하고 사진 식각을 진행하여 알루미늄 패드의 상부에 팔라듐층을 노출시킨 후 팔라듐층의 상부에 금 범프를 형성하는 단계;
    ⒠포토레지스트막을 식각하여 제거하는 단계; 및
    ⒡팔라듐층과 TiW층을 알루미늄 패드 상부 영역만 남아 있도록 식각하는 단계;를 포함하는 것을 특징으로 하는 범프가 형성된 반도체 칩 제조방법.
  2. 제 1항에 있어서, 상기 반도체 칩은 알루미늄 패드의 피치가 약 50㎛이하인 것을 특징으로 하는 반도체 칩 제조방법.
KR1019980040976A 1998-09-30 1998-09-30 금 범프가 형성된 반도체 칩과 그 제조방법 KR100523298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040976A KR100523298B1 (ko) 1998-09-30 1998-09-30 금 범프가 형성된 반도체 칩과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040976A KR100523298B1 (ko) 1998-09-30 1998-09-30 금 범프가 형성된 반도체 칩과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000021727A KR20000021727A (ko) 2000-04-25
KR100523298B1 true KR100523298B1 (ko) 2006-03-03

Family

ID=19552646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040976A KR100523298B1 (ko) 1998-09-30 1998-09-30 금 범프가 형성된 반도체 칩과 그 제조방법

Country Status (1)

Country Link
KR (1) KR100523298B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620911B1 (ko) * 2004-11-11 2006-09-13 한국전자통신연구원 반도체 소자의 골드 범프 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108950A (en) * 1987-11-18 1992-04-28 Casio Computer Co., Ltd. Method for forming a bump electrode for a semiconductor device
JPH06302604A (ja) * 1993-02-18 1994-10-28 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
KR19980039944A (ko) * 1996-11-28 1998-08-17 김광호 반도체 장치의 범프(Bump) 형성방법
KR19990086478A (ko) * 1998-05-28 1999-12-15 김영환 반도체장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108950A (en) * 1987-11-18 1992-04-28 Casio Computer Co., Ltd. Method for forming a bump electrode for a semiconductor device
JPH06302604A (ja) * 1993-02-18 1994-10-28 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
KR19980039944A (ko) * 1996-11-28 1998-08-17 김광호 반도체 장치의 범프(Bump) 형성방법
KR19990086478A (ko) * 1998-05-28 1999-12-15 김영환 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR20000021727A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US7960272B2 (en) Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7417311B2 (en) Semiconductor device and method of fabricating the same
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US20070087544A1 (en) Method for forming improved bump structure
US20060006544A1 (en) Method of forming a micro solder ball for use in C4 bonding process
JP2003224158A (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP2007317979A (ja) 半導体装置の製造方法
JP3651346B2 (ja) 半導体装置およびその製造方法
KR100887475B1 (ko) 반도체 패키지 및 그 제조방법
US20020031880A1 (en) Circuit probing contact pad formed on a bond pad in a flip chip package
US8568822B2 (en) Apparatus and method incorporating discrete passive components in an electronic package
US7906424B2 (en) Conductor bump method and apparatus
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
JP3402086B2 (ja) 半導体装置およびその製造方法
US20040089946A1 (en) Chip size semiconductor package structure
US6566762B1 (en) Front side coating for bump devices
US7365429B2 (en) Semiconductor device and method for manufacturing the same
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법
KR100712548B1 (ko) 부양된 메탈라인을 갖는 웨이퍼 레벨 패키지 및 그 제조방법
KR100455678B1 (ko) 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법
JP2000164617A (ja) チップサイズパッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee