JP3548814B2 - 突起電極の構造およびその形成方法 - Google Patents
突起電極の構造およびその形成方法 Download PDFInfo
- Publication number
- JP3548814B2 JP3548814B2 JP10480096A JP10480096A JP3548814B2 JP 3548814 B2 JP3548814 B2 JP 3548814B2 JP 10480096 A JP10480096 A JP 10480096A JP 10480096 A JP10480096 A JP 10480096A JP 3548814 B2 JP3548814 B2 JP 3548814B2
- Authority
- JP
- Japan
- Prior art keywords
- protruding electrode
- forming
- resist layer
- plating resist
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Description
【０００１】
【発明の属する技術分野】
この発明は突起電極の構造およびその形成方法に関する。
【０００２】
【従来の技術】
例えばＣＯＧ(Chip On Glass)方式と呼ばれる半導体チップの実装技術では、半導体チップを回路基板上に搭載している。この場合、半導体チップに設けられた突起電極を回路基板上の接続パッドにボンディングしている。したがって、半導体チップには突起電極を設ける必要がある。
【０００３】
次に、従来のこのような突起電極の形成方法について図８〜図１１を順に参照しながら説明する。まず、図８に示すように、シリコン基板１上に接続パッド２が形成され、接続パッド２の周辺部を含むシリコン基板１の上面に酸化シリコンや窒化シリコンなどからなる絶縁膜（パッシベーション膜）３が形成され、接続パッド２の周辺部以外の部分が絶縁膜３に形成された開口部４を介して露出されたものを用意する。次に、図９に示すように、上面全体に下地金属層としての拡散防止層５および接着層６を形成する。次に、接続パッド２に対応する部分を除く部分における接着層６の上面にメッキレジスト層７を形成する。したがって、この状態では、接続パッド２に対応する部分におけるメッキレジスト層７には開口部８が形成されている。次に、接着層６をメッキ電流路として電解メッキを行うことにより、メッキレジスト層７の開口部８内における接着層６の上面に突起電極９を形成する。次に、メッキレジスト層７を剥離すると、図１０に示すようになる。次に、図１１に示すように、突起電極９をマスクとして接着層６および拡散防止層５の不要な部分をウェットエッチングあるいはドライエッチングにより除去する。かくして、突起電極９の形成が終了する。
【０００４】
【発明が解決しようとする課題】
ところで、従来のこのような突起電極の形成方法では、図１１に示すように、突起電極９の平面サイズを絶縁膜３の開口部４の平面サイズよりも大きくしているが、これは、突起電極９をマスクとして接着層６および拡散防止層５の不要な部分をウェットエッチングあるいはドライエッチングにより除去する際に、接続パッド２がエッチャントによって侵食されあるいはダメージを受けるのを回避するためである。この結果、突起電極９の平面サイズが比較的大きくなり、この突起電極９を図示しない回路基板上の接続パッドに加圧を伴ってボンディングする際に、比較的大きな圧力が必要となる。しかしながら、突起電極９は絶縁膜３の開口部４を介して露出された接続パッド２上およびその周囲における絶縁膜３上に形成されているので、突起電極９に比較的大きな圧力が加わると、絶縁膜３の開口部４の周囲の部分に比較的大きな圧力がかかることになる。しかるに、絶縁膜（パッシベーション膜）３は一般に酸化シリコンや窒化シリコンなどのガラス質の比較的脆いものからなっているので、比較的大きな圧力がかかると、亀裂などが生じることがあり、半導体チップの信頼性が低下するという問題があった。また、絶縁膜３の開口部４を介して露出された接続パッド２の露出面にも比較的大きな圧力がかかり、亀裂や断線などが生じることがあり、これまた半導体チップの信頼性が低下するという問題があった。
この発明の課題は、突起電極を回路基板上の接続パッドなどに加圧を伴ってボンディングする際に、突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る突起電極の構造は、基板に形成された接続パッド上の所定の一部に形成された内部突起電極と、該内部突起電極及び前記接続パッド上を覆って形成された外部突起電極とからなり、該外部突起電極が前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とから構成されていることを特徴とするものである。請求項５記載の発明に係る突起電極の形成方法は、基板に形成された接続パッド上の所定の一部に内部突起電極を形成し、該内部突起電極及び前記接続パッド上を等方的に覆うことにより、前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とから構成される外部突起電極を形成するようにしたものである。
【０００６】
請求項１または５記載の発明によれば、突起電極を内部突起電極とこの内部突起電極を覆う外部突起電極とによって形成しているので、外部突起電極が内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置する上側突起電極部とから構成されることとなり、この結果外部突起電極の上側突起電極部を回路基板上の接続パッドなどに加圧を伴ってボンディングすることになる。この場合、外部突起電極の上側突起電極部の平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部および内部突起電極によって分散され、したがって外部突起電極下および内部突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることができる。
【０００７】
【発明の実施の形態】
図１〜図５はそれぞれこの発明の一実施形態における突起電極の各形成工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態における突起電極の構造をその形成方法と併せ説明する。
【０００８】
まず、図１に示すように、シリコン基板１１上にアルミニウムなどからなる接続パッド１２が形成され、接続パッド１２の周辺部を含むシリコン基板１１の上面に酸化シリコンや窒化シリコンなどからなる絶縁膜（パッシベーション膜）１３が形成され、接続パッド１２の周辺部以外の部分が絶縁膜１３に形成された開口部１４を介して露出されたものを用意する。
【０００９】
次に、図２に示すように、上面全体にチタン−タングステン合金やクロムなどからなる拡散防止層１５および金、銅、ニッケルなどからなる接着層１６をスパッタリング法や真空蒸着法などにより成膜する。次に、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分を除く部分における接着層１６の上面に第１メッキレジスト層１７を形成する。したがって、この状態では、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分における第１メッキレジスト層１７には開口部１８が形成されている。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第１メッキレジスト層１７の開口部１８内における接着層１６の上面に金、銅、ニッケルなどからなる内部突起電極１９を形成する。この後、第１メッキレジスト層１７を剥離する。
【００１０】
次に、図３に示すように、接続パッド１２に対応する部分を除く部分における接着層１６の上面に第２メッキレジスト層２０を形成する。したがって、この状態では、接続パッド１２に対応する部分における第２メッキレジスト層２０には開口部２１が形成されている。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第２メッキレジスト層２０の開口部２１内における接着層１６および内部突起電極１９の上面に金、銅、ニッケル、半田などからなる外部突起電極２２を形成する。この場合、第２メッキレジスト層２０の開口部２１内においてメッキが等方的に堆積されることにより、外部突起電極２２は内部突起電極１９を等方的に覆うように形成される。したがって、外部突起電極２２は、平面サイズが接続パッド１２の平面サイズと同じ大きさの下側突起電極部２２ａと、平面サイズが絶縁膜１３の開口部１４の平面サイズよりも小さい大きさの上側突起電極部２２ｂとからなる２段構造となる。この後、第２メッキレジスト層２０を剥離すると、図４に示すようになる。次に、図５に示すように、外部突起電極２２をマスクとして接着層１６および拡散防止層１５の不要な部分をアルゴンガスプラズマによるドライエッチングあるいはウェットエッチングにより除去する。かくして、内部突起電極１９と外部突起電極２２とからなる突起電極が形成される。
【００１１】
このように、突起電極を内部突起電極１９とこの内部突起電極１９を等方的に覆う外部突起電極２２とによって形成しているので、外部突起電極２２が、内部突起電極１９の周囲に位置する平面サイズの大きい下側突起電極部２２ａと、内部突起電極１９の上方に位置する平面サイズの小さい上側突起電極部２２ｂとから構成される２段構造となり、この結果外部突起電極２２の上側突起電極部２２ｂを図示しない回路基板上の接続パッドなどに加圧を伴ってボンディングすることになる。この場合、外部突起電極２２の上側突起電極部２２ｂの平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部２２ａおよび内部突起電極によって分散されることになる。したがって、外部突起電極２２下および内部突起電極１９下の絶縁膜１３や接続パッド１２に過大な圧力がかからないようにすることができる。この結果、ボンディング時に絶縁膜１３に亀裂が生じたり接続パッド１２に亀裂や断線が生じたりすることがなく、半導体チップの信頼性を高めることができる。
【００１２】
ここで、好ましい金属材料の組合わせの一例としては、拡散防止層１５をチタン−タングステン合金、接着層１６を金、内部突起電極１９を金、外部突起電極２２を金でそれぞれ構成した場合があげられる。次に、各部の寸法の具体的な一例について説明する。接続パッド１２の厚さは２〜３μｍ、平面サイズは１２０×１２０μｍ2〜１５０×１５０μｍ2である。絶縁膜１３の厚さは２〜３μｍ、開口部１４の平面サイズは１００×１００μｍ2〜１１０×１１０μｍ2である。拡散防止層１５の厚さは０．５〜０．６μｍ、接着層１６の厚さは０．２〜０．３μｍである。内部突起電極１９の高さは１０〜２０μｍ、平面サイズは３０×３０μｍ2〜４０×４０μｍ2である。第１メッキレジスト層１７の厚さは内部突起電極１９の高さと同じかそれ以上であればよい。外部突起電極２２の高さは３０〜５０μｍ、下側突起電極部２２ａの平面サイズは１２０×１２０μｍ2〜１５０×１５０μｍ2、上側突起電極部２２ｂの平面サイズは５０×５０μｍ2〜７０×７０μｍ2である。第２メッキレジスト層２０の厚さは下側突起電極部２２ａの高さと同じかそれ以上であればよい。
【００１３】
なお、上記実施形態では、図５に示すように、内部突起電極１９とこの内部突起電極１９を等方的に覆う外部突起電極２２とによって突起電極を形成した場合について説明したが、これに限らず、例えば図６に示す他の実施形態のように、外部突起電極２２の上側突起電極部２２ｂの上面に上部突起電極２３を形成するようにしてもよい。この場合、上部突起電極２３の平面サイズは上側突起電極部２２ｂの平面サイズと同じかそれ以下とする。次に、上部突起電極２３の形成方法の一例について説明すると、まず図３に示すように、外部突起電極２２を形成した後、図７に示すように、第２メッキレジスト層２０および外部突起電極２２の上面に、上部突起電極２３を形成すべき箇所に開口部２５を有した第３メッキレジスト層２４を形成する。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第３メッキレジスト層２４の開口部２５内における上側突起電極部２２ｂの上面に金、銅、ニッケル、半田などからなる上部突起電極２３を形成する。この後、第３および第２メッキレジスト層２４、２０を剥離し、次いで外部突起電極２２をマスクとして接着層１６および拡散防止層１５の不要な部分をエッチングにより除去すると、図６に示す突起電極が形成される。このように、第２メッキレジスト層２０を残したままで第３メッキレジスト層２４を形成すると、形成工程数を少なくすることができるが、第２メッキレジスト層２０を剥離した後に、第３メッキレジスト層２４を形成するようにしてもよいことはもちろんである。なお、この場合の好ましい金属材料の組合わせの一例としては、内部突起電極１９および外部突起電極２２を金、上部突起電極２３を金よりも軟らかい半田でそれぞれ構成した場合があげられる。
【００１４】
また、上記実施形態では、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分に内部突起電極１９を形成した場合について説明したが、これに限らず、外部突起電極２２の上側突起電極部２２ｂの形成位置が絶縁膜１３の開口部１４に対応する位置となる条件を満たせば、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部以外の所定の一部に対応する部分に内部突起電極１９を形成してもよい。さらに、上部突起電極２３をメッキによって形成した場合について説明したが、これに限らず、転写方式を用いて形成するようにしてもよい。
【００１５】
【発明の効果】
以上説明したように、この発明によれば、外部突起電極の上側突起電極部の平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部および内部突起電極によって分散され、したがって外部突起電極下および内部突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることができ、この結果ボンディング時に絶縁膜に亀裂が生じたり接続パッドに亀裂や断線が生じたりすることがなく、半導体チップの信頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における突起電極の形成に際し、当初用意したものの断面図。
【図２】図１に続く形成工程の断面図。
【図３】図２に続く形成工程の断面図。
【図４】図３に続く形成工程の断面図。
【図５】図４に続く形成工程の断面図。
【図６】この発明の他の実施形態における突起電極の構造を説明するために示す断面図。
【図７】図６に示す突起電極の形成方法の一例を説明するために示す断面図。
【図８】従来の突起電極の形成に際し、当初用意したものの断面図。
【図９】図８に続く形成工程の断面図。
【図１０】図９に続く形成工程の断面図。
【図１１】図１０に続く形成工程の断面図。
【符号の説明】
１１ シリコン基板
１２ 接続パッド
１３ 絶縁膜
１４ 開口部
１５ 拡散防止層
１６ 接着層
１９ 内部突起電極
２２ 外部突起電極
２２ａ 下側突起電極部
２２ｂ 上側突起電極部
【発明の属する技術分野】
この発明は突起電極の構造およびその形成方法に関する。
【０００２】
【従来の技術】
例えばＣＯＧ(Chip On Glass)方式と呼ばれる半導体チップの実装技術では、半導体チップを回路基板上に搭載している。この場合、半導体チップに設けられた突起電極を回路基板上の接続パッドにボンディングしている。したがって、半導体チップには突起電極を設ける必要がある。
【０００３】
次に、従来のこのような突起電極の形成方法について図８〜図１１を順に参照しながら説明する。まず、図８に示すように、シリコン基板１上に接続パッド２が形成され、接続パッド２の周辺部を含むシリコン基板１の上面に酸化シリコンや窒化シリコンなどからなる絶縁膜（パッシベーション膜）３が形成され、接続パッド２の周辺部以外の部分が絶縁膜３に形成された開口部４を介して露出されたものを用意する。次に、図９に示すように、上面全体に下地金属層としての拡散防止層５および接着層６を形成する。次に、接続パッド２に対応する部分を除く部分における接着層６の上面にメッキレジスト層７を形成する。したがって、この状態では、接続パッド２に対応する部分におけるメッキレジスト層７には開口部８が形成されている。次に、接着層６をメッキ電流路として電解メッキを行うことにより、メッキレジスト層７の開口部８内における接着層６の上面に突起電極９を形成する。次に、メッキレジスト層７を剥離すると、図１０に示すようになる。次に、図１１に示すように、突起電極９をマスクとして接着層６および拡散防止層５の不要な部分をウェットエッチングあるいはドライエッチングにより除去する。かくして、突起電極９の形成が終了する。
【０００４】
【発明が解決しようとする課題】
ところで、従来のこのような突起電極の形成方法では、図１１に示すように、突起電極９の平面サイズを絶縁膜３の開口部４の平面サイズよりも大きくしているが、これは、突起電極９をマスクとして接着層６および拡散防止層５の不要な部分をウェットエッチングあるいはドライエッチングにより除去する際に、接続パッド２がエッチャントによって侵食されあるいはダメージを受けるのを回避するためである。この結果、突起電極９の平面サイズが比較的大きくなり、この突起電極９を図示しない回路基板上の接続パッドに加圧を伴ってボンディングする際に、比較的大きな圧力が必要となる。しかしながら、突起電極９は絶縁膜３の開口部４を介して露出された接続パッド２上およびその周囲における絶縁膜３上に形成されているので、突起電極９に比較的大きな圧力が加わると、絶縁膜３の開口部４の周囲の部分に比較的大きな圧力がかかることになる。しかるに、絶縁膜（パッシベーション膜）３は一般に酸化シリコンや窒化シリコンなどのガラス質の比較的脆いものからなっているので、比較的大きな圧力がかかると、亀裂などが生じることがあり、半導体チップの信頼性が低下するという問題があった。また、絶縁膜３の開口部４を介して露出された接続パッド２の露出面にも比較的大きな圧力がかかり、亀裂や断線などが生じることがあり、これまた半導体チップの信頼性が低下するという問題があった。
この発明の課題は、突起電極を回路基板上の接続パッドなどに加圧を伴ってボンディングする際に、突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る突起電極の構造は、基板に形成された接続パッド上の所定の一部に形成された内部突起電極と、該内部突起電極及び前記接続パッド上を覆って形成された外部突起電極とからなり、該外部突起電極が前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とから構成されていることを特徴とするものである。請求項５記載の発明に係る突起電極の形成方法は、基板に形成された接続パッド上の所定の一部に内部突起電極を形成し、該内部突起電極及び前記接続パッド上を等方的に覆うことにより、前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とから構成される外部突起電極を形成するようにしたものである。
【０００６】
請求項１または５記載の発明によれば、突起電極を内部突起電極とこの内部突起電極を覆う外部突起電極とによって形成しているので、外部突起電極が内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置する上側突起電極部とから構成されることとなり、この結果外部突起電極の上側突起電極部を回路基板上の接続パッドなどに加圧を伴ってボンディングすることになる。この場合、外部突起電極の上側突起電極部の平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部および内部突起電極によって分散され、したがって外部突起電極下および内部突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることができる。
【０００７】
【発明の実施の形態】
図１〜図５はそれぞれこの発明の一実施形態における突起電極の各形成工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態における突起電極の構造をその形成方法と併せ説明する。
【０００８】
まず、図１に示すように、シリコン基板１１上にアルミニウムなどからなる接続パッド１２が形成され、接続パッド１２の周辺部を含むシリコン基板１１の上面に酸化シリコンや窒化シリコンなどからなる絶縁膜（パッシベーション膜）１３が形成され、接続パッド１２の周辺部以外の部分が絶縁膜１３に形成された開口部１４を介して露出されたものを用意する。
【０００９】
次に、図２に示すように、上面全体にチタン−タングステン合金やクロムなどからなる拡散防止層１５および金、銅、ニッケルなどからなる接着層１６をスパッタリング法や真空蒸着法などにより成膜する。次に、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分を除く部分における接着層１６の上面に第１メッキレジスト層１７を形成する。したがって、この状態では、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分における第１メッキレジスト層１７には開口部１８が形成されている。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第１メッキレジスト層１７の開口部１８内における接着層１６の上面に金、銅、ニッケルなどからなる内部突起電極１９を形成する。この後、第１メッキレジスト層１７を剥離する。
【００１０】
次に、図３に示すように、接続パッド１２に対応する部分を除く部分における接着層１６の上面に第２メッキレジスト層２０を形成する。したがって、この状態では、接続パッド１２に対応する部分における第２メッキレジスト層２０には開口部２１が形成されている。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第２メッキレジスト層２０の開口部２１内における接着層１６および内部突起電極１９の上面に金、銅、ニッケル、半田などからなる外部突起電極２２を形成する。この場合、第２メッキレジスト層２０の開口部２１内においてメッキが等方的に堆積されることにより、外部突起電極２２は内部突起電極１９を等方的に覆うように形成される。したがって、外部突起電極２２は、平面サイズが接続パッド１２の平面サイズと同じ大きさの下側突起電極部２２ａと、平面サイズが絶縁膜１３の開口部１４の平面サイズよりも小さい大きさの上側突起電極部２２ｂとからなる２段構造となる。この後、第２メッキレジスト層２０を剥離すると、図４に示すようになる。次に、図５に示すように、外部突起電極２２をマスクとして接着層１６および拡散防止層１５の不要な部分をアルゴンガスプラズマによるドライエッチングあるいはウェットエッチングにより除去する。かくして、内部突起電極１９と外部突起電極２２とからなる突起電極が形成される。
【００１１】
このように、突起電極を内部突起電極１９とこの内部突起電極１９を等方的に覆う外部突起電極２２とによって形成しているので、外部突起電極２２が、内部突起電極１９の周囲に位置する平面サイズの大きい下側突起電極部２２ａと、内部突起電極１９の上方に位置する平面サイズの小さい上側突起電極部２２ｂとから構成される２段構造となり、この結果外部突起電極２２の上側突起電極部２２ｂを図示しない回路基板上の接続パッドなどに加圧を伴ってボンディングすることになる。この場合、外部突起電極２２の上側突起電極部２２ｂの平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部２２ａおよび内部突起電極によって分散されることになる。したがって、外部突起電極２２下および内部突起電極１９下の絶縁膜１３や接続パッド１２に過大な圧力がかからないようにすることができる。この結果、ボンディング時に絶縁膜１３に亀裂が生じたり接続パッド１２に亀裂や断線が生じたりすることがなく、半導体チップの信頼性を高めることができる。
【００１２】
ここで、好ましい金属材料の組合わせの一例としては、拡散防止層１５をチタン−タングステン合金、接着層１６を金、内部突起電極１９を金、外部突起電極２２を金でそれぞれ構成した場合があげられる。次に、各部の寸法の具体的な一例について説明する。接続パッド１２の厚さは２〜３μｍ、平面サイズは１２０×１２０μｍ2〜１５０×１５０μｍ2である。絶縁膜１３の厚さは２〜３μｍ、開口部１４の平面サイズは１００×１００μｍ2〜１１０×１１０μｍ2である。拡散防止層１５の厚さは０．５〜０．６μｍ、接着層１６の厚さは０．２〜０．３μｍである。内部突起電極１９の高さは１０〜２０μｍ、平面サイズは３０×３０μｍ2〜４０×４０μｍ2である。第１メッキレジスト層１７の厚さは内部突起電極１９の高さと同じかそれ以上であればよい。外部突起電極２２の高さは３０〜５０μｍ、下側突起電極部２２ａの平面サイズは１２０×１２０μｍ2〜１５０×１５０μｍ2、上側突起電極部２２ｂの平面サイズは５０×５０μｍ2〜７０×７０μｍ2である。第２メッキレジスト層２０の厚さは下側突起電極部２２ａの高さと同じかそれ以上であればよい。
【００１３】
なお、上記実施形態では、図５に示すように、内部突起電極１９とこの内部突起電極１９を等方的に覆う外部突起電極２２とによって突起電極を形成した場合について説明したが、これに限らず、例えば図６に示す他の実施形態のように、外部突起電極２２の上側突起電極部２２ｂの上面に上部突起電極２３を形成するようにしてもよい。この場合、上部突起電極２３の平面サイズは上側突起電極部２２ｂの平面サイズと同じかそれ以下とする。次に、上部突起電極２３の形成方法の一例について説明すると、まず図３に示すように、外部突起電極２２を形成した後、図７に示すように、第２メッキレジスト層２０および外部突起電極２２の上面に、上部突起電極２３を形成すべき箇所に開口部２５を有した第３メッキレジスト層２４を形成する。次に、接着層１６をメッキ電流路として電解メッキを行うことにより、第３メッキレジスト層２４の開口部２５内における上側突起電極部２２ｂの上面に金、銅、ニッケル、半田などからなる上部突起電極２３を形成する。この後、第３および第２メッキレジスト層２４、２０を剥離し、次いで外部突起電極２２をマスクとして接着層１６および拡散防止層１５の不要な部分をエッチングにより除去すると、図６に示す突起電極が形成される。このように、第２メッキレジスト層２０を残したままで第３メッキレジスト層２４を形成すると、形成工程数を少なくすることができるが、第２メッキレジスト層２０を剥離した後に、第３メッキレジスト層２４を形成するようにしてもよいことはもちろんである。なお、この場合の好ましい金属材料の組合わせの一例としては、内部突起電極１９および外部突起電極２２を金、上部突起電極２３を金よりも軟らかい半田でそれぞれ構成した場合があげられる。
【００１４】
また、上記実施形態では、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部に対応する部分に内部突起電極１９を形成した場合について説明したが、これに限らず、外部突起電極２２の上側突起電極部２２ｂの形成位置が絶縁膜１３の開口部１４に対応する位置となる条件を満たせば、絶縁膜１３の開口部１４を介して露出された接続パッド１２の中央部以外の所定の一部に対応する部分に内部突起電極１９を形成してもよい。さらに、上部突起電極２３をメッキによって形成した場合について説明したが、これに限らず、転写方式を用いて形成するようにしてもよい。
【００１５】
【発明の効果】
以上説明したように、この発明によれば、外部突起電極の上側突起電極部の平面サイズが小さいので、ボンディングに必要な圧力が小さくて済み、しかもこの圧力は平面サイズの大きい下側突起電極部および内部突起電極によって分散され、したがって外部突起電極下および内部突起電極下の絶縁膜や接続パッドに過大な圧力がかからないようにすることができ、この結果ボンディング時に絶縁膜に亀裂が生じたり接続パッドに亀裂や断線が生じたりすることがなく、半導体チップの信頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における突起電極の形成に際し、当初用意したものの断面図。
【図２】図１に続く形成工程の断面図。
【図３】図２に続く形成工程の断面図。
【図４】図３に続く形成工程の断面図。
【図５】図４に続く形成工程の断面図。
【図６】この発明の他の実施形態における突起電極の構造を説明するために示す断面図。
【図７】図６に示す突起電極の形成方法の一例を説明するために示す断面図。
【図８】従来の突起電極の形成に際し、当初用意したものの断面図。
【図９】図８に続く形成工程の断面図。
【図１０】図９に続く形成工程の断面図。
【図１１】図１０に続く形成工程の断面図。
【符号の説明】
１１ シリコン基板
１２ 接続パッド
１３ 絶縁膜
１４ 開口部
１５ 拡散防止層
１６ 接着層
１９ 内部突起電極
２２ 外部突起電極
２２ａ 下側突起電極部
２２ｂ 上側突起電極部
Claims (11)
- 基板に形成された接続パッド上の所定の一部に形成された内部突起電極と、
該内部突起電極及び前記接続パッド上を覆って形成された外部突起電極とからなり、
該外部突起電極が前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とからなる２段構造を有して構成されていることを特徴とする突起電極の構造。 - 請求項１記載の発明において、前記外部突起電極の上側突起電極部の上面に上部突起電極がさらに形成されていることを特徴とする突起電極の構造。
- 請求項２記載の発明において、前記上部突起電極は前記外部突起電極よりも軟らかい材料からなることを特徴とする突起電極の構造。
- 請求項１〜３のいずれかに記載の発明において、前記内部突起電極下および前記外部突起電極下には下地金属層が形成されていることを特徴とする突起電極の構造。
- 基板に形成された接続パッド上の所定の一部に内部突起電極を形成し、
該内部突起電極及び前記接続パッド上を等方的に覆うことにより、前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とからなる２段構造を有する外部突起電極を形成することを特徴とする突起電極の形成方法。 - 請求項５記載の発明において、前記外部突起電極の上側突起電極部の上面に上部突起電極をさらに形成することを特徴とする突起電極の形成方法。
- 請求項６記載の発明において、前記上部突起電極を前記外部突起電極よりも軟らかい材料によって形成することを特徴とする突起電極の形成方法。
- 基板に形成された接続パッドの所定の一部に対応する部分に開口部を有した第１メッキレジスト層を前記基板上に形成し、
該第１メッキレジスト層の開口部内にメッキにより内部突起電極を形成し、
この後前記第１メッキレジスト層を剥離し、次いで前記接続パッドおよび該接続パッドの周囲に位置する絶縁膜に対応する部分に開口部を有した第２メッキレジスト層を前記基板上に形成し、
該第２メッキレジスト層の開口部内にメッキにより、前記内部突起電極を等方的に覆うことにより、前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前記下側突起電極部の平面寸法より小さい上側突起電極部とからなる２段構造を有する外部突起電極を形成することを特徴とする突起電極の形成方法。 - 請求項８記載の発明において、前記外部突起電極を形成した後、前記第２メッキレジスト層を残したまま、前記外部突起電極の上側突起電極部の少なくとも一部に対応する部分に開口部を有した第３メッキレジスト層を前記基板上に形成し、該第３メッキレジスト層の開口部内にメッキにより上部突起電極をさらに形成することを特徴とする突起電極の形成方法。
- 基板上に接続パッドが形成され、該接続パッドの周辺部を含む前記基板上に絶縁膜が形成され、前記接続パッドの周辺部以外の部分が前記絶縁膜に形成された開口部を介して露出されたものを用意した上、全面に下地金属層を形成し、
前記絶縁膜の開口部を介して露出された前記接続パッドの所定の一部に対応する部分に開口部を有した第１メッキレジスト層を形成し、
前記下地金属層をメッキ電流路として電解メッキを行うことにより前記第１メッキレジスト層の開口部内に内部突起電極を形成し、
この後前記第１メッキレジスト層を剥離し、次いで前記接続パッドおよび該接続パッドの周囲に位置する前記絶縁膜に対応する部分に開口部を有した第２メッキレジスト層を形成し、前記下地金属層をメッキ電流路として電解メッキを行うことにより前記第２メッキレジスト層の開口部内に、前記内部突起電極を等方的に覆うことにより、前記内部突起電極の周囲に位置する下側突起電極部と、前記内部突起電極の上方に位置し、平面寸法が前 記下側突起電極部の平面寸法より小さい上側突起電極部とからなる２段構造を有する外部突起電極を形成し、
この後前記第２メッキレジスト層を剥離し、次いで前記外部突起電極をマスクとしてエッチングを行うことにより前記下地金属層の不要な部分を除去することを特徴とする突起電極の形成方法。 - 請求項１０記載の発明において、前記外部突起電極を形成した後、前記第２メッキレジスト層を残したまま、前記外部突起電極の上側突起電極部の少なくとも一部に対応する部分に開口部を有した第３メッキレジスト層を形成し、前記下地金属層をメッキ電流路として電解メッキを行うことにより前記第３メッキレジスト層の開口部内に上部突起電極をさらに形成し、この後前記第３メッキレジスト層および前記第２メッキレジ
スト層を剥離することを特徴とする突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10480096A JP3548814B2 (ja) | 1996-04-03 | 1996-04-03 | 突起電極の構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10480096A JP3548814B2 (ja) | 1996-04-03 | 1996-04-03 | 突起電極の構造およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275108A JPH09275108A (ja) | 1997-10-21 |
| JP3548814B2 true JP3548814B2 (ja) | 2004-07-28 |
Family
ID=14390521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10480096A Expired - Fee Related JP3548814B2 (ja) | 1996-04-03 | 1996-04-03 | 突起電極の構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548814B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5599276B2 (ja) * | 2010-09-24 | 2014-10-01 | 新光電気工業株式会社 | 半導体素子、半導体素子実装体及び半導体素子の製造方法 |
-
1996
- 1996-04-03 JP JP10480096A patent/JP3548814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275108A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061593B1 (en) | Solder support pad for semiconductor devices | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| JP2514291B2 (ja) | 半導体回路装置の製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP2001176966A (ja) | 半導体装置 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH1012621A (ja) | 突起電極の構造及びその形成方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |