JPH09186190A - 突起電極の構造およびその形成方法 - Google Patents
突起電極の構造およびその形成方法Info
- Publication number
- JPH09186190A JPH09186190A JP7352553A JP35255395A JPH09186190A JP H09186190 A JPH09186190 A JP H09186190A JP 7352553 A JP7352553 A JP 7352553A JP 35255395 A JP35255395 A JP 35255395A JP H09186190 A JPH09186190 A JP H09186190A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- connection pad
- opening
- plating
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの突起電極を回路基板上の接続
パッドなどに加圧を伴ってボンディングする際に、半導
体チップの突起電極下の絶縁膜や接続パッドに過大な圧
力がかからないようにする。 【解決手段】 シリコン基板１１上に形成された接続パ
ッド１２の中央部は、シリコン基板１１上に被覆された
絶縁膜１３に形成された開口部１４を介して露出されて
いる。そして、この露出された接続パッド１２上および
その周囲における絶縁膜１３上には拡散防止層１５およ
び接着層１６を介して下部突起電極１９が形成され、こ
の下部突起電極１９上であって接続パッド１２の中央部
に対応する部分には上部突起電極２２が形成されてい
る。この場合、上部突起電極２２の平面サイズが小さい
ので、ボンディングに必要な圧力が小さくて済み、しか
もこの圧力は平面サイズの大きい下部突起電極１９によ
って分散されることになる。
パッドなどに加圧を伴ってボンディングする際に、半導
体チップの突起電極下の絶縁膜や接続パッドに過大な圧
力がかからないようにする。 【解決手段】 シリコン基板１１上に形成された接続パ
ッド１２の中央部は、シリコン基板１１上に被覆された
絶縁膜１３に形成された開口部１４を介して露出されて
いる。そして、この露出された接続パッド１２上および
その周囲における絶縁膜１３上には拡散防止層１５およ
び接着層１６を介して下部突起電極１９が形成され、こ
の下部突起電極１９上であって接続パッド１２の中央部
に対応する部分には上部突起電極２２が形成されてい
る。この場合、上部突起電極２２の平面サイズが小さい
ので、ボンディングに必要な圧力が小さくて済み、しか
もこの圧力は平面サイズの大きい下部突起電極１９によ
って分散されることになる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は突起電極の構造お
よびその形成方法に関する。
よびその形成方法に関する。
【０００２】
【従来の技術】例えばＣＯＧ(Chip On Glass)方式と呼
ばれる半導体チップの実装技術では、半導体チップを回
路基板上に搭載している。この場合、半導体チップに設
けられた突起電極を回路基板上の接続パッドにボンディ
ングしている。したがって、半導体チップには突起電極
を設ける必要がある。
ばれる半導体チップの実装技術では、半導体チップを回
路基板上に搭載している。この場合、半導体チップに設
けられた突起電極を回路基板上の接続パッドにボンディ
ングしている。したがって、半導体チップには突起電極
を設ける必要がある。
【０００３】次に、従来のこのような突起電極の形成方
法について図６〜図９を順に参照しながら説明する。ま
ず、図６に示すように、シリコン基板１上に接続パッド
２が形成され、その上面の接続パッド２の中央部を除く
部分に絶縁膜（パッシベーション膜）３が形成され、接
続パッド２の中央部が絶縁膜３に形成された開口部４を
介して露出されたものを用意する。次に、図７に示すよ
うに、上面全体に下地金属層としての拡散防止層５およ
び接着層６を形成する。次に、接着層６の上面の接続パ
ッド２に対応する部分を除く部分にメッキレジスト層７
を形成する。したがって、この状態では、接続パッド２
に対応する部分におけるメッキレジスト層７には開口部
８が形成されている。次に、接着層６をメッキ電流路と
して電解メッキを行うことにより、メッキレジスト層７
の開口部８内の接着層６の上面に突起電極９を形成す
る。次に、メッキレジスト層７を剥離すると、図８に示
すようになる。次に、図９に示すように、突起電極９を
マスクとして接着層６および拡散防止層５の不要な部分
をウェットエッチングあるいはドライエッチングにより
除去する。かくして、突起電極９の形成が終了する。
法について図６〜図９を順に参照しながら説明する。ま
ず、図６に示すように、シリコン基板１上に接続パッド
２が形成され、その上面の接続パッド２の中央部を除く
部分に絶縁膜（パッシベーション膜）３が形成され、接
続パッド２の中央部が絶縁膜３に形成された開口部４を
介して露出されたものを用意する。次に、図７に示すよ
うに、上面全体に下地金属層としての拡散防止層５およ
び接着層６を形成する。次に、接着層６の上面の接続パ
ッド２に対応する部分を除く部分にメッキレジスト層７
を形成する。したがって、この状態では、接続パッド２
に対応する部分におけるメッキレジスト層７には開口部
８が形成されている。次に、接着層６をメッキ電流路と
して電解メッキを行うことにより、メッキレジスト層７
の開口部８内の接着層６の上面に突起電極９を形成す
る。次に、メッキレジスト層７を剥離すると、図８に示
すようになる。次に、図９に示すように、突起電極９を
マスクとして接着層６および拡散防止層５の不要な部分
をウェットエッチングあるいはドライエッチングにより
除去する。かくして、突起電極９の形成が終了する。
【０００４】
【発明が解決しようとする課題】ところで、上記におい
ては、図９に示すように、突起電極９の平面サイズを絶
縁膜３の開口部４の平面サイズよりも大きくしている
が、これは、突起電極９をマスクとして接着層６および
拡散防止層５の不要な部分をウェットエッチングあるい
はドライエッチングにより除去する際に、接続パッド２
がエッチャントによって侵食されあるいはダメージを受
けるのを回避するためである。この結果、突起電極９の
平面サイズが比較的大きくなり、この突起電極９を図示
しない回路基板上の接続パッドに加圧を伴ってボンディ
ングする際に、比較的大きな圧力が必要となる。しかし
ながら、突起電極９は絶縁膜３の開口部４を介して露出
された接続パッド２上およびその周囲における絶縁膜３
上に形成されているので、突起電極９に比較的大きな圧
力が加わると、絶縁膜３の開口部４の周囲の部分に比較
的大きな圧力がかかることになる。しかるに、絶縁膜
（パッシベーション膜）３は一般に酸化シリコンや窒化
シリコンなどのガラス質の比較的脆いものからなってい
るので、比較的大きな圧力がかかると、亀裂などが生じ
ることがあり、半導体チップの信頼性が低下するという
問題があった。また、絶縁膜３の開口部４を介して露出
された接続パッド２の露出面にも比較的大きな圧力がか
かり、亀裂や断線などが生じることがあり、これまた半
導体チップの信頼性が低下するという問題があった。こ
の発明の課題は、突起電極を回路基板上の接続パッドな
どに加圧を伴ってボンディングする際に、突起電極下の
絶縁膜や接続パッドに過大な圧力がかからないようにす
ることである。
ては、図９に示すように、突起電極９の平面サイズを絶
縁膜３の開口部４の平面サイズよりも大きくしている
が、これは、突起電極９をマスクとして接着層６および
拡散防止層５の不要な部分をウェットエッチングあるい
はドライエッチングにより除去する際に、接続パッド２
がエッチャントによって侵食されあるいはダメージを受
けるのを回避するためである。この結果、突起電極９の
平面サイズが比較的大きくなり、この突起電極９を図示
しない回路基板上の接続パッドに加圧を伴ってボンディ
ングする際に、比較的大きな圧力が必要となる。しかし
ながら、突起電極９は絶縁膜３の開口部４を介して露出
された接続パッド２上およびその周囲における絶縁膜３
上に形成されているので、突起電極９に比較的大きな圧
力が加わると、絶縁膜３の開口部４の周囲の部分に比較
的大きな圧力がかかることになる。しかるに、絶縁膜
（パッシベーション膜）３は一般に酸化シリコンや窒化
シリコンなどのガラス質の比較的脆いものからなってい
るので、比較的大きな圧力がかかると、亀裂などが生じ
ることがあり、半導体チップの信頼性が低下するという
問題があった。また、絶縁膜３の開口部４を介して露出
された接続パッド２の露出面にも比較的大きな圧力がか
かり、亀裂や断線などが生じることがあり、これまた半
導体チップの信頼性が低下するという問題があった。こ
の発明の課題は、突起電極を回路基板上の接続パッドな
どに加圧を伴ってボンディングする際に、突起電極下の
絶縁膜や接続パッドに過大な圧力がかからないようにす
ることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る突起電極の構造は、基板に形成された接続パッド上お
よび該接続パッドの周囲に位置する絶縁膜上に形成され
た下部突起電極と、該下部突起電極上であって前記接続
パッドの一部に対応する部分に形成された上部突起電極
とによって突起電極を形成したものである。請求項４記
載の発明に係る突起電極の形成方法は、基板に形成され
た接続パッド上および該接続パッドの周囲に位置する絶
縁膜上に下部突起電極を形成し、該下部突起電極上であ
って前記接続パッドの一部に対応する部分に上部突起電
極を形成するようにしたものである。
る突起電極の構造は、基板に形成された接続パッド上お
よび該接続パッドの周囲に位置する絶縁膜上に形成され
た下部突起電極と、該下部突起電極上であって前記接続
パッドの一部に対応する部分に形成された上部突起電極
とによって突起電極を形成したものである。請求項４記
載の発明に係る突起電極の形成方法は、基板に形成され
た接続パッド上および該接続パッドの周囲に位置する絶
縁膜上に下部突起電極を形成し、該下部突起電極上であ
って前記接続パッドの一部に対応する部分に上部突起電
極を形成するようにしたものである。
【０００６】請求項１または４記載の発明によれば、突
起電極を平面サイズの大きい下部突起電極と平面サイズ
の小さい上部突起電極とによって形成しているので、平
面サイズの小さい上部突起電極を回路基板上の接続パッ
ドなどに加圧を伴ってボンディングすることになる。こ
の場合、上部突起電極の平面サイズが小さいので、ボン
ディングに必要な圧力が小さくて済み、しかもこの圧力
は平面サイズの大きい下部突起電極によって分散され、
したがって下部突起電極下の絶縁膜や接続パッドに過大
な圧力がかからないようにすることができる。
起電極を平面サイズの大きい下部突起電極と平面サイズ
の小さい上部突起電極とによって形成しているので、平
面サイズの小さい上部突起電極を回路基板上の接続パッ
ドなどに加圧を伴ってボンディングすることになる。こ
の場合、上部突起電極の平面サイズが小さいので、ボン
ディングに必要な圧力が小さくて済み、しかもこの圧力
は平面サイズの大きい下部突起電極によって分散され、
したがって下部突起電極下の絶縁膜や接続パッドに過大
な圧力がかからないようにすることができる。
【０００７】
【発明の実施の形態】図１〜図５はそれぞれこの発明の
一実施形態における突起電極の各形成工程を示したもの
である。そこで、これらの図を順に参照しながら、この
実施形態における突起電極の構造をその形成方法と併せ
説明する。
一実施形態における突起電極の各形成工程を示したもの
である。そこで、これらの図を順に参照しながら、この
実施形態における突起電極の構造をその形成方法と併せ
説明する。
【０００８】まず、図１に示すように、シリコン基板１
１上にアルミニウムなどからなる接続パッド１２が形成
され、その上面の接続パッド１２の中央部を除く部分に
酸化シリコンや窒化シリコンなどからなる絶縁膜（パッ
シベーション膜）１３が形成され、接続パッド１２の中
央部が絶縁膜１３に形成された開口部１４を介して露出
されたものを用意する。
１上にアルミニウムなどからなる接続パッド１２が形成
され、その上面の接続パッド１２の中央部を除く部分に
酸化シリコンや窒化シリコンなどからなる絶縁膜（パッ
シベーション膜）１３が形成され、接続パッド１２の中
央部が絶縁膜１３に形成された開口部１４を介して露出
されたものを用意する。
【０００９】次に、図２に示すように、上面全体にチタ
ン−タングステン合金やクロムなどからなる拡散防止層
１５および金、銅、ニッケルなどからなる接着層１６を
スパッタリング法や真空蒸着法などにより成膜する。次
に、接着層１６の上面の接続パッド１２に対応する部分
を除く部分に第１メッキレジスト層１７を形成する。し
たがって、この状態では、接続パッド１２に対応する部
分における第１メッキレジスト層１７には開口部１８が
形成されている。次に、接着層１６をメッキ電流路とし
て電解メッキを行うことにより、第１メッキレジスト層
１７の開口部１８内における接着層１６の上面に金、
銅、ニッケルなどからなる下部突起電極１９を形成す
る。この後、第１メッキレジスト層１７を剥離する。
ン−タングステン合金やクロムなどからなる拡散防止層
１５および金、銅、ニッケルなどからなる接着層１６を
スパッタリング法や真空蒸着法などにより成膜する。次
に、接着層１６の上面の接続パッド１２に対応する部分
を除く部分に第１メッキレジスト層１７を形成する。し
たがって、この状態では、接続パッド１２に対応する部
分における第１メッキレジスト層１７には開口部１８が
形成されている。次に、接着層１６をメッキ電流路とし
て電解メッキを行うことにより、第１メッキレジスト層
１７の開口部１８内における接着層１６の上面に金、
銅、ニッケルなどからなる下部突起電極１９を形成す
る。この後、第１メッキレジスト層１７を剥離する。
【００１０】次に、図３に示すように、絶縁膜１３の開
口部１４の中央部、すなわち接続パッド１２の中央部に
対応する部分を除く部分に第２メッキレジスト層２０を
形成する。したがって、この状態では、接続パッド１２
の中央部に対応する部分における第２メッキレジスト層
２０には開口部２１が形成されている。次に、接着層１
６をメッキ電流路として電解メッキを行うことにより、
第２メッキレジスト層２０の開口部２１内における下部
突起電極１９の上面に金、銅、ニッケル、半田などから
なる上部突起電極２２を形成する。この後、第２メッキ
レジスト層２０を剥離すると、図４に示すようになる。
次に、図５に示すように、下部突起電極１９をマスクと
して接着層１５および拡散防止層１６の不要な部分をア
ルゴンガスプラズマによるドライエッチングあるいはウ
ェットエッチングにより除去する。かくして、下部突起
電極１９と上部突起電極２２とからなる突起電極が形成
される。
口部１４の中央部、すなわち接続パッド１２の中央部に
対応する部分を除く部分に第２メッキレジスト層２０を
形成する。したがって、この状態では、接続パッド１２
の中央部に対応する部分における第２メッキレジスト層
２０には開口部２１が形成されている。次に、接着層１
６をメッキ電流路として電解メッキを行うことにより、
第２メッキレジスト層２０の開口部２１内における下部
突起電極１９の上面に金、銅、ニッケル、半田などから
なる上部突起電極２２を形成する。この後、第２メッキ
レジスト層２０を剥離すると、図４に示すようになる。
次に、図５に示すように、下部突起電極１９をマスクと
して接着層１５および拡散防止層１６の不要な部分をア
ルゴンガスプラズマによるドライエッチングあるいはウ
ェットエッチングにより除去する。かくして、下部突起
電極１９と上部突起電極２２とからなる突起電極が形成
される。
【００１１】このように、突起電極を平面サイズの大き
い下部突起電極１９と平面サイズの小さい上部突起電極
２２とによって形成しているので、平面サイズの小さい
上部突起電極２２を図示しない回路基板上の接続パッド
などに加圧を伴ってボンディングすることになる。この
場合、上部突起電極２２の平面サイズが小さいので、ボ
ンディングに必要な圧力が小さくて済み、しかもこの圧
力は平面サイズの大きい下部突起電極１９によって分散
されることになる。したがって、下部突起電極１９下の
絶縁膜１３や接続パッド１２に過大な圧力がかからない
ようにすることができる。この結果、ボンディング時に
絶縁膜１３に亀裂が生じたり接続パッド１２に亀裂や断
線が生じたりすることがなく、半導体チップの信頼性を
高めることができる。
い下部突起電極１９と平面サイズの小さい上部突起電極
２２とによって形成しているので、平面サイズの小さい
上部突起電極２２を図示しない回路基板上の接続パッド
などに加圧を伴ってボンディングすることになる。この
場合、上部突起電極２２の平面サイズが小さいので、ボ
ンディングに必要な圧力が小さくて済み、しかもこの圧
力は平面サイズの大きい下部突起電極１９によって分散
されることになる。したがって、下部突起電極１９下の
絶縁膜１３や接続パッド１２に過大な圧力がかからない
ようにすることができる。この結果、ボンディング時に
絶縁膜１３に亀裂が生じたり接続パッド１２に亀裂や断
線が生じたりすることがなく、半導体チップの信頼性を
高めることができる。
【００１２】ここで、好ましい金属材料の組合わせの一
例としては、拡散防止層１５をチタン−タングステン合
金、接着層１６を金、下部突起電極１９を金、上部突起
電極２２を金からそれぞれ構成した場合があげられる。
次に、各部の寸法の具体的な一例について説明する。接
続パッド１２の厚さは２〜３μｍ、平面サイズは１２０
×１２０μｍ2〜１５０×１５０μｍ2である。絶縁膜１
３の厚さは２〜３μｍ、開口部１４の平面サイズは１０
０×１００μｍ2〜１１０×１１０μｍ2である。拡散防
止層１５の厚さは０．５〜０．６μｍ、接着層１６の厚
さは０．２〜０．３μｍである。下部突起電極１９の高
さは１０〜２０μｍ、平面サイズは１２０×１２０μｍ
2〜１５０×１５０μｍ2である。第１メッキレジスト層
１７の厚さは下部突起電極１９の高さと同じかそれ以上
であればよい。上部突起電極２２の高さは２０〜３０μ
ｍ、平面サイズは５０×５０μｍ2〜７０×７０μｍ2で
ある。第２メッキレジスト層２０の厚さは両突起電極１
９、２２の合計高さと同じかそれ以上であればよい。な
お、特に、下部突起電極１９と上部突起電極２２の各高
さは、その各材料やボンディング方式などにもよるが、
同程度の高さとしてもよく、また上記寸法とは逆に、下
部突起電極１９の高さを上部突起電極２２の高さよりも
高くしてもよい。
例としては、拡散防止層１５をチタン−タングステン合
金、接着層１６を金、下部突起電極１９を金、上部突起
電極２２を金からそれぞれ構成した場合があげられる。
次に、各部の寸法の具体的な一例について説明する。接
続パッド１２の厚さは２〜３μｍ、平面サイズは１２０
×１２０μｍ2〜１５０×１５０μｍ2である。絶縁膜１
３の厚さは２〜３μｍ、開口部１４の平面サイズは１０
０×１００μｍ2〜１１０×１１０μｍ2である。拡散防
止層１５の厚さは０．５〜０．６μｍ、接着層１６の厚
さは０．２〜０．３μｍである。下部突起電極１９の高
さは１０〜２０μｍ、平面サイズは１２０×１２０μｍ
2〜１５０×１５０μｍ2である。第１メッキレジスト層
１７の厚さは下部突起電極１９の高さと同じかそれ以上
であればよい。上部突起電極２２の高さは２０〜３０μ
ｍ、平面サイズは５０×５０μｍ2〜７０×７０μｍ2で
ある。第２メッキレジスト層２０の厚さは両突起電極１
９、２２の合計高さと同じかそれ以上であればよい。な
お、特に、下部突起電極１９と上部突起電極２２の各高
さは、その各材料やボンディング方式などにもよるが、
同程度の高さとしてもよく、また上記寸法とは逆に、下
部突起電極１９の高さを上部突起電極２２の高さよりも
高くしてもよい。
【００１３】また、上記実施形態において上部突起電極
２２は接続パッド１２の中央部に対応して形成されてい
るが、これに限らず、接続パッド１２の所定の一部に対
応して形成されていればよい。さらに、上部突起電極２
２はメッキによって形成したが、転写方式を用いて形成
してもよい。
２２は接続パッド１２の中央部に対応して形成されてい
るが、これに限らず、接続パッド１２の所定の一部に対
応して形成されていればよい。さらに、上部突起電極２
２はメッキによって形成したが、転写方式を用いて形成
してもよい。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、上部突起電極の平面サイズが小さいので、ボンディ
ングに必要な圧力が小さくて済み、しかもこの圧力は平
面サイズの大きい下部突起電極によって分散され、した
がって下部突起電極下の絶縁膜や接続パッドに過大な圧
力がかからないようにすることができ、この結果ボンデ
ィング時に絶縁膜に亀裂が生じたり接続パッドに亀裂や
断線が生じたりすることがなく、半導体チップの信頼性
を高めることができる。
ば、上部突起電極の平面サイズが小さいので、ボンディ
ングに必要な圧力が小さくて済み、しかもこの圧力は平
面サイズの大きい下部突起電極によって分散され、した
がって下部突起電極下の絶縁膜や接続パッドに過大な圧
力がかからないようにすることができ、この結果ボンデ
ィング時に絶縁膜に亀裂が生じたり接続パッドに亀裂や
断線が生じたりすることがなく、半導体チップの信頼性
を高めることができる。
【図１】この発明の一実施形態における突起電極の形成
に際し、当初用意したものの断面図。
に際し、当初用意したものの断面図。
【図２】図１に続く形成工程の断面図。
【図３】図２に続く形成工程の断面図。
【図４】図３に続く形成工程の断面図。
【図５】図４に続く形成工程の断面図。
【図６】従来の突起電極の形成に際し、当初用意したも
のの断面図。
のの断面図。
【図７】図６に続く形成工程の断面図。
【図８】図７に続く形成工程の断面図。
【図９】図８に続く形成工程の断面図。
１１ シリコン基板 １２ 接続パッド １３ 絶縁膜 １４ 開口部 １５ 拡散防止層 １６ 接着層 １７ 第１メッキレジスト層 １８ 開口部 １９ 下部突起電極 ２０ 第２メッキレジスト層 ２１ 開口部 ２２ 上部突起電極
Claims (7)
- 【請求項１】 基板に形成された接続パッド上および該
接続パッドの周囲に位置する絶縁膜上に形成された下部
突起電極と、該下部突起電極上であって前記接続パッド
の一部に対応する部分に形成された上部突起電極とから
なることを特徴とする突起電極の構造。 - 【請求項２】 請求項１記載の発明において、前記下部
突起電極下には下地金属層が形成されていることを特徴
とする突起電極の構造。 - 【請求項３】 請求項１記載の発明において、前記上部
突起電極の高さは前記下部突起電極の高さよりも高いこ
とを特徴とする突起電極の構造。 - 【請求項４】 基板に形成された接続パッド上および該
接続パッドの周囲に位置する絶縁膜上に下部突起電極を
形成し、該下部突起電極上であって前記接続パッドの一
部に対応する部分に上部突起電極を形成することを特徴
とする突起電極の形成方法。 - 【請求項５】 請求項４記載の発明において、前記上部
突起電極の高さが前記下部突起電極の高さよりも高くな
るように前記上部突起電極を形成することを特徴とする
突起電極の形成方法。 - 【請求項６】 基板に形成された接続パッドおよび該接
続パッドの周囲に位置する絶縁膜に対応する部分に開口
部を有する第１メッキレジスト層を形成し、該第１メッ
キレジスト層の開口部内にメッキにより下部突起電極を
形成し、この後前記第１メッキレジスト層を剥離し、次
いで前記下部突起電極上であって前記接続パッドの一部
に対応する部分に開口部を有する第２メッキレジスト層
を形成し、該第２メッキレジスト層の開口部内にメッキ
により上部突起電極を形成することを特徴とする突起電
極の形成方法。 - 【請求項７】 基板上に接続パッドが形成され、その上
面の前記接続パッドの中央部を除く部分に絶縁膜が形成
され、前記接続パッドの中央部が前記絶縁膜に形成され
た開口部を介して露出されたものを用意した上、全面に
下地金属層を形成し、前記接続パッドおよびその周囲に
位置する前記絶縁膜に対応する部分に開口部を有した第
１メッキレジスト層を形成し、前記下地金属層をメッキ
電流路として電解メッキを行うことにより前記第１メッ
キレジスト層の開口部内に下部突起電極を形成し、この
後前記第１メッキレジスト層を剥離し、次いで前記下部
突起電極上であって前記接続パッドの一部に対応する部
分に開口部を有した第２メッキレジスト層を形成し、前
記下地金属層をメッキ電流路として電解メッキを行うこ
とにより前記第２メッキレジスト層の開口部内に上部突
起電極を形成し、この後前記第２メッキレジスト層を剥
離し、次いで前記下部突起電極をマスクとしてエッチン
グを行うことにより前記下地金属層の不要な部分を除去
することを特徴とする突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352553A JPH09186190A (ja) | 1995-12-29 | 1995-12-29 | 突起電極の構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352553A JPH09186190A (ja) | 1995-12-29 | 1995-12-29 | 突起電極の構造およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186190A true JPH09186190A (ja) | 1997-07-15 |
Family
ID=18424853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7352553A Pending JPH09186190A (ja) | 1995-12-29 | 1995-12-29 | 突起電極の構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186190A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352174A (ja) * | 2000-02-25 | 2001-12-21 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| US10658318B2 (en) | 2016-11-29 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Film scheme for bumping |
-
1995
- 1995-12-29 JP JP7352553A patent/JPH09186190A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352174A (ja) * | 2000-02-25 | 2001-12-21 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP4749563B2 (ja) * | 2000-02-25 | 2011-08-17 | イビデン株式会社 | 多層プリント配線板および多層プリント配線板の製造方法 |
| US10658318B2 (en) | 2016-11-29 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Film scheme for bumping |
| US11164836B2 (en) | 2016-11-29 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Film scheme for bumping |
| US11302663B2 (en) | 2016-11-29 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Film scheme for bumping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061593B1 (en) | Solder support pad for semiconductor devices | |
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP4054672B2 (ja) | 半導体装置の製造方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JPH1012621A (ja) | 突起電極の構造及びその形成方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPS63224241A (ja) | 半導体装置の製造方法 | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 |